KR100894165B1 - 반도체 패키지 인서트 장치 - Google Patents

반도체 패키지 인서트 장치 Download PDF

Info

Publication number
KR100894165B1
KR100894165B1 KR1020080036728A KR20080036728A KR100894165B1 KR 100894165 B1 KR100894165 B1 KR 100894165B1 KR 1020080036728 A KR1020080036728 A KR 1020080036728A KR 20080036728 A KR20080036728 A KR 20080036728A KR 100894165 B1 KR100894165 B1 KR 100894165B1
Authority
KR
South Korea
Prior art keywords
package
latch
semiconductor package
seating groove
package insert
Prior art date
Application number
KR1020080036728A
Other languages
English (en)
Other versions
KR20080069153A (ko
Inventor
김영웅
오지웅
Original Assignee
주식회사 티에프이스트포스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에프이스트포스트 filed Critical 주식회사 티에프이스트포스트
Priority to KR1020080036728A priority Critical patent/KR100894165B1/ko
Publication of KR20080069153A publication Critical patent/KR20080069153A/ko
Application granted granted Critical
Publication of KR100894165B1 publication Critical patent/KR100894165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

본 발명은 반도체 패키지 인서트 장치에 관한 것으로서, 종래의 패키지인서트(10)는 반도체패키지(30)가 패키지안착홈(11)에 공급될 때 정확히 안착되지 못하는 공급 불량 및 위치 결정이 좋지 않아 테스트시 수율이 떨어지고, 이동과정 중 또는 작은 충격에도 잘 이탈되는 현상이 발생하며, 푸셔 동작시 반도체패키지가 잘 파손되고, 래치 동작용 부품수가 많아 조립시간이 오래 걸리는 문제점이 있다.
이에 본 발명은 패키지안착홈(110)이 구비된 패키지인서트(100)와; 패키지안착홈(110)의 양쪽 내벽에 설치되는 래치(130)와; 패키지인서트(100)의 래치(130)를 오픈시키는 래치오픈커버(200);로 반도체 패키지 인서트장치를 구성하되 패키지안착홈(110)의 래치(130)가 설치되는 양쪽 내벽과 직교되는 방향의 양쪽 측벽에 스프링(143)의 장력을 받아 내측으로 탄발되는 한쌍의 측면패키지가이드(140a)(140b)를 비스듬히 대향으로 설치하여 반도체패키지(300)의 양 측면을 안내하여 항시 정위치로 정확하게 안착되게 함으로써 공급 불량이 발생되지 않도록 한 것이며, 래치오픈커버(200)가 래치(130)를 직접 구동시키므로 부품수가 적고 조립시간이 단축되어 생산성이 향상되는 것이다.
반도체패키지, 패키지인서트, 푸셔유니트, 래치, 래치오픈커버, 푸셔,

Description

반도체 패키지 인서트 장치{Insert apparatus of semiconductor package}
본 발명은 반도체 패키지 인서트 장치에 관한 것으로서, 보다 상세히는 생산된 반도체패키지가 고온, 고전압, 저온 환경에서의 조건에 맞는 것인지를 테스트하기 위해 패키지인서트에 공급할 때 정위치에 정확하게 안정적으로 안착되어 전기적 접촉이 양호하게 될 수 있으면서도 반도체패키지의 파손 및 이탈됨을 방지할 수 있는 반도체 패키지 인서트 장치에 관한 것이다.
일반적으로 생산된 반도체패키지는 고온, 고전압, 저온의 환경에서 정해진 조건을 충족하는 가의 여부를 테스트하는 과정을 패스하여야만 하며, 이러한 테스트를 받기 위해 반도체패키지는 운반기기인 진공흡착픽커에 의해 패키지인서트로 공급된다.
패키지인서트는 반도체패키지가 공급되면 그 공급된 반도체패키지의 리드가 테스트소켓의 프로브핀에 전기적으로 접촉되도록 구동부에 의해 테스트존으로 반도체패키지를 이동시켜 주는 물품이다.
또한, 푸셔유니트는 패키지인서트에 안착된 반도체패키지를 푸셔로 눌러서 반도체패키지의 테스트를 행하는 동안 반도체패키지가 유동되지 않도록 하는 기구이다.
여기서 도 1 내지 도 4는 종래의 패키지인서트와 푸셔유니트의 일반적인 구조를 보이기 위해 개략적으로 도시한 도면이다.
즉, 도 1 및 도 2 와 같이 푸셔유니트(40)의 양단에는 패키지인서트(10)의 위에서 승강 동작을 할 때 위치를 안내하는 가이드포스트(41)가 하향으로 돌출되어 있고, 도 3과 같이 푸셔유니트(40)의 저면 중앙부에는 패키지인서트(10)에 놓인 반도체패키지(30)를 눌러주는 푸셔(42)를 구비하고 있다.
그리고 종래의 패키지인서트(10)는 표면 양단에 상기 푸셔유니트(40)의 가이드포스트(41)를 안내하는 가이드홀(12)이 형성되고, 표면 중앙에는 반도체패키지(30)가 삽입되어 놓이는 패키지안착홈(11)이 형성되며, 패키지안착홈(11)의 양쪽 내벽에는 반도체패키지(30)가 이탈되지 않도록 잡아주는 래치(13)가 설치되고, 양쪽 내벽의 상면에는 래치(13)를 동작시키는 토글(15)이 돌출형으로 설치되어 있다.
또한, 패키지인서트(10)의 상면에는 토글(15)을 눌러서 래치(13)를 열어주는 래치오픈커버(20)가 설치되어 있고, 패키지안착홈(11)의 바닥 사방 모서리 부위에는 반도체패키지(30)가 정위치에 안착되도록 위치결정 및 안내를 유도하는 측면가이드(16)가 형성되어 있다.
이러한 종래의 패키지인서트(10)는 반도체패키지(30)의 테스트를 위해 진공흡착픽커(도면에 미도시)에 진공흡착된 반도체패키지(30)를 패키지안착홈(11)에 넣을 때 래치오픈커버(20)가 토글(15)을 누르면 토글(15)은 아래로 슬라이딩되면서 래치(13)로 하여금 스프링(14)을 압축하면서 오픈되게 하며, 이때 패키지가이드(16)로 안내되는 반도체패키지(30)가 패키지안착홈(11) 바닥에 안착된다.
그리고, 래치오픈커버(20)를 눌러주던 힘이 해제되면 토글(15)이 상승되고, 이때 래치(13)는 스프링(14)의 장력을 받아 곧바로 원위치로 복원되어 안착된 반도체패키지(30)의 양단을 잡아주므로 테스트를 위한 이동과정때 외부에서 충격이 가해져도 반도체패키지(30)가 이탈되지 않게 된다.
또한, 테스트 완료 후에 래치오픈커버(20)를 눌러주면 래치(13)가 스프링(14)을 압축하면서 뒤로 밀려나 오픈되므로 반도체패키지(30)를 빼낼 수 있다.
또한 패키지인서트(10) 위에서 승강되는 푸셔유니트(40)의 푸셔(42)는 가이드홀(12)에 안내되는 가이드포스트(41)에 의해 패키지인서트(10)의 패키지안착홈(11)에 놓인 반도체패키지(30)를 눌러서 테스트가 진행되는 동안 반도체패키지(30)가 유동되지 않도록 한다.
그런데, 종래의 패키지인서트(10)는 반도체패키지(30)를 패키지안착홈(11)에 삽입시킬 때 패키지안착홈(11)의 사방에 형성된 측면가이드에 정확히 안착되지 못하고 반도체패키지(30)의 일단이 측면가이드 위치를 벗어나서 다른 부위에 놓이게 되는 등 공급 불량 및 위치 결정이 좋지 않아 테스트시 수율이 떨어지는 현상이 많이 발생된다.
즉, 반도체패키지(30)의 공급 불량 및 위치 결정이 좋지 않으면 양쪽 래치(13)가 열려도 반도체페키지가 그 래치(13) 아래로 삽입되지 못하고 래치(13) 위에 걸쳐지는 상태가 되므로 테스트를 위한 이동과정 중에 또는 외부의 작은 충격에도 반도체패키지(30)가 패키지인서트(10)에서 이탈되는 경향이 많이 발생한다.
또한 상기와 같이 반도체패키지(30)가 정위치에 안착되지 못하고 불안정하게 놓이게 되면 테스트존에서 반도체패키지(30)와 테스트 소켓 간의 접촉 유지가 안정적으로 되지 않아 전기적인 접촉에 문제가 발생하므로 테스트의 안정성과 정밀성이 떨어지게 된다.
또한 반도체패키지(30)가 정위치에 안착되지 못하고 불안정하게 놓이면 푸셔유니트(40)의 푸셔(42)로 눌러줄 때 불안정하게 놓인 반도체패키지(30)가 쉽게 파손되고, 심한 경우에는 푸셔(42) 자체의 파손을 유발하므로 테스트 장비의 안정성이 떨어지는 문제점이 있다.
그리고, 패키지인서트(10)의 형태가 변경되면 기존 라인에서 사용중인 푸셔 유니트(40)의 호환성이 없어서 그대로 활용하지 못하고 그에 맞는 새 푸셔유니트로 교체하여야 하므로 상당한 원가상승의 요인이 되고 있다.
또한 래치(13)의 오픈 동작을 위해 상하로 슬라이드 되는 토글(15)과 토글(15)을 복귀시키기 위한 스프링이 더 필요함에 따라 조립되는 부품수가 많고 시간이 오래 걸려 패키지인서트(10)의 조립 생산성이 떨어지고 이는 원가 상승의 요인이 되고 있다.
이에 본 발명은 상기한 종래의 문제점을 감안하여 개발된 것으로서, 본 발명의 목적은 패키지인서트에 안착되는 반도체패키지의 공급 및 위치 결정이 양호하게 수행되어 이동과정 중 또는 외부의 작은 충격에 반도체패키지의 이탈됨을 방지하고, 전기적인 접촉이 안정되어 테스트의 정밀성을 높힐 수 있는 반도체 패키지 인서트 장치를 제공하는 데 있다.
본 발명의 다른 목적은 패키지인서트에 안착된 반도체패키지를 푸셔로 눌러줄 때 반도체패키지 및 푸셔의 파손됨을 방지하고, 패키지인서트의 형태가 변경되더라도 기존 라인에서 사용중인 푸셔유니트를 그대로 활용할 수 있는 장비의 호환성으로 원가절감을 이룰 수 있는 반도체 패키지 인서트 장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 슬라이더인 토글을 사용하지 않고서도 래치오픈커버가 하강되기만 하면 래치 만으로 오픈 동작이 수행될 수 있도록 구성하여 부품수를 줄이고 조립시간을 단축하여 생산성을 높힐 수 있는 반도체 패키지 인서트 장치를 제공하는데 있다.
위 목적 달성을 위해 본 발명은 가이드홀과 패키지안착홈이 구비된 패키지인서트와; 패키지안착홈의 양쪽 내벽에 설치되어 반도체패키지의 공급 및 인출시 오픈되는 래치와; 패키지인서트 위에서 하강시 래치를 오픈시키는 래치오픈커버; 로 반도체 패키지 인서트장치를 구성하되 래치와 직교되는 양쪽 측벽에 반도체패키지의 양 측면을 안내하여 정위치에 안착되게 하는 한쌍의 측면패키지가이드를 대향으로 경사지게 설치한 것을 특징으로 한다.
본 발명의 다른 목적은 패키지인서트를 형성할 때 표면 양단에는 기존 푸셔유니트에 구비된 양쪽 가이드포스트가 끼워질 수 있는 가이드홀을 형성하고, 그러한 가이드홀 사이에는 기존 푸셔유니트의 푸셔가 충분히 진입될 수 있도록 개방된 패키지안착홈을 형성하면 기존의 푸셔유니트를 그대로 사용할 수 있으므로 달성될 수 있다.
본 발명의 또 다른 목적은 패키지안착홈의 양쪽 내벽에 설치되는 래치의 상단부를 힌지공과 편심되게 하되 패키지인서트 표면에서 돌출되게 형성하여 래치오픈커버가 래치를 직접 동작시키도록 함으로서 달성될 수 있다.
이러한 본 발명은 반도체패키지가 테스트를 위해 패키지인서트에 공급될 때 측면패키지가이드에 의해 패키지안착홈의 정위치에 항시 안정적으로 안착되므로 푸셔가 안착된 반도체패키지를 눌러줄 때 종래처럼 잘못 놓임으로 인해 반도체패키지 및 푸셔의 파손됨을 방지할 수 있는 효과가 있다.
그리고 래치가 래치오픈커버에 의해 직접 동작되는 것이므로 정위치에 공급된 반도체패키지가 패키지인서트의 이동 및 외부 충격시 이탈될 우려가 없으며, 래치의 동작을 위한 부품수가 적고 조립이 간편하여 생산성 향상의 효과가 있다.
또한 반도체패키지가 언제나 패키지인서트의 결정된 정위치에 안착될 수 있어 테스트 소켓과의 접촉유지가 안정적으로 이루어지므로 테스트의 안정성과 정밀성을 유지하여 테스트시의 수율을 최대한 높일 수 있고, 기존의 푸셔유니트를 그대로 사용할 수 있는 호환성이 있어 설비 비용을 절감할 수 있으므로 품질향상과 원가절감을 이룰 수 있는 것이다.
이하에서는 본 발명의 목적을 달성하기 위한 바람직한 구성 및 작용을 실시예별로 도면을 첨부하여 설명하기로 한다.
도 5는 본 발명의 패키지인서트를 구성하는 각 부품의 구조를 일부 분해하여 보인 사시도이고, 도 6은 본 발명의 패키지인서트가 조립된 상태에서 푸셔유니트와 분리되어 놓인 상태를 보인 사시도이며, 도 7은 패키지인서트와 푸셔유니트가 분리된 상태의 횡단면도이다.
이에 도시된 본 발명의 구성 중, 표면 양쪽에는 푸셔유니트(400)의 가이드포스트(410)를 안내하는 가이드홀(120)이 형성되고, 양쪽 가이드홀(120) 사이에는 패키지안착홈(110)이 형성된 패키지인서트(100)와; 패키지안착홈(110)의 양쪽 내벽에 힌지핀(131)을 중심으로 회동되게 설치되며, 반도체패키지(300)의 공급 및 인출시 오픈되는 래치(130)와; 패키지인서트(100)의 위에서 승강되며, 하강시 래치(130)를 오픈시키는 래치오픈커버(200); 로 반도체 패키지 인서트 장치를 구성한 점은 종래와 같다고 할 수 있다.
본 발명의 특징은, 패키지안착홈(110)의 래치(130)가 설치되는 양쪽 내벽과 직교되는 방향의 양쪽 측벽에 힌지핀(141)을 중심으로 회동되는 한쌍의 측면패키지가이드(140a)(140b)를 각각 경사지게 대향으로 설치한 것에 있다.
이때 측면패키지가이드(140a)와 측면패키지가이드(140b) 사이의 상단부(133) 간격은 공급되는 반도체패키지(300)의 폭보다 넓게 하고, 하부 끝단(142a)(142b)은 간격이 반도체패키지(300)의 폭에 상응하는 간격으로 좁게 하여 반도체패키지(300)가 사방의 측면몰드가이드(150) 내에 안착될 수 있도록 안내함을 특징으로한다.
그리고, 각 측면패키지가이드(140a)(140b)는 스프링(143)의 장력을 받아 하단부가 내측으로 탄발되게 설치한다.
여기서, 래치(130)와 직교되는 위치에 설치되는 측면패키지가이드(140a)(140b)는 그 길이를 패키지안착홈(110)의 정위치에 공급되어 안착된 반도체패키지(300)의 양쪽 접지핀(301)보다 하부 끝단(142a)(142b)이 더 낮게 위치되도록 형성하는 것이 바람직하다.
그리고, 패키지안착홈(110)의 양쪽 내벽에 설치되는 래치(130)는 힌지핀(131)에 끼워지는 힌지공(132)을 후면 중단에 형성하고, 래치(130)의 상단부(133)는 힌지공(132)과 편심되게 하되 패키지인서트(100)의 표면보다 돌출되는 길이로 형성하여 래치오픈커버(200)가 래치(130)를 직접 동작시키도록 한다.
도면중 미설명 부호 (420)은 푸셔유니트(400)의 저면에 구비되어 패키지인서트(100)의 반도체패키지(300)를 눌러주는 푸셔이고, (150)은 패키지안착홈(110)에 공급되는 반도체패키지(300)의 정위치 결정을 위해 패키지안착홈(110)의 바닥 사방에 형성한 측면몰드가이드 이며, (134)는 래치(130)를 원위치로 복귀시키는 스프링 이다.
이와 같이 형성된 본 발명의 반도체 패키지 인서트 장치는 반도체패키지(300)의 테스트를 위해 진공흡착픽커(도면에 미도시)로 진공흡착한 반도체패키지(300)를 패키지안착홈(110)에 공급할 때 도 9a 상태에서 래치오픈커버(200)를 누르면 도 9b 와 같이 양쪽 내벽에 설치된 래치(130)는 상단부(133)가 래치오픈커버(200)에 직접 눌리게 된다.
즉, 래치(130)의 상단부(133)는 패키지인서트(100)의 표면보다 돌출되어 있으므로 래치오픈커버(200)가 하강되면 직접 눌리게 되며, 그러한 래치(130)의 상단부(133)는 힌지공(132)과 편심된 상태이므로 래치(130)는 힌지핀(131)을 중심으로 상단부(133)가 눌리면 하단부는 패키지안착홈(110)의 내주면 속으로 들어가면서 오픈 상태가 된다.
이때 도 7과 같이 측면패키지가이드(140a)(140b)의 상단부 간의 간격은 공급되는 반도체패키지(300)의 폭보다 넓은 상태이고, 하부 끝단(142a)(142b) 사이의 간격은 반도체패키지(300)의 폭에 상응하는 간격이 유지되게 비스듬히 경사져 있으므로 공급되는 반도체패키지(300)의 위치가 약간씩 다르게 진입되더라도 경사진 측 면패키지가이드(140a)(140b)에 의해 아래로 내려 가는 동안 자연스럽게 정위치를 찾아 안착되므로 언제나 정확하게 결정된 위치에의 공급이 가능하다.
그리고, 패키지안착홈(110)에 반도체패키지(300)의 정위치 공급이 이루어진 후 래치오픈커버(200)를 눌러주던 외부의 힘이 해제되어 래치오픈커버(200)가 상승되면 스프링(134)의 장력을 받아 원위치로 복원되는 래치(130)가 정위치에 안착된 반도체패키지(300)를 견고하게 잡아주므로 패키지인서트(100)의 이동 및 외부의 충격에도 반도체패키지(300)의 이탈됨을 방지할 수 있다.
여기서, 반도체패키지(300)의 정위치 진입을 안정적으로 유도한 측면패키지가이드(140a)(140b)는 도 7과 같이 하부 끝단(142a)(142b)이 반도체패키지(300)의 양쪽 접지핀보다 낮게 위치되는 길이로 설치되어 있으므로 반도체패키지(300)가 패키지안착홈(110)의 바닥 정위치에 안정적으로 안착될 때까지 유도하여 준다.
또한, 측면패키지의 하부 끝단(142a)(142b)이 반도체패키지(300)의 접지핀(301)보다 낮게 위치되면 패키지안착홈(110)의 정위치에 공급되어 테스트된 후 반도체패키지(300)를 인출시키고자 할 때 양쪽 접지핀이 간섭을 받을 우려가 없어 인출 과정이 원활하다.
즉, 반도체패키지(300)의 접지핀(301) 보다 측면패키지가이드(140a)(140b)의 하부 끝단(142a)(142b)이 높으면 반도체패키지(300)가 인출될 때 양쪽 접지핀이 간섭을 받아 인출이 잘 안되는 오작동이 발생할 수 있으나, 본 발명은 이를 해소함과 아울러 반도체패키지(300)의 안정적인 진입이 되게 하였다.
이러한 본 발명은 반도체패키지(300)가 언제나 패키지인서트(100)의 결정된 정위치에 안착되므로 테스트존에서 테스트 소켓과의 접촉유지가 안정적으로 이루어지는 등 테스트의 안정성과 정밀성을 유지할 수 있어 테스트시의 수율을 최대한 높일 수 있다.
특히 반도체패키지(300)가 항시 정위치에 안정적으로 공급되는 것이므로 푸셔(420)가 반도체패키지(300)를 눌러주기 위해 진입될 때 종래처럼 푸셔 및 반도체패키지(300)가 파손될 우려가 없어 테스트 장비의 수명이 연장된다.
이러한 본 발명은 래치(130)가 래치오픈커버(200)에 의해 직접 동작되는 것이므로 조립되는 부품수가 적고 조립작업이 신속 간편하여 생산성을 향상시킬 수 있다.
또한 기존 라인에서 사용중인 푸셔유니트(400)의 가이드포스트를 안내하는 가이드홀(120)이 패키지인서트(100)의 양단에 똑같이 형성되어 있고, 패키지안착홈(110)의 상부가 충분히 개방되어 있어서 기존 푸셔유니트의 푸셔(420)가 패키지안착홈(110)에 공급된 반도체유니트를 눌러주고자 할 때의 출입이 원활한 것이므로 기존 라인에서 사용중인 푸셔유니트(400)를 그대로 사용할 수 있는 호환성도 있다.
도 1 은 종래의 패키지인서트와 푸셔유니트를 분리하여 도시한 사시도
도 2 는 종래의 패키지인서트와 푸셔유니트가 분리된 상태의 횡단면도
도 3 은 종래의 패키지인서트와 푸셔유니트가 분리된 상태의 종단면도
도 4 는 종래의 패키지인서트에 반도체패키지가 불안정하게 공급된 상태를 보인 종단면도
도 5 는 본 발명의 패키지인서트를 분리하여 도시한 사시도
도 6 은 본 발명의 패키지 인서트와 푸셔유니트가 분리된 상태의 사시도
도 7 은 본 발명의 패키지인서트와 푸셔유니트가 분리된 상태의 종단면도
도 8 은 본 발명의 패키지인서트와 푸셔유니트가 분리된 상태의 횡단면도
도 9a, 9b 는 본 발명의 래치가 오픈되지 않은 상태와 오픈된 상태를 보인 종단면도
도면의 주요부분에 대한 부호의 설명
100 : 패키지인서트 110 : 패키지안착홈
120 : 가이드홀 130 : 래치
133 : 상단부 140a,140b: 측면패키지가이드
150 : 측면몰드가이드 200 : 래치오픈커버
300 : 반도체패키지 400 : 푸셔유니트
410 : 가이드포스트 420 : 푸셔

Claims (3)

  1. 삭제
  2. 삭제
  3. 표면 양단에는 푸셔유니트(400)의 가이드포스트(410)를 안내하는 가이드홀(120)이 형성되고, 중앙부에 패키지안착홈(110)이 형성된 패키지인서트(100)와;
    패키지안착홈(110)의 양쪽 내벽에서 힌지핀(131)을 중심으로 회동되게 설치되며, 반도체패키지(300)의 공급 및 인출시 오픈되는 래치(130)와;
    패키지인서트(100) 위에서 승강되며, 하강시 래치(130)를 오픈시키는 래치오픈커버(200); 로 반도체 패키지 인서트장치를 구성하되,
    래치(130)와 직교되는 위치에 설치되는 측면패키지가이드(140a)와 측면패키지가이드(140b) 사이의 상단부 간격은 공급되는 반도체패키지(300)의 폭보다 넓게 형성하고, 하부 끝단(142a)(142b)은 간격이 반도체패키지(300)의 폭에 상응하는 간격이 되게 경사형으로 설치하여 반도체패키지(300)가 사방의 측면돌드가이드(150) 사이에 안착되게 하며,
    측면패키지가이드(14a)(140b)는 그 길이를 패키지안착홈(110)의 정위치에 공급되어 안착된 반도체패키지(300)의 양쪽 접지핀(301)보다 하부 끝단(142a)(142b)이 더 낮게 위치되도록 형성하고,
    패키지안착홈(110)의 양쪽 내벽에 설치되는 래치(130)는 힌지핀(131)에 끼워지는 힌지공(132)을 후면 중단에 형성하며,
    래치(130)의 상단부(133)는 힌지공(132)과 편심되게 하되 패키지인서트(100)의 표면보다 돌출되는 길이로 형성하여
    래치오픈커버(200)가 래치(130)를 직접 동작시키도록 한 반도체 패키지 인서트장치에 있어서,
    상기 한쌍의 측면패키지가이드(140a)(140b)를 패키지안착홈(110)의 래치(130)가 설치되는 양쪽 내벽과 직교되는 방향의 양쪽 측벽에 설치할 때 힌지핀(141)을 중심으로 회동되게 설치하되 스프링(143)의 장력을 받아 각각 내측으로 탄발되도록 대향으로 설치한 것을 특징으로 하는 반도체 패키지 인서트 장치.
KR1020080036728A 2008-04-21 2008-04-21 반도체 패키지 인서트 장치 KR100894165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080036728A KR100894165B1 (ko) 2008-04-21 2008-04-21 반도체 패키지 인서트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036728A KR100894165B1 (ko) 2008-04-21 2008-04-21 반도체 패키지 인서트 장치

Publications (2)

Publication Number Publication Date
KR20080069153A KR20080069153A (ko) 2008-07-25
KR100894165B1 true KR100894165B1 (ko) 2009-04-22

Family

ID=39822534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036728A KR100894165B1 (ko) 2008-04-21 2008-04-21 반도체 패키지 인서트 장치

Country Status (1)

Country Link
KR (1) KR100894165B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102321728B1 (ko) 2021-07-23 2021-11-04 주식회사 티에이치이 끼임 방지용 가이드모듈이 구비된 반도체 패키지용 테스트 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130801A (ja) * 1993-10-29 1995-05-19 Advantest Corp 半導体ｉｃ試験装置におけるハンドラ測定用ソケット。
KR20040076391A (ko) * 2003-02-25 2004-09-01 삼성전자주식회사 칩 스케일 패키지(ｃｓｐ)용 인서트
KR20060029343A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 반도체소자 테스트용 인서트 블럭
KR20070080893A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 가이드 레치를 갖는 반도체 패키지용 인서트

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130801A (ja) * 1993-10-29 1995-05-19 Advantest Corp 半導体ｉｃ試験装置におけるハンドラ測定用ソケット。
KR20040076391A (ko) * 2003-02-25 2004-09-01 삼성전자주식회사 칩 스케일 패키지(ｃｓｐ)용 인서트
KR20060029343A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 반도체소자 테스트용 인서트 블럭
KR20070080893A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 가이드 레치를 갖는 반도체 패키지용 인서트

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102321728B1 (ko) 2021-07-23 2021-11-04 주식회사 티에이치이 끼임 방지용 가이드모듈이 구비된 반도체 패키지용 테스트 장치

Also Published As

Publication number Publication date
KR20080069153A (ko) 2008-07-25

Similar Documents

Publication Publication Date Title
KR101485779B1 (ko) 반도체 소자 테스트용 소켓장치
TWI526701B (zh) 半導體元件測試用分選機
KR20060109583A (ko) 슬라이드 래치부재가 구비된 인서트
TWI429148B (zh) A substrate mounting device, a test head, and an electronic component testing device
KR20080057340A (ko) 인서트, 테스트 트레이 및 반도체 시험 장치
KR100894165B1 (ko) 반도체 패키지 인서트 장치
KR101218348B1 (ko) 반도체 패키지용 인서트
KR20120041915A (ko) 인서트 사출금형의 슬라이드 코어 작동구조
KR101028754B1 (ko) 반도체 패키지 검사장치용 프레스 커버
KR20110055361A (ko) 테스트핸들러용 개방장치
KR20190011013A (ko) 인서트의 래치를 개방하기 위한 래치 오픈 장치
KR102190547B1 (ko) 래치와 버튼이 개별 복귀하는 독립형 반도체 디바이스 인서트 캐리어
US20050073330A1 (en) Adjusting device for chip adapter testing pin
KR100960882B1 (ko) 반도체 패키지용 캐리어
US8025512B2 (en) Object fitting/removing drive unit, and connector unit
KR101016022B1 (ko) 반도체 패키지 검사장치
KR101104342B1 (ko) 웨이퍼 칩 이젝트 장치
KR100523547B1 (ko) 반도체 패키지의 리드프레임 성형용 금형
KR101357396B1 (ko) 반도체 소자 테스트 핸들러 장비의 캐리어 모듈
KR100838791B1 (ko) 슬라이드코어 고정장치
KR20090083535A (ko) 반도체 패키지 수납용 인서트
CN219226251U (zh) 一种芯片下料摆放装置
KR101323423B1 (ko) 반도체칩 패키지 캐리어
KR101171363B1 (ko) 반도체칩 캐리어
KR102185764B1 (ko) 수직 메뉴얼 테스트 소켓

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
G15R Request for early opening
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140410

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 11