KR100893500B1 - Micro chip fuse having porous material structure and method for fabricating the same - Google Patents

Micro chip fuse having porous material structure and method for fabricating the same Download PDF

Info

Publication number
KR100893500B1
KR100893500B1 KR1020080066180A KR20080066180A KR100893500B1 KR 100893500 B1 KR100893500 B1 KR 100893500B1 KR 1020080066180 A KR1020080066180 A KR 1020080066180A KR 20080066180 A KR20080066180 A KR 20080066180A KR 100893500 B1 KR100893500 B1 KR 100893500B1
Authority
KR
South Korea
Prior art keywords
sheet
porous ceramic
base sheet
ceramic
cover
Prior art date
Application number
KR1020080066180A
Other languages
Korean (ko)
Inventor
원세희
Original Assignee
오리셀 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오리셀 주식회사 filed Critical 오리셀 주식회사
Application granted granted Critical
Publication of KR100893500B1 publication Critical patent/KR100893500B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H01H69/022—Manufacture of fuses of printed circuit fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/046—Fuses formed as printed circuits

Abstract

A micro chip fuse and a manufacturing method thereof are provided to melt an element at an exact timing by forming a porous ceramic structure in a top or a bottom of the element. A micro chip fuse comprises a base sheet(130), an element(140), a first porous ceramic sheet(122), a first cover sheet(110), a first termination electrode(150a), and a second termination electrode(150b). A conductive element is arranged on the base sheet. The first porous ceramic sheet is formed on the element. The first cover sheet is formed on the first porous ceramic sheet. The first termination electrode and the second termination electrode are contacted in both ends of the element, and are made of conductive material. The first porous ceramic sheet includes either a LTCC(Low Temperature Co-fired Ceramic) or a steatite ceramic and either a methyl cellulose or a cornstarch.

Description

다공성 물질 구조를 가지는 마이크로 칩 퓨즈 및 그의 제조 방법{MICRO CHIP FUSE HAVING POROUS MATERIAL STRUCTURE AND METHOD FOR FABRICATING THE SAME}MICRO CHIP FUSE HAVING POROUS MATERIAL STRUCTURE AND METHOD FOR FABRICATING THE SAME

본 발명은 마이크로 칩 퓨즈 및 그의 제조 방법에 관한 것으로, 특히 엘리먼트에서 발생하는 열을 보존할 수 있으면서도 손상 및 파손에 강한 마이크로 칩 퓨즈 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microchip fuse and a method of manufacturing the same, and more particularly, to a microchip fuse and a method of manufacturing the same, which are capable of preserving heat generated in an element and being resistant to damage and breakage.

마이크로 칩 퓨즈는 전자 제품들에 사용되는 부품으로, 전자 제품에 정격 전류 이상의 과전류가 인가되는 경우, 퓨즈의 전극이 단선됨으로써 전자 제품의 부품과 내부의 회로 등을 과전류로부터 보호하는 역할을 한다.The microchip fuse is a component used in electronic products. When an overcurrent of a rated current or more is applied to the electronic product, the electrode of the fuse is disconnected, thereby protecting a component and an internal circuit of the electronic product from overcurrent.

일반적으로, 마이크로 칩 퓨즈는 도 1 및 도 2에 도시된 바와 같이 세라믹 시트(10, 20) 사이에 은 재질의 전도성 엘리먼트(Element)(30)가 형성되는 적층 구조를 가진다. 또한, 마이크로 칩 퓨즈는 적층 구조의 양단을 각각 감싸는 것과 아울러 엘리먼트(30)의 양단에 접촉되는 터미네이션(Termination) 전극(40a, 40b)을 포함한다. 터미네이션 전극(40a, 40b)은 엘리먼트(30)에 전류를 인가하는 외부 전 극의 역할을 수행한다. 즉, 엘리먼트(30)는 내부 전극의 역할을 함으로써, 터미네이션 전극(40a, 40b)을 통해 인가된 전류가 흐를 수 있도록 한다.In general, the microchip fuse has a laminated structure in which conductive elements 30 made of silver are formed between the ceramic sheets 10 and 20, as shown in FIGS. 1 and 2. In addition, the microchip fuse includes termination electrodes 40a and 40b which respectively surround both ends of the stacked structure and are in contact with both ends of the element 30. The termination electrodes 40a and 40b serve as external electrodes for applying current to the element 30. That is, the element 30 serves as an internal electrode, so that the applied current can flow through the termination electrodes 40a and 40b.

예컨대, 이러한 마이크로 칩 퓨즈는 전원 공급부와 정류 회로부 사이에 연결되어, 전원 공급부로부터 정격 전류 이내의 전류가 공급되는 경우에는 전원 공급부로부터의 전류가 정상적으로 정류 회로부로 공급될 수 있도록 한다. 한편, 전원 공급부로부터의 전류가 정격 전류 이상인 경우에는 엘리먼트(30)가 용단됨으로써 정류 회로부로의 전류 공급로를 차단하여, 정류 회로부와 부품들이 보호될 수 있도록 한다. 즉, 과전류에 의한 열로 인해 엘리먼트(30)가 녹아서 끊어지게 된다.For example, such a microchip fuse is connected between the power supply and the rectifier circuit part so that the current from the power supply can be supplied to the rectifier circuit part normally when a current within a rated current is supplied from the power supply part. On the other hand, when the current from the power supply is greater than the rated current, the element 30 is melted to cut off the current supply path to the rectifier circuit, thereby protecting the rectifier circuit and the components. That is, the element 30 melts and breaks due to heat caused by overcurrent.

이때, 엘리먼트(30)는 과전류 공급시 신속하고 정확하게 용단되어야 효과적이다. 하지만, 종래의 마이크로 칩 퓨즈는 도 1과 같은 적층 구조를 가짐으로써, 엘리먼트(30)의 열이 세라믹 시트(10, 20)를 거쳐 마이크로 칩 퓨즈가 장착되는 인쇄회로기판 등에 전도되기 때문에, 엘리먼트(30)가 용단되어야 할 정격 전류에서 용단되지 못하고, 더 큰 과전류가 흐르거나 더 긴 시간 동안 과전류가 흘러야 용단되는 문제가 발생한다.At this time, the element 30 is effective to be melted quickly and accurately during the overcurrent supply. However, since the conventional microchip fuse has a stacked structure as shown in FIG. 1, since the heat of the element 30 is conducted to the printed circuit board or the like on which the microchip fuse is mounted via the ceramic sheets 10 and 20, the element ( 30) is not melted at the rated current to be melted, and a problem arises in that a larger overcurrent flows or melts when an overcurrent flows for a longer time.

특히, 컴퓨터의 쿨링 팬 등과 같이 전자 제품이 냉각 구성을 포함하는 경우, 이러한 문제점은 더욱 심각해질 수 있다.In particular, if the electronic product includes a cooling configuration, such as a cooling fan of a computer, this problem may become more serious.

한편, 상기와 같은 문제점을 해결하기 위하여, 도 3 및 도 4에 도시된 바와 같은 마이크로 칩 퓨즈가 제시되었다.On the other hand, in order to solve the above problems, a microchip fuse as shown in Figures 3 and 4 has been presented.

엘리먼트(30)의 상하로 적층된 세라믹 시트(10, 20) 중 하나와 엘리먼트의 사이에 중공(51)을 가지는 세라믹 시트(50)를 형성함으로써, 엘리먼트(30)의 열이 세라믹 시트(10, 20)를 거쳐 전달되는 것을 일부 억제한다.By forming the ceramic sheet 50 having the hollow 51 between one of the ceramic sheets 10 and 20 stacked above and below the element 30, the heat of the element 30 is reduced. 20) Suppress some of the transmission through

하지만, 이와 같은 마이크로 칩 퓨즈는, 중공이 존재하는 구조상 세라믹 시트에 압력이 가해질 때 이를 충분히 지지할 수 없고, 이에 따라 기판에 퓨즈를 마운트하거나 사용하는 과정에서 세라믹 시트에 가해지는 압력에 의해 변형되어 손상 및 파손될 수 있는 문제가 있다.However, such microchip fuses are not sufficiently supported when a pressure is applied to the ceramic sheet due to the hollow structure, and thus is deformed by the pressure applied to the ceramic sheet in the process of mounting or using the fuse on the substrate. There is a problem that can be damaged and broken.

따라서, 본 발명의 목적은 엘리먼트에서 발생하는 열을 보존할 수 있음과 동시에 손상 및 파손 가능성을 줄일 수 있는 다공성 세라믹 구조를 가지는 마이크로 칩 퓨즈 및 그의 제조 방법을 제공함에 있다.It is therefore an object of the present invention to provide a microchip fuse having a porous ceramic structure capable of preserving heat generated in an element and at the same time reducing the possibility of damage and breakage and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 마이크로 칩 퓨즈는 판 형상의 베이스 시트; 상기 베이스 시트 상의 전도성 엘리먼트; 상기 엘리먼트 상의 전부에 형성되는 제1 다공성 세라믹 시트; 상기 제1 다공성 세라믹 시트 상에 형성되는 판 형상의 제1 커버 시트; 및 상기 엘리먼트의 양단에 접촉되는 전도성 재질의 제1 및 제2 터미네이션 전극을 포함할 수 있다.In order to achieve the above object, the microchip fuse according to an embodiment of the present invention is a plate-shaped base sheet; A conductive element on the base sheet; A first porous ceramic sheet formed on all of the elements; A plate-shaped first cover sheet formed on the first porous ceramic sheet; And first and second termination electrodes made of a conductive material in contact with both ends of the element.

또한, 상기 마이크로 칩 퓨즈는 상기 베이스 시트의 하부에 형성되는 제2 다공성 세라믹 시트; 및 상기 제2 다공성 세라믹 시트의 하부에 형성되는 판 형상의 제2 커버 시트를 더 포함할 수 있다.In addition, the microchip fuse may include a second porous ceramic sheet formed under the base sheet; And a plate-shaped second cover sheet formed below the second porous ceramic sheet.

한편, 본 발명의 실시 예에 따른 마이크로 칩 퓨즈의 제조 방법은 판 형상의 베이스 시트를 형성하는 단계; 상기 베이스 시트 상에 전도성 엘리먼트를 적층하는 단계; 상기 엘리먼트가 배열된 상기 베이스 시트 상에, 상기 엘리먼트의 전부 위에 제1 다공성 세라믹 시트를 형성하는 단계; 상기 제1 다공성 세라믹 시트 상에 판 형상의 제1 커버 시트를 적층하는 단계; 및 적층된 상기 베이스 시트 및 상기 제1 커버 시트의 양단을 감싸도록, 상기 엘리먼트의 양단에 접촉되는 전도성 재질의 제1 및 제2 터미네이션 전극을 형성하는 단계를 포함할 수 있다.On the other hand, the method of manufacturing a microchip fuse according to an embodiment of the present invention comprises the steps of forming a base sheet of the plate shape; Laminating a conductive element on the base sheet; Forming a first porous ceramic sheet on all of the elements on the base sheet on which the elements are arranged; Stacking a plate-shaped first cover sheet on the first porous ceramic sheet; And forming first and second termination electrodes of a conductive material in contact with both ends of the element to surround both ends of the stacked base sheet and the first cover sheet.

또한, 상기 마이크로 칩 퓨즈의 제조 방법은 상기 베이스 시트의 하부에 제2 다공성 세라믹 시트를 형성하는 단계; 및 상기 제2 다공성 세라믹 시트의 하부에 판 형상의 제2 커버 시트를 적층하는 단계를 더 포함할 수 있다.The method of manufacturing the microchip fuse may further include forming a second porous ceramic sheet under the base sheet; And laminating a plate-shaped second cover sheet on the lower portion of the second porous ceramic sheet.

본 발명의 실시 예에 따른 마이크로 칩 퓨즈는 엘리먼트의 상부 또는 상하부에 다공성 세라믹 구조을 형성함으로써, 엘리먼트에서 발생하는 열을 보존하여 엘리먼트가 용단되어야 할 시점에 정확하게 용단될 수 있고, 동시에 손상 및 파손 위험이 적은 효과가 있다.The microchip fuse according to the embodiment of the present invention forms a porous ceramic structure on the upper or upper portion of the element, thereby preserving heat generated in the element, so that the element can be melted precisely when the element should be melted, and at the same time, there is a risk of damage and breakage. There is little effect.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예에 대하여 도 5 내지 도 8을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5 to 8.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiments of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 5는 본 발명의 일 실시 예에 따른 마이크로 칩 퓨즈를 나타내는 분해 사시도이고, 도 6은 도 5의 마이크로 칩 퓨즈를 "Ⅲ-Ⅲ'"선으로 절단한 단면도이다.FIG. 5 is an exploded perspective view illustrating a microchip fuse according to an exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view of the microchip fuse of FIG. 5 taken along the line "III-III".

도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 마이크로 칩 퓨즈는 베이스 시트(130), 엘리먼트(140), 제1 보호 시트(120), 제1 커버 시트(110), 제1 다공성 세라믹 시트(122) 및 제1 및 제2 터미네이션 전극(150a, 150b)을 포함한다.5 and 6, a microchip fuse according to an embodiment of the present invention may include a base sheet 130, an element 140, a first protective sheet 120, a first cover sheet 110, and a first cover sheet. The porous ceramic sheet 122 and the first and second termination electrodes 150a and 150b are included.

베이스 시트(130)는 세라믹 재질로 형성됨과 아울러, 판 형상을 가진다.The base sheet 130 is formed of a ceramic material and has a plate shape.

엘리먼트(140)는 베이스 시트(130) 상에 위치하며, 은 페이스트(Silver paste) 등의 전도성 재질로 형성될 수 있다. 엘리먼트(140)는 제1 및 제2 전극 엘리먼트(141, 143)와 전극 엘리먼트(141, 143) 사이를 연결하는 가용 엘리먼트(142)로 구성된다. 제1 및 제2 전극 엘리먼트(141, 143)는 각각 입력단과 출력단의 역할을 하며, 가용 엘리먼트(142)는 전류가 흐르는 통로의 역할을 함과 아울러, 과전류 유입시 용단되는 부분이 된다. 일 실시 예에서, 전원 공급부로부터 제1 전극 엘리먼트(141)로 전류가 공급되면, 가용 엘리먼트(142)를 통해 제2 전극 엘리먼트(143)로 전류가 흐르고, 이 전류는 제2 전극 엘리먼트(143)를 통해 정류 회로부에 공급된다. 한편, 전원 공급부로부터 제1 전극 엘리먼트(141)로 과전류가 공급되면, 가용 엘리먼트(142)가 용단됨으로써 제2 전극 엘리먼트(143)로 공급되는 전류를 차단하게 된다.The element 140 is positioned on the base sheet 130 and may be formed of a conductive material such as silver paste. Element 140 is comprised of available elements 142 that connect between first and second electrode elements 141, 143 and electrode elements 141, 143. Each of the first and second electrode elements 141 and 143 serves as an input terminal and an output terminal, and the available element 142 serves as a passage through which a current flows and becomes a melted portion when an overcurrent is introduced. In one embodiment, when a current is supplied from the power supply to the first electrode element 141, a current flows through the available element 142 to the second electrode element 143, which is the second electrode element 143. It is supplied to the rectifier circuit through. On the other hand, when the overcurrent is supplied from the power supply to the first electrode element 141, the available element 142 is melted to cut off the current supplied to the second electrode element 143.

제1 보호 시트(120)는 엘리먼트(140)가 형성된 베이스 시트(130) 상에 위치하며, 베이스 시트(130)와 동일하게 세라믹 재질로 형성될 수 있다. 또한, 제1 보호 시트(120)에는 가용 엘리먼트(142)에 대응되는 부분에 공동(Air cavity)(121)이 형성된다. 따라서, 도 5 및 도 6과 같이 가용 엘리먼트(142)가 베이스 시트(130)의 중앙부에 위치하는 경우, 공동(121)은 제1 보호 시트(120)의 중앙부에 위치하게 된다. The first protective sheet 120 is positioned on the base sheet 130 on which the element 140 is formed, and may be formed of a ceramic material in the same manner as the base sheet 130. In addition, an air cavity 121 is formed in a portion of the first protective sheet 120 corresponding to the available element 142. Thus, when the fusible element 142 is located at the center of the base sheet 130 as shown in FIGS. 5 and 6, the cavity 121 is located at the center of the first protective sheet 120.

제1 다공성 세라믹 시트(122)는 제1 보호 시트(120)의 공동(121)을 채우도록 공동(121)과 동일한 크기로 형성되며, 그 재질은 다공성 세라믹이다. 공동(121)에 구성되는 제1 다공성 세라믹 시트(122)는 가용 엘리먼트(142)에서 발생하는 열이 제1 커버 시트(110)로 직접 전도되지 않도록 함과 아울러, 가용 엘리먼트(142)를 고정 지지한다. The first porous ceramic sheet 122 is formed to have the same size as the cavity 121 to fill the cavity 121 of the first protective sheet 120, and the material is a porous ceramic. The first porous ceramic sheet 122 configured in the cavity 121 prevents heat generated from the soluble element 142 from being directly conducted to the first cover sheet 110, and fixedly supports the soluble element 142. do.

제1 커버 시트(110)는 제1 보호 시트(120) 상에 위치하며, 베이스 시트(130)와 동일하게 세라믹 재질의 판 형상으로 형성됨으로써, 제1 보호 시트(120)와 제1 다공성 세라믹 시트(122)를 보호한다. 일 실시 예에 따르면, 제1 다공성 세라믹 시트(112)가 제1 보호 시트(120)의 공동(121)을 채우고 제1 커버 시트를 지지하므로, 외부로부터 가해지는 압력에 의한 손상 또는 파손에 강한 장점이 있다.The first cover sheet 110 is positioned on the first protective sheet 120, and is formed in a plate shape made of ceramic material in the same manner as the base sheet 130, whereby the first protective sheet 120 and the first porous ceramic sheet are formed. Protect 122. According to one embodiment, since the first porous ceramic sheet 112 fills the cavity 121 of the first protective sheet 120 and supports the first cover sheet, the first porous ceramic sheet 112 is strong against damage or breakage due to pressure applied from the outside. There is this.

제1 및 제2 터미네이션 전극(150a, 150b)은 베이스 시트(130), 제1 보호 시트(120) 및 제1 커버 시트(110)의 양단을 감싸는 형태로 형성되며, 제1 및 제2 전 극 엘리먼트(141, 143)의 일측면에 각각 접촉된다. 또한, 제1 및 제2 터미네이션 전극(150a, 150b)은 전도성 재질로 형성됨으로써 외부 전극으로서의 역할을 한다. 즉, 제1 및 제2 터미네이션 전극(150a, 150b)은 외부로부터의 전류를 전극 엘리먼트(141, 143)로 공급함과 아울러, 전극 엘리먼트(141, 143)로부터의 전류를 타 부품 등으로 공급하는 역할을 한다. 일 실시 예에서, 제1 터미네이션 전극(150a)은 전원 공급부에 접속되어 전원 공급부로부터의 전류를 제1 전극 엘리먼트(141)로 공급하고, 제2 터미네이션 전극(150b)은 정류 회로부에 접속되어 제2 전극 엘리먼트(143)로부터의 전류를 정류 회로부에 공급한다.The first and second termination electrodes 150a and 150b are formed to surround both ends of the base sheet 130, the first protective sheet 120, and the first cover sheet 110, and the first and second electrodes In contact with one side of the elements (141, 143), respectively. In addition, the first and second termination electrodes 150a and 150b are formed of a conductive material to serve as external electrodes. That is, the first and second termination electrodes 150a and 150b supply current from the outside to the electrode elements 141 and 143 and supply current from the electrode elements 141 and 143 to other components. Do it. In one embodiment, the first termination electrode 150a is connected to the power supply to supply current from the power supply to the first electrode element 141, and the second termination electrode 150b is connected to the rectifier circuit to connect to the second. The current from the electrode element 143 is supplied to the rectifier circuit portion.

제1 및 제2 터미네이션 전극(150a, 150b)은 메탈라이징(Metalizing) 작업을 거쳐 형성되는데, 일 실시 예에 따르면 은(Silver) 재질에 니켈(Nickel)을 코팅한 후, 다시 주석(Tin)을 코팅하는 과정을 거쳐 형성될 수 있다.The first and second termination electrodes 150a and 150b are formed through metallizing, and according to an embodiment, after coating nickel with silver, tin is again applied. It can be formed through the process of coating.

또한, 제1 보호 시트(120)가 구성되지 않고, 제1 다공성 세라믹 시트(122)가 베이스 시트(130)와 제1 커버 시트(110) 사이의 일부 혹은 전부를 채워 구성될 수도 있다.In addition, the first protective sheet 120 is not configured, and the first porous ceramic sheet 122 may be configured to partially or entirely fill the space between the base sheet 130 and the first cover sheet 110.

도 7은 본 발명의 다른 실시 예에 따른 마이크로 칩 퓨즈를 나타내는 분해 사시도이고, 도 8은 도 7의 마이크로 칩 퓨즈를 "Ⅳ-Ⅳ'"선으로 절단한 단면도이다.FIG. 7 is an exploded perspective view illustrating a microchip fuse according to another exemplary embodiment of the present invention, and FIG. 8 is a cross-sectional view of the microchip fuse of FIG. 7 taken along the line "IV-IV".

도 7 및 도 8을 참조하면, 본 발명의 다른 실시 예에 따른 마이크로 칩 퓨즈는 제2 보호 시트(250), 제2 커버 시트(260) 및 제2 다공성 세라믹 시트(252)의 구성을 제외하고, 베이스 시트(230), 제1 보호 시트(220) 및 제1 커버 시트(210), 제1 다공성 세라믹 시트(222), 엘리먼트(240), 및 제1 및 제2 터미네이션 전극(270a, 270b)의 구성이 도 5 및 도 6의 베이스 시트(130), 제1 보호 시트(120) 및 제1 커버 시트(110), 제1 다공성 세라믹 시트(122), 엘리먼트(140), 및 제1 및 제2 터미네이션 전극(150a, 150b)의 구성과 동일하다.7 and 8, the microchip fuse according to another exemplary embodiment of the present invention except for the configuration of the second protective sheet 250, the second cover sheet 260, and the second porous ceramic sheet 252. , The base sheet 230, the first protective sheet 220 and the first cover sheet 210, the first porous ceramic sheet 222, the element 240, and the first and second termination electrodes 270a and 270b. The configuration of the base sheet 130, the first protective sheet 120 and the first cover sheet 110, the first porous ceramic sheet 122, the element 140, and the first and first of Figures 5 and 6 The configuration is the same as that of the two termination electrodes 150a and 150b.

제2 보호 시트(250)는 세라믹 재질로, 베이스 시트(230)의 하부에 형성되고, 제1 보호 시트(220)의 공동(221)에 대응되는 부분에 공동(251)을 가진다. 또한, 제2 보호 시트(250)의 공동(251)은 다공성 세라믹 재질의 제2 다공성 세라믹 시트(252)에 의해 채워진다.The second protective sheet 250 is made of a ceramic material and is formed under the base sheet 230 and has a cavity 251 in a portion corresponding to the cavity 221 of the first protective sheet 220. In addition, the cavity 251 of the second protective sheet 250 is filled by the second porous ceramic sheet 252 made of porous ceramic material.

제2 보호 시트(250)의 공동(251)에 구성되는 제2 다공성 세라믹 시트(252)는 엘리먼트(240)에서 발생하는 열이 제2 커버 시트(260)로 직접 전도되지 않도록 한다. 즉, 본 발명의 다른 실시 예에 따르면, 엘리먼트(240), 특히 가용 엘리먼트(242)에 발생되는 열의 보존 효과가 극대화되기 때문에, 가용 엘리먼트(242)가 용단되어야 할 시점에서 정확하게 용단될 수 있게 된다. 아울러, 가용 엘리먼트가 형성되는 제1 시트가 제1 다공성 세라믹 시트(252)에 의해 추가로 고정 지지되므로 충격에 의한 파손에도 더욱 강한 장점이 있다.The second porous ceramic sheet 252 configured in the cavity 251 of the second protective sheet 250 prevents heat generated in the element 240 from being directly conducted to the second cover sheet 260. That is, according to another embodiment of the present invention, since the effect of preserving heat generated in the element 240, in particular, the soluble element 242 is maximized, the soluble element 242 can be melted precisely when it is to be melted. . In addition, since the first sheet on which the soluble element is formed is further fixedly supported by the first porous ceramic sheet 252, there is a more strong advantage in the damage caused by the impact.

제2 커버 시트(260)는 베이스 시트(210)와 동일하게 세라믹 재질의 판 형상으로 형성되어, 마이크로 칩 퓨즈의 하부를 지지하는 역할을 한다. 또한, 제1 및 제2 보호 시트(220, 250)가 구성되지 않고, 제1 다공성 세라믹 시트(222)는 베이스 시트(230)와 제1 커버 시트(210) 사이, 제2 다공성 세라믹 시트(252)는 베이스 시트(230)와 제2 커버 시트(260) 사이의 일부 혹은 전부를 채워 구성될 수도 있다.The second cover sheet 260 is formed in the shape of a ceramic plate like the base sheet 210, and serves to support a lower portion of the microchip fuse. In addition, the first and second protective sheets 220 and 250 are not configured, and the first porous ceramic sheet 222 is disposed between the base sheet 230 and the first cover sheet 210 and the second porous ceramic sheet 252. ) May be configured to fill in part or all between the base sheet 230 and the second cover sheet 260.

도 5 및 도 6에 도시된 본 발명의 일 실시 예에 따른 마이크로 칩 퓨즈의 제조 방법은 다음과 같다.A method of manufacturing a microchip fuse according to an exemplary embodiment of the present invention illustrated in FIGS. 5 and 6 is as follows.

베이스 시트(130), 엘리먼트(140) 및 제1 보호 시트(120)를 차례대로 적층하고, 제1 보호 시트(120)의 공동(121)에 제1 다공성 세라믹 시트(122)에 해당하는 다공성 세라믹 슬러리를 충진한 후, 제1 보호 시트(120) 상에 제1 커버 시트(110)를 적층한다. 적층 과정이 끝난 적층물은 가소 과정과 소결 과정을 거친 후 제1 및 제2 터미네이션 전극(150a, 150b)으로 양단이 고정된다.
한편, 제1 다공성 세라믹 시트(112)는 상술한 바와 같이 제1 보호 시트(120)의 공동(121) 내에 형성되지 않고, 베이스 시트(130)와 제1 커버 시트(120) 사이에 제1 보호 시트(120) 없이 별도로 형성 가능하다.The base sheet 130, the element 140, and the first protective sheet 120 are sequentially stacked, and the porous ceramic corresponding to the first porous ceramic sheet 122 in the cavity 121 of the first protective sheet 120. After filling the slurry, the first cover sheet 110 is laminated on the first protective sheet 120. After the lamination process is completed, the laminate is subjected to a sintering process and a sintering process, and both ends thereof are fixed to the first and second termination electrodes 150a and 150b.
On the other hand, the first porous ceramic sheet 112 is not formed in the cavity 121 of the first protective sheet 120 as described above, the first protective sheet between the base sheet 130 and the first cover sheet 120 It can be formed separately without the sheet 120.

제1 다공성 세라믹 시트(122)는 LTCC(Low temperature co-fired ceramic) 또는 스테아타이트(Steatite)등의 세라믹에 메틸 셀룰로오스(Methyl cellulose) 또는 콘스타치(Corn starch) 등과 같은 특정성분의 첨가물을 첨가하여 제조하며, 베이스 시트(130), 제1 보호 시트(120) 및 제1 커버 시트(110)의 세라믹 종류는 제1 다공성 세라믹 시트(122)의 기본을 형성하는 세라믹과 동일한 것이 바람직하다.The first porous ceramic sheet 122 is manufactured by adding an additive of a specific component such as methyl cellulose or corn starch to a ceramic such as low temperature co-fired ceramic (LTCC) or steatite The type of ceramics of the base sheet 130, the first protective sheet 120, and the first cover sheet 110 is preferably the same as the ceramic forming the basis of the first porous ceramic sheet 122.

적층물은 약 600℃에서 4 내지 6시간 동안 가소 과정을 거치는데, 이때 다공성 세라믹 혼합 페이스트에 첨가된 첨가물이 가소되면서 기공이 형성된다. 다음으로 약 2 내지 3시간의 소결 과정을 거치는데, 사용된 세라믹의 종류에 따라 소결 온도가 달라지며, 예를 들어, LTCC의 경우 약 850 내지 900℃, 스테아타이트의 경우 약 1300 내지 1400℃로 처리한다.The laminate is subjected to a calcination process at about 600 ° C. for 4 to 6 hours, wherein the additives added to the porous ceramic mixture paste are calcined to form pores. Next, the sintering process is performed for about 2 to 3 hours, and the sintering temperature varies according to the type of ceramic used, for example, about 850 to 900 ° C for LTCC and about 1300 to 1400 ° C for steatite. Process.

한편, 제1 다공성 세라믹 시트(122)의 기공율은 첨가되는 첨가물의 비율에 따라 달라지며, 세라믹과 첨가물이 혼합된 다공성 세라믹 슬러리의 총 체적 대비 첨가물의 체적은 약 5 내지 30%에서 결정되고, 이때, 기공율은 8 내지 60%로 형성된다.On the other hand, the porosity of the first porous ceramic sheet 122 depends on the ratio of the additive to be added, the volume of the additive relative to the total volume of the porous ceramic slurry mixed with the ceramic and the additive is determined at about 5 to 30%, wherein , Porosity is formed from 8 to 60%.

도 7 및 도 8에 도시된 본 발명의 다른 실시 예에 따른 마이크로 칩 퓨즈의 제조 방법은 본 발명의 일 실시 예에 따른 마이크로 퓨즈의 제조 방법과 대동소이하며, 다만 제2 보호 시트(250)를 적층하는 단계, 제2 보호 시트(250)의 공동(251)에 제2 다공성 세라믹 시트(252)에 해당하는 다공성 세라믹 슬러리를 충진하는 단계 및 제2 커버 시트(260)를 적층하는 단계를 더 포함한다. 이때, 제1 및 제2 다공성 세라믹 시트(222, 252)는 제1 및 제2 보호 시트(220, 250)의 공동(221, 251) 내에 형성되지 않고, 베이스 시트(230)와 제1 커버 시트(210) 사이, 베이스 시트(230)와 제2 커버 시트(260) 사이에 제1 및 제2 보호 시트(220, 250) 없이 각각 별도로 형성 가능하다.7 and 8 is a manufacturing method of the microchip fuse according to another embodiment of the present invention is similar to the manufacturing method of the microfuse according to an embodiment of the present invention, except that the second protective sheet 250 Laminating, filling the cavity 251 of the second protective sheet 250 with the porous ceramic slurry corresponding to the second porous ceramic sheet 252, and laminating the second cover sheet 260. do. In this case, the first and second porous ceramic sheets 222 and 252 are not formed in the cavities 221 and 251 of the first and second protective sheets 220 and 250, and the base sheet 230 and the first cover sheet are not formed. Between the 210 and the base sheet 230 and the second cover sheet 260 may be formed separately without the first and second protective sheets 220 and 250, respectively.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 마이크로 칩 퓨즈를 나타내는 분해 사시도,1 is an exploded perspective view illustrating a general microchip fuse;

도 2는 도 1의 마이크로 칩 퓨즈를 "Ⅰ-Ⅰ'"선으로 절단한 단면도,FIG. 2 is a cross-sectional view of the microchip fuse of FIG. 1 taken along line "I-I '"; FIG.

도 3은 일반적인 중공을 가지는 마이크로 칩 퓨즈를 나타내는 분해 사시도, 3 is an exploded perspective view showing a microchip fuse having a general hollow;

도 4는 도 3의 마이크로 칩 퓨즈를 "Ⅱ-Ⅱ'"선으로 절단한 단면도,4 is a cross-sectional view of the microchip fuse of FIG. 3 taken along the line "II-II '";

도 5는 본 발명의 일실시 예에 따른 마이크로 칩 퓨즈를 나타내는 분해 사시도,5 is an exploded perspective view illustrating a microchip fuse according to an embodiment of the present invention;

도 6은 도 5의 마이크로 칩 퓨즈를 "Ⅲ-Ⅲ'"선으로 절단한 단면도.FIG. 6 is a cross-sectional view taken along line “III-III ′” of the microchip fuse of FIG. 5; FIG.

도 7은 본 발명의 다른 실시 예에 따른 마이크로 칩 퓨즈를 나타내는 분해 사시도, 및7 is an exploded perspective view illustrating a microchip fuse according to another exemplary embodiment of the present disclosure, and

도 8은 도 6의 마이크로 칩 퓨즈를 "Ⅳ-Ⅳ'"선으로 절단한 단면도.FIG. 8 is a cross-sectional view taken along the line "IV-IV '" of the microchip fuse of FIG. 6; FIG.

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

10, 20, 110, 120, 130, 210, 220, 230, 250, 260 : 세라믹 시트10, 20, 110, 120, 130, 210, 220, 230, 250, 260: ceramic sheet

122, 222, 252 : 다공성 세라믹 시트122, 222, 252: Porous Ceramic Sheet

30, 140, 240 : 엘리먼트30, 140, 240: element

40a, 40b, 150a, 150b, 270a, 270b : 터미네이션 전극40a, 40b, 150a, 150b, 270a, 270b: termination electrode

121, 221, 251 : 공동121, 221, 251: cavity

Claims (11)

판 형상의 베이스 시트;Plate-shaped base sheet; 상기 베이스 시트 상의 전도성 엘리먼트;A conductive element on the base sheet; 상기 엘리먼트 상의 전부에 형성되는 제1 다공성 세라믹 시트;A first porous ceramic sheet formed on all of the elements; 상기 제1 다공성 세라믹 시트 상에 형성되는 판 형상의 제1 커버 시트; 및A plate-shaped first cover sheet formed on the first porous ceramic sheet; And 상기 엘리먼트의 양단에 접촉되는 전도성 재질의 제1 및 제2 터미네이션 전극을 포함하고, First and second termination electrodes of conductive material in contact with both ends of the element, 상기 제1 다공성 세라믹 시트의 재질은 LTCC 또는 스테아타이트의 세라믹과 메틸 셀룰로오스 또는 콘스타치의 첨가물을 포함하고, 상기 세라믹과 상기 첨가물이 혼합된 다공성 세라믹 슬러리의 총 체적 대비 상기 첨가물의 체적은 5 내지 30 퍼센트이며, 상기 제1 다공성 세라믹 시트의 기공율은 8 내지 60 퍼센트인 것을 특징으로 하는 마이크로 칩 퓨즈.The material of the first porous ceramic sheet includes an additive of ceramic of LTCC or steatite and methyl cellulose or cornstarch, and the volume of the additive is 5 to 30 percent relative to the total volume of the porous ceramic slurry in which the ceramic and the additive are mixed. And the porosity of the first porous ceramic sheet is 8 to 60 percent. 제1항에 있어서,The method of claim 1, 상기 베이스 시트의 하부에 형성되는 제2 다공성 세라믹 시트; 및A second porous ceramic sheet formed under the base sheet; And 상기 제2 다공성 세라믹 시트의 하부에 형성되는 판 형상의 제2 커버 시트A plate-shaped second cover sheet formed under the second porous ceramic sheet 를 더 포함하는 마이크로 칩 퓨즈.Microchip fuse containing more. 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 베이스 시트 및 상기 제1 커버 시트는 세라믹 재질로 형성되는 것을 특징으로 하는 마이크로 칩 퓨즈.The base sheet and the first cover sheet is a microchip fuse, characterized in that formed of a ceramic material. 제1항에 있어서,The method of claim 1, 상기 엘리먼트는 은 페이스트로 형성되는 것을 특징으로 하는 마이크로 칩 퓨즈.And the element is formed of silver paste. 제2항에 있어서,The method of claim 2, 상기 베이스 시트와 상기 제1 및 제2 커버 시트는 세라믹 재질로 형성되는 것을 특징으로 하는 마이크로 칩 퓨즈.And the base sheet and the first and second cover sheets are formed of a ceramic material. 판 형상의 베이스 시트를 형성하는 단계;Forming a plate-shaped base sheet; 상기 베이스 시트 상에 전도성 엘리먼트를 적층하는 단계;Laminating a conductive element on the base sheet; 상기 엘리먼트가 배열된 상기 베이스 시트 상에, 상기 엘리먼트의 전부 위에 제1 다공성 세라믹 시트를 형성하는 단계;Forming a first porous ceramic sheet on all of the elements on the base sheet on which the elements are arranged; 상기 제1 다공성 세라믹 시트 상에 판 형상의 제1 커버 시트를 적층하는 단계; 및Stacking a plate-shaped first cover sheet on the first porous ceramic sheet; And 적층된 상기 베이스 시트 및 상기 제1 커버 시트의 양단을 감싸도록, 상기 엘리먼트의 양단에 접촉되는 전도성 재질의 제1 및 제2 터미네이션 전극을 형성하는 단계를 포함하고,Forming first and second termination electrodes of conductive material in contact with both ends of the element to surround both the stacked base sheet and the first cover sheet; 상기 제1 다공성 세라믹 시트의 재질은 LTCC 또는 스테아타이트의 세라믹과 메틸 셀룰로오스 또는 콘스타치의 첨가물을 포함하고, 상기 세라믹과 상기 첨가물이 혼합된 다공성 세라믹 슬러리의 총 체적 대비 상기 첨가물의 체적은 5 내지 30 퍼센트이며, 상기 제1 다공성 세라믹 시트의 기공율은 8 내지 60 퍼센트인 것을 특징으로 하는 마이크로 퓨즈의 제조 방법.The material of the first porous ceramic sheet includes an additive of ceramic of LTCC or steatite and methyl cellulose or cornstarch, and the volume of the additive is 5 to 30 percent relative to the total volume of the porous ceramic slurry in which the ceramic and the additive are mixed. And the porosity of the first porous ceramic sheet is 8 to 60 percent. 제8항에 있어서,The method of claim 8, 상기 베이스 시트의 하부에 제2 다공성 세라믹 시트를 형성하는 단계; 및Forming a second porous ceramic sheet under the base sheet; And 상기 제2 다공성 세라믹 시트의 하부에 판 형상의 제2 커버 시트를 적층하는 단계Stacking a plate-shaped second cover sheet on the lower portion of the second porous ceramic sheet 를 더 포함하는 마이크로 퓨즈의 제조 방법.Method of manufacturing a micro fuse further comprising. 삭제delete 삭제delete
KR1020080066180A 2008-03-21 2008-07-08 Micro chip fuse having porous material structure and method for fabricating the same KR100893500B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080026228 2008-03-21
KR1020080026228 2008-03-21

Publications (1)

Publication Number Publication Date
KR100893500B1 true KR100893500B1 (en) 2009-04-15

Family

ID=40757791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066180A KR100893500B1 (en) 2008-03-21 2008-07-08 Micro chip fuse having porous material structure and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100893500B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081099B1 (en) * 2010-04-01 2011-11-07 주식회사 넥스트론 Chip fuse manufacturing method using porous amorphous nanotemplate
KR101081231B1 (en) * 2010-04-01 2011-11-08 주식회사 넥스트론 Chip fuse manufacturing method using porous layer
KR101266807B1 (en) 2012-10-30 2013-05-30 에이디엠티 주식회사 Micro chip fuse
KR101368901B1 (en) 2010-07-16 2014-02-28 슈르터 악티엔게젤샤프트 Fuse element
KR101703901B1 (en) * 2015-12-01 2017-02-08 오리셀 주식회사 Micro fuse with improved a stroke of lightning and surge properties and method for manufacturing the same
KR20220169113A (en) * 2021-06-18 2022-12-27 한국세라믹기술원 High voltage fuse device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935614A (en) * 1995-07-19 1997-02-07 Hitachi Chem Co Ltd Chip fuse and manufacture of it
JP2004228027A (en) * 2003-01-27 2004-08-12 Matsushita Electric Ind Co Ltd Chip type fuse and its manufacturing method
JP2007115601A (en) * 2005-10-21 2007-05-10 Tdk Corp Chip type fuse element and its manufacturing method
JP2007280919A (en) 2006-03-16 2007-10-25 Matsushita Electric Ind Co Ltd Surface-mounted current fuse and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935614A (en) * 1995-07-19 1997-02-07 Hitachi Chem Co Ltd Chip fuse and manufacture of it
JP2004228027A (en) * 2003-01-27 2004-08-12 Matsushita Electric Ind Co Ltd Chip type fuse and its manufacturing method
JP2007115601A (en) * 2005-10-21 2007-05-10 Tdk Corp Chip type fuse element and its manufacturing method
JP2007280919A (en) 2006-03-16 2007-10-25 Matsushita Electric Ind Co Ltd Surface-mounted current fuse and its manufacturing method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081099B1 (en) * 2010-04-01 2011-11-07 주식회사 넥스트론 Chip fuse manufacturing method using porous amorphous nanotemplate
KR101081231B1 (en) * 2010-04-01 2011-11-08 주식회사 넥스트론 Chip fuse manufacturing method using porous layer
KR101368901B1 (en) 2010-07-16 2014-02-28 슈르터 악티엔게젤샤프트 Fuse element
KR101266807B1 (en) 2012-10-30 2013-05-30 에이디엠티 주식회사 Micro chip fuse
KR101703901B1 (en) * 2015-12-01 2017-02-08 오리셀 주식회사 Micro fuse with improved a stroke of lightning and surge properties and method for manufacturing the same
KR20220169113A (en) * 2021-06-18 2022-12-27 한국세라믹기술원 High voltage fuse device and method of manufacturing the same
KR102582333B1 (en) * 2021-06-18 2023-09-22 한국세라믹기술원 High voltage fuse device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100893500B1 (en) Micro chip fuse having porous material structure and method for fabricating the same
US9456503B2 (en) Module and method of manufacturing the same
JP6125486B2 (en) Small SMD diode package and manufacturing process thereof
KR20050077728A (en) Low resistance polymer matrix fuse apparatus and method
JP6140834B2 (en) Wiring board and electronic device
US20220319792A1 (en) Protection element
EP3136430B1 (en) Wiring board, electronic device, and electronic module
KR100875133B1 (en) Micro chip fuse having structure for preventing heat transfer and method for preparing the same
CN107615893B (en) Circuit board, electronic device and electronic module
US10998201B2 (en) Semiconductor encapsulation structure
JP3758947B2 (en) Ceramic package
CN208753297U (en) Electronic module
JP6224473B2 (en) Wiring board, electronic device and electronic module
EP3764487A1 (en) Light emitting element mounting substrate and light emitting device
KR101266807B1 (en) Micro chip fuse
CN207765431U (en) Lid, electronic unit storage packaging part and electronic device
JP2006173287A (en) Electronic part housing ceramic package and its manufacturing method
CN212907624U (en) Surface-mounted thick-film fuse
JP6312256B2 (en) Electronic component storage package
JP2011114031A (en) Ceramic package for storing electronic component
JP2001044599A (en) Manufacture of multi-board ceramic wiring board
CN110326101A (en) Circuit board, electronic device and electronic module
JP2011114032A (en) Ceramic package for storing electronic component
JP2012074179A (en) Ceramic fuse and substrate for ceramic fuse
JP2011223425A (en) Package for housing electronic component elements

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160406

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180327

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 11