KR100891832B1 - Single input differential output type amplifier for multi-band - Google Patents
Single input differential output type amplifier for multi-band Download PDFInfo
- Publication number
- KR100891832B1 KR100891832B1 KR1020070057943A KR20070057943A KR100891832B1 KR 100891832 B1 KR100891832 B1 KR 100891832B1 KR 1020070057943 A KR1020070057943 A KR 1020070057943A KR 20070057943 A KR20070057943 A KR 20070057943A KR 100891832 B1 KR100891832 B1 KR 100891832B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unbalanced
- switch
- balanced
- amplifier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 사용 주파수 대역이 서로 다른 복수의 RF 신호 중 하나의 RF 신호를 입력받아 위상이 서로 다르게 차동 증폭하는 다중 밴드용 단일 입력 차동 출력 타입 증폭기에 관한 것이다.The present invention relates to a multi-band single input differential output type amplifier for receiving an RF signal of a plurality of RF signals having different frequency bands and differentially amplifying phases differently.
본 발명은 사용 주파수 대역이 서로 다른 복수의 불평형 RF 신호 중 하나의 불평형 RF 신호를 선택하는 스위치부와, 상기 스위치부로부터 선택된 불평형 RF 신호를 차동 증폭하여 평형 RF 신호를 출력하는 증폭부를 포함하는 것을 특징으로 한다.The present invention includes a switch unit for selecting one unbalanced RF signal among a plurality of unbalanced RF signals having different frequency bands used, and an amplifier for differentially amplifying the unbalanced RF signal selected from the switch unit and outputting a balanced RF signal. It features.
증폭기(Amplifier), 단일 입력(Single Input), 차동 출력(Differential Output), 다중 밴드(Multi-Band) Amplifier, Single Input, Differential Output, Multi-Band
Description
도 1은 본 발명의 증폭기의 개략적인 구조.1 is a schematic structure of an amplifier of the present invention.
도 2는 본 발명의 증폭기의 일 실시형태를 나타내는 회로도.2 is a circuit diagram showing an embodiment of the amplifier of the present invention.
도 3의 (a) 및 (b)는 본 발명의 증폭기의 단일 입력 및 차동 출력을 나타내는 그래프.3A and 3B are graphs showing a single input and differential output of the amplifier of the present invention.
<도면의 주요 부호에 대한 상세한 설명><Detailed Description of Major Symbols in Drawing>
100...증폭기 110...스위치부100.Amplifier 110.Switch section
120...증폭부 130...임피던스 정합부120
S1...제1 스위치 S2...제2 스위치S1 ... first switch S2 ... second switch
L1...제1 인덕터 L2...제2 인덕터L1 ... first inductor L2 ... second inductor
M1...제1 FET M2...제2 FETM1 ... first FET M2 ... second FET
M3...제3 FET M4...제4 FETM3 ... 3 FET M4 ... 4 FET
C1...제1 캐패시터 C2...제2 캐패시터C1 ... first capacitor C2 ... second capacitor
C3...제3 캐패시터 C4...제4 캐패시터C3 ... 3rd capacitor C4 ... 4th capacitor
C5...제5 캐패시터 C6...제6 캐패시터C5 ... 5th capacitor C6 ... 6th capacitor
CS...전류원CS ... current source
본 발명은 증폭기에 관한 것으로 보다 상세하게는 사용 주파수 대역이 서로 다른 복수의 RF 신호 중 하나의 RF 신호를 입력받아 위상이 서로 다르게 차동 증폭하는 다중 밴드용 단일 입력 차동 출력 타입 증폭기에 관한 것이다.The present invention relates to an amplifier, and more particularly, to a multi-band single input differential output type amplifier for receiving an RF signal of a plurality of RF signals having different frequency bands and differentially amplifying different phases.
최근 들어, 무선 통신 분야의 응용 분야가 확대되면서, 다양한 주파수 대역의 무선 통신 기능을 수행하는 단일 수신 장치가 개발되어 왔다.In recent years, as the field of application in the field of wireless communication is expanded, a single receiving device for performing a wireless communication function of various frequency bands has been developed.
일반적으로, 2개 이상의 신호를 수신하는 다중 대역 통신 방식에서는 각 신호에 해당하는 증폭기, 믹서 등의 전자 부품이 필요하며, 수신하고자 하는 신호가 많을수록 해당하는 부품이 각각 구비되어 제품의 부피가 커지는 문제점이 생긴다.In general, in a multi-band communication method for receiving two or more signals, an electronic component such as an amplifier and a mixer corresponding to each signal is required, and as the number of signals to be received increases, the corresponding components are provided, respectively, thereby increasing the volume of the product. This occurs.
이에 따라, 적은 수의 전자 부품으로 다중 대역의 신호를 송수신하기 위해 다양한 전자 부품이 개발되는 추세고, 상술한 전자 부품으로는 대표적으로 증폭기를 들 수 있다.Accordingly, various electronic components have been developed to transmit and receive signals of multiple bands with a small number of electronic components, and the above-mentioned electronic components include amplifiers.
상술한 추세에 따라, 증폭기의 경우 다중 대역으로 무선 통신하기 위해 일반적으로 동시(Concurrent)방식과 캐스코드(Cascode) 방식 증폭기를 주로 채용한다.In accordance with the above-described trend, in the case of the amplifier, in general, in order to wirelessly communicate in a multi-band, the concurrent and cascode amplifiers are mainly adopted.
동시 방식 증폭기의 경우에는 원하는 주파수 밴드를 정확히 설정하기가 어려운 것이 보편적으로 알려져있으며, 캐스코드 방식 증폭기의 경우 캐스코드 증폭기를 병렬 구조로 연결하여 다중 대역 무선 통신에 용이하게 사용할 수 있지만, 단일 입력 단일 출력 구조여서 불평형 신호를 평형신호로 변환하는 싱글 투 디퍼런셜 회로(Single To Differntial Circuit)을 내부에 형성하거나 또는 외부에 별도의 발룬(Balun) 회로가 필요하여 칩 또는 모듈로 구성되는 제품의 부피가 커지는 문제점이 있다. In the case of a simultaneous amplifier, it is generally known that it is difficult to accurately set a desired frequency band. In the case of a cascode amplifier, cascode amplifiers can be connected in parallel to be easily used for multi-band wireless communication. It is an output structure that forms a single-to-differential circuit inside which converts an unbalanced signal into a balanced signal, or requires a separate balun circuit to make the volume of a product composed of chips or modules larger. There is a problem.
상술한 문제점을 해결하기 위해 본 발명의 목적은 사용 주파수 대역이 서로 다른 복수의 RF 신호 중 하나의 RF 신호를 입력받아 위상이 서로 다르게 차동 증폭하는 다중 밴드용 단일 입력 차동 출력 타입 증폭기를 제공하는 것이다. SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a multi-band single input differential output type amplifier for differentially amplifying different phases by receiving one RF signal among a plurality of RF signals having different frequency bands. .
상술한 목적을 달성하기 위해, 본 발명의 증폭기는 사용 주파수 대역이 서로 다른 복수의 불평형 RF 신호 중 하나의 불평형 RF 신호를 선택하는 스위치부와, 상기 스위치부로부터 선택된 불평형 RF 신호를 차동 증폭하여 평형 RF 신호를 출력하는 증폭부를 포함하는 것을 특징으로 한다.In order to achieve the above object, the amplifier of the present invention is balanced by differentially amplifying an unbalanced RF signal selected from the switch unit, and a switch unit for selecting one unbalanced RF signal of a plurality of unbalanced RF signals having different use frequency bands. It characterized in that it comprises an amplifier for outputting an RF signal.
본 발명의 일 실시형태에 따르면, 상기 증폭부와 상기 평형 RF신호의 출력단 사이에 위치하고, 상기 스위치부의 선택에 따라 인덕턴스를 가변하여 상기 증폭부의 출력단과 상기 평형 RF 신호의 출력단 간의 임피던스를 정합하는 임피던스 정합부를 더 포함할 수 있다.According to an embodiment of the present invention, an impedance is located between the amplifier and the output of the balanced RF signal, and the impedance matching the impedance between the output of the amplifier and the output of the balanced RF signal by varying inductance according to the selection of the switch. It may further include a matching unit.
본 발명의 일 실시형태에 따르면, 상기 스위치부는 상기 복수의 불평형 RF 신호 중 제1 불평형 RF 신호를 선택하는 제1 스위치와, 상기 복수의 불평형 RF 신호 중 상기 제1 불평형 RF 신호와 사용 주파수 대역이 다른 제2 불평형 RF 신호를 선택하는 제2 스위치를 포함할 수 있고, 상기 증폭부는 상기 스위치부로부터 상기 제1 불평형 RF 신호가 선택되면, 상기 제1 불평형 RF 신호를 증폭하여 제1 평형 RF 신호 중 상기 제1 불평형 RF 신호의 위상과 반대의 위상을 갖는 음(-)의 제1 평형 RF 신호를 출력하고, 상기 스위치부로부터 상기 제2 불평형 RF 신호가 선택되면, 상기 제2 불평형 RF신호를 증폭하여 제2 평형 RF 신호 중 상기 제2 불평형 RF 신호의 위상과 동일한 위상을 갖는 양(+)의 제2 평형 RF 신호를 출력하는 제1 캐스코드 증폭기와, 상기 스위치부로부터 상기 제1 불평형 RF 신호가 선택되면, 상기 제1 불평형 RF 신호를 증폭하여 제1 평형 RF 신호 중 상기 제1 불평형 RF 신호의 위상과 동일한 위상을 갖는 양(+)의 제1 평형 RF 신호를 출력하고, 상기 스위치부로부터 상기 제2 불평형 RF 신호가 선택되면, 상기 제2 불평형 RF신호를 증폭하여 제2 평형 RF 신호 중 상기 제2 불평형 RF 신호의 위상과 반대의 위상을 갖는 음(-)의 제2 평형 RF 신호를 출력하는 제2 캐스코드 증폭기를 포함할 수 있다.According to an embodiment of the present invention, the switch unit may include a first switch for selecting a first unbalanced RF signal among the plurality of unbalanced RF signals, and the first unbalanced RF signal and a frequency band used among the plurality of unbalanced RF signals. And a second switch for selecting another second unbalanced RF signal, wherein the amplifying unit amplifies the first unbalanced RF signal and selects one of the first balanced RF signals when the first unbalanced RF signal is selected from the switch unit. Outputting a negative first balanced RF signal having a phase opposite to that of the first unbalanced RF signal, and amplifying the second unbalanced RF signal when the second unbalanced RF signal is selected from the switch unit A first cascode amplifier configured to output a positive second balanced RF signal having a phase equal to a phase of the second unbalanced RF signal among the second balanced RF signals, and the first from the switch unit When the balanced RF signal is selected, the first unbalanced RF signal is amplified to output a positive first balanced RF signal having a phase equal to a phase of the first unbalanced RF signal among the first balanced RF signals, When the second unbalanced RF signal is selected from a switch unit, the second unbalanced RF signal is amplified to have a negative second balance having a phase opposite to that of the second unbalanced RF signal among the second balanced RF signals. It may include a second cascode amplifier for outputting an RF signal.
본 발명의 일 실시형태에 따르면, 상기 임피던스 정합부는 상기 스위치부의 선택에 따라 인덕턴스를 가변하는 복수의 인덕터와, 상기 스위치부의 선택에 따라 상기 복수의 인덕터와 LC 공진하여 임피던스를 정합하는 복수의 캐패시터를 포함할 수 있다.According to one embodiment of the present invention, the impedance matching unit includes a plurality of inductors for varying inductance according to the selection of the switch unit, and a plurality of capacitors for LC resonance matching with the plurality of inductors according to the selection of the switch unit to match impedance. It may include.
본 발명의 일 실시형태에 따르면, 상기 증폭부의 상기 제1 캐스코드 증폭기와 제2 캐스코드 증폭기는 구동 전원단과 접지 사이에 서로 병렬로 연결될 수 있고, 상기 복수의 인덕터는 각각 상기 구동전원단과 상기 제1 및 제2 캐스코드 사이에 각각 직렬로 연결될 수 있으며, 상기 임피던스 정합부의 복수의 캐패시터의 각 일단은 각각 상기 제1 및 제2 캐스코드 증폭기와 복수의 인덕터 사이에 연결되고, 상기 복수의 캐패시터의 각 타단은 각각 평형 RF 신호의 출력단에 연결될 수 있다.According to an embodiment of the present invention, the first cascode amplifier and the second cascode amplifier of the amplifying unit may be connected in parallel to each other between a driving power supply terminal and ground, and the plurality of inductors are respectively the driving power supply terminal and the first The first and second cascodes may be connected in series, respectively, and each end of the plurality of capacitors of the impedance matching unit may be connected between the first and second cascode amplifiers and the plurality of inductors, respectively. Each other end may be connected to an output of the balanced RF signal, respectively.
본 발명의 일 실시형태에 따르면, 상기 복수의 인덕터는 일단, 상기 일단의 반대편에 형성된 타단 및 상기 일단과 타단 사이에 형성된 중단을 가질 수 있으며,상기 복수의 인덕터의 각 일단은 상기 제1 스위치를 통해 구동 전원단에 연결되고, 상기 복수의 인덕터의 각 타단은 각각 제1 및 제2 캐스코드 증폭기에 연결되며, 상기 복수의 인덕터의 각 중단은 상기 제2 스위치를 통해 서로 연결될 수 있다.According to one embodiment of the invention, the plurality of inductors may have one end, the other end formed on the opposite side of the one end and the interruption formed between the one end and the other end, each one end of the plurality of inductors The second terminal of the plurality of inductors may be connected to a first power source and a second cascode amplifier, respectively, and each interruption of the plurality of inductors may be connected to each other through the second switch.
이하, 도면을 참조하여 본 발명의 작용 및 효과에 대하여 상세히 설명하도록 한다.Hereinafter, with reference to the drawings will be described in detail the operation and effect of the present invention.
도 1은 본 발명의 증폭기의 개략적인 구조를 나타낸다.1 shows a schematic structure of an amplifier of the present invention.
도 1을 참조하면, 본 발명의 증폭기(100)는 스위치부(110), 증폭부(120) 및 임피던스 정합부(130)를 포함한다.Referring to FIG. 1, the
스위치부(110)는 RF 신호를 선택한다. 상기 RF 신호는 사용 주파수 대역이 서로 다른 복수의 RF 신호이며, 예를 들어 2GHz와 5GHz를 사용 주파수 대역으로 하는 복수의 RF 신호일 수 있다.The
스위치부(110)는 사용자의 선택에 따라 상기 복수의 RF 신호 중 원하는 주파수 대역을 갖는 RF 신호를 선택할 수 있다.The
증폭부(120)는 스위치부(110)로부터 선택된 RF 신호를 차동 증폭한다. 이때, 상기 RF 신호는 불평형 신호이므로 이를 차동 증폭하여 양(+)의 RF 신호와 음(-)의 RF 신호를 갖는 평형 RF 신호로 출력한다.The
임피던스 정합부(130)는 증폭부(120)와 상기 평형 RF 신호의 출력단에 위치하고, 스위치부(110)의 선택에 따라 증폭부(120)의 출력단과 상기 평형 RF 신호의 출력단 간의 임피던스를 정합한다. 스위치부(110)의 선택에 따라 RF 신호의 사용 주파수 대역이 바뀌며, 이에 따라 임피던스 정합부(130)는 인덕턴스를 가변하여 임피던스를 정합한다.The
상술한 본 발명의 증폭기를 도시된 회로도와 함께 보다 상세히 설명하도록 한다.The amplifier of the present invention described above will be described in more detail with the circuit diagram shown.
도 2는 본 발명의 증폭기의 일 실시형태를 나타내는 회로도이다.Fig. 2 is a circuit diagram showing one embodiment of the amplifier of the present invention.
도 2를 참조하면, 본 발명의 증폭기에 채용된 스위치부(110)는 증폭부(120) 및 임피던스 정합부(130)에 각각 연결된다. 스위치부(110)는 제1 스위치(S1)와 제2 스위치(S2)를 포함하며, 사용자의 선택에 따라 서로 사용 주파수 대역이 다른 제1 RF 신호와 제2 RF 신호 중 하나의 RF 신호를 선택한다. 2, the
증폭부(120)는 제1 FET(M1)와 제3 FET(M3)가 서로 직렬로 연결된 제1 캐스코드 증폭기와 제2 FET(M2)와 제4 FET(M4)가 서로 직렬로 연결된 제2 캐스코드 증폭기를 구비한다. 상기 제1 캐스코드 증폭기와 상기 제2 캐스코드 증폭기는 서로 차동적으로 스위칭한다. The
제3 FET(M3)와 제4 FET(M4)의 게이트단에는 각각 제3 바이어스 전압(Vb3)이 인가된다. A third bias voltage Vb3 is applied to the gate terminals of the third FET M3 and the fourth FET M4, respectively.
제1 FET(M1)와 제2 FET(M2)의 게이트는 각각 제1 바이어스 전압(Vb1)과 제2 바이어스 전압(Vb2)를 인가받으며, 또한 각 게이트는 서로 다른 사용 주파수 대역을 갖는 제1 RF 신호와 제2 RF 신호를 각각 인가받는 제1 스위치(S1)와 제2 스위치(S2)가 연결된다.Gates of the first FET M1 and the second FET M2 are applied with a first bias voltage Vb1 and a second bias voltage Vb2, respectively, and each gate has a first RF having a different frequency band. The first switch S1 and the second switch S2 receiving the signal and the second RF signal, respectively, are connected.
한편, 제3 FET(M3)와 제4 FET(M4)의 드레인단은 각각 임피던스 정합부(130)의 복수의 인덕터(L1, L2)에 연결되며, 더하여 임피던스 정합부(130)의 복수의 캐패시터(C1, C2, C3, C4)에 각각 연결된다.Meanwhile, drain terminals of the third FET M3 and the fourth FET M4 are connected to the plurality of inductors L1 and L2 of the impedance matching
임피던스 정합부(130)는 복수의 인덕터(L1, L2)와 복수의 캐패시터(C1, C2, C3, C5)로 구성될 수 있다. The impedance matching
복수의 인덕터(L1, L2)는 구동 전원단(VDD)와 증폭부(120) 사이에 연결되고, 구동 전원단(VDD)와 복수의 인덕터(L1, L2) 사이에는 스위치부(110)의 제1 및 제2 스위치(S1, S2)가 연결된다. 복수의 인덕터(L1, L2)의 각 인덕터는 서로 병렬로 연결된다.The plurality of inductors L1 and L2 are connected between the driving power supply terminal VDD and the
복수의 인덕터(L1, L2)는 일단, 타단 및 일단과 타단의 중앙에 형성된 중단을 가지며, 스위치부(110)의 스위칭에 따라 제1 스위치(S1) 및 제2 스위치(S2)와 적절히 연결되어 인덕턴스가 가변될 수 있다.The plurality of inductors L1 and L2 have one end, the other end, and a middle end formed at one end and the other end thereof, and are appropriately connected to the first switch S1 and the second switch S2 according to the switching of the
복수의 캐패시터(C1, C2, C3, C4)는 복수의 인덕터(L1, L2)와 증폭부(120) 사이에 일단이 연결되고 타단은 제1 스위치(S1)를 통해 상기 평형 RF 신호의 출력단에 연결되거나 직접 상기 평형 RF 신호의 출력단에 연결된다.A plurality of capacitors (C1, C2, C3, C4) has one end connected between the plurality of inductors (L1, L2) and the
도 1 및 도 2를 참조하여, 상술한 본 발명의 증폭기의 동작을 상세히 설명하도록 한다.1 and 2, the operation of the amplifier of the present invention described above will be described in detail.
본 발명의 증폭기(100)는 우선 서로 사용 주파수 대역이 다른 복수의 불평형 RF 신호를 입력받는다. 이때, 스위치부(110)는 사용자의 선택에 따라 상기 복수의 불평형 RF 신호 중 하나의 불평형 RF 신호를 선택한다. 예를 들어, 스위치부(110)는 상기 복수의 불평형 RF 신호 중 하나의 불평형 RF 신호를 선택하는 제1 스위치(S1)과 상기 복수의 불평형 RF 신호 중 제1 스위치(S1)가 선택한 불평형 RF 신호와 사용 주파수 대역이 다른 불평형 RF 신호를 선택하는 제2 스위치(S2)를 포함할 수 있다.The
사용자의 선택에 따라, 제1 스위치(S1)가 제1 불평형 RF 신호를 선택하고, 제2 스위치(S2)가 제2 불평형 RF 신호를 선택하지 않은 경우, 제1 FET(M1)는 게이트를 통해 상기 제1 불평형 RF 신호를 입력받으며, 제1 FET(M1) 및 제3 FET(M3)으로 이루어진 제1 캐스코드 증폭기는 상기 제1 불평형 RF 신호를 증폭한다. 이때,제2 FET(M2)의 게이트는 제2 스위치(S2)를 통해 제6 캐패시터(C6)과 연결되고, 제6 캐패시터(C6)를 통해 접지와 연결된다. According to the user's selection, when the first switch S1 selects the first unbalanced RF signal and the second switch S2 does not select the second unbalanced RF signal, the first FET M1 passes through the gate. A first cascode amplifier configured to receive the first unbalanced RF signal and comprising a first FET M1 and a third FET M3 amplifies the first unbalanced RF signal. In this case, the gate of the second FET M2 is connected to the sixth capacitor C6 through the second switch S2, and is connected to the ground through the sixth capacitor C6.
상기 제1 캐스코드 증폭기에 의해 증폭된 제1 평형 RF 신호는 상기 제1 불평형 RF 신호와 위상이 반대인 양(+)의 제1 평형 RF 신호를 출력하고, 상기 제2 캐스코드 증폭기는 상기 양(+)의 제1 평형 RF 신호와 위상이 반대인 음(-)의 제1 평형 RF 신호를 출력한다. The first balanced RF signal amplified by the first cascode amplifier outputs a positive first balanced RF signal that is out of phase with the first unbalanced RF signal, and the second cascode amplifier outputs the positive Output a negative first balanced RF signal that is out of phase with the positive first balanced RF signal.
이때, 전류원(CS)은 일정한 전류가 접지로 유입될 수 있게 해준다.At this time, the current source CS allows a constant current to flow into the ground.
반대로, 사용자의 선택에 따라 제2 스위치(S2)가 제2 불평형 RF 신호를 선택하고, 제1 스위치(S1)가 제1 불평형 RF 신호를 선택하지 않은 경우, 제2 FET(M2)는 게이트를 통해 상기 제2 불평형 RF 신호를 입력받고, 제1 FET(M1)의 게이트는 제5 캐패시터(C5)에 연결된다.Conversely, when the second switch S2 selects the second unbalanced RF signal and the first switch S1 does not select the first unbalanced RF signal, the second FET M2 switches the gate according to the user's selection. The second unbalanced RF signal is input through the second unbalanced RF signal, and the gate of the first FET M1 is connected to the fifth capacitor C5.
제2 FET(M2) 및 제4 FET(M4)로 이루어진 상기 제2 캐스코드 증폭기는 상기 제2 불평형 RF 신호와 위상이 반대인 양(+)의 제2 평형 RF 신호를 출력하고, 상기 제1 캐스코드는 상기 양(+)의 제1 평형 RF 신호와 위상이 반대인 음(-)의 제2 평형 RF신호를 출력한다. The second cascode amplifier comprising a second FET M2 and a fourth FET M4 outputs a positive second balanced RF signal in phase out of phase with the second unbalanced RF signal, and the first unbalanced RF signal. The cascade outputs a negative second balanced RF signal that is out of phase with the positive first balanced RF signal.
임피던스 정합부(130)의 복수의 인덕터(L1, L2) 및 복수의 캐패시터(C1, C2, C3, C4)는 스위치부(110)의 선택에 따라 인덕턴스를 가변하여 상기 평형 RF 신호의 출력 경로의 임피던스를 정합한다. The plurality of inductors L1 and L2 and the capacitors C1, C2, C3, and C4 of the
제1 스위치(S1)가 상기 제1 불평형 RF 신호를 선택한 경우, 구동 전원(VDD)은 제1 및 제2 인덕터(L1, L2)의 일단에 입력되어 제1 내지 제2 인덕터(L1, L2)의 타단을 통해 제1 내지 제4 캐패시터(C1, C2, C3 C4)에 전달되고, 반대로 제2 스위치(S2)가 상기 제2 불평형 RF 신호를 선택한 경우 구동 전원(VDD)은 제1 및 제2 인덕터(L1, L2)의 중단에 입력되어 제1 내지 제2 인덕터(L1, L2)의 타단을 통해 제2 및 제4 캐패시터(C2, C4)에 전달되며, 이에 따라, 상기 제1 불평형 RF 신호가 선택된 경우와 상기 제2 불평형 RF 신호가 선택된 경우의 인덕턴스가 서로 다르다. 즉, 임피던스 정합부(130)는 상기 제1 및 제2 불평형 RF 신호의 사용 주파수 대역에 따라 인덕턴스를 가변하여 제1 및 제2 평형 RF 신호의 임피던스를 정합한다. When the first switch S1 selects the first unbalanced RF signal, the driving power source VDD is input to one end of the first and second inductors L1 and L2 and the first to second inductors L1 and L2. When the second switch S2 selects the second unbalanced RF signal, the driving power source VDD is applied to the first and fourth capacitors C1, C2, and C3 C4 through the other end of the driving circuit. It is input to the interruption of the inductors (L1, L2) and is transferred to the second and fourth capacitors (C2, C4) through the other end of the first to second inductors (L1, L2), and thus, the first unbalanced RF signal Is different from the inductance when the second unbalanced RF signal is selected. That is, the
도 3의 (a) 및 (b)는 본 발명의 증폭기의 단일 입력 차동 출력을 나타내는 그래프이다.3 (a) and 3 (b) are graphs showing a single input differential output of the amplifier of the present invention.
도 3의 (a)는 본 발명의 증폭기에 입력되는 제1 불평형 RF 신호를 나타내며, 도 3의 (b)는 본 발명의 증폭기로부터 출력되는 양(+)과 음(-)의 평형 RF 신호를 나타낸다. 상술한 바와 같이, 도 3의 (a) 및 (b)를 참조하면, 본 발명의 증폭기는 단일 입력 차동 출력 타입인 것을 볼 수 있다.FIG. 3 (a) shows a first unbalanced RF signal input to the amplifier of the present invention, and FIG. 3 (b) shows a positive and negative balanced RF signal output from the amplifier of the present invention. Indicates. As described above, referring to Figs. 3A and 3B, it can be seen that the amplifier of the present invention is of a single input differential output type.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, but is defined by the claims below, and the configuration of the present invention may be modified in various ways without departing from the technical spirit of the present invention. It will be apparent to those skilled in the art that the present invention may be changed and modified.
상술한 바와 같이, 본 발명에 따르면 사용 주파수 대역이 서로 다른 복수의 RF 신호 중 하나의 RF 신호를 입력받아 위상이 서로 다르게 차동 증폭함으로써, 불평형 신호를 평형신호로 변환하는 칩 내부의 싱글 투 디퍼런셜 회로(Single To Differntial Circuit) 또는 칩 외부의 발룬(Balun) 회로가 필요 없어 회로의 구성이 용이하며, 제품의 부피가 감소하는 효과가 있다.As described above, according to the present invention, a single-to-differential circuit in a chip converts an unbalanced signal into a balanced signal by differentially amplifying the RF signal from one of a plurality of RF signals having different frequency bands and having different phases. There is no need for Single To Differntial Circuit or Balun circuit outside the chip, which makes the circuit easy to configure and reduces the volume of the product.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070057943A KR100891832B1 (en) | 2007-06-13 | 2007-06-13 | Single input differential output type amplifier for multi-band |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070057943A KR100891832B1 (en) | 2007-06-13 | 2007-06-13 | Single input differential output type amplifier for multi-band |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080109524A KR20080109524A (en) | 2008-12-17 |
KR100891832B1 true KR100891832B1 (en) | 2009-04-07 |
Family
ID=40368819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070057943A KR100891832B1 (en) | 2007-06-13 | 2007-06-13 | Single input differential output type amplifier for multi-band |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100891832B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106456037B (en) * | 2015-05-11 | 2019-07-12 | 路仁技术有限公司 | Biological signal measuring device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100248886B1 (en) * | 1996-03-29 | 2000-03-15 | 가타오카 마사타카 | Multistage variable gain amplifier circuit |
US6232836B1 (en) | 1998-09-17 | 2001-05-15 | General Instrument Corporation | In-line, unbalanced amplifier, predistortion circuit |
KR20020093591A (en) * | 2001-06-08 | 2002-12-16 | 티알더블류 인코포레이티드 | Asymmetrically biased high linearity balanced amplifier |
US7068104B2 (en) | 2004-07-08 | 2006-06-27 | Amalfi Semiconductor, Inc. | Power amplifier utilizing high breakdown voltage circuit topology |
-
2007
- 2007-06-13 KR KR1020070057943A patent/KR100891832B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100248886B1 (en) * | 1996-03-29 | 2000-03-15 | 가타오카 마사타카 | Multistage variable gain amplifier circuit |
US6232836B1 (en) | 1998-09-17 | 2001-05-15 | General Instrument Corporation | In-line, unbalanced amplifier, predistortion circuit |
KR20020093591A (en) * | 2001-06-08 | 2002-12-16 | 티알더블류 인코포레이티드 | Asymmetrically biased high linearity balanced amplifier |
US7068104B2 (en) | 2004-07-08 | 2006-06-27 | Amalfi Semiconductor, Inc. | Power amplifier utilizing high breakdown voltage circuit topology |
Also Published As
Publication number | Publication date |
---|---|
KR20080109524A (en) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305533B2 (en) | Semiconductor device | |
US7714662B2 (en) | Multiband output impedance matching circuit having passive devices, amplifier including multiband input impedance matching circuit having passive devices, and amplifier including multiband input/output impedance matching circuit having passive devices | |
US7650163B2 (en) | Impedance matching circuit for a multi-band radio frequency device | |
US8787964B2 (en) | Integrated radio frequency front-end circuit | |
US20100311378A1 (en) | Multiple multi-mode low-noise amplifier receiver with shared degenerative inductors | |
US9219452B2 (en) | Dual mode receiver with RF splitter using programmable passive components | |
US9306513B2 (en) | Apparatus for a radio frequency integrated circuit | |
US8116700B2 (en) | Reducing common mode effects in an output stage | |
EP2421151A2 (en) | Multiband impedance matching circuit | |
JP5267407B2 (en) | Amplifier circuit and communication device | |
US9634615B1 (en) | Multi-band Doherty amplifier device and method therefor | |
WO2014020297A1 (en) | Radio frequency transceivers | |
CN107769739A (en) | Rf power amplifier circuit | |
CN108370239B (en) | Radio frequency receiver | |
CN110880919A (en) | Improved amplifier and method for amplifying an input signal | |
KR101266955B1 (en) | Switched transformer | |
KR20130126389A (en) | Method and apparatus for transmitting and receiving radio frequency | |
CN107276547B (en) | Monolithic integrated millimeter wave switch mode power amplifier circuit | |
KR100544958B1 (en) | Low noise amplifier with variable matching network | |
KR100891832B1 (en) | Single input differential output type amplifier for multi-band | |
CN106059515B (en) | Two input type amplifiers | |
US20110128079A1 (en) | Multi-band power amplifier with high-frequency transformer | |
EP3624337A1 (en) | Control circuit with bypass function | |
KR20080111954A (en) | Multi band low noise amplifier | |
KR101135190B1 (en) | Apparatus for converting signal and apparatus for receiving using balun circuit in wireless communication system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |