KR100886841B1 - 가변 이득 증폭기, 송신기 및 송신기를 동적 바이어싱하는방법 - Google Patents

가변 이득 증폭기, 송신기 및 송신기를 동적 바이어싱하는방법 Download PDF

Info

Publication number
KR100886841B1
KR100886841B1 KR1020027016563A KR20027016563A KR100886841B1 KR 100886841 B1 KR100886841 B1 KR 100886841B1 KR 1020027016563 A KR1020027016563 A KR 1020027016563A KR 20027016563 A KR20027016563 A KR 20027016563A KR 100886841 B1 KR100886841 B1 KR 100886841B1
Authority
KR
South Korea
Prior art keywords
current
signal
control signal
level
biasing
Prior art date
Application number
KR1020027016563A
Other languages
English (en)
Other versions
KR20030022813A (ko
Inventor
아볼파질코스로우바이기사이드
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20030022813A publication Critical patent/KR20030022813A/ko
Application granted granted Critical
Publication of KR100886841B1 publication Critical patent/KR100886841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Steroid Compounds (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

송신기 칩(10)의 동적 바이어싱이 개시된다. 송신기 칩(10)은 가변 이득 증폭단(20), 바이어싱단(30), 위상 변이단(40) 및 혼합단(50)을 포함한다. 전압 제어 신호(VCS)와 전압 중간 주파수 신호(VIF)에 응답하여, 가변 이득 증폭단(20)은 전류 구동 신호(IDS)와 DC 전류 제어 신호(ICS)를 제공한다. 전류 구동 신호(IDS)의 DC 성분의 암페어 레벨(X1)과 DC 전류 제어 신호(ICS)의 암페어 레벨(X2)이 전압 제어 신호(VCS)의 변화와, 송신기 칩(10)의 온도, 처리 능력 및 공급원 전력의 변화의 함수로서 변하더라도, DC 전류 제어 신호(ICS)의 암페어 레벨(X2)에 대한 전류 구동 신호(IDS)의 DC 성분의 암페어 레벨(X1)의 비(ratio)는 상수이다. 전류 구동 신호(IDS)와 DC 전류 제어 신호(ICS)는 동적 바이어싱 블록을 전류 동작 모드로 설정하여, 혼합단(50)의 상수 이득을 유지한다.

Description

가변 이득 증폭기, 송신기 및 송신기를 동적 바이어싱하는 방법{DYNAMIC BIASING OF A TRANSMITTER}
본 발명은 전반적으로 송신기(transmitters)에 관한 것이다. 본 발명은 구체적으로 송신기 칩 내부 전류의 동적 바이어스싱(dynamic biasing)에 관한 것이다.
송신기 칩에 있어서, 송신기 칩의 각 블록을 바이어싱하는 전류는 요구되는 선형성과 출력 전력의 함수이다. 일부 송신기 칩들은 출력 전력을 동적으로 조정할 수 있다. 따라서, 바이어싱 전류는 송신기의 전체 전류 소비를 줄이도록 동적으로 조정될 수 있다.
현재, 바이어싱 전류를 동적으로 조정하기 위해 두 가지 기법이 존재한다. 첫 번째 기법은, 출력 전력이 변경될 때마다 바이어싱 전류 세팅에 관한 룩업 테이블(lookup table)을 판독하여 그에 따라 바이어싱 전류를 변경하는 것이다. 두 번째 기법은, 출력 전력을 측정하여 측정된 출력 전력의 함수로서 적절한 바이어싱 전압과 바이어싱 전류를 동적으로 발생하는 것이다. 이들 기법들중 어느 쪽도 온 도, 공급원 전력, 송신기 칩의 처리 능력에 있어서의 약간의 변화에 대해 면역성을 갖지 않는다. 또한, 이들 기법은 어느 쪽도 바이어스 전류가 동적으로 변함에 따라 송신기 칩의 총 이득을 계속 일정하게 유지할 수 없다. 결국, 종래에는 일정한 총 이득을 유지하면서 바이어싱 전류를 동적으로 조정하는 효율적이고 효과적인 기법을 성취할 수 없었다.
발명의 개요
본 발명은 송신기 내부 전류의 동적 바이어싱에 관한 것으로, 더 구체적으로는 종래 기술의 단점을 극복하는 송신기 내부 전류의 동적 바이어싱에 관한 것이다. 본 발명의 여러 가지 국면들은 신규한 것으로, 누구나 쉽게 생각해 낼 수 있는 것이 아니며, 여러 가지 이점들을 제공한다. 본 원에 포함된 본 발명의 본질은 오로지 첨부된 특허청구범위을 참조하여 결정될 수 있지만, 본 원에 개시된 실시예의 특성인 소정의 특징들은 다음과 같이 간단히 설명된다.
본 발명의 일 형태는 제 1 회로 및 제 2 회로를 포함하는 송신기 칩용 가변 이득 증폭단(variable gain amplifying stage)이다. 제 1 회로는 가변 이득 증폭단에 의한 전압 중간 주파수 신호(voltage intermediate frequency signal)와 전압 제어 신호(voltage control signal)의 수신에 응답하여 전류 구동 신호(current drive signal)를 제공하도록 작동할 수 있다. 전류 구동 신호는 AC 전류 성분과 DC 전류 성분을 갖는다. 제 2 회로는 가변 이득 증폭단에 의한 전압 제어 신호의 수신에 응답하여 DC 전류 제어 신호(DC current control signal)를 제공하도록 작 동할 수 있다. DC 전류 제어 신호의 암페어 레벨에 대한 전류 구동 신호의 DC 전류 성분의 암페어 레벨의 비(ratio)는 상수이다.
본 발명의 제 2 형태는 가변 이득 증폭단과 바이어싱단(biasing stage)을 포함하는 송신기 칩이다. 가변 이득 증폭단은 전류 구동 신호와 DC 전류 제어 신호를 제공하도록 동작 가능하다. 전류 구동 신호는 AC 성분과 DC 성분을 갖는다. 바이어싱단은 DC 전류 제어 신호의 수신에 응답하여 DC 전류 바이어싱 신호를 제공하도록 동작 가능하다. DC 전류 제어 신호의 암페어 레벨에 대한 전류 구동 신호의 DC 성분의 암페어 레벨의 비(ratio)는 상수이다.
본 발명의 제 3 형태는 가변 이득 증폭단과 위상 변이단(phase shifting stage)을 포함하는 송신기 칩이다. 가변 이득 증폭단은 전류 구동 신호와 DC 전류 제어 신호를 제공하도록 동작 가능하다. 전류 구동 신호는 AC 성분과 DC 성분을 갖는다. 위상 변이단은 전류 구동 신호의 수신에 응답하여 전류 중간 주파수 신호를 제공하도록 동작 가능하다. DC 전류 제어 신호의 암페어 레벨에 대한 전류 구동 신호의 DC 성분의 암페어 레벨의 비(ratio)는 상수이다.
본 발명의 전술한 형태와 다른 형태, 특징, 그리고 이점들은 첨부 도면과 연계한 이후의 바람직한 실시예의 상세한 설명으로부터 더욱 명확해질 것이다. 상세한 설명과 도면들은 오로지 본 발명의 예시를 위한 것으로, 첨부된 특허청구범위에 정의되어 있는 본 발명의 범주와 그에 준하는 것들을 제한하려는 것은 아니다.
도 1은 본 발명에 따른 송신기 칩의 일 실시예의 블록도이다.
도 2a 및 도 2b는 도 1의 시스템의 가변 이득 증폭단에 의해 제공되는 전류 구동 신호와 DC 전류 제어 신호를 예시한다.
도 3a 내지 도 3e은 도 1의 시스템의 바이어싱단에 의해 제공되는 5개의 DC 전류 바이어싱 신호를 예시한다.
도 4a 내지 도 4d는 도 1의 시스템의 위상 변이단에 의해 제공되는 4개의 전류 중간 주파수 신호를 예시한다.
도 5a 및 도 5b는 도 1의 시스템의 혼합단(mixing stage)에 의해 제공되는 2개의 전류 무선 주파수 신호(current radio frequency signals)를 예시한다.
도 6은 도 1의 바이어싱 블록의 가변 이득 증폭단의 본 발명에 따른 일 실시예의 블록도이다.
도 7a는 도 6의 가변 이득 증폭단의 가변 이득 증폭 회로(variable gain amplifying circuit)의 본 발명에 따른 일 실시예의 개략도이다.
도 7b는 도 6의 가변 이득 증폭단의 더미 가변 이득 증폭 회로(dummy variable gain amplifying circuit)의 본 발명에 따른 일 실시예의 개략도이다.
도 8은 도 6의 가변 이득 증폭단의 본 발명에 따른 일 실시예의 블록도이다.
도 9는 도 8의 조정 회로에 의해 제공되는 2개의 전압 조정 신호를 예시한다.
본 발명의 송신기 칩(10)의 블록도는 도 1에 도시된다. 도 1을 참조하면, 송신기 칩(10)은 본 발명의 원리를 구현하기 위해 가변 이득 증폭단(20), 바이어싱단(30), 위상 변이단(40) 및 혼합단(50)을 포함한다. 송신기 칩(10)의 다른 단들(stages)과 성분들은 본 발명의 설명을 명료하게 하기 위해 도시되지 않는다. 그러나, 송신기 칩(10)의 단들(20 내지 50)의 이후의 설명으로부터 당업자는 송신기 칩(10)의 이런 추가 단들과 성분들을 인식할 것이다. 또한, 당업자라면, 송신기 칩(10)이 전압 동작 모드로 동작하던 종래 방식과 대조적으로 전류 동작 모드로 동작함을 인식할 것이다.
도 1, 도 2a 및 도 2b를 참조하면, 가변 이득 증폭단(20)은 송신기 칩(10)의 이득 제어(도시 안됨)용으로 할당된 핀으로부터 전압 제어 신호 VCS를 수신하고, 송신기 칩(10)의 I/Q 변조기 블록(도시 안됨)으로부터 중간 주파수(예컨대 150MHz 내지 250MHz)로 전압 신호 VIF를 수신한다. 그에 대한 응답으로, 가변 이득 증폭단(20)은 전류 구동 신호 IDS를 위상 변이단(40)으로 제공하고, 그리고 DC 전류 제어 신호 ICS를 바이어싱단(30)으로 제공한다. 전류 구동 신호 IDS는 AC 성분과 DC 성분을 갖는다. 도 6 내지 도 9와 연계하여 더욱 상세히 설명될 것이지만, 전류 구동 신호 IDS의 DC 성분의 암페어 레벨 X1과 DC 전류 제어 신호 ICS의 암페어 레벨 X2은 송신기 칩(10)의 동작 온도, 처리 능력 및 공급원 전력에서의 모든 변화에 대해 면역성이 있다. 전류 구동 신호 IDS의 DC 성분의 암페어 레벨 X1과 DC 전류 제어 신호 ICS의 암페어 레벨 X2은 전압 제어 신호 VCS의 전압 레벨에서의 모든 변화에 응답하여 변한다. 그러나, 전압 제어 신호 VCS의 전압 레벨에서의 모든 변화에 대해 고도로 둔감하기 위해서는, 암페어 레벨 X2에 대한 암페어 레벨 X1의 비 Y1(즉, Y1= X1/X2)이 상수를 유지하는데, 이것은 본 원에서 도 6 내지 도 9와 연계하여 더욱 상세히 설명될 것이다.
도 1 내지 도 3a 내지 도 3e을 참조하면, 전류 제어 신호 ICS에 응답하여 바이어싱단(30)은 4개의 DC 전류 바이어싱 신호 IBS1-IBS4를 혼합단(50)으로 출력하고, DC 전류 바이어싱 신호 IBS5를 위상 변이단(40)으로 출력한다. 도 3a 내지 도 3e에 도시된 바와 같이, DC 전류 바이어싱 신호 IBS1-IBS5의 각 암페어 레벨 X3-7은 동일하도록 설계된다. 암페어 레벨 X3-7은 또한 DC 전류 제어 신호 ICS의 암페어 레벨 X2에서의 모든 변화에 응답하여 암페어 레벨 X2에 대한 암페어 레벨 X3-7의 각 비 Y2-6이 상수를 유지하도록 동적으로 변경된다. 당업자라면, 바이어싱단(30)에 대해 예컨대 전류 미러처럼 여러 가지 종래의 실시예를 인식할 것이다.
도 1, 도 2a, 도 2b 및 도 4a 내지 도 4d를 참조하면, 전류 구동 신호 IDS와 DC 전류 바이어싱 신호 IBS5에 응답하여, 위상 변이단(40)은 중간 주파수(예컨대 150MHz 내지 250MHz)이며 90도 위상 변이된 4개의 전류 신호 IIF1-IF4를 혼합단(50)에 제공한다. 당업자라면, 위상 변이단(40)에 대해 예컨대 다위상 변이단, 버퍼 증폭기 등과 같은 여러 가지 종래의 실시예들을 인식할 것이다.
도 1, 도 5a 및 도 5b를 참조하면, DC 전류 바이어싱 신호 IBS1-BS4와 전류 중간 주파수 신호 IIF1-IF4에 응답하여, 혼합단(50)은 한 쌍의 차동 전류 신호 IRF1 및 IRF2를 무선 주파수(예컨대 900MHz 내지 1900MHz)로 송신기 칩(10)의 외부 발룬(balun)(도시 안함)에 제공한다. 전류 무선 주파수 신호 IRF1 및 IRF2는 각각 AC 전류 성분과 DC 전류 성분을 갖는다. 도 5a 및 도 5b에 도시된 바와 같이, 전류 무선 주파수 신호 IRF2는 전류 무선 주파수 신호 IRF1과 180도 위상차가 있는데, 신호의 피크-피크 진폭은 동일하다. 당업자라면, 혼합단(50)에 대해 예컨대 동상 및 이상 혼합기, 영상 제파기(image rejecter) 등과 같은 여러 가지 종래의 실시예들을 인식할 것이다. 당업자라면, 송신기 칩(10)에 의한 전체 전류 소비가 전압 제어 신호 VCS의 변화나, 송신기 칩(10)의 동작 온도의 변화나, 송신기 칩(10)의 처리 능력의 변화나, 혹은 송신기 칩(10)의 공급원 전력의 변화의 함수로서 변하더라도 혼합단(50)의 전체 이득은 일정함을 인식할 것이다.
도 1 및 도 6을 참조하면, 가변 이득 증폭 회로(21)(이후부터 "VGA(21)"이라 함)와 더미 가변 이득 증폭 회로(이후부터 "더미 VGA(22)"이라 함) 및 조정 회로(23)를 포함하는 증폭단(20)의 일 실시예가 도시된다. 조정 회로(23)는 전압 제어 신호 VCS를 수신하고, 그에 대한 응답으로 전압 조정 신호 VAS1와 전압 조정 신 호 VAS2를 VGA(21)와 더미 VGA(22)로 제공한다. VGA는 또한 전압 중간 주파수 신호 VIF를 수신하고, 그에 대한 응답으로 전압 구동 신호 IDS를 위상 변이단(40)으로 제공한다. 전압 조정 신호 VAS1와 전압 조정 신호 VAS2에 응답하여, 더미 VGA(22)는 DC 전류 제어 신호 ICS를 바이어싱단(30)으로 제공한다. 일 실시예로, 더미 VGA(22)는 VGA(21)의 복제(replica)이고, 이로써 전류 ICS와 IBS1-IBS4가 가변 이득 증폭단(20)에서 바이어싱단(30)을 거쳐 혼합단(50)으로 흐르는 DC 전류 경로와, 전류 IDS와 IIF1-IIF4가 가변 이득 증폭단(20)에서 위상 변이단(40)을 거쳐 혼합단(50)으로 흐르는 AC 전류 경로가 분리된다. 그 결과, 송신기 칩(10)을 이용한 필터링이 필요치 않으며, 전류 무선 주파수 신호 IRF1와 전류 무선 주파수 신호 IRF2의 고도의 선형성이 획득된다.
도 6 및 도 7a를 참조하면, VGA(21)의 일 실시예가 도시된다. VGA(21)는 전류 공급원 CS1과, NPN 트랜지스터 T1과, NPN 트랜지스터 T2와, NPN 트랜지스터 T3과, NPN 트랜지스터 T4와, NPN 트랜지스터 T5와, 저항 R1을 포함한다. 전류 공급원 CS1과, 트랜지스터 T1의 콜렉터 단자와, 트랜지스터 T3의 콜렉터 단자는 전력 공급원 PS에 전기적으로 접속된다. 트랜지스터 T1의 베이스 단자와 트랜지스터 T2의 베이스 단자는 회로(23)에 전기적으로 접속되고, 이로써 전압 조정 신호 VAS1이 트랜지스터 T1의 베이스 단자와 트랜지스터 T2의 베이스 단자 사이에 인가된다. 트랜 지스터 T1의 에미터 단자와 트랜지스터 T2의 에미터 단자는 트랜지스터 T4의 콜렉터 단자에 전기적으로 접속된다.
트랜지스터 T3의 베이스 단자와 트랜지스터 T4의 베이스 단자는 회로(23)에 전기적으로 접속되고, 이로써 전압 조정 신호 VAS2가 트랜지스터 T1의 베이스 단자와 트랜지스터 T2의 베이스 단자 사이에 인가된다. 트랜지스터 T5의 베이스 단자는 저항 R1에 전기적으로 접속되고, 저항 R1은 전력 공급원 PS에 전기적으로 접속되어, 바이어싱 전압(도시 안됨)이 트랜지스터 T5의 베이스 단자에 인가된다. 전압 중간 주파수 VIF도 트랜지스터 T5의 베이스 단자에 인가된다. 트랜지스터 T3의 에미터 단자와 트랜지스터 T4의 에미터 단자는 트랜지스터 T5의 콜렉터 단자에 전기적으로 접속된다. 트랜지스터 T5의 에미터 단자는 접지 GND에 전기적으로 접속된다.
전압 중간 주파수 VIF에 대한 응답으로, 전압 조정 신호 VAS1, 전압 조정 신호 VAS2, 전류 구동 신호 IDS가 위상 변이단(40)에 의해 전류 공급원 CS1로부터 도출되는데, 전류 구동 신호 IDS의 암페어 레벨 X1(도 2a 및 도 2b 참조)은 전압 제어 신호 VCS의 전압 레벨의 변화, 송신기 칩(10)의 온도, 처리 능력, 공급원 전력의 변화에 대해 조정된다. 도 2a 및 도 2b에 도시된 것처럼 전류 구동 신호 IDS의 피크-피크 진폭은 전압 제어 신호 VCS에 의해 잘 제어된다. 특히, 회로(23)는 전압 제어 신호 VCS의 어떤 사전-왜곡 및 온도 보상(pre-distortion and temperature compensation)의 결과로서 조정된 전압 VAS1과 전압 조정 신호 VAS2를 제공한다.
도 6 및 도 7b를 참조하면, 더미 VGA(22)의 일 실시예가 도시된다. 더미 VGA(22)는 전류 공급원 CS2, NPN 트랜지스터 T6, NPN 트랜지스터 T7, NPN 트랜지스터 T8, NPN 트랜지스터 T9, NPN 트랜지스터 T10 및 저항 R2를 포함한다. 전류 공급원 CS2, 트랜지스터 T6의 콜렉터 단자 및 트랜지스터 T8의 콜렉터 단자는 전력 공급원 PS에 전기적으로 접속된다. 트랜지스터 T6의 베이스 단자 및 트랜지스터 T7의 베이스 단자는 회로(23)에 전기적으로 접속되고, 이로써 전압 조정 신호 VAS1이 트랜지스터 T6과 트랜지스터 T7의 베이스 단자들 사이에 인가된다. 트랜지스터 T6의 에미터 단자와 트랜지스터 T7의 에미터 단자는 트랜지스터 T9의 콜렉터 단자에 전기적으로 접속된다.
트랜지스터 T8의 베이스 단자 및 트랜지스터 T9의 베이스 단자는 회로(23)에 전기적으로 접속되고, 이로써 전압 조정 신호 VAS2가 트랜지스터 T8과 트랜지스터 T9의 베이스 단자들 사이에 인가된다. 트랜지스터 T10의 베이스 단자는 저항 R2에 전기적으로 접속되고, 저항 R2는 전력 공급원 PS에 전기적으로 접속됨으로써, 바이어싱(도시 안됨)이 트랜지스터 T10의 베이스 단자에 인가된다. 트랜지스터 T8의 에미터 단자와 트랜지스터 T9의 에미터 단자는 트랜지스터 T10의 콜렉터 단자에 전기적으로 접속된다. 트랜지스터 T10의 에미터 단자는 접지 GND에 전기적으로 접속된다.
전압 조정 신호 VAS1과 전압 조정 신호 VAS2에 응답하여, DC 전류 제어 신호 ICS가 전류 공급원 CS2로부터 바이어싱단(30)에 의해 도출되는데, DC 전류 제어 신호 ICS는 전압 제어 신호 VCS의 전압 레벨의 변화와, 송신기 칩(10)의 온도, 처리 능력, 공급원 전력의 변화에 대해 조정된다. 도 2a 및 도 2b에 도시된 것처럼 전류 제어 신호 ICS의 암페어 레벨 X2는 전압 제어 신호 VCS에 의해 잘 제어된다. 특히, 회로(23)는 전압 조정 신호 VAS1과 전압 조정 신호 VAS2를 전압 제어 신호 VCS의 어떤 사전-왜곡 및 온도 보상(pre-distortion and temperature compensation)의 결과로서 제공한다.
도 7a 내지 도 8을 참조하면, 종래의 온도 보상(TC) 블록(24)과, 종래의 선형화 블록(25) 및 종래의 레벨 시프터 블록(26)을 포함하는 회로(23)의 일 실시예가 도시된다. TC 블록(24)은 전압 제어 신호 VCS를 수신하고, 그에 대한 응답으로 전압 온도 보상 신호 VTCS를 선형화 블록(25)과 전압 조정 신호 VAS1을 레벨 시프터(26)로 제공한다. 전압 온도 보상 신호 VTCS에 응답하여, 선형화 블록(25)은 전압 이득 제어 신호 VGCS를 TC 블록(24)으로 제공하여, 회로(21)와 회로(22)의 이득이 전압 제어 신호 VCS의 로그 스케일(logarithmic scale)로 선형이 되게 한다. 전압 조정 신호 VAS1에 응답하여, 레벨 시프터(26)는 도 9에 도시된 것처럼 전압 조정 신호 VAS1의 전압 레벨 X8보다 더 낮은 전압 레벨 X9을 갖는 전압 조정 신호 VAS2을 제공한다.
도 6을 다시 참조하면, 가변 이득 증폭단(20)의 선택적인 실시예로, 조정 회로(23)는 VGA(21)에 집적될 수 있고, 다른 조정 회로(23)가 더미 VGA(22)에 집적될 수 있다.
본 원에 개시된 본 발명의 실시예들이 지금은 바람직한 것으로 생각되지만, 다양한 변경과 수정이 본 발명의 범주를 벗어나지 않으면서 가해질 수 있다. 본 발명의 범주는 첨부된 특허청구범위에 기재되며, 그에 준하는 의미와 범위내에 속하는 모든 변경들도 특허청구범위에 포함되는 것으로 해석된다. 첨부된 특허청구범위에서 "포함"이라는 말이 다른 요소나 단계들을 배제시킴을 의미하는 것은 아니며, 첨부된 특허청구범위에서는 단수로 표현되었더라도 다수 개의 가능성을 배제시키려는 의도는 아니다.

Claims (20)

  1. 가변 이득 증폭단(variable gain amplifying stage)(20)에 있어서,
    상기 가변 이득 증폭단(20)에 의한 전압 제어 신호(VCS)와 전압 중간 주파수 신호(VIF)의 수신에 응답하여, 전류 구동 신호(IDS) -상기 전류 구동 신호(IDS )는 AC 전류 성분과 DC전류 성분을 가짐―를 제공하도록 동작 가능한 제 1 회로(21)와,
    상기 가변 이득 증폭단(20)에 의한 상기 전압 제어 신호(VCS)의 수신에 응답하여, DC 전류 제어 신호(ICS)를 제공하도록 동작 가능한 제 2 회로(22)를 포함하되,
    상기 DC 전류 제어 신호(ICS)의 제 2 암페어 레벨(X2)에 대한 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 제 1 암페어 레벨(X1)의 비(ratio)는 상수(constant)인
    가변 이득 증폭단.
  2. 제 1 항에 있어서,
    상기 제 2 회로(22)는 상기 제 1 회로(21)의 복제(replica)인 가변 이득 증폭단.
  3. 제 1 항에 있어서,
    상기 전압 제어 신호(VCS)의 전압 레벨의 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(23)을 더 포함하는 가변 이득 증폭단.
  4. 제 1 항에 있어서,
    송신기 칩(10)의 온도 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(24)을 더 포함하는 가변 이득 증폭단.
  5. 제 1 항에 있어서,
    송신기 칩(10)의 처리 능력의 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(21-23)을 더 포함하는 가변 이득 증폭단.
  6. 제 1 항에 있어서,
    송신기 칩(10)의 공급원 전력의 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(21-23)을 더 포함하는 가변 이득 증폭단.
  7. 송신기(10)에 있어서,
    전류 구동 신호(IDS)―상기 전류 구동 신호(IDS)는 AC 전류 성분과 DC전류 성분을 가짐―와 DC 전류 제어 신호(ICS)를 제공하도록 동작 가능한 가변 이득 증폭단(20)과,
    상기 DC 전류 제어 신호(ICS)의 수신에 응답하여 제 1 DC 전류 바이어싱 신호(IBS5)를 제공하도록 동작 가능한 바이어싱단(biasing stage)(30)을 포함하되,
    상기 DC 전류 제어 신호(ICS)의 제 2 암페어 레벨(X2)에 대한 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 제 1 암페어 레벨(X1)의 제 1 비(a first ratio)는 상수(constant)인
    송신기.
  8. 제 7 항에 있어서,
    상기 가변 이득 증폭단(20)은 전압 제어 신호(VCS)의 전압 레벨의 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(23)을 포함하는 송신기.
  9. 제 7 항에 있어서,
    상기 가변 이득 증폭단(20)은 상기 송신기(10)의 온도 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(24)을 포함하는 송신기.
  10. 제 7 항에 있어서,
    상기 가변 이득 증폭단(20)은 상기 송신기(10)의 처리 능력의 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(21-23)을 포함하는 송신기.
  11. 제 7 항에 있어서,
    상기 가변 이득 증폭단(20)은 상기 송신기(10)의 공급원 전력의 변화에 응답하여 상기 전류 구동 신호(IDS)의 상기 DC 전류 성분의 상기 제 1 암페어 레벨(X1)과 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)을 조정하는 수단(21-23)을 포함하는 송신기.
  12. 제 7 항에 있어서,
    상기 제 1 DC 전류 바이어싱 신호(IBS5)의 제 3 암페어 레벨(X7)에 대한 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)의 제 2 비(a second ratio)는 상수(constant)인
    송신기.
  13. 제 7 항에 있어서,
    상기 DC 전류 구동 신호(IDS)와 상기 제 1 DC 전류 바이어싱 신호(IBS5)의 수신에 응답하여 전류 중간 주파수 신호(IIF1)를 제공하도록 동작 가능한 위상 변이단(phase shifting stage)(40)을 더 포함하는 송신기.
  14. 제 13 항에 있어서,
    혼합단(mixing stage)(50)을 더 포함하되,
    상기 바이어싱단(30)은 상기 DC 전류 제어 신호(ICS)의 수신에 응답하여 제 2 DC 전류 바이어싱 신호(IBS1)을 제공하도록 동작 가능하고,
    상기 혼합단(50)은 상기 전류 중간 주파수 신호(IIF1)와 상기 제 2 DC 전류 바이어싱 신호(IBS1)에 응답하여 전류 무선 주파수 신호(IRF1)을 제공하도록 동작 가능한 송신기.
  15. 제 14 항에 있어서,
    상기 제 2 DC 전류 바이어싱 신호(IBS1)의 제 3 암페어 레벨(X3)에 대한 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)의 제 2 비는 상수(constant)인 송신기.
  16. 제 14 항에 있어서,
    상기 혼합단(50)의 이득은 상수인 송신기.
  17. 삭제
  18. 송신기(10)를 동적으로 바이어싱하는 방법에 있어서,
    전압 제어 신호(VCS)와 전압 중간 주파수 신호(VIF)의 수신에 응답하여 전류 구동 신호(IDS)―상기 전류 구동 신호(IDS)는 AC 전류 성분과 DC 전류 성분을 가짐―를 발생하는 단계와,
    상기 전압 제어 신호(VCS)의 수신에 응답하여 DC 전류 제어 신호(ICS)를 발생하는 단계를 포함하되,
    상기 DC 전류 제어 신호(ICS)의 제 2 암페어 레벨(X2)에 대해 상기 DC 전류 구동 신호(IDS)의 상기 DC 전류 성분의 제 1 암페어 레벨(X1)의 제 1 비(a first ratio)는 상수(constant)인
    동적 바이어싱 방법.
  19. 제 18 항에 있어서,
    상기 DC 전류 제어 신호(ICS)의 발생에 응답하여 제 1 DC 전류 바이어싱 신호(IBS5)를 발생하는 단계를 더 포함하되,
    상기 제 1 DC 전류 바이어싱 신호(IBS5)의 제 3 암페어 레벨(X7)에 대한 상기 DC 전류 제어 신호(Ics)의 상기 제 2 암페어 레벨(X2)의 제 2 비는 상수인
    동적 바이어싱 방법.
  20. 제 19 항에 있어서,
    상기 전류 구동 신호(IDS)의 발생에 응답하여 전류 중간 주파수 신호(IIF1)를 발생하는 단계와,
    상기 DC 전류 제어 신호(ICS)의 발생에 응답하여 제 2 DC 전류 바이어싱 신호(IBS1)―상기 제 2 DC 전류 바이어싱 신호(IBS1)의 제 4 암페어 레벨(X3)에 대한 상기 DC 전류 제어 신호(ICS)의 상기 제 2 암페어 레벨(X2)의 제 2 비는 상수임―를 발생하는 단계와,
    상기 전류 중간 주파수 신호(IIF1)와 상기 제 2 DC 전류 바이어싱 신호(IBS1)의 발생에 응답하여 전류 무선 주파수 신호(IRF1)을 발생하는 단계를 더 포함하는
    동적 바이어싱 방법.
KR1020027016563A 2001-04-06 2002-04-03 가변 이득 증폭기, 송신기 및 송신기를 동적 바이어싱하는방법 KR100886841B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/827,625 2001-04-06
US09/827,625 US6889038B2 (en) 2001-04-06 2001-04-06 Dynamic biasing of a transmitter
PCT/IB2002/001185 WO2002082642A2 (en) 2001-04-06 2002-04-03 Dynamic biasing of a transmitter

Publications (2)

Publication Number Publication Date
KR20030022813A KR20030022813A (ko) 2003-03-17
KR100886841B1 true KR100886841B1 (ko) 2009-03-05

Family

ID=25249700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016563A KR100886841B1 (ko) 2001-04-06 2002-04-03 가변 이득 증폭기, 송신기 및 송신기를 동적 바이어싱하는방법

Country Status (8)

Country Link
US (1) US6889038B2 (ko)
EP (1) EP1430598B1 (ko)
JP (1) JP4482711B2 (ko)
KR (1) KR100886841B1 (ko)
CN (1) CN1252915C (ko)
AT (1) ATE388518T1 (ko)
DE (1) DE60225458T2 (ko)
WO (1) WO2002082642A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980052B1 (en) 2003-08-08 2005-12-27 Linear Technology Corporation Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells
US6972624B1 (en) 2003-08-08 2005-12-06 Linear Technology Corporation Low-voltage high dynamic range variable-gain amplifier
KR100601556B1 (ko) * 2004-09-07 2006-07-19 삼성에스디아이 주식회사 이차 전지팩용 보호회로
DE102005050148B4 (de) * 2005-10-19 2010-08-12 Infineon Technologies Ag Sendeeinheit für ein Mobilfunkgerät, Verwendung einer Sendeeinheit in einer Sende-/Empfangseinheit in einem Mobilfunkgerät, und Verfahren zur Signalverarbeitung in einer Sendeeinheit für ein Mobilfunkgerät
US8086988B2 (en) * 2009-05-18 2011-12-27 International Business Machines Corporation Chip design and fabrication method optimized for profit
JP5461221B2 (ja) 2010-02-12 2014-04-02 株式会社マキタ 複数のバッテリパックを電源とする電動工具
JP5432761B2 (ja) 2010-02-12 2014-03-05 株式会社マキタ 複数のバッテリパックを電源とする電動工具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275362A (en) 1979-03-16 1981-06-23 Rca Corporation Gain controlled amplifier using a pin diode
US6037825A (en) 1997-11-04 2000-03-14 Nortel Networks Corporation Tree mixer operable in class A, B or AB

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676789A (en) * 1970-11-16 1972-07-11 Derek Bray Low distortion agc amplifier
EP0051179B1 (de) * 1980-11-03 1984-09-19 Siemens Aktiengesellschaft Integrierbare-Oszillatorschaltung
IT1211106B (it) * 1981-09-16 1989-09-29 Ates Componenti Elettron Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore.
US5030924A (en) * 1989-03-30 1991-07-09 Silicon Systems, Inc. Temperature compensated exponential gain control circuit
JP2868899B2 (ja) 1990-12-20 1999-03-10 モトローラ・インコーポレーテッド 時分割多重アクセス無線周波送信機の電力制御回路
US5287555A (en) 1991-07-22 1994-02-15 Motorola, Inc. Power control circuitry for a TDMA radio frequency transmitter
US5548616A (en) 1994-09-09 1996-08-20 Nokia Mobile Phones Ltd. Spread spectrum radiotelephone having adaptive transmitter gain control
US5642378A (en) 1994-11-17 1997-06-24 Denheyer; Brian John Dual mode analog and digital cellular phone
US5884154A (en) * 1996-06-26 1999-03-16 Raytheon Company Low noise mixer circuit having passive inductor elements
US6057714A (en) * 1998-05-29 2000-05-02 Conexant Systems, Inc. Double balance differential active ring mixer with current shared active input balun
US6175274B1 (en) * 1999-07-26 2001-01-16 Nokia Mobile Phones Limited Switched gain low noise amplifier
US6748204B1 (en) * 2000-10-17 2004-06-08 Rf Micro Devices, Inc. Mixer noise reduction technique
US6429721B1 (en) * 2001-10-25 2002-08-06 Lsi Logic Corporation Mixer with stepped gain and constant common mode DC output bias voltage
CA2375438A1 (en) * 2002-03-08 2003-09-08 Sirific Wireless Corporation Improvements to a high linearity gilbert i q dual mixer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275362A (en) 1979-03-16 1981-06-23 Rca Corporation Gain controlled amplifier using a pin diode
KR830002116B1 (ko) * 1979-03-16 1983-10-12 알. 씨. 에이 코퍼레이션 이득 제어증폭기
US6037825A (en) 1997-11-04 2000-03-14 Nortel Networks Corporation Tree mixer operable in class A, B or AB

Also Published As

Publication number Publication date
DE60225458T2 (de) 2009-03-26
CN1529936A (zh) 2004-09-15
WO2002082642A2 (en) 2002-10-17
JP4482711B2 (ja) 2010-06-16
US6889038B2 (en) 2005-05-03
JP2004529557A (ja) 2004-09-24
CN1252915C (zh) 2006-04-19
KR20030022813A (ko) 2003-03-17
ATE388518T1 (de) 2008-03-15
EP1430598A2 (en) 2004-06-23
WO2002082642A3 (en) 2004-04-08
DE60225458D1 (de) 2008-04-17
EP1430598B1 (en) 2008-03-05
US20020146992A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
US5896063A (en) Variable gain amplifier with improved linearity and bandwidth
JP4664835B2 (ja) 可変増幅器を備えた調整器構造
US7675351B2 (en) Frequency output circuit
KR19990072771A (ko) 이득가변증폭회로
KR100886841B1 (ko) 가변 이득 증폭기, 송신기 및 송신기를 동적 바이어싱하는방법
US20100093303A1 (en) Circuit current generation apparatus and method thereof, and signal processing apparatus
US5436595A (en) Low voltage bipolar amplifier
US6100763A (en) Circuit for RF buffer and method of operation
US4584535A (en) Stabilized current-source circuit
US6967533B2 (en) Arrangement for saving energy in transmitter
US20010013811A1 (en) Grounded emitter amplifier and a radio communication device using the same
US4535301A (en) High frequency amplifier circuit
JP2719251B2 (ja) 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路
US6466062B2 (en) Operational amplifier output stage
KR930006833Y1 (ko) 차동증폭기를 이용한 듀얼 발진회로
JP3263544B2 (ja) Ａｌｃ回路
JP3591691B2 (ja) 半導体集積回路装置
JPH0535606B2 (ko)
JPH0786843A (ja) 増幅回路
JPH10303642A (ja) 発振器
JPH1084222A (ja) 発振回路
JPS60182810A (ja) 自動利得調整回路
JPH09162666A (ja) リミッタ回路
JPH0354890B2 (ko)
JPH07202597A (ja) 音声制御回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee