KR100884662B1 - Semiconductor device and semiconductor device producing substrate and production methods therefor - Google Patents

Semiconductor device and semiconductor device producing substrate and production methods therefor Download PDF

Info

Publication number
KR100884662B1
KR100884662B1 KR1020067026137A KR20067026137A KR100884662B1 KR 100884662 B1 KR100884662 B1 KR 100884662B1 KR 1020067026137 A KR1020067026137 A KR 1020067026137A KR 20067026137 A KR20067026137 A KR 20067026137A KR 100884662 B1 KR100884662 B1 KR 100884662B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
metal foil
plating layer
layer
conductive
Prior art date
Application number
KR1020067026137A
Other languages
Korean (ko)
Other versions
KR20070030828A (en
Inventor
치카오 이케나가
겐타로우 세키
가즈히토 호소카와
다쿠지 오케유이
게이스케 요시카와
가즈히로 이케무라
Original Assignee
다이니폰 인사츠 가부시키가이샤
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤, 닛토덴코 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Priority to KR1020067026137A priority Critical patent/KR100884662B1/en
Publication of KR20070030828A publication Critical patent/KR20070030828A/en
Application granted granted Critical
Publication of KR100884662B1 publication Critical patent/KR100884662B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

기재층(51)과 접착제층(52)을 가진 접착시트(50)와, 접착제층(52) 상에 복수의 독립된 도전부(20)를 가진 반도체장치 제조용 기판(B)이 사용된다. 전극(11)이 형성되어 있는 반도체소자(10)가 기판(B) 상에 고착되고, 복수의 도전부(20) 위쪽과 반도체소자(10)의 전극(11)이 와이어(30)에 의해 전기적으로 접속된다. 반도체소자(10)와 와이어(30) 및 도전부(20)가 밀봉수지(40)로 밀봉된다. 도전부(20)는 돌출부분(20a)을 갖고, 또 도전부(20)의 측면(60a)이 조면화되어 도전부(20)와 밀봉수지(40)의 접합강도가 높아지게 된다.The adhesive sheet 50 which has the base material layer 51 and the adhesive bond layer 52, and the board | substrate B for semiconductor device manufacture which has several independent electrically-conductive part 20 on the adhesive bond layer 52 are used. The semiconductor element 10 having the electrodes 11 formed thereon is fixed on the substrate B, and the electrodes 11 of the semiconductor element 10 and the electrodes 11 of the semiconductor element 10 are electrically connected to each other by the wire 30. Is connected. The semiconductor device 10, the wire 30, and the conductive part 20 are sealed with a sealing resin 40. The conductive portion 20 has a protruding portion 20a, and the side surface 60a of the conductive portion 20 is roughened to increase the bonding strength between the conductive portion 20 and the sealing resin 40.

Description

반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PRODUCING SUBSTRATE AND PRODUCTION METHODS THEREFOR}Substrate for semiconductor device and semiconductor device manufacturing and their manufacturing method {SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PRODUCING SUBSTRATE AND PRODUCTION METHODS THEREFOR}

본 발명은 표면실장형(表面實裝型) 반도체장치의 기술분야에 속하는 것으로, 상세하게는 리드레스 구조를 가진 표면실장형 반도체장치의 기술분야에 속한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of surface mount type semiconductor devices, and more specifically, belongs to the technical field of surface mount type semiconductor devices having a leadless structure.

일반적으로, 반도체장치는 그 구성부재의 하나로 금속제 리드 프레임을 이용하고 있는데, 다핀화를 실현하기 위해서는 리드프레임에서의 리드의 피치를 미세화할 것이 요구된다. 그러나, 이에 수반해서 리드 자체의 폭을 작게 하면, 리드의 강도가 저하되어, 리드의 굽혀짐 등에 의한 단락현상이 생기고 만다. 따라서, 리드의 피치를 확보하기 위해 패키지를 대형화하는 것이 피할 수 없도록 되어 있었다. 이와 같이, 리드 프레임을 이용한 반도체장치는 패키지 사이즈가 크면서 뚜꺼워지게 된다. 그 때문에, 리드프레임의 영향이 없는, 소위 리드레스 구조를 가진 표면실장형 반도체장치가 제안되어 있다.Generally, a semiconductor device uses a metal lead frame as one of its constituent members. In order to realize multi-pinning, it is required to refine the pitch of the lead in the lead frame. However, when the width of the lead itself is reduced along with this, the strength of the lead is lowered, which causes short circuiting due to bending of the lead or the like. Therefore, in order to secure the pitch of a lead, enlargement of the package was inevitable. As described above, the semiconductor device using the lead frame becomes thick while having a large package size. For this reason, a surface mount semiconductor device having a so-called leadless structure without the influence of a lead frame has been proposed.

특허문헌 1 : 일본국 특허공개 평9-252014호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 9-252014

특허문헌 2 : 일본국 특하공개 제2001-210743호 공보Patent Document 2: Japanese Unexamined Patent Publication No. 2001-210743

특허문헌 1에 기재된 반도체장치를 도 11의 (a) 및 도 11의 (b)에 나타내었다. 이 반도체장치의 제조방법은, 먼저 기재(101)에 금속박을 첩부(貼付)하고, 소정 부분에 금속박을 남기도록 당해 금속박의 에칭을 실행한 후, 반도체소자(102)와 동등한 크기를 가진 금속박(103a; 다이패드) 상에 접착제(104)를 이용해서 반도체소자(102)를 고착시키고, 또 와이어(105)로 반도체소자(102)와 금속박(103b)의 전기적 접속을 실행하고, 금형을 이용해서 밀봉수지(106)로 트랜스퍼몰드를 한다(도 11의 (a)). 마지막으로, 성형된 밀봉수지(106)를 기재(101)로부터 분리함으로써 반도체소자를 패키지로서 완성하도록 되어 있다(도 11(b)). 그러나, 이러한 제조방법으로 얻어지는 반도체장치는 단자인 금속박(103b)이 밀봉수지(106)와의 접합강도 향상에 대한 대책이 마련되어 있지 않고서 반도체장치의 다핀화 및 소형화가 진행됨으로써, 금속박(103b)을 미세화한 경우에 박리되기가 쉽고, 금속박(103b)이 박리되면 와이어(105)가 단선이 되기 때문에, 금속박(103b)과 수지의 접합강도 향상에 대한 대책이 과제로 되고 있다.The semiconductor device of patent document 1 was shown to FIG. 11 (a) and FIG. 11 (b). In the method of manufacturing the semiconductor device, first, a metal foil is attached to the substrate 101, and the metal foil is etched so as to leave the metal foil in a predetermined portion, and then the metal foil having the same size as the semiconductor element 102 ( The semiconductor element 102 is fixed on the die pad using the adhesive 104, and the electrical connection between the semiconductor element 102 and the metal foil 103b is carried out using the wire 105, and a mold is used. Transfer molding is performed with the sealing resin 106 (Fig. 11 (a)). Finally, the molded sealing resin 106 is separated from the base 101 to complete the semiconductor element as a package (Fig. 11 (b)). However, in the semiconductor device obtained by such a manufacturing method, the pinning and miniaturization of the semiconductor device proceeds without the countermeasure for improving the bonding strength of the metal foil 103b as a terminal with the sealing resin 106, thereby miniaturizing the metal foil 103b. In one case, it is easy to peel off, and when the metal foil 103b is peeled off, the wire 105 is disconnected, so that the countermeasure for improving the bonding strength between the metal foil 103b and the resin is a problem.

또, 특허문헌 1에 기재된 제조방법에서는, 금속박의 에칭공정 및, 밀봉수지의 몰딩공정에서 기재와 금속박이 충분히 밀착되어 있을 것이 요구되는 한편, 몰딩공정 후에는 기재와 밀봉수지, 기재와 금속박이 용이하게 분리될 수 있는 것이 요구된다. 이와 같이, 기재와 금속박은 밀착특성에서 상반되는 특성이 요구된다. 즉, 에칭에 사용하는 약품에 대해서는 내구성이 요구되고, 몰딩공정에서의 고온 하 및 밀봉수지가 금형 내를 흐를 때에 가해지는 압력 하에서는 반도체소자가 어긋나지 않게 될 내구성이 필요함에도 불구하고, 몰딩 후에는 기재와 밀봉수지, 기재와 금속박이 용이하게 분리될 수 있어야 할 것이 요구된다. 그러나, 기재로서 예시되고 있는, 테플론(등록상표) 재료, 실리콘 재료 또는 테플론(등록상표) 코팅을 한 금속 등으로는 이와 같은 밀착특성을 만족시킬 수가 도저히 없게 된다.In addition, in the manufacturing method described in Patent Document 1, the substrate and the metal foil are required to be sufficiently in contact with each other in the etching step of the metal foil and the molding step of the sealing resin, while the substrate, the sealing resin, the substrate, and the metal foil are easy after the molding step. To be able to be separated. As such, the substrate and the metal foil are required to have characteristics that are opposite in adhesion characteristics. In other words, the chemicals used for etching are required to be durable, and even after the molding is required, the durability is such that the semiconductor elements are not misaligned under high temperatures in the molding process and under pressure applied when the sealing resin flows through the mold. And sealing resin, substrate and metal foil should be able to be easily separated. However, such adhesion characteristics cannot be satisfied with Teflon (registered trademark) material, silicon material, or metal coated with Teflon (registered trademark), which is exemplified as a substrate.

특허문헌 2에 기재된 반도체장치를 도 12의 (a) 및 도 12의 (b)에 나타내었다. 이 반도체장치는 다음의 방법으로 제조한다. 먼저, 기재로 되는 금속판에 됫박모양의 오목홈(201a)를 형성한 금속판(201)을 얻는다. 다음에, 반도체소자(202)를 접착제(203)로 금속판(201)에 고착시키고, 그 후에 설계상 필요한 장소에 와이어본딩을 해서 와이어(204)를 형성하고, 밀봉수지(205)로 트랜스퍼 몰딩을 한다(도 12의 (a)). 다음, 금속판(201) 및 접착제(203)를 연마하고, 다시 설계에 맞은 치수로 밀봉수지(205)와 함께 금속판(201)을 절단해서 반도체장치를 얻는다(도 12의 (b)). The semiconductor device of patent document 2 is shown to FIG. 12 (a) and FIG. 12 (b). This semiconductor device is manufactured by the following method. First, the metal plate 201 in which the thin recessed groove 201a was formed in the metal plate used as a base material is obtained. Next, the semiconductor element 202 is fixed to the metal plate 201 with an adhesive 203, and then wire bonded to a place necessary for design to form a wire 204, and transfer molding is performed with a sealing resin 205. (FIG. 12A). Next, the metal plate 201 and the adhesive 203 are polished, and the metal plate 201 is cut together with the sealing resin 205 to a size suitable for the design to obtain a semiconductor device (Fig. 12 (b)).

그러나, 이 제조방법에서도, 얻어지는 반도체장치가, 단자인 금속판(201)과 밀봉수지(205)의 접합강도의 향상에 대해서는 대책이 강구되어 있지 않고, 특허문헌 1의 경우와 마찬가지로 반도체장치의 다핀화 및 소형화를 기하는 데에는 금속판(201)의 미세화가 필요하고, 금속판(201)을 미세화하면 밀봉수지로부터 박리되기가 쉬워, 밀봉수지(205)와 금속판(201)의 접합강도의 향상이 필요하도록 되어 있어서, 다핀의 소형이고 신뢰성이 높은 반도체장치의 요망에 대해서는 과제가 남아 있다.However, even in this manufacturing method, no countermeasures have been taken regarding the improvement of the bonding strength of the metal plate 201 and the sealing resin 205, which are the terminals, and the pinning of the semiconductor device is performed in the same manner as in the case of Patent Document 1. And miniaturization of the metal plate 201 is required for miniaturization, and when the metal plate 201 is miniaturized, the metal plate 201 is easily peeled off from the sealing resin, and the bonding strength between the sealing resin 205 and the metal plate 201 needs to be improved. Therefore, there remains a problem about the demand for a small, highly reliable semiconductor device of multi-pin.

이와 같이, 종래의 제조방법에서는, 다핀이고 소형의 반도체장치를 실현하려는 경우, 도전부(단자)가 미세화되어 밀봉수지와 도전부의 접합강도가 저하됨으로 써 수지로부터 박리되기가 쉬운 문제가 있어서, 접합강도를 향상시킨, 신뢰성이 높은 다핀이고 소형인 반도체장치의 개발이 요구되고 있다. 한편, 반도체장치의 박형화의 요구에 대해서도, 종래의 방법으로 박형화한 반도체장치를 얻는 데에는, 반도체소자(칩) 그 자체를 얇게 연마할 필요가 있어서, 그 제조공정에서 반도체소자의 갈라짐이나 결함이 발생하기 쉽고, 이것이 비용 상승으로 이어지도록 되어 있다.As described above, in the conventional manufacturing method, in order to realize a multi-pin, compact semiconductor device, the conductive parts (terminals) are miniaturized and the bonding strength of the sealing resin and the conductive parts is lowered, so that they are easily peeled from the resin. There is a demand for the development of a highly reliable, multi-pin, compact semiconductor device having improved strength. On the other hand, with respect to the demand for thinning semiconductor devices, in order to obtain a semiconductor device thinned by a conventional method, it is necessary to thinly polish the semiconductor element (chip) itself, so that cracking and defects of the semiconductor element occur in the manufacturing process. It is easy to do, and this is supposed to lead to an increase in cost.

본 발명은, 이와 같은 문제점을 감안해서 이루어진 것으로, 그 목적으로 하는 바는, 신뢰성이 높은 다핀이고 소형인 리드레스 구조의 반도체장치를 제공함에 있다. 구체적으로는, 밀봉수지와 도전부의 접합강도가 뛰어난 표면실장형 반도체장치를 제공하고, 아울러 반도체장치 제조용 기판 및 그들의 제조방법을 제공함에 있다. 또 다른 목적은, 박형화가 가능한 리드레스 구조의 반도체장치 및 반도체장치 제조용 기판 및 그들의 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a highly reliable, multi-pin, small leadless semiconductor device. Specifically, the present invention provides a surface mount semiconductor device having excellent bonding strength between a sealing resin and a conductive portion, and also provides a substrate for manufacturing a semiconductor device and a method of manufacturing the same. Still another object is to provide a leadless structure semiconductor device, a substrate for manufacturing a semiconductor device, and a method of manufacturing the same, which can be thinned.

본 발명은, 전극을 가진 반도체소자, 반도체소자의 주위에 배치된 복수의 도전부와, 반도체소자의 전극과 도전부를 접속하는 와이어와, 반도체소자, 도전부 및 와이어를 밀봉하는 밀봉수지를 갖되, 도전부가 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고, 도전부의 위쪽의 도전부 도금층은 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하고, 도전부는 그 이면이 밀봉수지의 바깥쪽으로 노출되어 있는 것을 특징으로 하는 반도체장치이다.The present invention has a semiconductor device having an electrode, a plurality of conductive parts arranged around the semiconductor device, a wire connecting the electrode and the conductive part of the semiconductor device, a sealing element for sealing the semiconductor device, the conductive part, and the wire, The conductive portion has a metal foil made of copper or copper alloy, and a conductive portion plating layer provided at least on the upper side of the metallic foil, wherein the conductive portion plating layer on the upper portion of the conductive portion forms a protruding portion protruding outward from the metal foil, and the conductive portion has a backside of the sealing resin. A semiconductor device characterized by being exposed outward.

본 발명은, 도전부가 금속박의 아래쪽에 도전부 도금층을 갖고서, 이 아래쪽 도전부 도금층이, 밀봉수지로부터 바깥쪽으로 돌출해 있는 것을 특징으로 하는 반도체장치이다.This invention is a semiconductor device characterized by the electroconductive part having a electroconductive part plating layer below metal foil, and this lower electroconductive part plating layer protruding outward from a sealing resin.

본 발명은, 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체 장치이다.MEANS TO SOLVE THE PROBLEM This invention is a semiconductor device characterized by the roughening of the side surface of the metal foil of a conductive part.

본 발명은, 기재층과, 이 기재층 상에 설치된 접착제층을 가진 접착시트와, 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖추되, 도전부가 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고서, 도전부 위쪽의 도전부 도금층이 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하도록 된 것을 특징으로 하는 반도체장치 제조용 기판이다.The present invention provides a base material layer, an adhesive sheet having an adhesive layer provided on the base material layer, a plurality of conductive parts provided on the adhesive layer of the adhesive sheet, wherein the conductive parts are made of a copper foil or a copper alloy, and at least a metal foil. It is a board | substrate for semiconductor device manufacture characterized by having the electroconductive part plating layer provided in the upper side, and the electroconductive part plating layer above a conductive part forming a protrusion part which protrudes outward from metal foil.

본 발명은, 도전부가 금속박의 아래쪽에 도전부 도금층을 갖되, 이 아래쪽의 도전부 도금층이 접착제층 내에 메워져 있는 것을 특징으로 하는 반도체장치 제조용 기판이다.This invention is a board | substrate for semiconductor device manufacture characterized by the electroconductive part having a electroconductive part plating layer below metal foil, and this electroconductive part plating layer being filled in the adhesive bond layer.

본 발명은, 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체 장치 제조용 기판이다.MEANS TO SOLVE THE PROBLEM This invention is a board | substrate for semiconductor device manufacture characterized by the roughening of the side surface of the metal foil of an electroconductive part.

본 발명은, 기재층이 금속재로 된 것을 특징으로 하는 반도체장치 제조용 기판이다.This invention is a board | substrate for semiconductor device manufacture characterized by the base material layer being a metal material.

본 발명은, 도전부의 동 또는 동합금으로 된 금속박의 두께가, 0.01 ~ 0.1mm인 것을 특징으로 하는 반도체장치 제조용 기판이다.This invention is the board | substrate for semiconductor device manufacture characterized by the thickness of the metal foil which consists of copper or copper alloy of an electroconductive part being 0.01-0.1 mm.

본 발명은, 도전부의 도전부 도금층이 동의 확산배리어층으로서의 니켈도금층과, 이 니켈도금층에 설치되어 단층 또는 다층의 귀금속 도금층을 가진 다층 구조로 이루어지되, 귀금속 도금층에 이용하는 귀금속이 적어도 Au, Ag, Pd 중 어느 하나인 것을 특징으로 하는 반도체장치 제조용 기판이다.In the present invention, the conductive portion plating layer of the conductive portion has a nickel plated layer serving as a copper diffusion barrier layer, and is provided in the nickel plated layer and has a multilayer structure having a single layer or a multilayer precious metal plating layer, wherein the precious metal used for the precious metal plating layer contains at least Au, Ag, It is any one of Pd, The board | substrate for semiconductor device manufacture characterized by the above-mentioned.

본 발명은, 접착시트의 기재층의 200℃에서의 탄성률이 1.0GPa 이상이고, 또한 접착제층의 200℃에서의 탄성률이 0.1MPa 이상인 것을 특징으로 하는 반도체장치 제조용 기판이다.This invention is a board | substrate for semiconductor device manufacture characterized by the elasticity modulus at 200 degreeC of the base material layer of an adhesive sheet being 1.0 GPa or more, and the elasticity modulus at 200 degreeC of an adhesive bond layer being 0.1 MPa or more.

본 발명에서, 접착시트의 접착제층을 구성하는 접착제의 100 ~ 150℃에서의 경화 전의 탄성률이 0.1MPa 이하이고, 200℃에서의 경화 후의 탄성률이 0.1MPa 이상인 것이 바람직하다. 접착제의 종류는 특히 한정되지 않으나, 열경화형 접착재를 사용하는 것이 바람직하다.In this invention, it is preferable that the elasticity modulus before hardening at 100-150 degreeC of the adhesive agent which comprises the adhesive bond layer of an adhesive sheet is 0.1 Mpa or less, and the elasticity modulus after hardening at 200 degreeC is 0.1 Mpa or more. Although the kind of adhesive agent is not specifically limited, It is preferable to use a thermosetting adhesive material.

본 발명에서, 상기 열경화형 접착제는, 특히 그 조성은 한정되지 않으나, 예컨대 에폭시수지, 에폭시 경화제, 탄성체를 함유하는 것 등을 사용하는 것이 바람직하다.In the present invention, the thermosetting adhesive is not particularly limited in composition, but it is preferable to use, for example, an epoxy resin, an epoxy curing agent, or an elastomer.

본 발명은, 접착시트의 접착제층의 시험용 금속박에 대한 접착력이, 0.1 ~ 15N/20mm인 것을 특징으로 하는 반도체장치 제조용 기판이다.This invention is the board | substrate for semiconductor device manufacture characterized by the adhesive force with respect to the test metal foil of the adhesive bond layer of an adhesive sheet being 0.1-15N / 20mm.

본 발명은, 반도체장치용 기판이, 반도체소자 고착영역을 갖고 됫박모양으로 배치된 복수의 블록을 함유하고, 각 블록 사이는 절단영역에 의해 구획되고, 도전부는 이 절단영역에 걸리지 않게 배치되어 있는 것을 특징으로 하는 반도체장치 제조용 기판이다.According to the present invention, a substrate for a semiconductor device includes a plurality of blocks having a semiconductor element fixing region and arranged in a thin shape, and each block is partitioned by a cutting region, and the conductive portion is disposed so as not to be caught in the cutting region. It is a board | substrate for semiconductor device manufacture characterized by the above-mentioned.

본 발명은, 도전부의 소재로서 동 또는 동합금으로 된 금속박을 준비하는 공정과, 금속박의 도전부에 대응하는 부분에 부분도금을 실시해서 부분도금층을 형성하는 공정과, 부분도금층이 형성된 금속박을 기재층 및 접착제층을 가진 접착 시트의 접착제층 측에 가압해서 첩부하는 공정과, 부분도금층을 레지스트로 해서 금속박을 에칭함으로써 도전부를 형성하는 공정 및, 접착시트를 가공해서 외형을 정하는 공정을 구비한 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법이다.The present invention provides a base layer comprising a step of preparing a metal foil made of copper or copper alloy as a material of the conductive part, a step of partially plating the part corresponding to the conductive part of the metal foil to form a partial plating layer, and a metal foil having the partial plating layer formed thereon. And a step of pressing and pasting on the adhesive layer side of the adhesive sheet having an adhesive layer, forming a conductive portion by etching the metal foil using the partial plating layer as a resist, and processing the adhesive sheet to determine an appearance. It is a manufacturing method of the board | substrate for semiconductor device manufacture made into.

본 발명은, 부분도금층을 레지스트로 해서 금속박을 에칭하여 도전부를 형성시키는 공정에서, 도전부의 금속박의 측면을 에칭으로 조화하는 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법이다.This invention is the manufacturing method of the board | substrate for semiconductor device manufacture characterized by roughening the side surface of the metal foil of an electroconductive part by an etching in the process of forming a electrically conductive part by etching a metal foil using a partial plating layer as a resist.

본 발명은, 기재층과, 이 기재층 상에 설치된 접착제층을 가진 접착시트와, 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖되, 도전부가 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고, 도전부의 위쪽의 도전부 도금층은 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하는 반도체장치 제조용 기판을 준비하는 공정과, 반도체장치 제조용 기판의 접착제층에 전극을 가진 반도체소자를 고착시키고, 도전체와 반도체소자의 전극을 와이어로 전기적으로 접속하는 공정과, 반도체소자와 와이어 및 도전부를 밀봉수지로 밀봉하는 공정과, 밀봉수지로부터 접착시트를 분리하는 공정과, 밀봉수지를 반도체소자 마다 개편화(個片化)하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법이다.This invention has a base material layer, the adhesive sheet which has an adhesive bond layer provided on this base material layer, and the some electrically conductive parts provided on the adhesive bond layer of an adhesive sheet, The electrically conductive part is a metal foil of the copper or copper alloy, and at least an upper side of a metal foil. A conductive element plating layer provided on the conductive portion, wherein the conductive portion plating layer on the upper portion of the conductive portion is provided with a process for preparing a substrate for manufacturing a semiconductor device that forms a protruding portion protruding outward from the metal foil; and a semiconductor element having electrodes on an adhesive layer of the substrate for manufacturing a semiconductor device. To electrically connect the conductor and the electrode of the semiconductor element with a wire, to seal the semiconductor element, the wire and the conductive part with a sealing resin, to separate the adhesive sheet from the sealing resin, and to seal the sealing resin. It is a manufacturing method of the semiconductor device characterized by including the process of individualizing every semiconductor element.

본 발명의 반도체장치와 그 제조방법에 의하면, 외부와의 접속부위인 도전부와 밀봉수지의 접합강도가 매우 높고, 도전부를 미세화하여도 신뢰성이 뛰어난 반도체장치를 얻을 수가 있다. 또, 본 발명의 반도체장치의 도전부의 아래쪽 면에 실시된 도금층이 반도체장치의 이면으로부터 도금두께 분만큼 돌출한 상태로 수지밀봉되어 있어서, 반도체장치를 프린트기판에 실장할 때에 실장의 신뢰성을 높일 수가 있게 된다. 그리고, 본 발명의 반도체장치는, 리드 프레임을 이용하지 않은 리드레스 구조이기 때문에, 도전부를 미세화해서 피치를 좁힐 수가 있음과 더불어, 종래 있었던 다이패드를 생략하여, 반도체소자의 하부면이 반도체장치의 이면에 노출된 형태로 박형화를 도모한 반도체장치를 실현할 수 있다. 또, 본 발명의 반도체장치 제조용 기판을 이용함으로써, 그 제조공정에서 다이패드가 없더라도 반도체소자를 고정할 수 있어서, 그 위치 어긋남이 없는 상태로 수지밀봉을 할 수가 있게 된다.According to the semiconductor device of the present invention and a method of manufacturing the same, a semiconductor device having a very high bonding strength between the conductive portion and the sealing resin, which is a connection portion with the outside, and having a finer conductive portion can be obtained. In addition, the plating layer formed on the lower surface of the conductive portion of the semiconductor device of the present invention is sealed in a state in which the plating layer protrudes from the rear surface of the semiconductor device by the plating thickness, so that the reliability of the mounting can be increased when the semiconductor device is mounted on a printed board. Will be. In addition, since the semiconductor device of the present invention has a leadless structure without using a lead frame, the conductive portion can be made smaller and the pitch can be narrowed, and the conventional die pad is omitted, and the lower surface of the semiconductor device is It is possible to realize a semiconductor device that can be made thin in the form exposed on the back surface. In addition, by using the substrate for semiconductor device manufacturing of the present invention, the semiconductor element can be fixed even without a die pad in the manufacturing process, and the resin sealing can be performed without the position shift.

도 1은, 본 발명에 따른 반도체장치의 1예를 나타낸 개략구성도,1 is a schematic configuration diagram showing an example of a semiconductor device according to the present invention;

도 2는, 도 1의 반도체장치에서의 도전부의 확대도,2 is an enlarged view of a conductive portion in the semiconductor device of FIG. 1;

도 3은, 본 발명에 따른 반도체장치의 다른 예를 나타낸 개략구성도,3 is a schematic structural diagram showing another example of a semiconductor device according to the present invention;

도 4는, 본 발명에 따른 반도체장치의 또 다른 예를 나타낸 개략구성도,4 is a schematic configuration diagram showing still another example of a semiconductor device according to the present invention;

도 5는, 도 4의 반도체장치에서의 도전부의 확대도,5 is an enlarged view of a conductive portion in the semiconductor device of FIG. 4;

도 6의 (a) ~ 도 6의 (d)는, 도 1에 나타난 반도체장치의 제조방법을 나타낸 공정도,6 (a) to 6 (d) are process diagrams showing the manufacturing method of the semiconductor device shown in FIG. 1;

도 7은, 도 6의 공정으로 도전부를 형성한 시점에서의 접착시트(기판)의 평면도를 모식적으로 나타낸 설명 예,7 is an explanatory example schematically showing a plan view of an adhesive sheet (substrate) at the time when the conductive portion is formed in the process of FIG. 6;

도 8의 (a) ~ 도 8의 (e)는, 기판작성의 순서를 나타낸 공정도,8 (a) to 8 (e) are process charts showing the procedure of substrate preparation;

도 9의 (a) 및 도 9의 (b)는, 도전부에서의 금속박의 측면을 조면화하는 모습을 나타낸 설명도,9 (a) and 9 (b) are explanatory views showing a state where the side surface of the metal foil in the conductive portion is roughened;

도 10의 (a) 및 도 10의 (b)는, 본 발명의 반도체장치의 제조방법에서의 기판작성공정에서 접착시트에 도전부를 형성한 상태의 상면도,10 (a) and 10 (b) are top views of a state in which a conductive portion is formed on an adhesive sheet in a substrate fabrication step in the method of manufacturing a semiconductor device of the present invention;

도 11의 (a) 및 도 11의 (b)는, 리드레스 구조를 한 종래의 반도체장치의 1예를 나타낸 설명도,11A and 11B are explanatory views showing one example of a conventional semiconductor device having a leadless structure;

도 12의 (a) 및 도 12의 (b)는, 리드레스 구조를 한 종래의 반도체장치의 다른 예를 나타낸 설명도이다.12A and 12B are explanatory views showing another example of the conventional semiconductor device having a leadless structure.

이하, 본 발명의 실시예에 대해 도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1 및 도 2에 도시된 것과 같이, 반도체장치(P)는 전극(11)을 가진 반도체소자(10)와, 반도체소자(10)의 주위에 배치된 복수의 도전부(20)와, 반도체소자(10)의 전극(11)과 도전부(20)를 전기적으로 접속하는 와이어(30)와, 반도체소자(10)와 도전부(20) 및 와이어(30)을 밀봉하는 밀봉수지(40)를 구비하고 있다.As shown in FIGS. 1 and 2, the semiconductor device P includes a semiconductor element 10 having an electrode 11, a plurality of conductive portions 20 arranged around the semiconductor element 10, and a semiconductor. The wire 30 electrically connecting the electrode 11 and the conductive portion 20 of the element 10, and the sealing resin 40 sealing the semiconductor element 10, the conductive portion 20, and the wire 30. Equipped with.

이 중 도전부(20)는 동 또는 동합금으로 된 금속박(60)과, 금속박(60)의 상하 양쪽에 설치된 도전부 도금층(20a)을 갖되, 이 도전부 도금층(20a)이 금속박(60)에 대해 바깥쪽으로 돌출하는 돌출부로 된다.The conductive portion 20 has a metal foil 60 made of copper or copper alloy, and a conductive portion plating layer 20a provided on both the upper and lower sides of the metal foil 60, and the conductive portion plating layer 20a is formed on the metal foil 60. It is a protrusion projecting outwardly.

또, 와이어(30)는 도전부(20) 위쪽의 도전부 도금층(20a)에 접속되어 있고, 이 위쪽의 도전부 도금층(20a)은 와이어(30)에 접속되는 기능면으로 된다.Moreover, the wire 30 is connected to the electroconductive part plating layer 20a above the electroconductive part 20, and this electroconductive part plating layer 20a becomes a functional surface connected to the wire 30. As shown in FIG.

그리고, 반도체소자(10)의 이면(裏面)은 밀봉수지(40)의 이면(Pa; 반도체장치의 이면으로도 됨)으로부터 바깥쪽으로 노출되고, 또 도전부(20) 아래쪽의 도전부 도금층(20a)은 그 두께 분만큼 밀봉수지(40)의 이면(Pa)으로부터 바깥쪽으로 돌출해 있다. 또, 도전부(20)의 금속박(60)은, 그 측면(60a)이 조면화(粗面化)되어 거칠게 되어 있다.The back surface of the semiconductor element 10 is exposed outward from the back surface of the sealing resin 40 (also referred to as the back surface of the semiconductor device), and the conductive portion plating layer 20a under the conductive portion 20 is exposed. ) Protrudes outward from the back surface Pa of the sealing resin 40 by the thickness thereof. Moreover, the metal foil 60 of the electroconductive part 20 is roughened by the roughening of the side surface 60a.

이와 같이, 도 1의 반도체장치(P)는, 반도체소자(10)의 하면과 도전부(20) 아래쪽의 도전부 도금층(20a)이 밀봉수지(40)의 표면에 노출되는 구조로서, 다이패드나 반도체소자 고착용의 접착제층을 갖지 않은 리드레스 구조로 되어 있다. 더구나 도전부(20)의 위쪽의 돌출부분(20a)이 밀봉수지(40) 중에서 앵커효과를 발휘함과 더불어, 도전부(20)의 측면(60a)이 조면화되어 밀봉수지(40)와 확고하게 서로 맞물려 있기 때문에, 도전부(20)를 미세화하여도 도전부(20)와 밀봉수지(40)의 접합강도가 높아지게 되어 있다. 그리고, 도전부(20) 아래쪽의 면에 설치된 돌출부분(20a)는 도전부 도금층으로 이루어지되, 도전부(20)가 반도체장치(P)의 이면(Pa)으로부터 도전부 도금층(20a)의 두께 분만큼 돌출한 상태로 수지밀봉되어 있기 때문에, 반도체장치(P)를 프린트기판에 실장할 때에, 실장기판 상의 요철이나 이물(異物)에 의해 도전부(단자)가 뜨는 것을 막을 수가 있어, 실장시의 신뢰성을 향상시킬 수 있다. 그리고, 납땜 크림이 눌려 부수어져 단락되는 것을 막아주는 효과도 있다.As described above, the semiconductor device P of FIG. 1 has a structure in which the lower surface of the semiconductor element 10 and the conductive portion plating layer 20a under the conductive portion 20 are exposed to the surface of the sealing resin 40. The leadless structure has no adhesive layer for fixing semiconductor elements. In addition, the protruding portion 20a on the upper portion of the conductive portion 20 exerts an anchoring effect among the sealing resins 40, and the side surface 60a of the conductive portion 20 is roughened so that the sealing resin 40 is firmly formed. Since they are meshed with each other, even when the conductive portion 20 is made fine, the bonding strength between the conductive portion 20 and the sealing resin 40 is increased. The protruding portion 20a provided on the lower surface of the conductive portion 20 is formed of a conductive portion plating layer, and the conductive portion 20 has a thickness of the conductive portion plating layer 20a from the back surface Pa of the semiconductor device P. Since the resin is sealed in the state of protruding by the minute, when mounting the semiconductor device P on the printed board, the conductive parts (terminals) can be prevented from floating by unevenness or foreign matter on the mounting board. Can improve the reliability. It also has the effect of preventing the soldering cream from being crushed and shorted.

도 3은 본 발명에 따른 반도체장치의 다른 예를 나타낸 개략구성도이다. 이 도 3에 도시된 반도체장치(P)는, 종래와 같이 다이패드를 이용한 예인바, 도전부(20)와 다이패드부(21)가 각각 상하로 돌출부분(20a, 21a)을 가진 구성으로 되어 있어서, 도전부(20)를 미세화하여도 그 돌출부분(20a)이 밀봉수지(40)의 중에서 앵커효과를 발휘하기 때문에 밀봉수지(40)와의 접합강도가 높아, 신뢰성이 높은 반도체장치를 구성할 수 있다. 그리고, 도전부(20) 아래쪽의 면에 설치된 돌출부분(20a)이 도금층으로 이루어지고, 도전부(20)는 반도체장치(P)의 이면(Pa)으로부터 도전부 도금층(20a)의 두께 분만큼 돌출한 상태로 수지밀봉되어 있기 때문에, 반도체장치(P)를 프린트기판에 실장할 때에, 실장기판 상의 요철이나 이물에 의해 도전부(단자)가 뜨는 것을 막을 수가 있어서, 실장시의 신뢰성을 높일 수가 있게 된다. 그리고, 납땜 크림이 눌려 부수어져 단락되는 것을 막는 효과도 있다. 여기서, 다이패드부(21)의 이면측에는 돌출부분(21a)을 설치하지 않고, 도전부(20) 만으로 돌출부분(20a)을 설치하는 형태도 채용할 수 있다.3 is a schematic structural diagram showing another example of a semiconductor device according to the present invention. The semiconductor device P shown in FIG. 3 has a tow bar using a die pad as in the related art, and the conductive portion 20 and the die pad portion 21 have protrusions 20a and 21a, respectively, up and down. Since the protruding portion 20a exerts an anchor effect in the sealing resin 40 even when the conductive portion 20 is miniaturized, the bonding strength with the sealing resin 40 is high, thereby forming a highly reliable semiconductor device. can do. The protruding portion 20a provided on the lower surface of the conductive portion 20 is formed of a plating layer, and the conductive portion 20 is formed by the thickness of the conductive portion plating layer 20a from the back surface Pa of the semiconductor device P. Since the resin is sealed in the protruding state, when the semiconductor device P is mounted on a printed board, the conductive portion (terminal) can be prevented from floating due to unevenness or foreign matter on the mounting board, thereby increasing the reliability at the time of mounting. Will be. In addition, there is an effect of preventing the soldering cream from being crushed and shorted. Here, the form in which the protruding portion 20a is provided only by the conductive portion 20 can be adopted without providing the protruding portion 21a on the back side of the die pad portion 21.

도 4는 본 발명에 따른 반도체장치의 또 다른 예를 나타낸 개략구성도이다. 이 도 4에 도시된 반도체장치는, 도전부(導電部; 20)가 위쪽의 기능면에만 돌출부분(20a)을 가진 형상을 하고 있는 점을 제외하고는 도 1의 것과 마찬가지인 리드레스 구조를 하고 있다. 이 반도체장치에서도, 도전부(20)의 돌출부분(20a)이 밀봉수지(40) 중에서 앵커효과를 발휘함과 더불어, 도 5로 확대하여 나타낸 것과 같이, 도전부(20)는 금속박(60) 측면(60a)의 표면거칠기가 거칠어져 있어서 밀봉수지(40)와 서로 맞물린 상태로 된다.4 is a schematic structural diagram showing still another example of a semiconductor device according to the present invention. The semiconductor device shown in FIG. 4 has a leadless structure similar to that of FIG. 1 except that the conductive portion 20 has a shape having the protruding portion 20a only on the upper functional surface. have. Also in this semiconductor device, the protruding portion 20a of the conductive portion 20 exhibits an anchoring effect in the sealing resin 40, and as shown in FIG. 5, the conductive portion 20 is formed of a metal foil 60. As shown in FIG. The surface roughness of the side surface 60a becomes rough, and it is in the state engaged with the sealing resin 40 mutually.

종래의 반도체장치에서는, 다이패드의 두께가 대략 100 ~ 200㎛, 반도체소자 고착용 접착제층의 두께는 대략 10 ~ 50㎛이다. 그 때문에, 반도체소자의 두께 및 반도체소자 상부를 덮는 밀봉수지의 두께가 같은 경우에는, 상기의 반도체장치에 의하면 다이패드 및 접착제층이 필요하지 않기 때문에, 두께 110 ~ 250㎛의 박형화가 가능해진다.In the conventional semiconductor device, the thickness of the die pad is about 100 to 200 m, and the thickness of the adhesive layer for fixing the semiconductor elements is about 10 to 50 m. Therefore, in the case where the thickness of the semiconductor element and the thickness of the sealing resin covering the upper portion of the semiconductor element are the same, since the die pad and the adhesive layer are not required according to the semiconductor device, the thickness of 110 to 250 탆 can be reduced.

도 6의 (a) ~ 도 6의 (d)는 도 1에 도시된 반도체장치의 제조방법을 나타낸 공정도로서, 동 도면에 따라 아래와 같이 제조순서를 설명한다.6 (a) to 6 (d) are process drawings showing the manufacturing method of the semiconductor device shown in FIG. 1, and the manufacturing procedure will be described below according to the drawings.

먼저, 도 6의 (a)에 도시된 것과 같이, 기재층(51)과, 접착제층(52)을 가진 접착시트(50)를 준비하고서, 상기 접착시트(50)에서의 접착제층(52) 상에 부분적으로 복수의 도전부(20)를 형성시켜 기판(B)을 만든다. 도시된 것과 같이, 도전부(20)는 상하로 각각 돌출부분(20a)을 갖고 있는데, 이 도전부(20)를 가진 반도체장치 제조용 기판(B)의 작성공정에 대해서는 뒤에 설명한다.First, as shown in FIG. 6A, an adhesive sheet 50 having a substrate layer 51 and an adhesive layer 52 is prepared, and the adhesive layer 52 in the adhesive sheet 50 is prepared. A plurality of conductive portions 20 are partially formed on the substrate B to be formed. As shown in the drawing, the conductive portions 20 each have a protruding portion 20a up and down, and a process for preparing a substrate B for manufacturing a semiconductor device having the conductive portions 20 will be described later.

도전부(20)를 형성한 시점에서의 접착시트(50), 즉 기판의 평면도를 모식적으로 나타낸 것이 도 7이다. 반도체소자(10)의 전극 수에 대응한 도전부(20)가 접착시트(50) 상에 복수 개로 형성되어 있으나, 복수 개의 도전부(20)는 모두 전기적으로 독립하도록 되어 있다.FIG. 7 schematically shows a plan view of the adhesive sheet 50, that is, the substrate at the time when the conductive portion 20 is formed. Although a plurality of conductive parts 20 corresponding to the number of electrodes of the semiconductor device 10 are formed on the adhesive sheet 50, the plurality of conductive parts 20 are all electrically independent.

다음, 도 6의 (b)에 도시된 것과 같이, 전극(11)이 형성되어 있는 반도체소자(10)를 전극(11)이 형성되어 있지 않은 측이 기판(B) 측으로 되도록 기판(B) 상의 소정 위치에 접착제층(52)을 매개로 고착시킨다. 다음, 복수의 도전부(20)와 반도체소자(10)의 전극(11)을 와이어(30)로 전기적으로 접속한다. 한편, 칩의 사이즈가 작아서 반도체소자(10)의 접착시트(50)에 대한 고착력이 불충분한 경우는, 은페 이스트나 다이아 터치 필름과 같은 시판되는 다이아 터치재로 반도체소자(10)를 접착시트(50) 상에 확고하게 고착시키도록 하여도 상관이 없다. 이 경우에도 다이패드는 불필요하기 때문에, 종래의 반도체장치와 비교해서 두께 100 ~ 200㎛의 박형화가 가능하였다. 한편, 반도체장치로서의 두께의 제한이 느슨한 경우는, 도 3에 도시한 반도체장치(P)의 경우와 같이, 다이패드부(21)를 설치한 반도체장치 제조용 기판을 사용할 수도 있다.Next, as shown in FIG. 6B, the semiconductor element 10 on which the electrode 11 is formed is placed on the substrate B such that the side on which the electrode 11 is not formed is on the substrate B side. The adhesive layer 52 is fixed at a predetermined position. Next, the plurality of conductive portions 20 and the electrodes 11 of the semiconductor element 10 are electrically connected with the wire 30. On the other hand, when the chip size is small and the adhesion force to the adhesive sheet 50 of the semiconductor device 10 is insufficient, the semiconductor device 10 is adhered to the adhesive sheet using a commercially available diamond touch material such as silver paste or a diamond touch film. It does not matter even if it makes it firmly adhere | attach on (50). Also in this case, since the die pad is unnecessary, the thickness of 100-200 micrometers was thin compared with the conventional semiconductor device. On the other hand, when the limitation of the thickness of the semiconductor device is loose, as in the case of the semiconductor device P shown in FIG. 3, a semiconductor device manufacturing substrate provided with the die pad portion 21 can be used.

다음, 도 6의 (c)에 도시된 것과 같이, 반도체소자(10)와 와이어(30) 및 도전부(20)를 밀봉수지(40)로 밀봉해서 접착시트(50) 상에 반도체장치(P)를 형성한다. 밀봉수지(40)에 의한 밀봉은 통상적인 트랜스퍼몰딩법으로 금형을 이용해서 실시한다. 한편, 몰딩 후에는, 필요에 따라 밀봉수지(40)의 후경화가열(後硬化加熱)을 실행하도록 한다. 후경화가열은, 뒤에 설명하는 접착시트(50)의 분리 전이어도 후이어도 상관이 없다. 계속해서, 도 6의 (d)에 도시된 것과 같이, 밀봉수지(40)로부터 접착시트(50)를 분리해서 도 1에 나타난 반도체장치(P)를 얻는다.Next, as shown in FIG. 6C, the semiconductor device 10, the wire 30, and the conductive portion 20 are sealed with the sealing resin 40 to form the semiconductor device P on the adhesive sheet 50. ). The sealing by the sealing resin 40 is performed using a metal mold | die by the normal transfer molding method. On the other hand, after molding, post-curing heating of the sealing resin 40 is performed as necessary. The post-curing heating may be either before or after separation of the adhesive sheet 50 described later. Subsequently, as shown in FIG. 6D, the adhesive sheet 50 is separated from the sealing resin 40 to obtain the semiconductor device P shown in FIG. 1.

상기의 기판작성공정, 즉 접착시트(50)에서의 접착제층(52) 상에 부분적으로 도전부(20)를 형성시켜 반도체장치 제조용 기판(B)을 제조하는 순서를 도 8의 (a) ~ 도 8의 (e)에 나타내었다. 이 공정을 설명하면 다음의 같다.8A to 8B illustrate a process of manufacturing a substrate B for manufacturing a semiconductor device by partially forming a conductive portion 20 on the adhesive layer 52 in the adhesive sheet 50. It is shown in Fig. 8E. This process is explained as follows.

먼저, 도 8의 (a)에 도시된 것과 같이 도전부의 소재로서 동 또는 동합금으로 된 금속박(60)을 준비한다. 이 금속박(60)으로는 강도의 관점에서 두께가 0.01 ~ 0.1mm인 것을 사용한다. 그리고 먼저, 금속박(60)의 양면에 드라이필름 레지스트(61)를 붙여, 도 8의 (a)에 도시된 것과 같이, 포토리소그래피법으로 도전부 의 형상과는 역의 패턴으로 금속박(60)의 양면의 드라이필름 레지스트(61)를 각각 패터닝한다.First, as shown in Fig. 8A, a metal foil 60 made of copper or copper alloy is prepared as a material of the conductive portion. As this metal foil 60, a thickness of 0.01 to 0.1 mm is used from the viewpoint of strength. First, a dry film resist 61 is attached to both surfaces of the metal foil 60, and as shown in FIG. 8A, the metal foil 60 is formed in a pattern opposite to that of the conductive portion by the photolithography method. Both surfaces of the dry film resist 61 are patterned.

다음, 도 8의 (b)에 도시된 것과 같이, 드라이필름 레지스트(61)를 마스크로 해서, 동의 확산배리어층(63)으로서의 니켈 도금층과, 귀금속 도금층(64)을 도전부의 형상으로 부분도금한 후, 도 8의 (c)에 도시된 것과 같이, 드라이필름 레지스트(61)를 제거해서 도전부 도금층(부분도금층; 62)을 형성한다. 여기서, 귀금속 도금층(64)에 이용되는 귀금속으로는 적어도 Au, Ag, Pd 중의 어느 하나로 한다. 또, 귀금속 도금층(64)은 단층이어도 좋고 다층으로 구성하여도 좋다.Next, as shown in Fig. 8B, the nickel plated layer as the copper diffusion barrier layer 63 and the precious metal plated layer 64 are partially plated in the shape of the conductive portion, using the dry film resist 61 as a mask. Thereafter, as shown in FIG. 8C, the dry film resist 61 is removed to form a conductive portion plating layer (partial plating layer) 62. Here, the precious metal used for the precious metal plating layer 64 is at least one of Au, Ag, and Pd. The noble metal plating layer 64 may be a single layer or a multilayer structure.

계속해서, 도 8의 (d)에 도시된 것과 같이, 확산배리어층(63)과 귀금속 도금층(64)으로 된 도전부 도금층(62)이 형성된 금속박(60)을, 접착시트(50)의 접착제층(52) 측에다 가압하면서 도전부 도금층(62)이 접착제층(52)에 메워진 상태로 첩부한다. 이렇게 첩부한 상태에서, 도 8의 (e)에 도시된 것과 같이, 도전부 도금층(62)을 레지스트로 해서 금속박(60)을 에칭하여 도전부(20)를 형성한다. 이 경우, 금속박(60)의 측면(60a)을 에칭함으로써, 도시된 것과 같이 금속박(60)의 상하에 도전부 도금층(62)으로 된 돌출부분(20a)이 설치된 형상으로 한다. 다음, 도 9의 (a)에 도시된 것과 같이, 금속박(60)의 측면(60a)에 화학처리를 해서, 도 9의 (b)에 도시된 것과 같이 금속박(60)의 측면(60a)을 조면화한다. 이와 같이, 금속박(60)의 상하 양면에 돌출부분(20a)를 형성함과 더불어, 금속박(60)의 측면(60a)을 조면화한 후, 프레스가공 등의 절단수단으로 접착시트(50)의 외형을 가공하여 접착시트(50)의 외형을 정한다.Subsequently, as shown in FIG. 8D, the metal foil 60 having the conductive barrier plating layer 62 made of the diffusion barrier layer 63 and the noble metal plating layer 64 is attached to the adhesive of the adhesive sheet 50. The electroconductive part plating layer 62 is affixed in the state filled with the adhesive bond layer 52, pressing on the layer 52 side. In this state of attachment, as shown in FIG. 8E, the conductive portion 20 is formed by etching the metal foil 60 using the conductive portion plating layer 62 as a resist. In this case, the side surface 60a of the metal foil 60 is etched, so that the protrusion part 20a made of the electroconductive part plating layer 62 is provided above and below the metal foil 60 as shown. Next, as shown in FIG. 9A, chemical treatment is performed on the side surface 60a of the metal foil 60, and the side surface 60a of the metal foil 60 is removed as shown in FIG. 9B. Roughen. In this way, the protrusions 20a are formed on both the upper and lower surfaces of the metal foil 60, and the side surfaces 60a of the metal foil 60 are roughened, and then the adhesive sheet 50 is cut by press means or the like. The outer shape is processed to determine the outer shape of the adhesive sheet 50.

이와 같이, 도 8의 (a) ~ 도 8의 (e)의 공정도는, 상하 양면에 돌출부분을 가진 형태의 도전부를 형성하는 경우를 나타내고 있으나, 도 4에 나타낸 반도체장치(P)와 같이, 금속박의 기능면(와이어를 본딩 접속하는 면)에만 돌출부분(20a)을 가진 도전부(20)를 형성하는 경우는, 금속박(60)의 기능면에만 도전부 도금층(62)을 실시하고, 도금되어 있지 않은 측의 면에서 금속박(60)을 접착시트에 첩부하고, 이 첩부된 상태에서 금속박(60)의 에칭을 하도록 한다. 이에 따라, 기능면에만 돌출부분(20a)을 가진 도전부(20)를 형성할 수 있다. 그리고, 계속되는 도전부(20)의 측면의 조면화처리는 도 9의 (a) 및 도 9의 (b)에서 설명한 것과 마찬가지로 해서 실행한다. 또, 도 3에 나타낸 반도체장치(P)와 같이, 도전부(20)와 다이패드부(21)를 형성하는 경우는, 도 8의 (a)의 공정에서 다이패드부에 대응하는 부위를 열도록 드라이필름 레지스트(61)을 패터닝하면 좋다.As described above, the process diagrams of FIGS. 8A to 8E show a case where a conductive portion having a protruding portion is formed on both upper and lower surfaces, but as in the semiconductor device P shown in FIG. In the case where the conductive portion 20 having the protruding portion 20a is formed only on the functional surface of the metal foil (surface for bonding the wires), the conductive portion plating layer 62 is applied only to the functional surface of the metal foil 60, and the plating is performed. The metal foil 60 is affixed on an adhesive sheet in the surface of the side which is not made, and the metal foil 60 is etched in this stuck state. Accordingly, the conductive portion 20 having the protruding portion 20a can be formed only on the functional surface. Subsequently, the roughening treatment on the side surface of the conductive portion 20 is performed in the same manner as described with reference to FIGS. 9A and 9B. When the conductive portion 20 and the die pad portion 21 are formed as in the semiconductor device P shown in FIG. 3, the portions corresponding to the die pad portions are opened in the process of FIG. 8A. The dry film resist 61 may be patterned so as to be suitable.

한편, 본 발명의 반도체장치의 제조방법은, 반도체장치를 복수 개 모아서 한번에 제조하는 것이 실용적이다. 도 10의 (a) 및 도 10의 (b)에 그 예를 나타내었다. 도 10의 (a)는, 복수 개의 반도체장치 제조용 기판(B)을 포함한 접착시트(50)의 평면도를 모식적으로 나타낸 설명도로서, 접착시트(50)의 상부면에는 1개의 반도체소자를 고착시키는 영역(71)과 그 주위에 형성된 도전부를 1개의 블록(70)으로 나타내고 있는바, 그 블록(70)이 됫박모양으로 다수 형성되어 있다. 한편, 도 10의 (b)는 1개의 블록(70)의 확대도로서, 반도체소자 고착영역(71)의 주위에 도전부(20)가 필요한 수 만큼 형성되어 있다.On the other hand, in the manufacturing method of the semiconductor device of the present invention, it is practical to collect a plurality of semiconductor devices and manufacture them at once. Examples are shown in FIGS. 10A and 10B. FIG. 10A is an explanatory view schematically showing a plan view of an adhesive sheet 50 including a plurality of semiconductor device manufacturing substrates B, wherein one semiconductor element is fixed to an upper surface of the adhesive sheet 50. The region 71 to be made and the conductive portion formed around it are represented by one block 70, and many of the blocks 70 are formed in thin shape. 10B is an enlarged view of one block 70, in which as many conductive parts 20 are needed around the semiconductor element fixing region 71 as necessary.

도 10의 (a)에서, 예컨대 접착시트(50)의 폭(W)이 65mm로서, 소정의 공정을 거쳐 접착시트(50)의 상에 복수 개의 블록(70)이 형성되어, 연속적으로 롤에 감겨진 기재가 만들어진다. 이와 같이 해서 얻어진 폭 65mm의 접착시트(50)를, 다음의 반도체소자 탑재공정 및 수지밀봉공정에 필요한 블록 수가 되도록 적절히 절단해서 반도체장치 제조용 기판(B)으로 사용한다. 이와 같이 복수 개의 반도체소자를 일괄해서 수지밀봉하는 경우에는, 수지밀봉 후에 접착시트를 분리하고 나서, 다이서컷 또는 펀칭으로 소정의 치수로 절단해서 개편화함으로써 반도체장치(P)를 얻게 된다.In FIG. 10A, for example, the width W of the adhesive sheet 50 is 65 mm, a plurality of blocks 70 are formed on the adhesive sheet 50 through a predetermined process, and are continuously applied to the roll. A wound substrate is made. The adhesive sheet 50 having a width of 65 mm thus obtained is appropriately cut so as to have the number of blocks necessary for the following semiconductor element mounting step and resin sealing step, and used as the substrate B for manufacturing a semiconductor device. In this case, when the plurality of semiconductor elements are resin-sealed together, the semiconductor device P is obtained by separating the adhesive sheet after sealing the resin, and then cutting them into a predetermined dimension by die cutting or punching.

그런데, 도 10의 (a)의 반도체장치 제조용 기판(B)에서, 다이서컷 또는 펀칭으로 소정의 치수로 절단되는 절단영역(72), 즉 절단수단이 미치는 범위를 커버하도록 절단선에 소정의 폭을 갖도록 한 영역 내에 도전부(20)가 존재하면, 절단에 수반해서 금속분(金屬粉)이 발생하게 되고, 그 금속분이 반도체장치에 부착된 상태 그대로이면 이후의 실장공정에서 금속분에 의한 쇼트를 발생시킬 가능성이 있다. 이와 같은 결함에 대한 대책으로는, 절단영역(72)에 걸리지 않도록 도전부(20)를 배치해 놓는 것이 바람직하다. 또, 이와 같은 배치의 반도체장치 제조용 기판(B)을 이용해서 제조한 반도체장치(P)는, 개편화(個片化)한 후에 그 측면에 도전부(20)가 노출되지 않고, 프린트기판에 실장된 상태에서는 단자(도전부)가 바깥쪽으로부터 가려진 상태로 되어, 단자를 직접 액세스하는 부정(不正)을 방지할 수 있는 효과도 있다.By the way, in the substrate B for manufacturing a semiconductor device of Fig. 10A, a predetermined width is applied to the cutting line so as to cover a cutting area 72, i. If the conductive portion 20 is present in the region to have a metal content, metal powder is generated due to cutting, and if the metal powder is still attached to the semiconductor device, a short circuit is generated in a subsequent mounting process. There is a possibility. As a countermeasure against such a defect, it is preferable to arrange | position the electroconductive part 20 so that it may not be caught by the cutting | disconnection area | region 72. FIG. In the semiconductor device P manufactured by using the substrate B for manufacturing a semiconductor device having such an arrangement, the conductive portion 20 is not exposed to the side surface of the semiconductor device P after being separated into a printed circuit board. In the mounted state, the terminal (conductive part) is hidden from the outside, and there is also an effect of preventing inaccuracy in directly accessing the terminal.

도전부 도금층(62)의 구체적인 예로서는, 확산배리어층(63)으로서의 도금 두께 5㎛의 니켈 도금 위에, 귀금속 도금층으로서 도금 두께 0.1㎛의 파라듐 도금과 도금 두께 0.06㎛의 금 도금(64)을 겹쳐 형성하는 예를 들 수 있다. 물론 이에 한정되는 것은 아니고, 제조하는 반도체장치(P)의 요구에 대응해서 여러 가지 조합과 두께로 형성할 수도 있다. 또, 도전부 도금층(62)의 총 두께는 반도체장치의 요구에 대응해서 결정할 수 있지만, 통상적으로는 0.05 ~ 50㎛의 범위가 적합하다.As a specific example of the conductive portion plating layer 62, a palladium plating having a plating thickness of 0.1 µm and a gold plating 64 having a plating thickness of 0.06 µm are superimposed on a nickel plating having a plating thickness of 5 µm as the diffusion barrier layer 63 as a precious metal plating layer. Examples of forming can be given. Of course, the present invention is not limited thereto and may be formed in various combinations and thicknesses in response to the requirements of the semiconductor device P to be manufactured. In addition, although the total thickness of the electroconductive part plating layer 62 can be determined according to the request of a semiconductor device, the range of 0.05-50 micrometers is suitable normally.

본 발명의 반도체장치의 제조방법에 이용하는 접착시트(50)는, 수지밀봉공정이 완료되기까지 반도체소자(10)나 도전부(20)를 확실하게 고착시키고, 또한 밀봉수지(40)로부터 분리될 때에는 용이하게 박리될 수 있는 것이 바람직하였다. 이와 같은 접착시트(50)는, 앞에서 설명한 것과 같이 기재층(61)과 접착제층(62)을 갖게 된다. 기재층(61)의 두께는, 특히 제한되지 않으나, 통상, 12 ~ 200㎛ 정도, 바람직하기는 50 ~ 150㎛이다. 또, 접착제층(62)의 두께는, 특히 제한되지 않으나, 통상 1 ~ 50㎛ 정도, 바람직하기는 5 ~ 20㎛이다.The adhesive sheet 50 used in the method of manufacturing a semiconductor device of the present invention securely fixes the semiconductor element 10 or the conductive portion 20 until the resin sealing step is completed, and is separated from the sealing resin 40. It was desirable that it could be easily peeled off. Such an adhesive sheet 50 has the base material layer 61 and the adhesive bond layer 62 as mentioned above. Although the thickness of the base material layer 61 is not specifically limited, Usually, about 12-200 micrometers, Preferably it is 50-150 micrometers. The thickness of the adhesive layer 62 is not particularly limited, but is usually about 1 to 50 µm, preferably 5 to 20 µm.

또, 접착시트(50)로는, 그 기재층(61)의 200℃에서의 탄성률이 1.0GPa 이상이고, 또한 접착제층(62)의 200℃에서의 탄성률이 0.1MPa 이상인 것을 쓰는 것이 바람직하였다. 접착제층(62)으로서 이와 같은 탄성율의 것을 이용함으로써, 도 8의 (d)에 나타나 있는 공정에서 가압을 해서 붙여줌으로써 도전부 도금층(62)의 부분이 접착제층(62) 중에 밀어넣어 메워져, 도 6의 (d)에 도시된 반도체장치(P)의 완성단계에서는 도전부(20)에서의 하부면의 돌출부분(20a)이 밀봉수지의 표면으로부터 돌출한 스탠드 오프라 불리는 상태가 되도록 할 수가 있어, 반도체장치 실장시의 신뢰성을 향상시키는 효과가 있다.Moreover, as adhesive sheet 50, it was preferable that the elasticity modulus in 200 degreeC of the base material layer 61 is 1.0 GPa or more, and the elasticity modulus in 200 degreeC of the adhesive bond layer 62 is 0.1 MPa or more. By using such an elastic modulus as the adhesive layer 62, a portion of the conductive portion plating layer 62 is pushed and filled into the adhesive layer 62 by applying pressure in the step shown in FIG. 8D. In the completion step of the semiconductor device P shown in 6 (d), the projecting portion 20a of the lower surface of the conductive portion 20 can be brought into a state called standoff protruding from the surface of the sealing resin. There is an effect of improving the reliability at the time of mounting the semiconductor device.

와이어본딩 등이 실시되는 반도체소자 탑재공정에서는, 온도는 대략 150 ~ 200℃ 정도의 고온조건에 놓이게 된다. 그 때문에, 접착시트(50)의 기재층(51) 및 접착제층(52)에는 이에 견딜 수 있는 내열성이 요구된다. 이러한 관점에서, 기재층(51)으로는, 200℃에서의 탄성률이 1.0GPa 이상, 바람직하기는 10Gpa 이상인 것을 쓰는 것이 적절하다. 기재층(51)의 탄성률은, 통상 1.0GPa ~ 1000GPa 정도인 것이 바람직하다. 또, 접착제층(52)으로는, 탄성률이 0.1MPa 이상, 바람직하기는 0.5MPa 이상, 더 바람직하기는 1MPa 이상인 것을 쓰는 것이 적절하다. 접착제층(52)의 탄성률은, 통상 0.1 ~ 100MPa 정도인 것이 바람직하다. 이러한 탄성률의 접착제층(52)은 반도체소자 탑재공정 등에서 연화(軟化)·유동(流動)을 일으키기 어려워, 보다 더 안정된 결선이 가능하게 된다. 한편, 탄성률의 측정은 상세히는 실시예에 기재된 방법에 의한다.In the semiconductor device mounting process in which wire bonding or the like is performed, the temperature is brought to a high temperature condition of about 150 to 200 ° C. Therefore, the base material layer 51 and the adhesive bond layer 52 of the adhesive sheet 50 require heat resistance which can endure this. From such a viewpoint, it is appropriate to use the base material layer 51 whose elastic modulus at 200 degreeC is 1.0 GPa or more, Preferably it is 10 Gpa or more. It is preferable that the elasticity modulus of the base material layer 51 is about 1.0 GPa-about 1000 GPa normally. As the adhesive layer 52, it is appropriate to use an elastic modulus of 0.1 MPa or more, preferably 0.5 MPa or more, and more preferably 1 MPa or more. It is preferable that the elasticity modulus of the adhesive bond layer 52 is about 0.1-100 Mpa normally. Such an elastic modulus adhesive layer 52 is less likely to cause softening and flow in the semiconductor element mounting process and the like, and thus enables a more stable connection. In addition, the measurement of an elasticity modulus is based on the method as described in an Example in detail.

접착시트(50)의 기재층(51)은 유기물이어도 무기물이어도 좋으나, 반송시의 취급성, 몰드시의 휘어짐 등을 고려하면 금속박을 쓰는 것이 좋다. 이와 같은 금속박으로서는, SUS박, Ni박, Al박, 동박, 동합금박 등을 들 수 있는바, 염가로 입수가능한 것 및 종류의 풍부함에서 보아 동이나 동합금 중에서 선택하는 것이 좋다. 또, 이와 같은 기재층(51)으로 되는 금속박은, 접착제층(52)과의 투묘성(投錨性)을 확보하기 위해 한쪽 면을 조화처리(粗化處理)를 한 것이 바람직하다. 조화처리의 수법으로는, 종래 공지의 샌드 블레스트 등의 물리적인 조화수법, 또는 에칭, 도금 등의 화확적인 조화수법 중 어느 것으로도 가능하다.Although the base material layer 51 of the adhesive sheet 50 may be an organic substance or an inorganic substance, it is good to use a metal foil in consideration of handleability at the time of conveyance, the curvature at the time of mold, etc. As such a metal foil, SUS foil, Ni foil, Al foil, copper foil, copper alloy foil etc. are mentioned, It is good to select among copper and copper alloy from the availability and the richness of a kind. Moreover, it is preferable that the metal foil used as such the base material layer 51 performed roughening one surface in order to ensure the anchoring property with the adhesive bond layer 52. As a method of roughening, any of the conventionally well-known physical roughening methods, such as a sandblast, or chemically roughening methods, such as etching and plating, is possible.

접착시트(50)의 접착제층(52)을 형성하는 접착제로는, 특히 한정되지 않으나, 에폭시수지, 에폭시 경화제, 탄성체를 함유하는 열경화성 접착제를 쓰는 것이 좋다. 열경화성 접착제의 경우, 통상 기재의 첩합(貼合)은, 미경화의 이른바 B 스테이지 상태, 즉 150℃ 이하의 비교적 저온에서 첩합을 실시할 수가 있고, 또한 첩합 후에 경화를 시킴으로써 탄성률을 향상시키고 내열성을 향상시킬 수가 있다.Although it does not specifically limit as an adhesive agent which forms the adhesive bond layer 52 of the adhesive sheet 50, It is good to use the thermosetting adhesive containing an epoxy resin, an epoxy hardening | curing agent, and an elastic body. In the case of a thermosetting adhesive, bonding of a base material can bond together in a non-hardening so-called B-stage state, ie, comparatively low temperature of 150 degrees C or less, and also improves an elasticity modulus and hardens | cures by hardening after bonding. It can be improved.

여기서, 에폭시 수지로는, 글리시딜 아민형 에폭시수지, 비스페놀 F형 에폭시수지, 비스페놀 A형 에폭시수지, 페놀노보락형 에폭시수지, 크레졸노보락형 에폭시수지, 비페닐형 에폭시수지, 나프타렌형 에폭시수지, 지방족 에폭시수지, 지환족 에폭시수지, 복소환식(複素環式) 에폭시수지, 스피로환 함유 에폭시수지, 할로겐화 에폭시수지 등을 들 수 있는바, 이들을 단독 또는 2종 이상 혼합해서 사용할 수 있다. 에폭시 경화제로는, 각종 이미다졸계 화합물 및 그 유도체, 아민계 화합물, 디시안디아미드, 히드라진 화합물, 페놀수지 등을 들 수 있는바, 이들을 단독 또는 2종 이상을 혼합해서 사용할 수가 있다. 또, 탄성체로는, 아크릴수지, 아크릴로니트릴 부타디엔 공중합체, 페녹시 수지, 폴리아미드 수지 등을 들 수 있는바, 이들을 단독 또는 2종 이상을 혼합해서 사용할 수 있다.Here, as the epoxy resin, glycidyl amine type epoxy resin, bisphenol F type epoxy resin, bisphenol A type epoxy resin, phenol novolak type epoxy resin, cresol novolak type epoxy resin, biphenyl type epoxy resin, naphthalene type epoxy resin, Aliphatic epoxy resins, cycloaliphatic epoxy resins, heterocyclic epoxy resins, spiro ring-containing epoxy resins, halogenated epoxy resins, and the like can be cited, and these may be used alone or in combination of two or more thereof. Examples of the epoxy curing agent include various imidazole compounds and derivatives thereof, amine compounds, dicyandiamide, hydrazine compounds, phenol resins, and the like, and these may be used alone or in combination of two or more thereof. Moreover, an acryl resin, an acrylonitrile butadiene copolymer, a phenoxy resin, a polyamide resin etc. are mentioned as an elastic body, These can be used individually or in mixture of 2 or more types.

또, 접착제층(52)의 시험용 금속박에 대한 접착력은, 0.1 ~ 15N/20mm인 것이 바람직하다. 또는 0.3 ~ 15N/20mm인 것이 더 바람직하다. 여기서, 접착력은 도전부의 크기에 따라 상기 범위 내에서 적절히 선택할 수가 있다. 즉, 도전부의 사이즈가 큰 경우는 접착력은 비교적 작게, 도전부의 사이즈가 작은 경우는 접착력은 크게 설정하는 것이 좋다. 이러한 접착력을 가진 접착시트(50)는, 적당한 접착력을 가져, 기판작성공정 ~ 반도체소자 탑재공정에서는 접착제층에 고착된 도전부의 어긋남이 일어나기 어렵게 된다. 또 시트분리공정에서는, 반도체장치로부터의 접착시트(50)의 분리성이 양호하고, 반도체장치에 대한 대미지를 적게 할 수가 있다. 한편, 접착력의 측정은 상세히는 실시예에 기재된 방법에 의한다.Moreover, it is preferable that the adhesive force with respect to the test metal foil of the adhesive bond layer 52 is 0.1-15 N / 20 mm. Or more preferably 0.3 to 15 N / 20 mm. Here, adhesive force can be suitably selected within the said range according to the magnitude | size of an electroconductive part. That is, when the size of a conductive part is large, adhesive force is comparatively small, and when the size of a conductive part is small, it is good to set adhesive force large. The adhesive sheet 50 having such an adhesive force has an appropriate adhesive force, so that the shift of the conductive portion fixed to the adhesive layer is unlikely to occur in the substrate preparation step to the semiconductor element mounting step. In the sheet separating step, the adhesive sheet 50 can be separated from the semiconductor device, and damage to the semiconductor device can be reduced. In addition, the measurement of adhesive force is based on the method as described in an Example in detail.

또, 접착시트(50)에는, 필요에 따라 정전방지기능을 부여할 수가 있다. 접착시트(50)에 정전방지기능을 부여하는데에는, 기재층(51), 접착제층(52)에 대전방지제, 도전성 필러(filler)를 혼합하는 방법이 있다. 또, 기재층(51)와 접착제층(52)과의 계면이나, 기재층(51)의 이면에 대전방지제를 도포하는 방법이 있다. 이 정전방지기능을 부여함으로써, 접착시트를 반도체장치로부터 분리할 때에 발생하는 정전기를 억제할 수가 있다.Moreover, the antistatic function can be provided to the adhesive sheet 50 as needed. In order to provide the antistatic function to the adhesive sheet 50, there is a method of mixing an antistatic agent and a conductive filler in the base material layer 51 and the adhesive layer 52. Moreover, there exists a method of apply | coating an antistatic agent to the interface of the base material layer 51 and the adhesive bond layer 52, and the back surface of the base material layer 51. FIG. By providing this antistatic function, the static electricity generated when the adhesive sheet is separated from the semiconductor device can be suppressed.

대전방지제로는, 정전방지기능을 가진 것이라면 특히 제한은 없다. 구체적인 예로는, 예컨대 아크릴계 양성(兩性), 아크릴계 양이온, 무수말레인산-스티렌계 음이온 등의 계면활성제 등이 사용될 수 있다. 대전방지층용의 재료로는, 구체적으로는, 본디프 PA, 본디프 PX, 본디프 P(일본국 코니시사 제) 등을 들 수 있다. 또, 도전성 필러로는, 관용되는 것을 사용될 수 있는바, 예컨대 Ni, Fe, Cr, Co, Al, Sb, Mo, Cu, Ag, Pt, Au 등의 금속, 이들의 합금 또는 산화물, 카본블랙 등의 카본 등이 예시될 수 있다. 이들은 단독으로 또는 2종 이상을 조합해서 사용할 수 있다. 도전성 필러는, 분체상(粉體狀), 섬유상(纖維狀)의 어느 쪽이어도 좋다. 기타, 접착시트 중에는 노화방지제, 안료, 가소제, 충전제, 점착부여제와 같은 종래에도 공지된 각종 첨가물을 첨가할 수가 있다.The antistatic agent is not particularly limited as long as it has an antistatic function. As a specific example, surfactants, such as an acryl-type amphoteric, an acryl-type cation, a maleic anhydride styrene type anion, etc. can be used, for example. Specific examples of the material for the antistatic layer include bond diff PA, bond diff PX, bond diff P (manufactured by Konishi Co., Ltd.). As the conductive filler, conventional ones may be used, for example, metals such as Ni, Fe, Cr, Co, Al, Sb, Mo, Cu, Ag, Pt, Au, alloys or oxides thereof, carbon black, and the like. Carbon and the like can be exemplified. These can be used individually or in combination of 2 or more types. The conductive filler may be either powdery or fibrous. In addition, in the adhesive sheet, various conventionally known additives such as anti-aging agents, pigments, plasticizers, fillers, and tackifiers can be added.

(실시예 1)(Example 1)

〔접착시트의 제작〕[Production of adhesive sheet]

비스페놀 A형 에폭시수지(저팬에폭시레진사 제 「에피코트 1002」) 100 중량부, 아크릴로니트릴 부타디엔 공중합체(니폰제온사 제 「닛폴 1072J」) 35 중량부, 페놀수지(아라카와화학사 제 「P-180」) 4 중량부, 이미다졸(시고꾸화인사 제 「C11Z」) 2 중량부를, 메틸에틸케톤 350 중량부에 용해시켜 접착제 용액을 얻었다. 이를 두께 100㎛의 편면조화(片面粗化) 동합금박(저팬에너지사 제 「BHY-13B-7025」; 51)에 도포한 후, 150℃에서 3분간 건조시켜줌으로써, 두께 15㎛의 접착제층을 형성한 접착시트(50)을 얻었다. 이 접착시트(50)에서의 접착제층(52)의 경화 전의 100℃에서의 탄성률은 2.5 × 10-3Pa이고, 경화 후의 200℃에서의 탄성률은 4.3MPa이고, 동박에 대한 접착력은 12N/20mm이었다. 한편, 기재층(51)으로 이용한 동박의 200℃에서의 탄성률은 130GPa이었다.100 weight part of bisphenol-A epoxy resin ("Epicoat 1002" made by Japan Epoxy Resin Co., Ltd.), 35 weight part of acrylonitrile butadiene copolymer ("Nippole 1072J" made by Nippon Zeon), phenol resin ("P- made by Arakawa Chemical Corporation") 180 "), 4 weight part and 2 weight part of imidazole (" C11Z "by a hardening company) were melt | dissolved in 350 weight part of methyl ethyl ketone, and the adhesive solution was obtained. This was applied to a one-sided roughened copper alloy foil (&quot; BHY-13B-7025 &quot; manufactured by Japan Energy Company; 51) having a thickness of 100 µm, and then dried at 150 ° C for 3 minutes to form an adhesive layer having a thickness of 15 µm. The formed adhesive sheet 50 was obtained. The elasticity modulus in 100 degreeC before hardening of the adhesive bond layer 52 in this adhesive sheet 50 is 2.5 * 10 <-3> Pa, the elasticity modulus in 200 degreeC after hardening is 4.3 MPa, and the adhesive force with respect to copper foil is 12N / 20mm It was. In addition, the elasticity modulus at 200 degreeC of the copper foil used for the base material layer 51 was 130 GPa.

[반도체장치 제조용 기판의 제작][Production of Substrate for Semiconductor Device Manufacturing]

먼저, 두께 40㎛의 동박(「Olin7025」; 60)의 양면에 드라이필름 레지스트(61; 토쿄응화제 「오디일 AR330」)를 라미네이트하였다. 그리고, 그 드라이필름 레지스트를 포토리소그래피법으로 도전부와는 역의 패턴으로 패터닝하였다. 다음, 패터닝된 드라이필름 레지스트를 마스크로 해서, 동박의 양면에 니켈 도금과 Au 도금을 순차로 실시해서 도전부 도금층(62)을 형성하고, 그 후 드라이필름 레지스트를 제거하였다. 계속해서, 니켈 도금층과 Au 도금층의 적층물이 부분적으로 배치된 동박(60)을 접착시트(50)에 접착제층(52) 측을 매개로 첩부하였다. 이 때, 접착시트(50)에 대향하는 측의 도금적층물이 접착제층에 메워진 상태로 되도록 가압하면 서 첩부하게 된다. 그리고, 도금부(62)와 접착제층(52) 사이에 간극이 생기지 않도록 충분히 가열가압하였다. 다음에, 이 첩부된 상태에서, Au 도금층을 레지스트로 해서 동박을 에칭하여 도전부(20)를 형성하였다. 이 에칭가공에 즈음하여, 동박(60)의 측면도 에칭함으로써, 동박의 상하로 Au와 니켈로 된 돌출부분(20a)을 형성시켰다. 계속해서 (황산 + 과산화수소)계의 약액에 침지하여, 동박(60)의 측면(60a)을 처리해서 Ra(표면거칠기)가 0.2㎛ 이상이 되도록 제어해서 조면화하였다. 마지막으로, 프레스가공으로 접착시트의 외형을 가공하였다.First, the dry film resist 61 (Tokyo Coagulant "Odiyl AR330") was laminated on both surfaces of the copper foil ("Olin7025"; 60) of thickness 40micrometer. Then, the dry film resist was patterned by a photolithography method in a pattern opposite to that of the conductive portion. Next, using the patterned dry film resist as a mask, nickel plating and Au plating were sequentially performed on both surfaces of the copper foil to form a conductive portion plating layer 62, and then the dry film resist was removed. Then, the copper foil 60 in which the laminated body of the nickel plating layer and Au plating layer was partially arrange | positioned was affixed on the adhesive sheet 50 via the adhesive bond layer 52 side. At this time, the plated laminate on the side opposite to the adhesive sheet 50 is pressed while being pressed to be filled in the adhesive layer. Then, heating and pressing were performed sufficiently so that no gap was formed between the plating portion 62 and the adhesive layer 52. Next, in this stuck state, the copper foil was etched using the Au plating layer as a resist to form the conductive portion 20. In the etching process, the side surface of the copper foil 60 was also etched to form protrusions 20a made of Au and nickel above and below the copper foil. Subsequently, it immersed in the chemical solution of a (sulfuric acid + hydrogen peroxide) system, and processed the side surface 60a of the copper foil 60, and it controlled and roughened so that Ra (surface roughness) might be 0.2 micrometer or more. Finally, the outer shape of the adhesive sheet was processed by press working.

그리고, 도 10의 (a) 및 도 10의 (b)의 예(W는 65mm)에서 도시한 것과 같은 패턴으로, 접착시트(50) 상에 도전부(20)를 형성시켰다. 1개의 블록(70)에서의 사각형의 각 변에 16개의 도전부(20)를 형성시켜, 합계 64개의 도전부(20)를 형성시켰다.And the conductive part 20 was formed on the adhesive sheet 50 by the pattern similar to the example (W is 65 mm) of FIGS. 10 (a) and 10 (b). Sixteen conductive parts 20 were formed on each side of the rectangle in one block 70, so that a total of 64 conductive parts 20 were formed.

〔반도체소자의 탑재〕[Mounting of Semiconductor Element]

시험용 알루미늄 증착 실리콘 칩(6mm × 6mm; 10)을 상기 접착시트(50)의 접착제층(52) 면(도 10의 (b)의 71에 상당)에 고착시켰다. 구체적으로는, 175℃, 0.3MPa, 1초간의 조건에서 첩부한 후, 150℃에서 1시간 건조시켜 고착시켰다. 다음, 직경 25㎛의 금 와이어를 이용해서 실리콘 칩의 전극과 도전부 사이를 본딩하였다. 와이어본딩의 수는 1개의 칩당 64점이다.A test aluminum vapor-deposited silicon chip (6 mm × 6 mm; 10) was fixed to the adhesive layer 52 surface (corresponding to 71 in FIG. 10 (b)) of the adhesive sheet 50. Specifically, after affixing on conditions of 175 degreeC, 0.3 Mpa, and 1 second, it dried at 150 degreeC for 1 hour, and was made to adhere. Next, a gold wire having a diameter of 25 µm was used to bond the electrode and the conductive portion of the silicon chip. The number of wire bonds is 64 points per chip.

상기 1단위(4개 × 4개)의 10단위에 대해, 즉 알루미늄 증착 칩 160개에 대해 와이어본딩을 실행하였다. 와이어본딩의 성공률은 100%이었다. 계속해서, 트랜스퍼성형으로 밀봉수지(닛도전공 제 「HC-100」; 40)를 몰딩하였다. 수지몰딩 후, 실온에서 접착시트를 박리하였다. 그리고, 175℃에서 5시간, 건조기 중에서 후경화를 실행하였다. 그 후, 다이서에서 1블록 단위로 절단해서 반도체장치(P)를 얻었다.Wire bonding was performed for 10 units of one unit (four × four), that is, for 160 aluminum deposition chips. The success rate of wire bonding was 100%. Subsequently, the sealing resin ("HC-100" made by Nidodo Corporation; 40) was molded by transfer molding. After the resin molding, the adhesive sheet was peeled off at room temperature. And postcure at 175 degreeC for 5 hours in the drier. Then, the semiconductor device P was obtained by cutting | disconnecting by 1 block unit by dicer.

이 반도체장치(P)에 대해 연X선장치(마이크로포커스 X선 텔레비젼 투시장치 : 시마즈 제작소제 「SMX-100」)로 내부관찰을 실행하였더니, 와이어 변형이나 칩 어긋남 등이 없고, 더구나 도전부(20)와 밀봉수지(40)의 접합강도가 매우 높은 반도체장치(P)가 얻어질 수 있음을 확인하였다. 또, 도전부(20)는 그 아래쪽의 돌출부분(20a)이 밀봉수지(40)로부터 돌출한 상태로 되어 있었다.The semiconductor device P was subjected to internal observation with a soft X-ray device (microfocus X-ray television see-through device: "SMX-100" manufactured by Shimadzu Corporation), so that there was no wire deformation or chip misalignment. It was confirmed that the semiconductor device P having a very high bonding strength between the 20 and the sealing resin 40 can be obtained. Moreover, the conductive part 20 was in the state which the protrusion part 20a of the lower part protruded from the sealing resin 40. As shown in FIG.

한편, 와이어본딩 조건, 트랜스퍼몰딩 조건, 탄성률 측정방법, 접착력 측정방법, 와이어본딩 성공률에 관해서는 다음과 같다.The wire bonding conditions, transfer molding conditions, elastic modulus measuring method, adhesive force measuring method, and wire bonding success rate are as follows.

〔와이어본딩 조건〕[Wire bonding conditions]

장치 : 주식회사 신카와 제 「UTC-300BI SUPER」Device: UTC-300BI SUPER, manufactured by Shinkawa Corporation

초음파 주파수 : 115KHzUltrasonic Frequency: 115KHz

초음파 출력시간 : 15밀리 세컨드Ultrasonic Output Time: 15 milliseconds

초음파 출력 : 120mWUltrasonic Power: 120mW

본딩 하중 : 1018NBonding Load: 1018N

서치 하중 : 1037NSearch Load: 1037N

〔트랜스퍼몰딩 조건〕(Transfer molding conditions)

장치 : TOWA 성형기Device: TOWA Molding Machine

성형온도 : 175℃Molding temperature: 175 ℃

시간 :90초Time: 90 seconds

클램프 압력 : 200KNClamp Pressure: 200KN

트랜스퍼 스피드 : 3mm/초Transfer Speed: 3mm / sec

트랜스퍼 압 : 5KNTransfer pressure: 5KN

〔탄성률 측정방법〕[Elasticity rate measuring method]

기재층, 접착제층 모두Base layer, adhesive layer

평가기기 : 레오메트릭스사 제의 점탄성 분광계 「ARES」Evaluation equipment: viscoelastic spectrometer "ARES" made by Leometrics

승온속도 : 5℃/minTemperature rise rate: 5 ℃ / min

주파수 :1HzFrequency: 1Hz

측정모드 : 인장(引張)모드Measurement Mode: Tension Mode

〔접착력 측정방법〕[Measurement method of adhesive force]

폭 20mm, 길이 50mm의 접착시트(50)를, 120℃ × 0.5MPa × 0.5m/min의 조건에서, 35㎛ 동박(저팬에너지제 「C7025」)에 라미네이트한 후, 150℃의 열풍오븐에서 1시간 방치한 후, 온도 23℃, 습도 65% RH의 분위기 조건에서, 인장속도 300mm/min, 180°방향으로 35㎛ 동박을 잡아당겨, 그 중심 값을 접착강도로 하였다.The adhesive sheet 50 having a width of 20 mm and a length of 50 mm was laminated on a 35 μm copper foil (“C7025 made by Japan Energy”) under a condition of 120 ° C. × 0.5 MPa × 0.5 m / min, and then, 1 at a 150 ° C. hot air oven. After leaving for a period of time, 35 µm copper foil was pulled in a tensile speed of 300 mm / min and a 180 ° direction under an atmospheric condition of a temperature of 23 ° C. and a humidity of 65% RH, and the center value thereof was used as the adhesive strength.

〔와이어본딩 성공률〕[Wire bonding success rate]

와이어본딩의 풀 강도를, 주식회사 레스카 제의 본딩테스터 「PTR-30」을 이용해서, 측정모드 : 풀테스트, 측정 스피드 : 0.5mm/sec로 측정하였다. 풀 강도가 0.04N 이상인 경우를 성공, 0.04N보다 작은 경우를 실패로 하였다. 와이어본딩 성 공률은, 이들 측정결과로부터 성공의 비율을 산출한 값이다.The pull strength of the wire bonding was measured by measuring mode: full test and measuring speed: 0.5 mm / sec using a bonding tester "PTR-30" manufactured by Lesca Co., Ltd. The case where the pool strength was 0.04N or more was successful and the case where the pool strength was less than 0.04N was failed. The wire bonding success rate is the value which calculated the success rate from these measurement results.

(실시예 2)(Example 2)

실시예 1에서, 금속박으로 18㎛의 동-니켈 합금박(저팬에너지 제 「C7025」)를 이용한 것 이외는 실시예 1과 마찬가지로 해서 반도체장치를 제조하였다. 와이어본딩의 성공률은 100% 이었다. 반도체장치의 내부관찰을 실행하였더니, 와이어 변형이나 칩 어긋남 등이 없고 도전부와 밀봉수지와의 접합강도가 매우 높은 반도체장치가 얻어질 수 있음을 확인하였다.In Example 1, a semiconductor device was manufactured in the same manner as in Example 1, except that 18 µm of copper-nickel alloy foil (manufactured by Japan Energy "C7025") was used as the metal foil. The success rate of wire bonding was 100%. An internal observation of the semiconductor device confirmed that a semiconductor device having a very high bonding strength between the conductive portion and the sealing resin without wire deformation or chip misalignment can be obtained.

이상, 본 발명의 실시예에 대해 상세히 설명하였으나, 본 발명에 따른 반도체장치 및 그 제조방법은, 상기 실시예로 하등 한정되는 것은 아니고, 본 발명의 취지를 벗어나지 않는 범위에서 여러 가지로 변경하여 실시할 수 있음은 물론이다.As mentioned above, although the Example of this invention was described in detail, the semiconductor device and its manufacturing method which concern on this invention are not limited to the said Example at all, It changes and implements in various ways in the range which does not deviate from the meaning of this invention. Of course you can.

Claims (17)

전극을 가진 반도체소자와, A semiconductor element having an electrode, 반도체소자의 주위에 배치된 복수의 도전부와, A plurality of conductive portions arranged around the semiconductor element, 반도체소자의 전극과 도전부를 접속하는 와이어와, A wire connecting the electrode and the conductive portion of the semiconductor element, 반도체소자와 도전부 및 와이어를 밀봉하는 밀봉수지를 갖추되, Equipped with a sealing resin for sealing the semiconductor element, the conductive portion and the wire, 도전부는 동 또는 동합금으로 된 금속박과, 금속박의 위쪽에 설치된 도전부 도금층을 갖고, The conductive part has a metal foil made of copper or copper alloy, and a conductive part plating layer provided on the metal foil. 도전부의 위쪽의 도전부 도금층은 금속박으로부터 바깥쪽으로 돌출되는 돌출부분을 형성함과 더불어, 위쪽의 도전부 도금층은 밀봉수지 내로 뻗고,The conductive part plating layer on the upper part of the conductive part forms a protruding portion protruding outward from the metal foil, and the upper conductive part plating layer extends into the sealing resin, 도전부는 그 이면이 밀봉수지의 바깥쪽으로 노출되고, 도전부는 금속박의 아래쪽에 금속박으로부터 바깥쪽으로 돌출되는 돌출부분을 형성하는 도전부 도금층을 갖으며, 이 아래쪽의 도전부 도금층은 밀봉수지로부터 바깥쪽으로 돌출되고 반도체소자의 이면이 밀봉수지로부터 바깥쪽으로 노출되어 있는 것을 특징으로 하는 반도체장치.The conductive part has a conductive part plating layer whose rear surface is exposed to the outside of the sealing resin, and the conductive part has a conductive part plating layer which forms a projecting part projecting outward from the metal foil at the bottom of the metal foil, and the conductive part plating layer below this is projected outward from the sealing resin. And the back surface of the semiconductor element is exposed outward from the sealing resin. 삭제delete 제1항에 있어서, 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the side surface of the metal foil of the conductive portion is roughened and roughened. 기재층과 이 기재층 상에 설치된 접착제층을 가진 접착시트와,An adhesive sheet having a base layer and an adhesive layer provided on the base layer; 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖추되,A plurality of conductive parts provided on the adhesive layer of the adhesive sheet, 도전부는 동 또는 동합금으로 된 금속박과, 금속박의 위쪽에 설치된 도전부 도금층을 갖고서,The conductive portion has a metal foil made of copper or copper alloy, and a conductive portion plating layer provided on the metal foil, 도전부의 위쪽의 도전부 도금층이 금속박으로부터 바깥쪽으로 돌출되는 돌출부분을 형성하고, 도전부는 금속박의 아래쪽에 금속박으로부터 바깥쪽으로 돌출되는 돌출부분을 형성하는 도전부 도금층을 갖으며, 이 아래쪽의 도전부 도금층은 접착제층 내에 메워져 있는 것을 특징으로 하는 반도체장치 제조용 기판.The conductive part plating layer on the upper part of the conductive part forms a protruding part which protrudes outward from the metal foil, and the conductive part has a conductive part plating layer which forms a protruding part which protrudes outward from the metal foil under the metal foil, and the conductive part plating layer below this A substrate for manufacturing a semiconductor device, characterized in that it is filled in a silver adhesive layer. 삭제delete 제4항에 있어서, 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체장치 제조용 기판.5. The substrate for manufacturing a semiconductor device according to claim 4, wherein the side surfaces of the metal foil of the conductive portion are roughened and roughened. 제4항에 있어서, 기재층이 금속재로 된 것을 특징으로 하는 반도체장치 제조용 기판.The substrate for manufacturing a semiconductor device according to claim 4, wherein the base layer is made of a metal material. 제4항에 있어서, 도전부의 동 또는 동합금으로 된 금속박의 두께가 0.01 ∼ 0.1mm 인 것을 특징으로 하는 반도체장치 제조용 기판.The substrate for manufacturing a semiconductor device according to claim 4, wherein the thickness of the metal foil made of copper or copper alloy of the conductive portion is 0.01 to 0.1 mm. 제4항에 있어서, 도전부의 도전부 도금층이, 동의 확산배리어층으로서의 니켈도금층과, 이 니켈도금층에 설치되고 단층 또는 다층의 귀금속 도금층을 가진 다층구조로 이루어지되, 귀금속 도금층에 이용하는 귀금속이 적어도 Au, Ag, Pd 중 어느 하나인 것을 특징으로 하는 반도체장치 제조용 기판.The conductive portion plating layer of claim 4, wherein the conductive portion plating layer comprises a nickel plating layer serving as a copper diffusion barrier layer and a multilayer structure provided on the nickel plating layer and having a single layer or a multilayer precious metal plating layer, wherein the precious metal used for the precious metal plating layer is at least Au. The substrate for manufacturing a semiconductor device, characterized in that any one of, Ag, Pd. 제4항에 있어서, 접착시트의 기재층의 200℃에서의 탄성률이 1.0GPa 이상이면서 접착제층의 200℃에서의 탄성률이 0.1MPa 이상인 것을 특징으로 하는 반도체장치 제조용 기판.The substrate for manufacturing a semiconductor device according to claim 4, wherein the elastic modulus at 200 占 폚 of the substrate layer of the adhesive sheet is 1.0 GPa or more, and the elastic modulus at 200 占 폚 of the adhesive layer is 0.1 MPa or more. 제4항에 있어서, 접착시트의 접착제층을 구성하는 접착제의 100 ~ 150℃에서 의 경화 전의 탄성률이 0.1MPa 이하이고, 200℃에서의 경화 후의 탄성률이 0.1MPa 이상인 것을 특징으로 하는 반도체장치 제조용 기판.The substrate for manufacturing a semiconductor device according to claim 4, wherein the elastic modulus before curing at 100 to 150 ° C of the adhesive constituting the adhesive layer of the adhesive sheet is 0.1 MPa or less, and the elastic modulus after curing at 200 ° C is 0.1 MPa or more. . 제11항에 있어서, 열경화형 접착제가, 에폭시수지, 에폭시 경화제, 탄성체를 함유한 것임을 특징으로 하는 반도체장치 제조용 기판.The substrate for manufacturing a semiconductor device according to claim 11, wherein the thermosetting adhesive contains an epoxy resin, an epoxy curing agent, and an elastic body. 제4항에 있어서, 접착시트의 접착제층의 시험용 금속박에 대한 접착력이 0.1 ∼ 15N/20mm인 것을 특징으로 하는 반도체장치 제조용 기판.The substrate for manufacturing a semiconductor device according to claim 4, wherein the adhesive force of the adhesive layer of the adhesive sheet to the test metal foil is 0.1 to 15 N / 20 mm. 제4항에 있어서, 반도체장치용 기판이, 반도체소자 고착영역을 갖고서, 됫박모양으로 배치된 복수의 블록을 포함하고, 각 블록 사이는 절단영역에 의해 구획되고서, 도전부가 이 절단영역에 걸리지 않게 배치되어 있는 것을 특징으로 하는 반도체장치 제조용 기판.5. The semiconductor device substrate according to claim 4, wherein the substrate for semiconductor device comprises a plurality of blocks having a semiconductor element fixing region and arranged in thin shape, and each block is partitioned by a cutting region so that the conductive portion is caught in the cutting region. Substrate for manufacturing a semiconductor device, characterized in that not disposed. 도전부의 소재로서 동 또는 동합금으로 된 금속박을 준비하는 공정과,Preparing a metal foil made of copper or copper alloy as the material of the conductive portion; 금속박의 도전부에 대응하는 부분에 부분도금을 실시해서 부분도금층을 형성하는 공정과,Performing partial plating on a portion corresponding to the conductive portion of the metal foil to form a partial plating layer, 부분도금층이 형성된 금속박을 기재층 및 접착제층을 가진 접착시트의 접착제층 측에다 가압해서 첩부하는 공정과,Pressurizing and pasting the metal foil having the partial plating layer on the adhesive layer side of the adhesive sheet having the base layer and the adhesive layer; 부분도금층을 레지스트로 해서 금속박을 에칭함으로써, 금속박과, 금속박의 위쪽에 금속박으로부터 바깥쪽으로 돌출되는 위쪽의 도전부 도금층 및, 금속박의 아래쪽에 금속박으로부터 바깥쪽으로 돌출되는 아래쪽의 도전부 도금층으로 된 도전부를 형성하는 공정 및,By etching the metal foil using the partial plating layer as a resist, a conductive part comprising a metal foil, an upper conductive part plating layer projecting outward from the metal foil above the metal foil, and a lower conductive part plating layer projecting outward from the metal foil below the metal foil Forming process, 접착시트를 가공해서 외형을 정하는 공정을 구비한 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법.A process for manufacturing a substrate for manufacturing a semiconductor device, comprising a step of processing an adhesive sheet to determine its appearance. 제15항에 있어서, 부분도금층을 레지스트로 해서 금속박을 에칭하여 도전부를 형성시키는 공정에서, 도전부의 금속박의 측면을 에칭으로 조화하도록 된 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법.The method of manufacturing a substrate for manufacturing a semiconductor device according to claim 15, wherein in the step of forming the conductive portion by etching the metal foil using the partial plating layer as a resist, the side surfaces of the metal foil of the conductive portion are etched. 기재층과, 이 기재층 상에 설치된 접착제층을 가진 접착시트와, 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖추되, 도전부가 동 또는 동합금으로 된 금속박과, 금속박의 위쪽에 설치된 도전부 도금층 및, 금속박의 아래쪽에 설치된 도전부 도금층을 갖고서, 도전부 위쪽의 도전부 도금층 및 아래쪽의 도전부 도금층이 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하는 반도체장치 제조용 기판을 준비하는 공정과,An adhesive sheet having a base material layer, an adhesive layer provided on the base material layer, and a plurality of conductive parts provided on the adhesive layer of the adhesive sheet, wherein the conductive part is a metal foil of copper or copper alloy, and the conductive part is provided above the metal foil. A process of preparing a substrate for manufacturing a semiconductor device having a plating layer and a conductive portion plating layer provided below the metal foil, wherein the conductive portion plating layer above the conductive portion and the conductive portion plating layer below the protrusions protrude outward from the metal foil; 반도체장치 제조용 기판의 접착제층에 전극을 가진 반도체소자를 고착시키고, 도전체와 반도체소자의 전극을 와이어로 전기적으로 접속하는 공정과, Fixing a semiconductor device having an electrode to an adhesive layer of a substrate for manufacturing a semiconductor device, and electrically connecting a conductor and an electrode of the semiconductor device with a wire; 반도체소자와 와이어 및 도전부를 밀봉수지로 밀봉하는 공정과, Sealing the semiconductor element, the wire and the conductive part with a sealing resin; 밀봉수지로부터 접착시트를 분리하고, 반도체소자의 이면을 밀봉수지의 바깥쪽으로 노출시키는 공정 및, Separating the adhesive sheet from the sealing resin and exposing the back surface of the semiconductor element to the outside of the sealing resin; 밀봉수지를 반도체소자마다 개편화하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.And a step of separating the sealing resin for each semiconductor element.
KR1020067026137A 2004-07-15 2005-07-13 Semiconductor device and semiconductor device producing substrate and production methods therefor KR100884662B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067026137A KR100884662B1 (en) 2004-07-15 2005-07-13 Semiconductor device and semiconductor device producing substrate and production methods therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00208323 2004-07-15
KR1020067026137A KR100884662B1 (en) 2004-07-15 2005-07-13 Semiconductor device and semiconductor device producing substrate and production methods therefor

Publications (2)

Publication Number Publication Date
KR20070030828A KR20070030828A (en) 2007-03-16
KR100884662B1 true KR100884662B1 (en) 2009-02-18

Family

ID=41348986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026137A KR100884662B1 (en) 2004-07-15 2005-07-13 Semiconductor device and semiconductor device producing substrate and production methods therefor

Country Status (1)

Country Link
KR (1) KR100884662B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333353B2 (en) * 2010-06-14 2013-11-06 住友金属鉱山株式会社 Semiconductor device mounting substrate and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274184A (en) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd Method of manufacturing circuit device
JP2002299549A (en) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd Laminated semiconductor device and manufacturing method therefor
JP2004119726A (en) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd Method of manufacturing circuit device
JP2004207300A (en) * 2002-12-24 2004-07-22 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274184A (en) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd Method of manufacturing circuit device
JP2002299549A (en) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd Laminated semiconductor device and manufacturing method therefor
JP2004119726A (en) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd Method of manufacturing circuit device
JP2004207300A (en) * 2002-12-24 2004-07-22 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic equipment

Also Published As

Publication number Publication date
KR20070030828A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
KR100999754B1 (en) Semiconductor apparatus and manufacturing method thereof
JP4842812B2 (en) Manufacturing method of substrate for semiconductor device
KR100881476B1 (en) Semiconductor device and semiconductor device producing substrate and production method for semiconductor device producing substrate
US5949142A (en) Chip size package and method of manufacturing the same
US20040232539A1 (en) Rearrangemet sheet, semiconductor device and method of manufacturing thereof
US7115989B2 (en) Adhesive sheet for producing a semiconductor device
KR20040030302A (en) Method of manufacturing circuit device
KR20020096985A (en) Circuit device and method of manufacturing the same
KR20040027345A (en) Method of manufacturing circuit device
KR20020096968A (en) Manufacturing method for circuit device
KR100644977B1 (en) Method of manufacturing circuit device
KR100884662B1 (en) Semiconductor device and semiconductor device producing substrate and production methods therefor
JP4679000B2 (en) Plate
JP4902627B2 (en) Semiconductor device
JP4663172B2 (en) Manufacturing method of semiconductor device
JP4140963B2 (en) Manufacturing method of semiconductor device, adhesive tape used in the method, and semiconductor device manufactured by the method
JP4234518B2 (en) Semiconductor mounting substrate manufacturing method, semiconductor package manufacturing method, semiconductor mounting substrate and semiconductor package
JPH05129514A (en) Lead frame and manufacture thereof
JPH05218280A (en) Lead frame and its manufacture
JPH1064954A (en) Method of manufacturing semiconductor device and its manufacturing apparatus
JPH0485864A (en) Semiconductor device lead frame
JP2008141105A (en) Semiconductor device, and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140114

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee