KR100880054B1 - Circuit module system and method - Google Patents
Circuit module system and method Download PDFInfo
- Publication number
- KR100880054B1 KR100880054B1 KR1020050074824A KR20050074824A KR100880054B1 KR 100880054 B1 KR100880054 B1 KR 100880054B1 KR 1020050074824 A KR1020050074824 A KR 1020050074824A KR 20050074824 A KR20050074824 A KR 20050074824A KR 100880054 B1 KR100880054 B1 KR 100880054B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- flex circuit
- substrate
- csps
- flex
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 292
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 238000002507 cathodic stripping potentiometry Methods 0.000 claims description 127
- 238000003491 array Methods 0.000 claims description 18
- 238000005452 bending Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 238000004804 winding Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 2
- 230000005855 radiation Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 5
- 239000000463 material Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 69
- 238000010586 diagram Methods 0.000 description 21
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 230000008901 benefit Effects 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 101100018369 Arabidopsis thaliana ICR3 gene Proteins 0.000 description 4
- 101100018370 Arabidopsis thaliana ICR4 gene Proteins 0.000 description 4
- 239000003575 carbonaceous material Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 101000653235 Homo sapiens Protein-glutamine gamma-glutamyltransferase K Proteins 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 102100030944 Protein-glutamine gamma-glutamyltransferase K Human genes 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 229940058401 polytetrafluoroethylene Drugs 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- 238000003855 Adhesive Lamination Methods 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/056—Folded around rigid support or component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Combinations Of Printed Boards (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
플렉스 회로(Flexible circuit)는 그 주측부 중 하나 또는 두 측부 모두를 따라 배열되는 집적 회로(IC)들로 점유된다. 플렉스 회로를 따라 분포되는 접점들은 IC들에 대한 연결을 제공한다. 플렉스 회로가 견고한 열전도성 기판의 변부 둘레로 배열되는 것이 바람직하다. 그래서, 기판의 한 측부나 두 측부 모두에 집적 회로의 한개나 두개 층을 위치시키면서, 기판의 한 측부나 두 측부 모두에 집적 회로를 위치시키는 것이 바람직하다. 대안의 선호되는 실시예로서, 기판에 가장 가까운 플렉스 회로의 측부 상의 IC들이 기판의 윈도, 포켓, 또는 잘려진 영역에 배열된다. 다른 실시예들은 플렉스 회로의 한 측부만을 점유할 수 있고, 또는, 모듈 프로파일을 감소시키도록 기판 물질을 제거할 수도 있다. 선호되는 실시예에서, 플렉스 회로를 따라 분포되는 접점들은 범용 컴퓨터 및 서버 컴퓨터(일례에 불과함)에서 발견되는 변부 커넥터 소켓에 삽입되도록 구성된다. 선호되는 기판들은 열전도성 물질로 구성된다. 선호되는 실시예에서 기판으로부터의 팽창부들은 열적 모듈 로딩을 감소시킬 것으로 기대되며, 동작 중 모듈의 집적 회로 중에서 열적 변화를 감소시킬 것으로 기대된다. A flexible circuit is occupied by integrated circuits (ICs) arranged along one or both sides of its main side. The contacts distributed along the flex circuit provide the connection to the ICs. Preferably, the flex circuit is arranged around the edge of the rigid thermally conductive substrate. Thus, it is desirable to position the integrated circuit on one or both sides of the substrate while placing one or two layers of the integrated circuit on one or both sides of the substrate. As an alternative preferred embodiment, the ICs on the side of the flex circuit closest to the substrate are arranged in a window, pocket, or cut region of the substrate. Other embodiments may occupy only one side of the flex circuit, or may remove substrate material to reduce module profile. In a preferred embodiment, the contacts distributed along the flex circuit are configured to be inserted into edge connector sockets found in general purpose computer and server computers (only one example). Preferred substrates are composed of thermally conductive material. In a preferred embodiment expansions from the substrate are expected to reduce thermal module loading and to reduce thermal variations in the integrated circuit of the module during operation.
Description
도 1은 본 발명의 선호되는 실시예에 따라 한 모듈에서 사용하도록 고안된 플렉스 회로의 측면도.1 is a side view of a flex circuit designed for use in one module according to a preferred embodiment of the present invention.
도 2는 도 1의 플렉스 회로의 제 2 측면도.2 is a second side view of the flex circuit of FIG.
도 3은 본 발명의 선호되는 실시예에 따라 고안된 한 모듈의 단면도.3 is a cross-sectional view of one module designed in accordance with a preferred embodiment of the present invention.
도 4는 선호되는 실시예에서 기판 변부 주변 영역의 확대도.4 is an enlarged view of the region around the substrate edge in a preferred embodiment.
도 5는 본 발명의 선호되는 실시예에 따라 고안된 모듈의 한 측면을 도시하는 평면도.5 is a plan view showing one side of a module designed in accordance with a preferred embodiment of the present invention.
도 6은 발명에 따라 이용될 수 있는 한쌍의 모듈 도면.6 is a pair of module diagrams that may be used in accordance with the invention.
도 7은 본 발명에 따른 대안의 실시예 도면.7 shows an alternative embodiment according to the invention.
도 8은 클립을 가진 본 발명의 또다른 실시예 도면.8 is another embodiment of the present invention with a clip.
도 9는 기판의 얇은 부분을 가진 또다른 실시예 도면.9 is another embodiment view with a thin portion of the substrate.
도 10은 본 발명의 또다른 실시예의 단면도.10 is a cross-sectional view of another embodiment of the present invention.
도 11은 IC의 추가층들을 가진 대안의 선호 실시예 도면.11 is an alternative preferred embodiment diagram with additional layers of IC.
도 12는 기판의 대향 변부들 주위로 플렉스 회로를 감은 또다른 대안의 실시예 도면.12 illustrates another alternative embodiment of winding the flex circuit around opposite sides of the substrate.
도 13은 기판의 대향 변부들 주위로 플렉스 회로를 감은 또다른 대안의 실시 예 도면.FIG. 13 illustrates another alternative embodiment of winding the flex circuit around opposite sides of the substrate. FIG.
도 14는 기판 위에 플렉스 회로가 배열되는 또다른 대안의 실시예 도면.14 illustrates another alternative embodiment in which the flex circuit is arranged on a substrate.
도 15는 플렉스 회로의 외측면에 CSP를 구비한 본 발명의 대안의 실시예 도면.Figure 15 illustrates an alternative embodiment of the present invention having a CSP on the outer side of the flex circuit.
도 16은 플렉스 회로와 기판 사이에 장착되는 CSP를 구비한 본 발명의 대안의 실시예 도면.FIG. 16 illustrates an alternative embodiment of the present invention with a CSP mounted between the flex circuit and the substrate. FIG.
도 17은 또다른 대안의 실시예 도면.17 illustrates another alternative embodiment.
도 18은 다중 열-복사 팽창부를 구비한 본 발명의 선호 실시예 도면.18 illustrates a preferred embodiment of the present invention with multiple heat-radiating expansions.
도 19는 기판의 맞은편 측면들 위 플렉스 회로 부분들 간에 선택적인 상호연결 설비를 제공하는 커넥터를 구비한 본 발명의 대안의 실시예 도면.FIG. 19 illustrates an alternative embodiment of the present invention with a connector providing selective interconnect arrangement between flex circuit portions on opposite sides of the substrate. FIG.
도 20은 도 19의 "A"로 표시된 영역에서의 상세도.20 is a detail view in the area indicated by "A" in FIG. 19;
도 21과 22는 본 발명에 따라 한 모듈에 사용되는 플렉스 회로의 측면도.21 and 22 are side views of flex circuits used in one module in accordance with the present invention.
도 23은 대안의 실시예에 사용되는 기판의 도면.23 is an illustration of a substrate used in an alternative embodiment.
도 24는 도 23에 도시된 기판을 이용한 실시예의 단면도.24 is a cross-sectional view of the embodiment using the substrate shown in FIG.
도 25는 또다른 실시예의 단면도.25 is a cross-sectional view of another embodiment.
도 26은 도 25에 도시된 모듈에 사용되는 기판의 단면도.FIG. 26 is a sectional view of the substrate used in the module shown in FIG. 25; FIG.
도 27은 본 발명에 따라 한 모듈에 이용가능한 또다른 기판의 평면도.Figure 27 is a plan view of another substrate usable in one module in accordance with the present invention.
도 28은 대안의 실시예의 일부 단면도.28 is a partial cross-sectional view of an alternative embodiment.
도 29는 발명에 따른 선호되는 실시예에 이용되는 플렉스 회로의 단면 전개도.29 is a cross sectional exploded view of a flex circuit for use in the preferred embodiment according to the invention.
도 30은 선호되는 실시예 도면.30 is a preferred embodiment diagram.
도 31은 "평면" 전략에 따라 고안된 공지기술 모듈의 측면도.Figure 31 is a side view of a known technology module devised in accordance with a "planar" strategy.
도 32는 도표로 모델링된 데이터를 이해하는 데 사용하기 위한 한 실시예의 도식적 맵.32 is a schematic map of one embodiment for use in understanding graphically modeled data.
도 33은 발명의 선호되는 실시예에 따라 고안된 모듈의 평면도.33 is a plan view of a module designed according to a preferred embodiment of the invention.
도 34는 열 흐름을 도시하는 선호되는 실시예에 따른 모듈의 확대도.34 is an enlarged view of a module according to a preferred embodiment showing the heat flow.
도 35는 대안의 실시예에 사용되는 플렉스 회로의 도면.35 is a diagram of a flex circuit used in an alternative embodiment.
도 36은 한 실시예에서 센서 신호 흐름의 도면.36 is a diagram of sensor signal flow in one embodiment.
도 37은 발명에 따라 고안된 열 관리 시스템의 한 실시예 도면.37 is an embodiment diagram of a thermal management system designed in accordance with the invention.
도 38은 발명에 따른 열 관리 시스템의 또다른 도면.38 is another illustration of a thermal management system in accordance with the invention.
도 39는 본 발명에 따른 모듈 연 관리 시스템의 또다른 실시예 도면.39 illustrates another embodiment of a modular year management system in accordance with the present invention.
도 40은 발명의 열 관리 시스템 실시예에 이용하기 위해 고안된 두개의 모듈 도면.40 is a two module diagram designed for use in an inventive thermal management system embodiment.
도 41은 발명의 열 관리 시스템 실시예에 이용되는 대안의 실시예 도면.41 is an alternative embodiment diagram used in the thermal management system embodiment of the present invention.
도 42는 발명에 따른 또다른 실시예 도면.42 is another embodiment according to the invention.
도 43은 본 발명의 또다른 실시예 평면도.43 is a plan view of another embodiment of the present invention.
도 44는 FB-DIMM 회로의 다중 사례를 표현하도록 고안된 모듈에 사용되는 점유된 플렉스 회로의 측면도.FIG. 44 is a side view of an occupied flex circuit used in a module designed to represent multiple instances of an FB-DIMM circuit. FIG.
도 45는 도 44에 도시된 플렉스 회로의 또다른 측면도.FIG. 45 is another side view of the flex circuit shown in FIG. 44. FIG.
도 46은 기판의 각각의 측면에 IC의 네개의 랭크를 구비한 대안의 실시예 단 면도.46 illustrates an alternative embodiment stage with four ranks of IC on each side of the substrate.
도 47은 두개의 기존 FB-DIMM 사이에서 임피던스 불연속성의 도식적 전개도.47 is a schematic exploded view of impedance discontinuity between two existing FB-DIMMs.
도 48은 두개 이상의 AMB를 구비한 실시예에서 일부 임피던스 특징부들의 도식적 도면.48 is a schematic diagram of some impedance features in an embodiment with two or more AMB.
도 49는 스택과 AMB를 이용하는 FB-DIMM의 일부 도면.FIG. 49 is a partial view of an FB-DIMM using a stack and AMB. FIG.
도 50은 발명에 따른 FB-DIMM 실시예의 또다른 구조 도면.50 is another structural diagram of an FB-DIMM embodiment according to the present invention;
도 51은 발명의 또다른 FB-DIMM 실시예의 도면.51 is a diagram of another FB-DIMM embodiment of the invention.
도 52는 본 발명의 한 실시예에 사용되는 플렉스 회로의 측면도.52 is a side view of the flex circuit used in one embodiment of the present invention.
도 53은 본 발명에 따라 고안된 선호 모듈의 도면.53 is a view of a preferred module designed in accordance with the present invention.
도 54는 발명에 따른 로우 프로파일 FB-DIMM형 실시예의 평면도.54 is a plan view of a low profile FB-DIMM type embodiment according to the invention.
도 55는 로우 프로파일 FB-DIMM형 실시예에 사용되는 플렉스 회로 도면.55 is a flex circuit diagram used in the low profile FB-DIMM type embodiment.
도 56은 발명에 따른 모듈의 단면도.56 is a sectional view of a module according to the invention.
도 57은 발명에 따른 또다른 모듈의 단면도.57 is a sectional view of another module according to the invention.
본 발명은 고밀도 회로 모듈을 제작하기 위한 시스템 및 방법에 관한 발명이다. The present invention relates to a system and method for manufacturing a high density circuit module.
메모리 확장은 고밀도 회로 모듈 솔루션이 공간-절약 장점을 제공할 수 있는 여러 분야 중 한가지이다. 예를 들어, 공지된 DIMM(Dual In-Line Memory Module)은 여러가지 형태로 수년간 메모리 확장 제공에 사용되고 있다. 통상적인 DIMM은 메모리 소자들을 구비한 종래의 PCB와, 그 양 측면에 장착된 보조 디지털 로직을 포함한다. DIMM은 DIMM의 접촉-지점 변부를 카드 변부 커넥터에 삽입함으로서 호스트 컴퓨터 시스템에 장착되는 것이 일반적이다. 통상적으로, DIMM을 이용하는 시스템들은 이러한 소자들에 대해 프로파일 공간이 매우 제한되는 경향이 있으며, 기존의 DIMM-기반 솔루션들은 적당한 정도의 메모리 확장만을 제공하는 것이 일반적이다. Memory expansion is one of many areas where high density circuit module solutions can offer space-saving advantages. For example, known dual in-line memory modules (DIMMs) have been used to provide memory expansion for many years. Typical DIMMs include a conventional PCB with memory elements and auxiliary digital logic mounted on both sides thereof. DIMMs are typically mounted in a host computer system by inserting the contact-point edge of the DIMM into the card edge connector. Typically, systems using DIMMs tend to be very limited in profile space for these devices, and conventional DIMM-based solutions generally provide only moderate memory expansion.
버스 속도가 증가함에 따라, 기존의 DIMM 기반 솔루션으로 신뢰성있게 처리할 수 있는 채널 당 소자 수가 적어지고 있다. 예를 들어, 버퍼링되지 않은 한개의 DIMM에서 SDRAM-100 버스 프로토콜을 이용하여 처리할 수 있는 채널 당 IC나 소자들의 수가 288개일 수 있다. DDR-200 버스 프로토콜을 이용하면, 채널 당 대략 144개의 소자들이 처리될 수 있다. DDR2-400 버스 프로토콜에서는, 채널 당 72개의 소자들만이 처리될 수 있다. 이러한 제약으로 인해 버퍼링된 C/A와 데이터를 이용하는 풀-버퍼 DIMM(fully-buffered DIMM: FB-DIMM)이 개발되었으며, 이 경우에 채널 당 288개의 소자들이 취급될 수 있다. FB-DIMM을 이용할 경우, 용량만이 증가하는 것이 아니라, 핀 수도 과거의 240개에서 69개의 신호 핀으로 감소하였다.As bus speeds increase, fewer devices per channel can be reliably handled with existing DIMM-based solutions. For example, there may be 288 ICs or devices per channel that can be processed using the SDRAM-100 bus protocol on one unbuffered DIMM. Using the DDR-200 bus protocol, approximately 144 devices can be processed per channel. In the DDR2-400 bus protocol, only 72 devices per channel can be processed. This limitation has resulted in the development of fully-buffered DIMMs (FB-DIMMs) that use buffered C / A and data, in which case 288 devices can be handled per channel. With FB-DIMMs, not only capacity is increased, but the number of pins has decreased from 240 in the past to 69 signal pins.
FB-DIMM 회로 솔루션은 1기가바이트 DRAM을 이용하여 DIMM 당 두개의 랭크와 채널 당 8개의 DIMM으로 구성되는, 6개의 채널로 192 기가바이트까지의 마더보드 메모리 용량을 제공할 것으로 기대된다. 이러한 솔루션은 차세대 기술에도 적용가능하여야 하며, 상당한 하향 호환성(downward compatibility)을 보여야 한다.The FB-DIMM circuit solution is expected to provide motherboard memory capacity of up to 192 gigabytes in six channels, consisting of two ranks per DIMM and eight DIMMs per channel using 1 gigabyte DRAM. Such a solution should be applicable to next-generation technologies and should exhibit significant downward compatibility.
DIMM이나 그외 다른 회로 보드의 제한된 용량을 개선시키는 방법에는 여러 가지 공지 기술이 존재한다. 한 방법으로서, 추가 메모리 공간을 제공하도록 DIMM에 소회로보드(도터 카드: daughter card)가 연결된다. 그러나, 이러한 추가적인 연결은 DIMM으로부터 도터 카드로 전달되는 데이터 신호에 대한 신호 일체성에 손상을 일으킬 수 있고, 도터 카드의 추가적인 두께로 인해 모듈 프로파일이 증가한다. There are several known techniques for improving the limited capacity of DIMMs or other circuit boards. In one method, a small circuit board (daughter card) is connected to the DIMM to provide additional memory space. However, this additional connection may damage the signal integrity of the data signal transmitted from the DIMM to the daughter card, and the module thickness increases due to the additional thickness of the daughter card.
다중 다이 패키지(Multiple Die Packages: MDP)들이 DIMM 용량을 증가시키는데 또한 사용될 수 있다. 이러한 기법은 단일 소자 패키지에 다중 반도체 다이를 포함시킴으로서 DIMM에서의 메모리 소자들의 용량을 증가시킨다. 그러나, 다중 다이로 인해 발생하는 열은 최대 동작 속도의 구현을 위해 추가적인 냉각 기능을 필요로 한다. 더우기, MDP 기법은 완전히 사전테스트되지 않은 여러 다이들을 함께 패키징할 때 생기는 양품률 손실로 인해 비용이 증가하는 문제점이 있다. Multiple Die Packages (MDP) can also be used to increase DIMM capacity. This technique increases the capacity of memory elements in a DIMM by including multiple semiconductor dies in a single device package. However, the heat generated by multiple dies requires additional cooling to achieve maximum operating speeds. Moreover, the MDP technique has the problem of increased cost due to yield loss caused by packaging several dies that have not been fully pretested.
모듈 용량 증가를 위한 또한가지 방법은 적층형 패키지들이다. 대형 회로 보드에 장착하기 위한 고밀도 회로 모듈을 제작하기 위해 패키징된 집적 회로들을 적층함으로서 용량이 증가한다. 일부 기술에서는, 패키징된 집적 회로들을 선택적으로 상호연결하기 위해 플렉스 전도체들이 사용된다. 본 발명의 양수자인 Staktek Group L.P은 공간 절약 구조에 CSP(칩스케일 패키징) 소자들을 집약시키기 위한 시스템들을 상당량 개발하였다. 그러나, 일부 적층 기술의 구성요소 높이 증가로 인해, 호스트 시스템 상에서 회로 보드 주위 공간이 최소가 된다거나, 공냉식 냉각이 요구된다거나 하는 시스템 요건의 변경이 나타날 수 있다. Another method for increasing module capacity is stacked packages. Capacity is increased by stacking packaged integrated circuits to fabricate high density circuit modules for mounting on large circuit boards. In some techniques, flex conductors are used to selectively interconnect packaged integrated circuits. Staktek Group L.P, the assignee of the present invention, has developed a significant amount of systems for integrating chip-scale packaging (CSP) devices into a space-saving structure. However, the increased component height of some stacking techniques may result in changes in system requirements such as minimizing space around the circuit board or requiring air-cooled cooling on the host system.
(* "플렉스 전도체", "플렉스 회로"란 유연성 전도체, 유연성 회로를 의미하 는 것으로서, 원어는 flexible conductor, flexible conductor, flexible circuit, flex circuit 등에 해당합니다) (* "Flex Conductor", "Flex Circuit" means flexible conductor, flexible circuit, and the original language corresponds to flexible conductor, flexible conductor, flexible circuit, flex circuit, etc.)
일반적으로, 공지된 방법들은 열발생 및 관리 상의 문제점들을 야기한다. 예를 들어, 기존의 FBGA 패키징 DRAM이 DIMM에 장착될 때, 주요 열 경로는 볼을 통해 다층 DIMM의 코어로 이어진다. In general, known methods cause heat generation and management problems. For example, when a conventional FBGA packaging DRAM is mounted on a DIMM, the main thermal path runs through the ball to the core of the multilayer DIMM.
따라서, 높은 주파수에서 정상적으로 동작하면서 너무 크지 않은, 그러면서도 합리적인 비용으로 제작될 수 있는, 열적으로 효율적이고 신뢰성있는 설계로 고용량 회로 모드를 제공하기 위한 방법 및 구조들이 필요하다. Thus, what is needed is a method and structure for providing high capacity circuit modes in a thermally efficient and reliable design that can be fabricated at a high cost while operating normally at high frequencies but not too large.
플렉스 회로(flexible circuitry)는 그 측부 중 한쪽 또는 양쪽 모두를 따라 배열되는 집적 회로들로 채워진다. 플렉스 회로를 따라 분포되는 접점들은 IC에 대한 연결을 제공한다. 플렉스 회로는 견고한 열전도성 기판의 변부에 배치되는 것이 바람직하다. 그래서, 기판의 한쪽이나 양쪽에 집적 회로의 한개층이나 두개층으로, 기판의 한쪽이나 양쪽에 집적 회로를 위치시키는 것이 바람직하다. 역시 선호되는 대안으로서, 기판에 가장 가까운 플렉스 회로의 측면의 IC들은 기판의 잘려진 영역, 포켓, 또는 윈도우에 배치된다. 그외 다른 실시예들은 플렉스 회로의 한쪽만을 정유할 수 있고, 또는, 모듈 프로파일을 감소시키도록 기판 물질을 제거할 수 있다. 선호되는 실시예에서, 범용 및 서버 컴퓨터에서 발견되는 것처럼, 플렉스 회로를 따라 분포되는 접점들은 변부 커넥터 소켓에 삽입하도록 구성된다. 선호되는 기판들은 열전도성 물질로 구성된다. 선호되는 실시예에서 기판으로부터의 확장부들 은 열적 모듈 로딩을 감소시킬 것이라 기대되며, 동작 시 모듈의 집적 회로 간의 열 변화 감소를 도울 것으로 기대된다. Flexible circuitry is filled with integrated circuits arranged along one or both of its sides. The contacts distributed along the flex circuit provide the connection to the IC. The flex circuit is preferably disposed at the edge of the rigid thermally conductive substrate. Therefore, it is preferable to position the integrated circuit on one or both of the substrates in one or two layers of the integrated circuit on one or both of the substrates. As also a preferred alternative, the ICs on the side of the flex circuit closest to the substrate are placed in the cut region, pocket, or window of the substrate. Other embodiments may refine only one side of the flex circuit, or may remove substrate material to reduce module profile. In a preferred embodiment, contacts found along the flex circuit are configured to insert into the edge connector sockets, as found in general purpose and server computers. Preferred substrates are composed of thermally conductive material. In a preferred embodiment the extensions from the substrate are expected to reduce thermal module loading and to help reduce thermal changes between the integrated circuits of the modules in operation.
도 1과 2는 본 발명의 선호되는 실시예를 구성하는 데 사용되는 선호되는 플렉스 회로(12)의 양쪽 측부, 즉 윗면(8)과 아랫면(9)을 도시한다. 플렉스 회로(12)는 한개 이상의 플렉스 기판층에 의해 지지되는 다수의 전도층으로 만들어진다. 플렉스 회로(12) 전체는 유연한 성질을 지닐 수 있고, 또는 당 분야에서 쉽게 판단할 수 있는 바와 같이, 플렉스 회로 구조(12)가 일부 영역에서는 어떤 요건 형태나 구부림에 대해 쉽게 순응하여 변형될 수 있도록, 그리고 일부 영역에서는 견고하고 평탄한 장착 표면을 제공하도록 견고하게 만들어질 수 있다. 선호되는 플렉스 회로(12)는 조립 중 기판에 플렉스 회로(12)를 정렬시키는 데 사용되는 구멍(17)(또는 탭)을 구비한다. 1 and 2 show both sides of the
플렉스 회로(12) 상의 IC(18)들은 본 실시예에서 칩-스케일 패키징된(CSP) 메모리 소자들이다. "칩스케일 패키징" 또는 "CSP"는 패키지나 다이의 주표면 사이에 분포되는 접점들을 통해 한개 이상의 다이에 대한 연결을 제공하는 어레이 패키지를 구비한 임의의 기능의 집적 회로를 의미한다. CSP는, TSOP처럼 패키지의 주변부로부터 나타나는 리드들을 통해 패키지 내의 집적 회로에 대한 연결을 제공하는 리드 소자들을 의미하지는 않는다. The
본 발명의 실시예들은 패키징된 형태 및 패키징되지 않은 형태로 리드 소자나 CSP 소자, 또는 그외 다른 소자로 이용될 수 있다. 하지만, CSP가 사용될 경우, CSP에 대한 상술한 정의가 채택되어야 한다. 결과적으로, CSP가 리드 소자들을 포 함하지 않지만, CSP에 대한 기준들은 다양한 어레이 소자들을 포함하도록 폭넓게 간주되어야 할 것이며, BGA, 마이크로 BGA, 그리고 플립-칩같은 다이-크기나 그외 다른 크기도 포함하는 것으로 간주되어야 할 것이다. 당 분야의 통상의 지식을 가진 자라면 본 공개 내용을 읽고 난 후 판단할 수 있겠지만, 본 발명의 일부 실시예들은 예시된 도면에 IC(18)로 표시된 바와 같이 각각 배치된 IC들의 스택을 이용하도록 고안될 수 있다. Embodiments of the present invention can be used as lead devices, CSP devices, or other devices in packaged and unpackaged form. However, if CSP is used, the above definition of CSP should be adopted. As a result, although CSP does not include lead devices, the criteria for CSP should be widely regarded to include various array devices, including die-size or other sizes such as BGA, micro BGA, and flip-chip. Should be considered. One of ordinary skill in the art may determine after reading this disclosure, but some embodiments of the present invention utilize a stack of ICs each arranged as indicated by
다중 IC 다이가 단일 IC(18)로 묘사되는 패키지에 포함될 수 있다. 본 실시예에서, 메모리 IC들이 메모리 확장 보드를 제공하는 데 사용되지만, 이는 제한적인 사항이 아니며, 여러 다양한 실시예들은 메모리에 추가하여 그외 다른 주요 기능을 위해 고안된 다양한 IC들과 그외 다른 구성요소들을 포함할 수 있다. 이러한 다양한 종류로는 마이크로프로세서, FPGA, RF 송수신기, 또는 그외 다른 통신 회로, 디지털 로직들을 들 수 있고, 고밀도 회로 모듈 기능으로부터 장점을 취할 수 있는 그외 다른 회로나 시스템들도 그러한 예로 들 수 있다. 한쌍의 IC(18) 사이에 표시된 회로(19)는 메모리 버퍼나 컨트롤러일 수 있으며, AMB(Advanced Memory Buffer)일 수도 있고, 또는 마이크로프로세서, 로직, 또는 통신 소자로 간주될 수도 있다. Multiple IC dies may be included in a package depicted as a
도 1은 플렉스 회로(12)의 윗면(8)을 도시한다. 이 윗면에는 두개의 행(ICR1, ICR2)으로 배열되는 IC(18)가 장착된다. 당 분야의 통상의 지식을 가진 자라면, 플렉스 회로(12)에 IC(18)들을 장착함으로서, 일례의 모듈(10)이 조립될 때 직관적이면서도 효율적인 제작 상의 장점을 제공할 수 있다는 것을 이해할 수 있을 것이다. 그외 다른 실시예들은 행 수를 달리 할 수 있고, 한개의 행만을 가질 수도 있다. IC(18)와 회로(19) 사이에 접점 어레이들이 배열되어, IC에 대한 상호연결을 위한 전도 패드를 제공한다. 일례의 접점 어레이(11A)가 도시되는 데, 이 경우에 도시되는 바와 같이 접점 어레이(11A)에서 일례의 IC(18)가 장착된다. IC(18)의 행 ICR1과 ICR2 사이에서, 플렉스 회로(12)는 모듈 접점(20)의 두개의 행(CR1과 CR2)를 가진다. 플렉스 회로(12)가 차후 도면에서 접힐 때, 도 1의 윗면(8)은 모듈(10)의 외부로 제시된다. 플렉스 회로(12)의 아랫면(9)은 내부로 표시된다. 1 shows a
도 2는 ICR3와 ICR4로 나타나는 플렉스 회로(12)의 아랫면(9)에 두개의 또다른 행들의 IC(18)를 도시한다. 터미네이션 저항, 바이패스 커패시터, 그리고 바이어스 저항과 같은 여러 개별적인 구성요소들이 플렉스 회로(12)의 윗면(8)과 아랫면(9)에 장착될 수도 있다. 이러한 개별적인 구성요소들은 도면 단순화를 위해 제시하지 않는다. 플렉스 회로(12)는 그 변부를 참고하여 기술될 수도 있다. 두 변부(PElong1, PElong2)는 길고, 두 변부(PEshort1, PEshort2)는 짧은 것이 일반적이다. 그외 다른 실시예들은 장방형이 아니거나 정사각형인 플렉스 회로(12)를 이용할 수 있으며, 제작 상의 특이사항에 부합하도록 그외 다른 편리한 형태를 취할 수도 있다.FIG. 2 shows two further rows of
도 1은 모듈 접점(20)의 행 CR1과 CR2를 IC(18)에 연결하는 일례의 전도 트레이스(21)를 도시한다. 몇가지 트레이스들만이 도면 단순화를 위해 제시되었을 뿐이다. 트레이스(21)들은 두개 이상의 전도층을 가진 일부 실시예들에서 플렉스(12)의 그외 다른 전도층으로 전달될 수 있는 바이어(via)들에게 연결될 수 있다. 바이어(23)는 점선의 트레이스(25)에 의해 표시되는 바와 같이, 플렉스(12)의 또다른 전도층 상에서 회로(19)로부터 신호 트레이스(25)를 연결하는 것으로 도시된다. 선호되는 실시예에서, 바이어는 플렉스 회로(12)의 아랫면(9)의 IC(18)를 모듈 접점(20)에 연결하는 부분이다. 트레이스(21, 25)들은 플렉스 회로(12)의 윗면이나 아랫면의 IC 들 간의 그외 다른 연결을 구축할 수 있고, IC를 상호연결하도록 모듈 접점(20)의 행들을 가로지를 수 있다. 여러 트레이스들과 바이어들은 함께 여러 IC에 신호를 전달하는 데 필요한 상호연결을 구축한다. 단일 행의 모듈 접점(20)만으로 본 발명이 구현될 수도 있고, 플렉스 회로의 두 면 중 한면이나 양면 모두에, 또는 모듈의 한면에만, IC를 지닌 모듈로 본 발명이 구현될 수도 있다. 1 shows an
도 3은 본 발명의 선호 실시예에 따라 고안된 모듈(10)의 단면도이다. 모듈(10)은 윗면(18T)과 아랫면(18B)을 구비한 CSP(18)로 채워진다. 기판(14)은 도 3의 도면에서 나타나는 변부(16A)를 구비하며, 이 변부(16A) 주위로 플렉스 회로(12)가 배치된다. 기판(14)은 제 1, 2 측부(S1과 S2)를 가진다. 플렉스 회로(12)는 기판(14)의 변부(16A) 주위로 감기며, 이는 도시된 실시예의 변부(16A) 근처에서, 공통 DIMM 보드 형태 팩터의 기본 형태를 제공한다. 기판 둘레로 플렉스 회로를 감아 형성되는 플렉스 회로(12)의 포켓 부분은 기판(14)의 양 측부 상에서 기판(14)에 고정되거나 박판화(래미네이션)된다. 이 부분은 모듈(10)을 삽입할 변부 커넥터 또는 컴퓨터나 확장 보드 소켓의 크기 및 설계와, 모듈 접점(20)의 길이, 기판(14)의 두께, IC(18)의 높이 등등과 같은 인자들을 고려하여 길이 변화를 보일 수 있다. 플렉스 회로가 IC(18) 연결 영역에 도달하는 공간은 등각(conformal)이거나 열전도성인 언더필(underfill)로 채워질 수 있고, 언필(unfilled) 상태로 남겨질 수도 있으며, 또는 도 7에 도시되는 바와 같이, 기판(14)의 플렉스 지지부에 의해 점유될 수도 있다. 선호되는 실시예에서 접착제(30)가 열전도성 물질이어서, 알루미늄같은 금속(일례에 해당)으로 구성되는, 적절히 선택된 열전도성 기판(14)을 이용함으로서 제공될 수 있는 열 소산 특성을 이용할 수 있다. 3 is a cross-sectional view of a
네개의 IC(18)의 내부 쌍들이 기판(14)에 열전도성 접착제(30)를 이용하여 부착되는 것이 바람직하다. 접착제(30)는 선호되는 실시예에서 열전도성 물질이어서, 적절히 선택된 열전도성 기판(14)을 이용하여 제공될 수 있는 열 소산 특성을 활용할 수 있다. 본 실시예에서, 네개의 IC들이 서로 대향하는 쌍으로서 플렉스 회로(12)에 부착되어 있지만, 이는 제한적인 사항이 아니며, 다른 배열에 더 많은 IC들이 연결될 수 있다. 가령, 지그재그 형태나 이격된 상태의 배열로 나타날 수 있다. 그 예들을 차후에 다시 설명할 것이다. 더우기, CSP IC들만이 도시되지만, 다른 IC들도 IC(18)처럼 이용될 수 있다. 메모리 CSP들이 전형적인 IC(18)이지만, 다른 기능의 IC들도 이용될 수 있다.Inner pairs of four
본 실시예에서 플렉스 회로(12)는, 변부 커넥터나 컴퓨터 또는 확장 보드 소켓에 들어맞도록, 그리고 커넥터나 소켓의 대응하는 접점에 연결하도록 구성되는 방식으로 위치하는 모듈 접점(20)을 구비한다. 모듈 접점(20)들이 플렉스 회로(12) 의 표면으로부터 돌출되는 것으로 도시되지만, 이는 제한적인 사항이 아니며, 플렉스 회로(12)의 표면 레벨 아래에 접점을 가질 수도 있고 동일 높이의 접점들을 가질 수도 있다. 기판(14)은 소켓에 삽입하는 데 필요한 기계적 형태를 제공하도록 구성된 방식으로 플렉스 회로(12) 뒤로부터 모듈 접점(20)을 지지한다. 도시된 기판(14)이 균일한 두께를 보이지만, 이는 제한적인 사항이 아니며, 다른 실시예에서는 기판(14) 표면이나 두께가 변할 수 있다. 이러한 가능한 변화의 제한없는 예가 추후 도면에서 나타난다. 도시되는 실시예의 기판(14)은 알루미늄이나 구리같은 열전도성 금속 물질로 만들어지는 것이 바람직하다. 기판(14)은 예를 들어, 열전도성 플라스틱이나 탄소-기반 물질처럼, 그외 다른 열전도성 물질로 구성될 수도 있다. 열 관리가 관심 대상이 아닐 경우엔, FR4(flame retardant type 4) 에폭시 래미네이트, PTFE(poly-tetra-fluoro-ethylene)같은 물질이 대안의 실시예로 사용될 수 있다. 또하나의 실시예에서, 다중 기술로부터의 바람직한 특징들은 양면에 구리층을 가진 FR4를 이용하여 조합되어, 열 전도나 접지면을 제공할 수 있는 친숙한 물질로부터 고안된 기판(14)을 제공할 수 있다. In this embodiment, the
도 3에서, 모듈(10)은 열적 팽창부(16T)를 나타낸다. 가장 편하게 배치되는 기판(14)의 단부에 위치하는 것이 바람직하지만, 기판의 열적 팽창부는 기판 단부 사이에서 메인 바디 기판(14)으로부터 뻗어나올 수 있다. 기판(14)은 한개 이상의 이러한 팽창부들을 보일 수 있다. 열적 팽창부(16T)는 다양한 방향으로 기판의 중앙 축으로부터 나타날 수 있고, 기판의 메인 바디에 관련하여 수직일 필요도 없고, 모듈(10) 양면에게로 뻗어나올 필요는 없다. 추가로 설명되겠지만, 도 3에 도시된 바와 같은 모듈(10)의 모델은 메모리 확장 응용부품에 대게 사용되는 공지된 평면 모듈에 비해, 모듈(10)의 열적 장점을 예측한다. 열적 팽창부(16T)는 기판(14)에 대해 추가적인 표면적을 제공하며, 따라서, 모듈(10)로부터 열이 흘러나오는 영역을 증가시킨다. 이러한 열 흐름을 위한 주요 수단은 공기 흐름이 모듈 냉각을 돕는 것처럼 대류(convective)형이다. 하지만, 열 팽창부(16T)를 구비한 기판(14)의 구조가 모듈(10)로부터 열 흐름을 위한 다양한 수단에 대해 전도성이기 쉬움을 이해할 수 있을 것이다. In FIG. 3,
회로 모듈(10)을 효율적으로 조립하기 위한 한가지 이로운 방식은 다음과 같다. 선호되는 모듈 조립체(10)를 조립하는 방법으로서, 플렉스 회로(12)가 평탄하게 놓이고, 양면이 당 분야에 공지된 회로 보드 조립 기술에 따라 구성된다. 플렉스 회로(12)는 기판(14)의 단부(16A) 주변으로 접힌다. 그 후, 툴링 구멍(17)들이 기판(14)에 플렉스 회로(12)를 정렬시키는 데 사용될 수 있다. 플렉스(12)는 기판(14)에 부착되거나 래미네이션될 수 있다. 더우기, IC(18)의 윗면(18T)은 기계적 일체성이나 열전도를 제공하도록 고안된 방식으로 기판(14)에 부착될 수 있다. One advantageous way to efficiently assemble the
도 4는 일례의 모듈(10)의 단부(16A) 주변 영역의 확대도이다. 기판(14)의 변부(16A)는 변부 카드 커넥터에 삽입하기 위해 둥글게 마감처리되는 것이 바람직하다. 둥근 형태의 특정 구조가 도시되지만, 변부(16A)는 다양한 종류의 커넥터나 소켓에 부합하도록 고안된 다른 형태를 취할 수도 있다. 다양한 변부 커넥터의 형태와 기능은 당 분야에 잘 알려져 있다. 도시된 접착제(30)와 플렉스 회로(12)의 두께는 바뀔 수 있고, 도면 단순화를 위해 축적대로 그리지 않았다. 플렉스 회로 (12)와 접착제(30)로 조립할 때, 모듈 접점(20) 간에 측정된 두께는 접합 커넥터에 명시된 범위 내에 있다. 4 is an enlarged view of the area around
도 5는 본 발명의 선호되는 실시예에 따라 고안된 모듈 조립체(10)의 평면도이다. 모듈 조립체(10)는 다양한 조율의 시스템에 이용될 수 있는 전통적인 DIMM을 대체할 수 있다. 모듈 조립체(10)는 기판(14)의 변부(16A) 주변으로 감기는 플렉스 회로(12)를 구비한다. IC(18)는 전 도면에 도시된 바와 같이 도시된 측부를 따라 플렉스 회로(12)에 장착된다. 모듈 접점(20)은 카드 변부 커넥터나 소켓에 연결하기 위해 모듈 조립체(10)의 변부(22) 근처에 배치된다. 도시된 모듈(10)의 윗부분을 따라 부가적인 팽창부(16T)가 도 5에 도시된다. 5 is a plan view of a
도 6은 두 모듈(10)을 이용하는 시스템(5)을 도시하며, 본 발명에 따른 시스템(5)에서 다중 모듈(10)의 이용을 도시한다. 6 shows a
모듈(10)들은 회로 보드(33)에 각기 전개된 카드 변부 커넥터(31)에 삽입되는 것으로 도시된다. 따라서 시스템(5)은 모듈(10)들의 열적 로딩을 최소화시키도록 구성된 특징부들을 메모리 확장에 제공하도록 구성될 수 있다. The
도 7은 본 발명의 대안의 실시예로서, IC 대류 영역으로 전환할 때 플렉스 회로(12)를 지지하기 위한 플렉스 지지부 14FS를 기판(14)이 포함한다. 팽창부(16T)가 없는 도 7의 모듈에서 기판(14)의 상부 단부(16B)가 나타난다. FIG. 7 shows an alternative embodiment of the present invention wherein the
도 8은 클립을 가진 또다른 실시예를 도시한다. 본 실시예에서, 클립(82)은 IC(18) 둘레로 클리핑된다. 클립(82)은 금속이나 그외 다른 열전도성 물질로 만들어지는 것이 바람직하다. 바람직하게는 기판(14)의 단부와 부합하도록 설계된 홈(trough)(84)이 클립(82)에 구성된다. 클립(82)과 기판(14), 또는 IC(18) 사이에 접착제로 이러한 부착이 구현될 수도 있다. 8 shows another embodiment with a clip. In this embodiment, the clip 82 is clipped around the
도 9는 기판(14)의 얇은 부분(thinned portion)을 가진 실시예를 도시한다. 본 실시예에서, 기판(14)은 변부나 그외 다른 커넥터와의 연결을 위해 필요한 모듈 조립체(10)의 주변 영역이나 변부용 지지체를 제공하도록 설계된 변부(16A)를 향해 제 1 두께(1)를 가진다. 두께(1)에 해당하는 기판(14) 부분 위에 두께(2)의 부분(92)이 존재한다. 부분(92)의 좁은 폭은 모듈 조립체(10)의 전체 폭을 좁히도록 설계되며, 동작 환경에서 모듈 조립체(10)들의 공간 간격을 치밀하게 하거나 공냉식 공기흐름을 개선시킬 수 있다. 9 shows an embodiment with a thinned portion of the
도 10은 또다른 선호되는 실시예의 단면도이다. 이 도면은 모듈(10) 위로부터 아래를 내려다 보는 화면이다. 기판(14)은 소자(19) 아래의 부분(102)에서 선택적으로 가늘다. 소자(19)는 기판에 장착된 노출 다이(19D)를 구비한다. 다른 실시예들은 전형적인 IC(18)보다 큰 높이를 가진 다른 소자나, 패키징되거나 장착된 IC들을 가질 수도 있다. 본 실시예에서, 소자(19)는 플렉스 회로(12)를 구성하는 다른 IC(18)들보다 높이나 두께가 크다. 소자(19) 아래 기판(14)의 얇은 부분(102)은 추가적인 높이를 수용할 수 있어서, 플렉스 회로(12)가 평면 상태를 유지하고, 소자(19)의 윗면이 기판(14)과 열적으로 접촉상태를 유지한다. 기판(14)은 본 실시예나 그외 다른 유사 실시예를 위해 제작될 수 있고, 이때, CNC(컴퓨터 수치 제어) 머신으로 기계가공되거나 사출되는 등의 다양한 방법으로 제작될 수 있다. 본 실시예와 유사 실시예들은 소자(19)가 FB-DIMM AMB(Advanced Memory Buffer)일 때 바람 직한 열 성능을 제공할 수 있다. 소자(19)는 열 전도성 접착제로 기판(14)에 부착되는 것이 바람직하다. 10 is a cross-sectional view of another preferred embodiment. This figure is a screen looking down from above the
도 11은 IC(18)들의 추가 층들을 가진 발명의 또다른 실시예를 도시한다. 플렉스 회로(12)의 일부분(24)에서 바이어와 상호연결되는 층들을 구비한 스플릿 플렉스(split flex) 등이 플렉스 회로(12)에 제공될 수 있다. 더우기, 두개의 플렉스 회로가 사용될 수 있고, 패드간 접점이나 인터-플렉스 접점에 의해 상호연결될 수 있다. 11 shows another embodiment of the invention with additional layers of
도 12는 기판(14)의 변부 둘레로 감긴 플렉스 부분들을 가진 또다른 실시예를 도시한다. 플렉스 회로(12)는 기판(14)의 팽창부(16T) 둘레로 감긴 연결 부분(12C)을 가진다. 본 실시예를 조립하기 위한 선호되는 방법으로서, 도시된 IC(18)들이 먼저 플렉스 회로(12)에 장착된다. IC(18A)에 연계된 플렉스 부분(26)은 기판에 대해 상대편에 놓인다. 플렉스 회로(12)는 기판(14)의 변부(16A) 둘레로 감긴다. 기판(14)에 플렉스(12)와 IC(18A, 18B)를부착하는 데 적절한 접착 래미네이션이나 그외 다른 기술들이 이용된다. 플렉스 회로(12)의 연결 부분(12C)이팽창부(16T) 둘레로 감긴다. 도시된 IC(18) 들 간에 후면 연결을 행하는 데 접착제가 사용될 수 있다. 래미네이션이나 그외 다른 접착 및 접합 기술들은 플렉스 부분(24)에서 플렉스(12)의 두 층을 서로에게 부착하는 데 사용될 수 있다. 더우기, 변부(16A) 둘레로 감기는 플렉스 회로(12)의 두 층들은 패드간 접점이나 인터-플렉스 접점에 의해 상호연결될 수 있다. 플렉스(12)는 변부(16A) 둘레로 다시 감기며, IC(18C)를 위치로 밀어넣는다. IC(18D)는 IC(18E)와 후면 연결로 위치하여 부착된다. 12 shows another embodiment with flex portions wound around the edge of the
도 13은 기판(14)의 양 변부 둘레로 감긴 플렉스 부분을 가진 또다른 실시예를 도시한다. 플렉스 회로(12)는 기판(14)의 팽창부(16T) 둘레로 감긴 연결부(12C)를 구비한다. 연결부(12C)는 두개 이상의 전도층을 가지는 것이 바람직하며, 세개나 네개, 또는 그 이상의 전도층을 가질 수도 있다. 이러한 전도층들은 FB-DIMM같은 응용분야용 신호를 전달하는 데 유익할 수 있다. FB-DIMM은 등록된 DIMM에 비해 더 적은 DIMM 입/출력 신호를 가지기 때문이다. 하지만, FB-DIMM AMB에 의해 생성된 C/A 카피 A와 C/A 카피 B(명령/어드레스) 신호들처럼, DIMM 상의 소자들 중에서 요구되는 상호연결 트레이스들을 더많이 가질 수 있다. 두 세트의 모듈 접점들(20)이 도시되지만, 다른 실시예들은 한 세트만 가질 수도 있다. FIG. 13 shows another embodiment with a flex portion wound around both sides of the
도 14는 본 발명의 또다른 대안의 실시예의 단면도이다. 플렉스 회로(12)는 플렉스 회로(12)의 양쪽 변부들(192)에 인접한 접점(20)들을 보여준다. 플렉스 회로(12)의 연결부(12C)는 기판(14)의 팽창부(16T) 둘레로 감긴다. 본 실시예를 조립하기 위한 선호되는 방법으로서, 도시된 IC(18)들은 플렉스 회로(12)에 장착된다. 플렉스 회로(12)는 기판(14)의 확장부(16T) 둘레로 감기며, 툴링 구멍으로 기판(14)에 정렬되는 것이 바람직하다. 플렉스 회로(12)의 부분(24)은 기판(14)에 래미네이션되는 것이 바람직하다. 14 is a cross-sectional view of another alternative embodiment of the present invention. The
도 15는 플렉스 회로(12)의 한쪽만을 따라 IC(18)들이 구성되는 본 발명의 대안의 실시예 도면이다. FIG. 15 is an alternative embodiment diagram of the invention in which
도 16은 플렉스 회로와 기판(14) 사이에 위치하여 플렉스 회로(12)의 내측을 구성하는 CSP들을 구비한 본 발명의 대안의 실시예를 도시한다. ZFIG. 16 illustrates an alternative embodiment of the present invention with CSPs located between the flex circuit and the
도 17은 접점(20) 반대편의 기판(14) 단부(16B)로 플렉스 회로가 거쳐가는 본 발명의 대안의 실시예를 도시한다. FIG. 17 shows an alternative embodiment of the present invention through which the flex circuit passes to
도 18은 다중 팽창부(16T)와, 오목부(92)를 구비한 얇은 기판(14)을 나타내는 본 발명의 선호되는 실시예 도면이다.18 is a preferred embodiment of the present invention showing a
도 19와 20은 기판(14)의 측부 S1과 S2에 각기 상관된 플렉스 회로(12)의 부분들(202A, 202B) 사이에 선택적 상호연결을 제공하도록 커넥터(200)를 이용하는 본 발명의 대안의 실시예를 도시한다. 도시되는 커넥터(200)는 기판(14)의 공동(204)에서 상호연결을 위한 부분(200B, 200A)를가진다. 커넥터(200)의 한 예는 200024/50027 Molex 커넥터이고, 하지만 발명의 실시예들에서 여러 다른 다양한 커넥터들이 사용될 수 있다. 도시되는 커넥터(200)는 기판 공동(204)에 배치되며, 플렉스 회로(12)의 부분들(202A, 202B)에 각기 대응하는 제 1 부분(200A)과 제 2 부분(200B)을 구비할 것이다. 19 and 20 illustrate an alternative embodiment of the present invention that utilizes the
도 21은 본 발명의 대안의 선호 실시예에 따라 고안된 플렉스 회로의 일례의 접점을 지닌 제 1 측부를 도시한다. 도 21의 도면은 본 발명의 원리를 명확하게 하기 위해 단순화되었다. 더 많은 IC(18)들을 가진 실시예가 앞서 제시된 바 있다.Figure 21 shows a first side with an example contact of a flex circuit designed in accordance with an alternative preferred embodiment of the present invention. 21 is simplified to clarify the principles of the present invention. An embodiment with
도 22는 도 21의 플렉스 회로(12)의 측부(9)를 도시한다. FIG. 22 shows the
도 23은 도 21 및 도 22에 개시된 일례의 플렉스 회로와 함께 이용되도록 형성된 일례의 기판을 도시한다. 플렉스 회로(12)는 도 23에 도시되는 기판(14) 둘레 로 접혀, 플렉스 회로(12)의 측부(9)를 따라 IC(18)를, 기판(14)을 따라 배열되는 윈도(250)에 위치시켰다. 이로 인해, ICR3, ICR4의 행을 따라 놓인 IC들이 윈도(250) 내에서 후면연결되며 배치되었다. 열전도성 접착제나 아교가 IC(18)의 윗면(18T)에 사용되는 것이 바람직하다. 이 경우, 열에너지 흐름을 촉진시키고 일부 기계적인 장점을 얻기까지 한다. 이는 기판(14)의 양면 위 IC들(18) 간의 상대적 배열 중 한가지일 뿐이다. FIG. 23 illustrates an example substrate formed for use with the example flex circuits disclosed in FIGS. 21 and 22. The
도 24는 기판(14)과 조합된 플렉스 회로(12)를 도 23의 선 A-A를 따라 본 도면이다. 플렉스 회로(12)들로 구성된, 도면에서 제 2 측부(9)에 놓인 IC(18)들은(모듈(10)에 대해서는 내측임) 윈도(250)에 배열되어, 행 ICR3의 IC(18)들의 윗면(18T)이 행 ICR4의 IC들(18)의 윗면(18T)과 근접하게 놓이게 된다. 따라서, IC들의 제 1, 2 그룹들(도면에서 CSP)은 기판(14)의 제 1 측부와 제 2 측부의 잘려진 영역에 각각 위치한다. 이 경우에, 기판(14)의 잘려진 영역들은 윈도(250)를 생성하도록 공간적 일치를 나타낸다. 이 도면은 축적대로 그려진 것이 아니며, 소자들과 배열 간의 상관 관계를 나타내는 것일 뿐이다. 이 배열은 플렉스 회로(12)의 내측부(9)를 따라 IC를 윈도(250)에 배치하지 않으면서 구현된 것보다 훨씬 작은 모듈(10)에 대한 프로파일 "P"를 도출한다. 본 경우의 프로파일 "P"는 한개의 IC(18)를 다른 IC에 접착하는 데 이용되는 임의의 접착층(30)에 부가하여, IC(18)의 윗면과 아랫면간 거리, BGA 접점(63)의 직경 x 4, 플렉스 회로(12)의 두께 x 2를 더한 값이다. 이 프로파일 크기는, 플렉스 회로(12)의 일부분인 적절한 전도층이나 접점에 도달하도록 플렉스 회로(12)의 표면 아래로 BGA 접점(63)들이 배열되는 지 여부에 따라 변할 것이다. FIG. 24 is a view of the
도 25는 잘려진 영역으로 패턴처리된 기판(14)과 플렉스 회로 간의 관계를 달리 표현한다. 도 25의 모습은 IC(18)의 바디를 절단할 수 있는 라인을 따라 취해진 것이다. 도 25에서, 행 또는 그룹 ICR3를 포함하는 IC(18)는, 모듈(10)이 조립되고 플렉스 회로(12)가 기판(14)에 조합될 때, 플렉스 회로(12)의 제 2 측부(9)의 행이나 그룹 ICR4를 포함하는 IC(18)에 대해 지그재그 형태이다. 이러한 지그재그 형태는 기판(14)에 결합될 때 IC(18)에 대한 기계적인 "계단"을 제공하는 효과가 있으며, 다수의 IC(18)와 기판 간의 접촉 영역을 증가시키는 열적 측면의 효과도 제공한다. FIG. 25 illustrates differently the relationship between the flex circuit and the
도 26은 기판(14)의 윈도(250)를 통과하는 라인을 따라 봤을 때 구성된 플렉스 회로(12)와 조합되기 전에 도 25에 이용된 일례의 기판(14)을 도시한다. 도 26에 도시되는 바와 같이, 다수의 잘려진 영역이나 포켓들이 점선으로 나타나며 각각 (250B3, 250B4)로 표시된다. 영역(250B3)은 본 예에서, 기판(14)과 플렉스 회로(12)가 조합될 때 플렉스 회로(12)의 ICR3로부터 IC(18)을 배치하게 될 기판(14)의 한 측부 상의 포켓, 사이트, 또는 잘려진 영역에 대응한다. 포켓, 사이트, 또는 잘려진 영역들(250B4)은 ICR4로부터 IC(18)를 배치할 사이트에 대응한다. 대안의 실시예에서, 기판(14)의 단일 측부에 배치되는 IC(18)의 행이 두개 이상일 수 있다.FIG. 26 shows an
여기서, 윈도라는 용어는 패키징된 IC(18)의 폭이나 높이에 대응하는 스팬 S에 걸쳐 기판(14)을 통과하는 구멍을 의미할 수 있다. 또는, 기판(14)의 두 측부 각각에 대한 잘려진 영역들이 겹쳐지는 구멍을 의미할 수도 있다.Here, the term window may mean a hole passing through the
도 27은 도 26에 앞서 도시된 기판(14)의 평면도이다. 잘려진 영역들(250B3, 250B4)이 겹쳐지면, 기판(14)을 통과하는 윈도가 존재한다. 일부 실시예에서, 잘려진 영역(250B3, 250B4)은 겹쳐지지 않을 수 있고, 또다른 실시예에서는, 기판(14)의 한 측부에만 포켓이나 잘려진 영역이 존재할 수 있다. (250B3)나(250B4)같은 잘려진 영역들은 기판(14) 물질에 따라 다양한 방식으로 형성될 수 있고, 문자 그대로 반드시 "잘려질" 필요는 없으며, 몰딩, 밀링, 커팅 처리와 같이 다양한 수단에 의해 형성될 수 있다. FIG. 27 is a plan view of the
도 28은 하부 IC(181)와 상부 IC(182)를 도시하는 한가지 선호 실시예의 일부분 확대도이다. 본 실시예에서, 플렉스 회로(12)의 전도층(66)은 IC(181)(182) 상의 BGA 접점(63)에 모듈 접점(20)을 연결하는 전도 트레이스들을 지닌다. 필요시에, 다수의 층들이 변부(16A, 16B) 주변으로 플렉스 회로(12)를 구부리는 실시예에서 요구되는 휨 반경을 구현하는 방식으로 고안될 수 있다. 기판(14)의 적절하게 구현된 단부에 대해 필요할만큼 네개의 전도층을 가진 플렉스 회로가 구부러질 수 있다는 것을 본 양수인이 도출한 바 있는 것도 또한 사실이다. 플렉스 회로(12)의 적절한 위치에서의 구멍이나 바이어는 필요시 플렉스 회로(12)의 등각 휨을 생성한다. 플렉스 회로(12)의 특정 부분의 층들의 수는 사용되는 플렉스 회로 기술에 연계된 특정 최소 트레이스가 부여된 상황에서, 필요한 연결 밀도를 구현하도록 고안될 수도 있다. 일부 플렉스 회로(12)들은 세개나 네개, 또는 다섯개 이상의 전도층들을 구비할 수 있다. 이러한 층들은 FB-DIMM같은 응용장치에 대한 신호를 전달하는 데 유익하다. FB-DIMM은 등록된 DIMM보다 더 적은 DIMM 입/출력 신호를 가질 수 있지만 DIMM 상의 소자들 사이에서 요구되는 상호연결 트레이스들을 더 많이 구비할 수 있다. 28 is an enlarged view of a portion of one preferred embodiment showing the
본 실시예에서, 두개의 IC(181)(182) 사이에 플렉스 회로(12)의 세개층이 존재한다. 전도층(64, 66)들은 IC에 연결하기 위한, 그리고 그외 다른 구분된 성분들에게 추가적으로 연결할 수 있는, 전도 트레이스들을 나타낸다. 전도층들은 구리나 합금(110)같은 금속인 것이 바람직하다. 일례의 바이어(23)같은 바이어들은 두개의 전도층(64, 66)들을 연결하여, 전도층(64)과 모듈 접점(20) 간에 전기적 연결을 구현한다. 플렉스 회로(12)의 3-층 부분을 가지는 본 선호 실시예에서, 두 전도층(64, 66)은 접지면으로 이용되는 주요 영역을 그중 하나가 가지도록 구성될 수 있다. 나머지 한 층은 전압 기준 면으로 주요 영역을 이용할 수 있다. 다수의 전도층을 이용함으로서, 높은 주파수에서 신호 일체성을 저하시킬 수 있는 잡음이나 바운스 효과를 감소시키고자 하는 분포 커패시턴스의 생성 및 장점을 도출할 수 있다. 세개 이상의 전도층이 이용될 경우, 전도층들을 분리시키는 절연층과 함께 추가적인 전도층들이 부가될 수 있다. In this embodiment, there are three layers of
도 29는 본 발명의 한가지 선호 실시예에 따르는 플렉스 회로(12) 단면의 전개도이다. 플렉스 회로(12)는 네개의 전도층(701-704)과 일곱개의 절연층(705-711)을 가진다. 이러한 층들의 수는 선호되는 실시예에 사용될 뿐이며, 다른 층들의 수 및 층들의 배열이 사용될 수도 있다. 단일 전도층 플렉스 회로(12)가 일부 실시예 에서 사용될 수 있지만, 발명의 보다 복잡한 실시예에 적용하기에는 두개 이상의 전도층을 가진 플렉스 회로가 적합한 것으로 판명되었다. 29 is an exploded view of a cross section of a
상부 전도층(701)과 나머지 전도층들은 구리나 합금(110)같은 전도성 금속으로 만들어지는 것이 바람직하다. 본 배열에서, 전도층(701, 702, 704)은 플렉스 회로(12)를 이용함으로서 여러 연결을 행하는 신호 트레이스들(712)을 표현한다. 세개의 층들은 접지, 파워, 기준 전압을 위한 전도면을 또한 표현할 수 있다. The upper
본 실시예에서, 내부 전도층(702)은 보조 기판(21)에 장착된 여러 소자들에 연결을 위한 트레이스들을 표현한다. 도시되는 전도층들 중 임의의 하나의 기능은 다른 전도층의 기능과 상호교환될 수 있다. 내부 전도층(703)은, 프리-레지스터 어드레스 신호(pre-register address signals)에 대한 VDD 리턴을 제공하도록 분리될 수 있는, 접지면을 표현한다. 내부 전도층(703)이 이와는 다른 평면 및 트레이스들을 표현할 수도 있다. 본 실시예에서, 하부 전도층(704)의 평면들은 도시되는 트레이스들에 추가하여 VREF와 접지를 제공한다. In this embodiment, the inner
절연층(705, 711)은 본 실시예에서, 인접 전도층들에 증착될 수 있는 유전체 솔더 마스크층들이다. 다른 실시예들은 이러한 접착성 유전층들을 가지지 않을 수 있다. 절연층(706, 708, 710)들은 폴리이미드로 만들어진 플렉스(즉, 유연성) 유전체 기판층들인 것이 바람직하다. 그러나, 어떤 적절한 플렉스 회로도 본 발명에 사용될 수 있으며, 도 29에 도시된 바는 플렉스 회로(12)로 이용될 수 있는 보다 복잡한 플렉스 회로 구조 중 한가지에 불과한 것으로 간주되어야 한다. Insulating
도 30은 도 3에 도시된 실시예와는 다른 발명에 따른 모듈(10)의 대안의 선 호 실시예를 도시한다. 즉, 도 3에 도시되는 실시예에서 이용된 단일 플렉스 회로(12) 대신에, 도 30의 실시예는 두개의 플렉스 회로(12A, 12B)를 이용하고 있다. 각각의 플렉스 회로(12A, 12B)는 그 측부(8, 9) 한쪽 또는 양쪽에 IC(18)들을 배치한다. 플렉스 회로(12A, 12B) 둘 모두, 또는 그 중 하나는 버퍼, 센서, 레지스터, AMB, PLL 같은 보조 회로(19)를 이용할 수 있다. 발명의 원리에 따라 고안된 모듈들은 메모리 소자, ASIC, 마이크로프로세서, 비디오 전용 마이크로프로세서, RF 소자, 그외 다른 로직 및 FPGA 등등의 다양한 IC들로 구성될 수 있다. 여러 실시예들은 등록된 DIMM, 미등록 DIMM, SO-DIMM, SIMM, 비디오 모듈, FB-DIMM(AMB 병용), PCMCIA 모듈 및 카드 , 그리고 그외 다른 모듈들 등등을 포함하는 다양한 전기적, 또는 형태적으로 식별된 모듈들을 구현하도록 고안될 수 있다. 본 발명에 따라 고안된 모듈들에 대한 관련 응용 장치 몇가지를 들자면, 서버, 데스크탑 컴퓨터, 비디오 카메라, 텔레비전, 휴대용 통신 장치 등등을 들 수 있다.30 shows an alternative preferred embodiment of the
본 발명은 개선된 열성능을 제공하도록 다양한 모듈들의 반복을 표현하도록 적용될 수 있으며, 프로파일 최소화나 제작시의 편의성이 높은 점수를 받을 수 있다. 마이크로프로세서나 연산 로직을 포함하는 비디오 카드나 그외 다른 전용 모듈이 본 발명에 따라 고안되면, 도시된 회로(19)들 중 한가지 이상이 마이크로프로세서로 간주될 수 있다. The present invention can be applied to express the repetition of various modules to provide improved thermal performance, and can receive high scores for profile minimization or ease of production. If a video card or other dedicated module containing a microprocessor or computational logic is devised in accordance with the present invention, one or more of the
도 30에 도시된 실시예에서, 각각의 플렉스 회로(12A, 12B)는 변부 커넥터나 소켓(31)에 결합되는 방식으로 위치하는 모듈 접점(20)을 구비하며, 이는 커넥터의 해당 접점에 이를 연결한다. 변부 커넥터나 소켓(31)은 컴퓨터(33)의 일부분인 것 이 일반적이다. In the embodiment shown in FIG. 30, each
도 31은 "평면형"이라 불리는 전략으로 IC(18B)로 구성되는 종래의 DIMM 모듈(11)을 도시한다. 아래에 이어지는 도표들은 도 31에 도시되는 일례의 모듈(11)과 본 발명의 선호 실시예에 따라 도 3에 개시된 일례의 모듈(10) 간의 비교를 제공한다. 도표에 제시되는 바와 같이, 같은 조건 하에서 도 31에 도시된 모듈에서 발견되는 것보다, 모듈(10)(도 3)의 IC 사이에서 열 변화가 적다. 다음의 데이터는 당 분야에 친숙한 모델링 기술을 이용하여 발명의 양수인, 스탁텍 그룹 엘.피.에 의해 도출되었다.FIG. 31 shows a
다음의 표들은 도 32를 참고하여 해석되어야 한다. 도 32는 본 공개내용의 아래 도표들에 대한 이해를 돕기 위해 일례의 모듈(10)의 다수의 IC들의 위치를 표시한 모듈(10)의 한 실시예를 도시한다. 예를 들어, 도 32에서 특정 도면부호포 표시되는 IC(18)는 모듈의 측부(1)의 외측부(기준 "0")의 위치 4(기준 "ST4")에 위치한다. 공기흐름(40)이 도 32에서 식별되며, 아래의 표에서 정량화될 것이다. 도 32에서의 위치는 첨자 "B"로 아래에서 표시된 도표에서 평가되는 모듈(11)의 대응하는 위치를 식별한다. 표들은 동일 모델 조건하에서, 일례의 모듈(11)과 일례의 모듈(10) 간의 직접적인 비교를 제공하도록 구성된다. 표1A는 일례의 모듈(10)(도 3)의 모델로 부터 얻은 데이터이며, 표 1B는 일례의 모듈(도 31)로부터 얻은 데이터에 관한 것이다. 아래의 데이터 도표들이 제시하는 바와 같이, 도 3에 따라 고안된 모듈(10)의 모델과, 도 31에 따라 고안된 모듈(11)의 모델 사이에 IC 간 온도 변화와 모든 온도에서의 실질적인 차이점을 모델들이 예측한다. 모듈(11)에 대해 예측 된 값에 비해, 모듈(10)에서 IC간 온도 변화 감소를 포함한 열 조건 개선 예측치는 역적으로 유도되는 스쿠 변화(skew variation)를 감소시킬 것이며, 이는 열전도성 기판(14)을 가진 도 3에 따라 고안된 모듈들의 타이밍 성능 및 타이밍 아이 허용공차(timing eye tolerances)에 유익한 효과를 보일 것이다. 열 팽창(16T)을 보이지 않는 모델들은 이러한 뚜렷한 열성능 개선을 나타내지 않을 것이며, 다만, 밀도 및 기개 내구성 개선만을 보여야 한다. 도 18, 19, 30 등에 도시된 바의 일례의 모듈들은 훨씬 뚜렷한 열 성능 개선 특성을 보일 것으로 기대된다. 이러한 개선점들은 구리나 구리 합금 등과 같은 열전도성 금속 물질의 다른 기판들을 이용함으로서 기대되어야 한다. 금속 물질에 부가하여, 기판(14)은 탄소 본위 물질이나 열전도성 플라스틱같은 다른 열전도성 물질로부터 고안될 수도 있다. The following tables should be interpreted with reference to FIG. 32 illustrates one embodiment of a
표 1A는 모듈(10)에 따라 고안된 모델 실시예로부터 도출된 열 데이터에 관한 것이다. 일례의 모듈(10)은 IC(18)로 다수의 Micron Technologies DDR2(11X19) 소자를 이용하여 모델링되었다. 본 사례에서, 두 모듈(10)은 10mm 모듈 피치로 동작하도록 모델링되었다. 기판(14)은 도 3의 표현에 의해 예시된 구조로 나타나며, 알루미늄으로 구성되었다. 이 모델에서, 공기흐름(40)은 섭씨 35도에서 2m/sec이며, IC(18) 중 하나는 IC 당 0.38 와트로 동작하고, 나머지 랭크는 IC 당 0.05 와트로 동작하였다. Table 1A relates to thermal data derived from model embodiments devised in accordance with
표 1B는 표 1A에 모델링된 것과 동일한 조건 하에서 동작하는, 도 31에 따라 고안된 일례의 모듈(11)에 대한 열 데이터에 관한 것이다. Table 1B relates to thermal data for an
도 33은 본 발명의 또다른 실시예에 따른 모듈(10)을 도시한다. 본 실시예에서, 모듈(10)에는 플렉스 회로(12)의 내측부(9)를 따라 장착되는 열 센서(191)가 제공된다. 도 33에서, 플렉스 회로(12)의 측부(8)를 도시하고 있지만, 도 33에 제공되는 모듈(10)의 외측 도면에 관련하여 센서(191) 위치는 이해될 것이다. 열 센서 (191)는 기판(14)의 열 측정을 행하도록 기판(14)에 열적으로 연결된다. 이러한 배열은 구리, 니켈, 알루미늄, 탄소-기반 물질, 또는 열전도성 플라스틱 등등으로 만들어진 열전도성 기판(14)을 가지는 실시예에서 바람직하게 사용된다. 플렉스 회로(12)의 내측부(9)를 따라 배열된 IC(18)가 기판(14)에 열적으로 연결될 때, 기판(14) 온도는 IC(18)의 온도에 부합할 것이다. 33 shows a
일부 실시예에서, 열 센서(191)가 버퍼나 레지스터에 일체형으로 구성될 수 있다. 예를 들어, 일부 FB-DIMM 시스템들은 일체형 열 센서를 가진 한개 이상의 AMB를 이용할 수 있다. 이러한 모듈에서, AMB 중 하나는 플렉스 회로(12)의 내측부(9)를 따라 장착되어 기판(14)에 열적으로 연결될 수 있다. 이러한 AMB로부터 얻은 열 판독은 외측부(8)를 따라 장착된 AMB로부터 얻은 열 판독에 비해, 모듈 IC온도를 훨씬 정확하게 표시하는 것으로 호스트 시스템에 의해 이용될 수 있다. In some embodiments,
단일 모듈에 두개 이상의 DIMM 인스탄티에이션(instantiation)을 가지도록 구성된 실시예에서, 플렉스 회로(12)의 내측부(9)를 따라 장착되는 열 센서는 외측부(8)를 따라 장착된 한개 이상의 DIMM 인스탄티에이션들에 대해 이용되도록 판독물을 제공할 수 있다. 예를 들어, 한개의 모듈이 네개의 DIMM 인스탄티에이션을 가질 수 있는 데, 두개는 기판(14)에 인접하게 배치되고, 나머지 두개는 기판(14)으로부터 이격되어 플렉스 회로의 외측부를 따라 배열된다. 이러한 모듈은 기판(14)에 열적으로 연결된 두개의 열 센서(191)를 두 측부 중 한편에 가질 수 있다. 각각의 열 센서는 기판(14)의 측부에 두개의 DIMM 인스탄티에이션에 대한 판독물을 제공할 수 있다. 대안으로, 한개의 열 센서가 네개의 DIMM 인스탄티에이션 모두에 대한 판독물들을 제공할 수도 있다. In an embodiment configured to have two or more DIMM instances in a single module, the thermal sensor mounted along the
도 34는 본 발명의 또다른 실시예의 단면도이다. 열 센서(191)와, IC(18) 중하나가 기판(14)에 열적으로 연결된다. 이때, 열전도성 접착제(30)를 이용하여 열적으로 연결된다. 일반적으로, 열 센서(191)에 부가하여 플렉스 회로(12)에 다른 IC(18)들이 장착될 것이다. 본 실시예에서, IC(18)와 열 센서(191)는 도시된 플렉 스 회로(12) 위에서 비슷한 높이나 두께를 가진다. 다른 실시예들은 IC(18)보다 크거나 작은 높이를 가지는 열 센서로 구성될 수도 있다. 이러한 높이 차는 구리나 그외 다른 금속 조각같은, 열 전도성 스페이서에 의해 조정될 수 있다. 이러한 높이 차는 열전도성 접착제의 충진에 의해 조정될 수도 있다. 이러한 충진은 기판(14)에 열적 연결되도록 IC(18)와 열 센서(191)를 배치하도록 고안된다. 도 34의 화살표(202)는 도시된 IC(18)로부터 기판(14)을 향한 열 흐름을 도시한다. 화살표(204)는 기판(14)으로부터 열 센서(191)를 향한 열 흐름을 도시한다. 화살표(205)는 IC(181)로부터 IC(182)까지 열 흐름을 도시한다. 서로 반대편에 위치하여 플렉스 회로에 의해 이격되는 IC(181)(182) 배치는 온 상태인 IC(181)(182)로 구성된 쌍 중 하나로부터 침묵 상태나 오프 상태인 상기 쌍 중 상기 하나에게로 열 흐름을 촉진시키는 경향이 있다. 34 is a cross-sectional view of another embodiment of the present invention. The
도 35는 본 발명의 또다른 실시예에 따른 플렉스 회로(12)의 내측부(9) 도면이다. 열 센서(191)가 내측부 플렉스 회로(12)를 따라 장착되며, 그후 기판(14)의 변부 둘레로 플렉스 회로(12)가 감겨서, 기판에 인접한 위치에 도시된 측부를 위치시킨다. 본 실시예에서 한개의 플렉스 회로만이 사용되는 데 반해, 도 30에 도시된 경우처럼 다른 실시예에서는 두개 이상의 플렉스 회로들이 기판(14)과 조합되어 모듈을 형성할 수 있다. 이러한 실시예에서, 한개 이상의 열 센서(191)가 각각의 플렉스 회로에 장착될 수 있고, 또는, 한개의 열 센서가 기판(14)에 대한 열적 연결에 의해 기판(14)의 양 측부를 따라 회로에 대한 열 상태를 적절하게 측정할 수 있 다. 35 is a view of the
도 36은 본 발명의 한 실시예에 따른 센서 신호들을 도시하는 블록도표이다. 기판(14)을 나타내는 블록(14)이 도시된다. 화살표(202, 204)들은 IC(2203)으로부터 기판(14)까지, 그리고 기판(14)으로부터 열 센서(191)까지의 열 흐름을 나타낸다. IC(2203)는 IC의 그룹이나 랭크인 것이 바람직하지만, 이와는 다른 IC이거나 단일 IC일 수 있다. 상술한 바와 같이, IC(2203)들은 기판(14)에 열적으로 접착된 표면을 가질 수 있고, 또는, 플렉스 회로 및 그외 다른 IC를 통해 연결될 수도 있다. IC(2203)나 열 센서(191)는 기판(14)의 잘려진 부분에 배치될 수도 있다. 36 is a block diagram illustrating sensor signals according to an embodiment of the present invention. A
열 센서(191)는 온도 신호를 전기 신호로 변환하기 위해 트랜스듀서를 지닌다. 따라서, 모듈의 열 조건에 관련된 신호를 제공한다. 열 센서 트랜스듀서는 당 분야에 잘 알려져 있다. 이러한 여러개의 트랜스듀서들이 측정 온도에 비례하는 아날로그 전압이나 전류를 생성한다. 아날로그 신호는 열 센서(191)의 출력부에서 디지털 열 신호(2202)로 변환되는 것이 바람직하다. 이와는 다른 구성이 사용될 수도 있다. 예를 들어, 신호(2202)는 모듈(10) 내 다른 곳에서, 또는 모듈(10) 외부의 회로에서 처리를 위해 변환되는 아날로그 신호일 수 있다. 또는 디지털 출력을 가진 센서가 이용될 수도 있다.
도시되는 열 신호(2202)는 네개의 DIMM 인스탄티에이션(2203)에 대한 모니터링 회로(2204)에 연결된다. 본 실시예에서, FB-DIMM 회로나 등록된 DIMM 회로같은 DIMM 회로의 네개의 인스탄티에이션들이 단일 모듈(10) 내 플렉스 회로에 장착된다. 도시되는 단일 열 센서는 모두 네개의 인스탄티에이션을 제어하고 모니터링하 기 위해 열 측정을 제공한다. 다른 실시예에선, 신호(2202)가 추가적으로, 또는 앞서에 대한 대신으로, 열 모니터링 신호를 수신하고 처리하기 위한 시스템 모니터 회로나 그외 다른 제어 회로에 연결될 수 있다. 이러한 회로는 모듈(10)의 일부분일 수도 있고, 모듈(10)이 설치되는 시스템의 일부분으로 위치할 수도 있다.The
두개 이상의 열 센서(191)가 모듈(10) 내 회로의 열 상태를 모니터링하도록 배열될 수 있다. 예를 들어, 한개의 열 센서(191)가, IC들의 두개의 랭크에 대해 한개의 열 측정 신호(2202)를 공급할 수 있다. 기판(14)의 각각의 측부에 랭크 한개씩이 열적으로 장착된다. 이러한 실시예는 한 위치로부터 다른 위치로, 또는 한 IC랭크로부터 다른 IC 랭크로 열 조건의 변화를 보이는 시스템에서 바람직하게 활용될 수 있다. FB-DIMM 회로를 이용하는 시스템에서, 시스템 메모리 컨트롤러에 가까운 DIMM 인스탄티에이션은 시스템 메모리 컨트롤러로부터 DIMM 인스탄티에이션을 행하는 것보다, AMB를 통해 더 큰 시그널링을 가지는 것이 일반적이다. 이러한 DIMM 인스탄티에이션들이 모듈(10)에 함께 위치할 경우, 기판(14)의 측부를 따르는 회로에 관련된, 또는 각각의 DIMM 인스탄티에이션에 관련된 별도의 열 측정치를 제공하는 데 제어측면의 장점이 확보된다. Two or more
도 37은 본 발명에 따른 모듈(10)의 또다른 선호 실시예를 도시한다. 도 37은 열 도관(22)을 통해 샤시나 박스(24)에 열적으로 연결되는 도 3의 모듈과 유사한 모듈(10)을 도시한다. 샤시나 박스(24)는 모듈(10)로부터 열 에너지에 대한 열 싱크(thermal sink)로 기능한다. 열 도관(22)은 기판(14)과 샤시(24) 간의 열적 연결에 기여한다. 열 도관(22)은 모듈(10)과 샤시나 박스(24) 간의 열 흐름을 구현하 는 어떤 물질도 가능하다. 열 도관(22)이 어느정도의 순응성과, 압축에 대한 내성을 가진 물질로 구성되는 것이 바람직하다. 이는 모듈(10)과 샤시(24) 간의 열 경로 신뢰성을 향상시키고, 동시에, 모듈(10)에 가해지는 손상력을 감소시킨다. 도시되는 바와 같이, 열 도관(22)은 기판(14)과 샤시(24) 사이에 위치한다. 37 shows another preferred embodiment of the
도 37에서, 열 도관(22)은 스프링이다. 하지만, 열 도관이 다양한 열전도성 물질 중 임의의 것일 수 있으며, 열 도관(22)이 순응성일 필요도 없다. 일부 실시예에서, 발명의 시스템은 중간 열 도관없이 모듈(10) 기판(14)과 샤시(24) 간의 접촉을 구현할 수 있다. 그러나, 순응성 중간 소자로 열 도관(22)을 선호한다는 것을 당 분야의 통상의 지식을 가진 자라면 쉽게 이해할 수 있을 것이다. 적절한 열 도관 물질의 예로는, 스프링, 전자기 복사 개스킷, 열전도성 물질(Bergquist사나 그외, 다른 열전도성 물질 공급자 제품) 등을 들 수 있다.In FIG. 37, the
선호 모드로서, 기판(14)과 모듈(10) 팽창부(16T)는 구리, 알루미늄, 또는 금속 합금, 또는 탄소-본위 물질, 또는 열전도성 플라스틱 등등과 같은 열 전도성 물질로 만들어진다. 기판(14)에 금속 물질을 이용하는 것은 강도 증가 및 열 관리 상의 장점 등 여러 추가적인 장점들을 보인다. 열 팽창부(16T)는 기판(14)과 연속된 조각으로 만들어지는 것이 바람직하지만 강제적이지는 않으며, 결과적으로, 어느 경우에도 기판(14)의 일부분으로 간주될 수 있다. 앞서의 단면도에서 도시한 바와 같이, IC들 중 일부분은 기판(14)과 열적으로 직접 연결되며, 따라서, 기판(14)에 직접 열 에너지를 공급할 수 있다. 모듈(10)의 상주 IC들 중 다른 것들은 플렉스 회로(12)에 열 에너지를 공급할 수 있고, 이는 기판(14) 내로의 열 전도를 개선 시키도록 구성될 수 있다. As a preferred mode, the
도 38은 본 발명에 따른 시스템(5)의 단면도이다. 도시된 시스템(5)은 모듈(10)과 샤시(24)를 포함하며, 도시되는 실시예에서 열 도관(22)을 포함한다. 모듈(10)로부터의 열 에너지는 모듈(10)의 기판(14)을 통해 샤시(24)에 전달된다. 열 도관s(22)은 기판(14)과 샤시(24) 간의 열 전도에 참가한다. 샤시(24)는 연산 시스템의 일부분일 것이며(일반적임), 범용 PC같은 컴퓨터 시스템의 더 큰 샤시의 팽창부나 쉘프일 수도 있다. 또다른 예로서, 서버나 더 큰 컴퓨터 샤시의 일부분일 수도 있고, 노트북 컴퓨터나 전용 응용 장치의 연산 플랫폼과 같은 소형 연산 장치의 샤시 구조에 연결된 금속 팽창부, 시트, 또는 브래킷일 수도 있다.38 is a cross sectional view of a
도 38의 단면은 모듈(10) 기판의 양 측부 S1, S2 중 임의의 측부에 배치되는 모듈(10)의 IC(18)들을 따라 그린 것이다. 시스템(5)에서, 모듈(10)은 보드(33)에위치하는 변부 커넥터(31)에 삽입된다. 변부 커넥터(31)는 당 분야에 친숙한 부품으로서, 컴퓨터의 마더보드같은 보드(33)에 사용되는 것이 일반적이다. 변부 커넥터(31)를 통해 모듈(10)과 보드(33) 간의 열에너지 흐름이 내재적 사항으로서 미미한 만큼 존재한다. 하지만 변부 커넥터(31)를 통한 이러한 열에너지 흐름은 본 출원에서 주목할만한 열 연결에 해당하진 않는다. The cross section of FIG. 38 is drawn along the
기판(14)은 열 팽창부(16T)를 통해 열 도관(22)과 접촉한다. 열 도관(22)은 샤시(24)의 하측부(24L)를 따라 배치되는 가스켓같은 물질이다. 특정 열 도관(22)의 개스켓 물질은 도 38에 도시되고 있지만, 전자기복사 가스켓 물질일 수 있다.
IC(18) 중 일부 IC의 윗면(18T)은 모듈(10)의 기판(14)에 IC 구성 플렉스 회 로(12)를 부착시키기 위해 도 38의 도면에서 사용되고 있다. 이러한 부착을 위해 열 아교나 접착제가 사용되는 것이 바람직하다. 기판(14)은 열 팽창부(16T)로 도 38의 도면에서 도시된 제 2 한도와 16A로 표시된 제 1 둘레 변부를 가진다. 열 팽창부(16T)는 다양한 형태로 구성될 수 있다. 대안으로, 기판(14)이 팽창부없이 또는 특징 형태없이 제 2 변부만 가질 수도 있다. The
기판(14)의 열 전도성 물질은 모듈의 CSP로부터 열 에너지를 추출시키는 것을 촉진시킨다. 플렉스 회로(12)는 IC(18, 19)로부터 열 전도를 돕는 열 싱크나 열 스프레더로 동작할 수 있다. 또다른 실시예에서, 다중 기술로부터의 여러가지 특징들이 양 측부에 구리층을 가진 FR4 이용과 조합되어, 발명의 원리를 활용하도록 고안된 기판(14)을 제공할 수 있다. 그외 다른 실시예들은 모듈(10)에서, FR4같은 전통적인 구성 물질들을 기판의 금속성 물질과 조합시켜서, 본 발명의 장점을 활용할 수 있으면서도 종래의 연결 전략을 여전히 이용할 수 있다. The thermally conductive material of the
도 39는 보조 기판(21A, 21B)을 구비한 대안의 실시예 모듈(10)을 이용하는 시스템을 도시한다. 상기 보조 기판들은 IC(18)들로 구성되며, PCB 물질로 구성될 수 있다. 당 분야에 잘 알려진 다른 물질이 사용될 수도 있다. 예를 들어, 주기판(14)에 관해 전달되거나 플렉스 변부 커넥터(20)에게로 확장되는 플렉스 부분과, 레지스터 및 PLL같은 회로, IC(18, 19) 등을 위한 장착 장소를 제공하는 견고한 일체형 플렉스 구조의 견고부에 의해 보조 기판(21)이 제공될 수 있다. 도시되는 실시예에서, 보조 기판(21A, 21B)은 커넥터(23)에 연결되며, 커넥터(23)는 접점(20)에 연결된다. 도 39의 시스템(5)의 모듈(10)은 더 큰 샤시 바디(24B)의 쉘프 팽창 부로 도시되는 샤시(24)의 하부(24L)를 따라 열 도관(22)과 열적으로 연결되는 것으로 도시된다. 39 shows a system using an
도 40은 본 발명에 따른 시스템(5)의 다중 모듈(10)을 이용하는 것을 도시하도록 두 모듈(10)을 이용하는 시스템(5)의 실시예를 도시한다. 40 shows an embodiment of a
시스템(5)에서, 모듈(10)의 열적 확장부(16T)는 큰 샤시 바디의 팽창부일 수 있는 샤시의 하부(24L)를 따라 열 도관(22)과 열적으로 연결된다. 선호되는 모듈에서, 열 도관(22)은 전자기 복사 개스킷 물질일 수 있고, 대안으로, 모듈(10)이 모듈을 이용하는 샤시 부분과 직접 접촉할 수 있다. In the
도 41은 몇개 안되는 IC(18)를이용하는 모듈(10)을 포함하는 시스템(5)의 또다른 실시예를 도시한다. 도시되는 모듈(10)에서, 기판(14)은 FR4로 만들어지지만, 구리 코어를 가져서, 샤시(24)에 열 에너지를 분로시키도록 열 팽창부(16T)와 협조하는 코어(28) 및 구리층(26)을 포함한다. 이러한 구성은 모듈에 대한 다양한 구성 조합을 이용할 수 있게 한다. FIG. 41 shows another embodiment of a
도 42는 카드 변부 커넥터에 삽입되는 모듈(10)을 이용하는 열 관리 시스템(5)의 또다른 실시예의 단면도이다. 모듈(10)은 IC(19)를 이용하여, IC(19)의 수용 장소인 공간(15S)를 생성하도록 변형(또는 윤곽, 오목부)(15)을 가진다. 이는 그래픽 모듈의 그래픽 엔진이나, FB-DIMM의 AMB같은 버퍼 등의 키가 큰 프로파일의 소자일 수 있다. 기판(14)이 균일한 두께를 가질 필요는 없으며, 도면에는 기판의 윤곽을 따라 변하는 두께를 가진 기판들이 제시되고 있다. 도 42의 모듈(10)의 기판(14)은 열 팽창부(16T)를 통해 열 도관(22)과 접촉한다. 열 도관(22)은 샤시(24)와 접촉한다. 42 is a cross-sectional view of another embodiment of a
일부 실시예에서 제공되는 대용량은 단일 모듈에서 다중 DIMM 회로를 제공하기 위해 이용될 수 있다. 예를 들어, AMB로 나타난 다중 회로(19) 및 IC(18)들을 포함하는 구성 소자들이 조합되어, 단일 모듈(10)에 이중 풀-버퍼 DIMM을 생성할 수 있다.In some embodiments, the large capacity provided may be used to provide multiple DIMM circuits in a single module. For example, components including
도 43은 단일 모듈(10)에 FB-DIMM 회로의 두개 이상의 사례를 표현하도록 고안된 모듈의 평면도이다. 회로(19)는 AMB로 표현된다. 단일 FB-DIMM으로 구성된 모듈(10)들이 발명의 원리를 이용하여 쉽게 구현될 수 있다. 43 is a plan view of a module designed to represent two or more instances of an FB-DIMM circuit in a
도 44는 제 1 필드 및 제 2 필드 F1, F2를 구비한 플렉스 회로(12)의 측부(8)를 도시한다. 각각의 필드 F1, F2는 CSP(11A)용 한개 이상의 장착 접촉 어레이를 가진다. 어레이(11)같은 접촉 어레이들은 IC(18)와 회로(19) 아래에 배치된다. 일례의 접촉 어레이(11A)가 일례의 IC(18)처럼 도시되어, 접촉 어레이(11A)에서 장착되도록 한다. 44 shows the
플렉스 회로(12)의 측부(8)의 필드 F1은 다수의 제 1 CSP ICR1과 다수의 제 2 CSP ICR2로 채워진다. 플렉스 회로(12)의 측부(8)의 제 2 필드 F2는 다수의 제 1 CSP ICR1과 다수의 제 2 CRP ICR2로 채워진다. 표시된 다수의 CSP들은 "랭크(rank)"라고 불린다. 필드 F1의 랭크 ICR2와 필드 F2의 랭크 ICR2 사이에는 모듈 접점(20)의 두 행(CR1과 CR2)에 할당된 다수의 모듈 접점들을 보여준다. 플렉스 회로(12)가 접힐 경우, 도 44에 도시된 측부(8)가 모듈의 외측부로 제시된다. 플렉스 회로(12) 의 맞은편 측부(9)는 모듈(10)의 내부에 있으며, 따라서, 플렉스 회로(12)가 배치되는 기판(14)에 측부(9)가 측부(8)에 비해 더 가깝다. 도시되는 바와 같이, 다른 실시예들은 다른 수치의 랭크들을 가질 수 있고, 본 발명의 실시예를 구현하기 위해 연결되는 다수의 CSP 조합들을 가질 수 있다. Field F1 of
도 45는 도 44에 도시되는 플렉스 회로의 다른 한 측부를 도시하는 플렉스 회로(12)의 측부(9) 도면이다. 플렉스 회로(12)의 측부(9)는 다중 CSP(18)로 채워진다. 측부(9)는 CSP에 대해 한개 이상의 장착 접촉 어레이 사이트를 각기 포함하는 필드 F1과 F2를 가진다. 도시되는 경우에는, 다중 접촉 어레이를 포함한다. 각각의 필드 F1과 F2는 도시되는 선호 실시예에서, ICR1과 ICR2로 도 3에 식별되는 두개의 다수의 IC들을 포함한다. 따라서, 플렉스 회로(12)의 각각의 측부는 두개의 필드 F1과 F2를 가지며, 각각의 필드는 CSP ICR1과 ICR2의 다수의 랭크를 포함한다. IC(18)들이 도 44 및 45에서 명시된 조직 식별사항에 따라 식별될 경우, 도 46에서 나중에, F1과 F2가 완성 모듈(10)에서 기판(14)의 서로 다른 측부에 배치됨을 알 수 있을 것이다. 도 44 및 45에 도시된 IC(18)들의 그룹형성은 발명에 의해 강제적으로 제시된 것이 아니라, 본 발명의 이해를 돕기 위한 일례의 조직적 전략으로 제공될 뿐이다. 플렉스 회로(12)의 측부(8)에 도시되는 버퍼(19)에 추가하여, 터미네이션 저항, 바이패스 커패시터, 바이어스 저항 등등과 같은 다양한 개별 소자들이 사용될 수 있다. FIG. 45 is a
도 44는 IC(18)에 모듈 접점(20)의 행 CR2를 연결하는 일례의 전도성 트레이 스(21)를 도시한다. 전형적인 실시예에는 이러한 트레이스들이 수없이 존재한다. 트레이스들(21)은 두개 이상의 전도층을 가진 일부 실시예에서 플렉스 회로(12)의 다른 전도층에 전달될 수 있는 바이어에 연결될 수도 있다. 선호 실시예에서, 바이어들은 모듈 접점(20)에 플렉스 회로(12)의 측부(9) 상의 IC(18)들을 연결시킨다. 일례의 바이어(23)가 도시된다. 트레이스(21)들은 플렉스 회로(12)의 양 측부 중 어느 한 측부 상의 IC 들 사이에 다른 연결을 구현할 수 있고, 모듈 접점(20)의 행들을 가로질러서 IC들을 상호연결시킬 수 있다. 다양한 ic들과 버퍼 회로 사이에서 데이터를 운반하고 신호들을 제어하는 데 필요한 상호연결을 다양한 트레이스와 바이어들이 구현할 수 있다. FIG. 44 shows an example
도 46은 본 발명의 선호 실시예에 따라 고안된 모듈(10)의 단면도이다. 모듈(10)은 상부면(18T)과 하부면(18B)을 가진 IC(18)들로 채워진다. 기판이나 지지 구조(14)는 도 46의 도면에서 단부로 나타나는 제 1, 2 둘레 변부(16A, 16B)를 가진다. 기판이나 지지 구조(14)는 제 1, 2 측면부 S1과 S2를 가진다. 플렉스(12)는 기판(14)의 둘레 변부(16A) 주변으로 감긴다. 46 is a cross sectional view of a
다중 FB-DIMM을 이용하는 전형적인 FB-DIMM 시스템에서, 한 FB-DIMM으로부터 다른 FB-DIMM 회로까지 각각의 AMB는 도 47의 시스템에서 D1, D2, D3로 표현되는 세개의 임피던스 불연속물로 간주될 수 있는 사항에 의해 이격된다. 도 47은 두개의 모듈 10F와 10S를 포함하며, 두 모듈 간의 연결 표현물을 포함한다. 불연속물 D1은 제 1 모듈 10F에 연계된 커넥터-소켓 조합에 의해 나타나는 임피던스 불연속물을 나타낸다. 불연속물 D2는 제 2 모듈 10S의 커넥터-소켓과 제 1 모듈 10F의 커 넥터-소켓 사이의 연결에 의해 나타나는 임피던스 변동을 나타낸다. 불연속물 D3는 제 2 모듈 10S에 관련된 커넥터-소켓 조합에 의해 나타나는 불연속물을 나타낸다. AMB는 서버 메모리 용의 새로운 버퍼 기술로서, 데이터 및 명령의 기입 및 판독과 내부 시리얼화 기능을 위한 패스-스루 로직, 데이터 버스 인터페이스, 시리얼화해제 및 디코딩 로직 기능과, 클럭 기능들을 포함하는 다수의 특징들을 포함하는 것이 일반적이다. AMB의 기능은 FB-DIMM 모듈의 어려운 특징들을 구분하는 요체이다. 본 명세서를 읽고나면, 본 발명의 실시예들에 의해 구현되는 FB-DIMM 회로에서 IC(18)와 AMB(19) 간의 연결을 어떻게 구현하는 지 이해할 수 있을 것이며, FB-DIMM 시스템의 대형 구현을 방해할 수 있는 임피던스 불연속물을 감소시키면서 용량 상의 장점을 본 발명이 제공할 수 있음을 이해할 수 있을 것이다. 더우기, 본 발명의 여러 원칙은 모듈에 한개 이상의 FB-DIMM 회로를 구현하도록 이용될 수 있다. In a typical FB-DIMM system using multiple FB-DIMMs, each AMB from one FB-DIMM to another FB-DIMM circuit may be considered as three impedance discontinuities represented by D1, D2, D3 in the system of FIG. Spaced apart. 47 includes two
도 48은 도 47에 의해 표현되는 시스템과는 달리, 제 1 모듈 10F의 제 1 FB-DIMM "FB1"의 제 1 AMB(19)와, 제 1 모듈 10F의 제 2 FB-DIMM "FB2"의 제 2 AMB(19) 간의 연결에 의해 나타나는 단일 임피던스 변동 DX를 도식적으로 표현한 것이다. FIG. 48 shows the
도 49는 두개의 FB-DIMM 회로를 제시하는 모듈을 생성하도록 스택을 이용하여 고안된 모듈(10)에 대한 구조를 설명하는 본 발명의 또하나의 실시예 도면이다. 스탁텍 그룹 엘.피. 사의 스택(40)같은 스택들을 이용함으로서, 고용량의 모듈들을 생성할 수 있다. 스택(40)은 본 발명에 이용할 수 있는 여러가지 스택 설계 중 하 나에 지나지 않는다. 일례의 스택들(40)은 미국특허 6,914,324 B2(2005.7.5)에 공개된 맨드릴(mandrel)(42)과 스택 플렉스 회로(44)로 설계되며, 스택(40)과 AMB(19)는 기판(14) 둘레로 배치되는 플렉스 회로(12) 상에 장착된다. FIG. 49 is yet another embodiment diagram of the present invention illustrating the structure of a
도 50은 본 발명의 한 실시예에서 스택을 이용하는 또다른 실시예 구조를 도시한다. 이러한 실시예는 접점(20)에 FB-DIMM 회로를 제시한다. 50 shows another embodiment structure using a stack in one embodiment of the present invention. This embodiment presents the FB-DIMM circuit at the
도 51은 본 발명의 또다른 실시예를 도시한다. 도시되는 모듈(10)은 한개 이상의 AMB와 관련 회로(가령, IC(18)를포함한다. 선호되는 모드에서, 관련 회로는 CSP이며, 비교적 작은 프로파일로 모듈(10) 상에 한개 이상의 FB-DIMM 회로나 인스탄티에이션을 생성하도록 지원 회로를 필요로 한다. 도시된 AMB에 추가하여 제 2 AMB가 모듈(10)의 한 측부에 배치될 수 있다. 하지만, 사용될 경우, 제 1 AMB(19)에 비해, 기판(14)의 측면부 S2에 더 가깝게 제 2 AMB가 배치되는 것이 바람직하다. 본 실시예에서, 플렉스 회로(12)의 측부(8)를 따라 플렉스 회로(12)의 변부 E에 가깝게 접점(20)이 위치한다. FB-DIMM 회로나 인스탄티에이션(즉, CSP와 AMB)을 구성하는 요체 회로는 기판(14) 양쪽에 분포되거나 단일 랭크 파일에 배치될 수 있다. 이들은 앞서의 도면들을 참고하여 설명한 바와 같이, 플렉스 회로(12)의 제 1, 2 측부의 제 1, 2 장착 필드에 장착될 수 있다. 접점(20)이 응용 장치의 기계적 접촉 인터페이스 특이사항에 따라 모듈의 한쪽이나 양쪽 모두에 나타날 수 있다.51 shows another embodiment of the present invention. The illustrated
도 52는 본 발명의 또다른 실시예에 따른 모듈을 구성하는 데 사용되는 플렉스 회로(12)의 제 1 측부(8)를 도시한다. 플렉스 회로(12) 상의 IC(18)들은 본 실시예에서, 작은 스케일의 칩 스케일 패키지 메모리 소자들이다. IC(18) 들 사이에 도시된 회로(19)는 AMB같은 컨트롤러나 메모리 버퍼일 수 있고, 본 실시예에서는 등록된 DIMM용 레지스터이거나 메모리 컨트롤러이다. 본 실시예는 반대편 측부(9)에 추가적인 IC(18)들을 가지는 것이 바람직하다. 플렉스 회로(12)는 도 29를 참고하여 앞서 설명한 바와 같이, 네개의 연속층과 다중 플렉스 기판층으로 만들어진다. 52 shows a
본 실시예에서, 플렉스 회로(12)에는 구멍(13)이 제공된다. 이 구멍(13)들은 곡선(25)에 대한 요망 휨 반경을 얻기 위해 플렉스 회로(12)를 구부릴만한 유연성을 가지도록 만들어진다. 구멍(13)들은 플렉스 회로(12)를 통과하지만, 다른 실시예에서는 플렉스 회로(12)의 전도층들 중 한개 이상의 층만큼, 또는 플렉스 회로(12)의 플렉스 기판층들 중 한개 이상층만큼 나타날 수 있는 부분적인 구멍일 수 있다. 이러한 부분적인 구멍들은 충분히 전도성인 물질을 제공하면서 유연성을 제공하도록 고안되어, 필드 F1과 필드 F2의 IC들 사이에서 접점(20)에 대한 연결을 제공할 수 있다. In the present embodiment, the
본 실시예의 구멍(13)들은 플렉스(13)의 전도층들의 높이에서 트레이스들(21)이 구멍(13)을 통과할 수 있게 이격된다. 일부 선호되는 실시예들은 측부(8)를 부분적으로 덮는 유전체 솔더 마스크층을 가지지만, 트레이스들(21)은 단순화를 위해 측부(8)를 따라 위치하는 것으로 도시되었다. 트레이스들이 플렉스 회로 내에서 서로 다른 층에 놓일 수 있음은 이해할 수 있을 것이다. The
본 실시예에서, 플렉스 회로(12)에는 구멍(15)들이 추가적으로 제공된다. 구멍(15)들은 플렉스 회로(12)를 구부릴만한 유연성을 제공하도록 설계되어, 기판 (14)의 변부(16A, 16B) 둘레로 요망 휨 반경을 구현한다. 구멍(15)들은 플렉스 회로(12)의 여러 전도성층 및 비전도성층에서 구멍이나 부분 구멍으로 표현될 수 있다. 플렉스 회로(12)의 본 실시예에는 플렉스 회로(12)의 측부(18)를 따라 장착 패드(51)가 제공된다. 이러한 패드(51)는 표면 장착 저항(52)같은 소자들을 장착하는 데 사용된다. In the present embodiment, the
도 53은 본 발명의 한 실시예에 따른 모듈(10)의 사시도이다. 곡선(25)을 따라 구멍(13)들이 도시된다. 더우기, 모듈(10)의 하부 변부를 따라 구멍들(15) 일부분을 발견할 수 있다. 구멍(13)들은 곡선(25) 전체를 따라 나타날 수 있는 크기를 가진다. 구멍(15)은 기판(14) 변부 둘레로 전체 휨을 보일 수 있는 크기를 가질 수도 있다. 구멍(13, 15)들은 곡선 길이보다 큰 간격을 가질 수 있고, 작은 간격을 가질 수도 있다. 예를 들어, 구멍(13, 15)들은 수정되지 않은 플렉스 회로(12)로 가능한 반경보다 작은 요망 휨 반경을 가지는 휨 부분에서만 플렉스 회로(12)의 조정 휨 반경을 제공하도록 크기설정될 수 있다. 53 is a perspective view of a
플렉스 회로의 도시되는 구조 및 배열은 고용량 및 얇은 프로파일 회로 모듈을 생성하는 데 사용될 수 있다. 예를 들어, 주어진 DIMM 높이에 대해 이중 소자-장착 표면적을 가지도록 DIMM이 구성될 수 있다. 이러한 이중화는 전통적인 DIMM에 부합하지 않는 대형 소자들을 가능하게 하거나, 메모리 소자들의 수를 두배로 할 수 있다. The illustrated structure and arrangement of the flex circuit can be used to create high capacity and thin profile circuit modules. For example, a DIMM can be configured to have a dual element-mount surface area for a given DIMM height. This redundancy may enable large devices that do not conform to traditional DIMMs, or may double the number of memory devices.
예를 들어, 한가지 선호되는 실시예는 512 메가비트 파트를 이용하여 30mm 4가기바이트 등록 DIMM 을 제공한다. 또다른 실시예는 512 메가비트 파트를 이용하 여 2기가바이트 SO-DIMM을 제공한다. DIMM 모듈은 DIM이나 BD-DIMM 회로들의 다중 인스탄티에이션을 가질 수 있다. 또한, DIMM 회로의 단일 인스탄티에이션을 가진 DIMM들은 전형적인 산업 표준 DIMM 모듈에 의해 제공된 표면적에 부합하기엔 너무 큰 소자들이 이용되는 경우에 제공될 수 있다. 이러한 고용량 기능 및 유연성은 제한된 수의 마더보드 DIMM 소켓이나 슬롯을 가지는 컴퓨터 시스템용 고용량 메모리를 제공하는 데 사용될 수 있다. For example, one preferred embodiment provides a 30 mm 4-gigabyte registration DIMM using 512 megabit parts. Another embodiment provides a 2 gigabyte SO-DIMM using 512 megabit parts. The DIMM module may have multiple instances of DIM or BD-DIMM circuits. In addition, DIMMs with a single instantiation of a DIMM circuit may be provided when devices are used that are too large to meet the surface area provided by typical industry standard DIMM modules. This high capacity capability and flexibility can be used to provide high capacity memory for computer systems with a limited number of motherboard DIMM sockets or slots.
도 54는 AMB같은 더 큰 높이의 소자들을 이용하면서, 얇은 프로파일을 제공하도록 고안된 일례의 모듈(10)을 도시한다. 도 54는 본 발명의 선호 실시예를 도시하며, 다음 도면에 추가적으로 도시되는 플렉스 회로(12)의 IC 구멍(35)으로부터 발생하는 상주 열 싱크(33)를 구비한 AMB 회로(19)와, IC(18)로 채워진 모듈(10)을 도시한다. 54 shows an
도 55는 플렉스 회로(12)의 측부(9)를 도시한다. 도시되는 플렉스 회로(12)의 필드 F1과 F는 IC(18)들의 단일 랭크로 각기 채워진다. 필드 F는 플렉스 회로(12)를 통과하는 IC 구멍(35)을 보여준다. 구멍(35)의 크기는 AMB 회로(19)같은 선택된 IC가 플렉스 회로(12)를 관통할만한 크기이다. 두개 이상의 IC 구멍(35)이 플렉스 회로(12)에 배열되어, 여러개의 키큰 프로파일 소자들이 해당 구멍들을 관통하게 한다. 55 shows the
도 56은 본 발명의 또다른 선호 실시예를 도시하며, 회로(19)의 반복을 따라 얻은 모듈(10)의 단면을 도시한다. 도 56의 그림은 회로(19)가 나타나는 구멍(35)을 가진 플렉스 회로(12)를 구비한 모듈(10)을 도시한다. 플렉스 회로(12)의 측부 (9)의 필드 F에 장착되는, 기판(14)과 IC(19) 둘레로 플렉스 회로(12)가 감긴다. 도시되는 실시예에서, 이는 모듈(10)의 내측부로서, 플렉스 회로(12)의 IC 구멍(35)으로부터 부분적으로 나타나도록 기판(12)의 윈도(250)를 통과한다. 도시되는 회로(19)는 열 복사 소자나 열 싱크(33)를 나타내며, AMB나 버퍼, 또는 로직 소자를 나타낸다고 간주할 수도 있다. 회로(19)가 플렉스 회로(12)의 IC 구멍(35)으로부터 꼭 나타날 필요는 없으며, 플렉스 회로(12)의 IC 구멍(35)을 회로(19)와 일치하게 배치시킴으로서 충분한 장점이 나타난다. 그러나 여러 실시예에서, 회로(19)는 구멍(35)으로부터 부분적으로 나타날 것이다. 다른 실시예들도 본 발명에 따라 구성될 수 있다. 즉,단일 모듈에 FB-DIMM 회로의 두 인스탄티에이션들 위치시키고 두개의 IC 구멍(35)을 나타내는 플렉스 회로를 이용하여, 기판 내 윈도를 통해 보이는 두개의 AMB와 일치시키거나, 또는 플렉스 회로의 구멍(35)으로부터 부분적으로 실제 나타나게 할 수 있다. FIG. 56 shows another preferred embodiment of the present invention and shows a cross section of the
도 56에 도시되는 바와 같이, 회로(19)는 PT로 표시되는 프로파일을 가지며, 모듈(10)은 PM으로 표시되는 프로파일을 가지며, IC(18)는 P18로 표시되는 프로파일을, 기판(14)은 PS로 표시되는 프로파일을 가진다. 도시되는 바와 같이, 모듈(10)의 프로파일 PM은 본원 기술 이용없이 기대되는 수치에 비해, IC(18)과 회로(19)에 대한 프로파일만큼 적도록 증가한다. 예를 들어, 도 56에 도시된 실시예에서, PM은 PT 더하기 IC(18)의 프로파일 P18 X 4 보다 작다. 왜냐하면, 회로(19)가 플렉스 회로 (12)의 구멍(35)을 통해 기판(14)의 윈도(250) 내에 배치되기 때문이다. As shown in FIG. 56, the
본 실시예에서, 이 구성은 기판(14)의 S1 측면부에 필드 F1의 IC(18)들을 배치하고, 기판(14)의 S 측면부에 필드 F의 IC(18)들을 배치한다. PT로 표시되는 회로(19)의 높이나 프로파일은 모듈(10)의 프로파일이나 높이 내에 있으며, 따라서, 도 51에 도시된 키큰 프로파일 모듈(10)처럼 플렉스 회로(12)의 측부(8)에 회로(19)가 장착된 경우에 비해 더 낮은 프로파일 모듈(10)을 가진다. In this embodiment, this arrangement arranges the
도 57은 본 발명의 대안의 실시예를 도시하는 도면으로서, 기판(14)의 윈도(250)를 통과하는 회로(19)와 플렉스 회로(12)의 측부 (8)에 IC(18)로 채워진 모듈(10)을 도시한다. 도 57에 도시되는 실시예는 PCI 환경에 사용될 수 있다. 이경우에, 확장 보드용의 공간이 최소한이고, 일반적으로 한쪽 보드만이 순응성이며 그 공간은 응용장치에 의해 할당된다. 본 발명의 원리에 따르면 더 큰 용량을 PCI-제약환경에서 이용할 수 있다. FIG. 57 shows an alternative embodiment of the present invention, in which the
따라서, 본원 발명의 방법 및 시스템에 따르면, 높은 주파수에서 정상적으로 동작하면서 너무 크지 않은, 그러면서도 합리적인 비용으로 제작될 수 있는, 열적으로 효율적이고 신뢰성있는 설계로 고용량 회로 모드를 제공할 수 있다. Thus, according to the method and system of the present invention, it is possible to provide a high capacity circuit mode in a thermally efficient and reliable design that can be manufactured at a reasonable cost while operating normally at high frequencies.
Claims (141)
Applications Claiming Priority (18)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/934,027 | 2004-09-03 | ||
US10/934,027 US20060050492A1 (en) | 2004-09-03 | 2004-09-03 | Thin module system and method |
US11/005,992 US7480152B2 (en) | 2004-09-03 | 2004-12-07 | Thin module system and method |
US11/005,992 | 2004-12-07 | ||
US11/007,551 US7511968B2 (en) | 2004-09-03 | 2004-12-08 | Buffered thin module system and method |
US11/007,551 | 2004-12-08 | ||
US11/058,979 | 2005-02-16 | ||
US11/058,979 US7468893B2 (en) | 2004-09-03 | 2005-02-16 | Thin module system and method |
US11/068,688 | 2005-03-01 | ||
US11/068,688 US7324352B2 (en) | 2004-09-03 | 2005-03-01 | High capacity thin module system and method |
US11/123,721 US20060053345A1 (en) | 2004-09-03 | 2005-05-06 | Thin module system and method |
US11/123,721 | 2005-05-06 | ||
US11/125,018 | 2005-05-09 | ||
US11/125,018 US7606049B2 (en) | 2004-09-03 | 2005-05-09 | Module thermal management system and method |
US11/173,450 US20060049512A1 (en) | 2004-09-03 | 2005-07-01 | Thin module system and method with skew reduction |
US11/173,450 | 2005-07-01 | ||
US11/193,954 US20060049513A1 (en) | 2004-09-03 | 2005-07-29 | Thin module system and method with thermal management |
US11/193,954 | 2005-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060050487A KR20060050487A (en) | 2006-05-19 |
KR100880054B1 true KR100880054B1 (en) | 2009-01-22 |
Family
ID=35098242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050074824A KR100880054B1 (en) | 2004-09-03 | 2005-08-16 | Circuit module system and method |
Country Status (8)
Country | Link |
---|---|
JP (1) | JP2006074031A (en) |
KR (1) | KR100880054B1 (en) |
AU (1) | AU2005203591A1 (en) |
CA (1) | CA2515714A1 (en) |
DE (1) | DE102005038254A1 (en) |
FR (1) | FR2878118A1 (en) |
GB (3) | GB2452880B (en) |
WO (1) | WO2006028643A2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100837276B1 (en) | 2006-12-20 | 2008-06-11 | 삼성전자주식회사 | Printed circuit board and semiconductor memory module using the same |
US7715200B2 (en) | 2007-09-28 | 2010-05-11 | Samsung Electronics Co., Ltd. | Stacked semiconductor module, method of fabricating the same, and electronic system using the same |
JP2011035345A (en) | 2009-08-06 | 2011-02-17 | Fujitsu Ltd | Semiconductor device module, electronic circuit unit, electronic device, and method of manufacturing semiconductor device module |
JP2011090441A (en) * | 2009-10-21 | 2011-05-06 | Elpida Memory Inc | Memory module |
US8536697B2 (en) | 2011-11-30 | 2013-09-17 | Freescale Semiconductor, Inc. | Packaged die for heat dissipation and method therefor |
US9159647B2 (en) | 2012-01-27 | 2015-10-13 | Novachips Canada Inc. | Method and apparatus for connecting memory dies to form a memory system |
US9516755B2 (en) | 2012-12-28 | 2016-12-06 | Intel Corporation | Multi-channel memory module |
DE102016115665B3 (en) * | 2016-08-24 | 2018-01-18 | Harting Electric Gmbh & Co. Kg | Connectors |
US10679722B2 (en) | 2016-08-26 | 2020-06-09 | Sandisk Technologies Llc | Storage system with several integrated components and method for use therewith |
JP6597810B2 (en) | 2018-02-02 | 2019-10-30 | 日本電気株式会社 | Mounting structure, structural component, and manufacturing method of mounting structure |
US20190314083A1 (en) * | 2018-04-11 | 2019-10-17 | Biosense Webster (Israel) Ltd. | Flexible Multi-Arm Catheter with Diametrically Opposed Sensing Electrodes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250909A (en) * | 2000-02-03 | 2001-09-14 | Fujitsu Ltd | Stress reducing interposer for electric component mounting substrate |
JP2002151648A (en) * | 2000-11-07 | 2002-05-24 | Mitsubishi Electric Corp | Semiconductor module |
KR20020055573A (en) * | 2000-12-28 | 2002-07-09 | 윌리엄 비. 켐플러 | Chip-scale packages stacked on folded interconnector for vertical assembly on substrates |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57193094A (en) * | 1981-05-18 | 1982-11-27 | Matsushita Electric Ind Co Ltd | Electronic circuit part and method of mounting same |
FR2538989B1 (en) * | 1982-12-30 | 1985-10-04 | Thomson Csf | ASSEMBLY STRUCTURE FOR COMPLEX ELECTRONIC CIRCUITS, AND METHOD FOR IMPROVING THE RELIABILITY OF SUCH AN ASSEMBLY |
US5252857A (en) * | 1991-08-05 | 1993-10-12 | International Business Machines Corporation | Stacked DCA memory chips |
US5731633A (en) * | 1992-09-16 | 1998-03-24 | Gary W. Hamilton | Thin multichip module |
JPH113955A (en) * | 1997-06-12 | 1999-01-06 | Shinko Electric Ind Co Ltd | Semiconductor chip mounting board |
US5963427A (en) * | 1997-12-11 | 1999-10-05 | Sun Microsystems, Inc. | Multi-chip module with flexible circuit board |
US6219243B1 (en) * | 1999-12-14 | 2001-04-17 | Intel Corporation | Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units |
US6449159B1 (en) * | 2000-05-03 | 2002-09-10 | Rambus Inc. | Semiconductor module with imbedded heat spreader |
WO2005104324A2 (en) * | 2004-04-15 | 2005-11-03 | Smith Gary W | Folded, fully buffered memory module |
-
2005
- 2005-08-10 WO PCT/US2005/028547 patent/WO2006028643A2/en active Application Filing
- 2005-08-11 AU AU2005203591A patent/AU2005203591A1/en not_active Abandoned
- 2005-08-11 CA CA002515714A patent/CA2515714A1/en not_active Abandoned
- 2005-08-11 FR FR0508522A patent/FR2878118A1/en not_active Withdrawn
- 2005-08-12 GB GB0822085A patent/GB2452880B/en not_active Expired - Fee Related
- 2005-08-12 DE DE102005038254A patent/DE102005038254A1/en not_active Withdrawn
- 2005-08-12 GB GB0822086A patent/GB2453064A/en not_active Withdrawn
- 2005-08-12 GB GB0516622A patent/GB2417836B/en not_active Expired - Fee Related
- 2005-08-15 JP JP2005235451A patent/JP2006074031A/en active Pending
- 2005-08-16 KR KR1020050074824A patent/KR100880054B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001250909A (en) * | 2000-02-03 | 2001-09-14 | Fujitsu Ltd | Stress reducing interposer for electric component mounting substrate |
JP2002151648A (en) * | 2000-11-07 | 2002-05-24 | Mitsubishi Electric Corp | Semiconductor module |
KR20020055573A (en) * | 2000-12-28 | 2002-07-09 | 윌리엄 비. 켐플러 | Chip-scale packages stacked on folded interconnector for vertical assembly on substrates |
Also Published As
Publication number | Publication date |
---|---|
JP2006074031A (en) | 2006-03-16 |
KR20060050487A (en) | 2006-05-19 |
FR2878118A1 (en) | 2006-05-19 |
WO2006028643A3 (en) | 2006-11-30 |
WO2006028643A2 (en) | 2006-03-16 |
GB0822086D0 (en) | 2009-01-07 |
GB2453064A (en) | 2009-03-25 |
GB2417836A (en) | 2006-03-08 |
CA2515714A1 (en) | 2006-03-03 |
DE102005038254A1 (en) | 2006-03-23 |
GB2452880A (en) | 2009-03-18 |
GB0822085D0 (en) | 2009-01-07 |
AU2005203591A1 (en) | 2006-03-23 |
GB2417836B (en) | 2009-08-26 |
GB2452880B (en) | 2009-07-29 |
GB0516622D0 (en) | 2005-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100880054B1 (en) | Circuit module system and method | |
US7602613B2 (en) | Thin module system and method | |
US7324352B2 (en) | High capacity thin module system and method | |
US7511968B2 (en) | Buffered thin module system and method | |
US7468893B2 (en) | Thin module system and method | |
US7443023B2 (en) | High capacity thin module system | |
US7446410B2 (en) | Circuit module with thermal casing systems | |
US20060049513A1 (en) | Thin module system and method with thermal management | |
US7606040B2 (en) | Memory module system and method | |
US20070126124A1 (en) | Memory Module System and Method | |
US20080278924A1 (en) | Die module system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |