KR100877097B1 - Metal interconnection for semiconductor device and method of fabricating the same - Google Patents

Metal interconnection for semiconductor device and method of fabricating the same Download PDF

Info

Publication number
KR100877097B1
KR100877097B1 KR1020060138844A KR20060138844A KR100877097B1 KR 100877097 B1 KR100877097 B1 KR 100877097B1 KR 1020060138844 A KR1020060138844 A KR 1020060138844A KR 20060138844 A KR20060138844 A KR 20060138844A KR 100877097 B1 KR100877097 B1 KR 100877097B1
Authority
KR
South Korea
Prior art keywords
film
tungsten
tiw
metal wiring
titanium
Prior art date
Application number
KR1020060138844A
Other languages
Korean (ko)
Other versions
KR20080062754A (en
Inventor
류인철
정지원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060138844A priority Critical patent/KR100877097B1/en
Publication of KR20080062754A publication Critical patent/KR20080062754A/en
Application granted granted Critical
Publication of KR100877097B1 publication Critical patent/KR100877097B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명의 반도체소자의 금속배선은, 하부 금속배선막과, 하부 금속배선막 위에 배치되는 티타늄텅스텐/텅스텐(TiW/W)막과, 금속간절연막을 관통하여 티타늄텅스텐/텅스텐(TiW/W)막에 전기적으로 연결되는 비아컨택과, 그리고 비아컨택에 전기적으로 연결되는 상부 금속배선막을 구비한다.The metal wiring of the semiconductor device of the present invention includes a lower metal wiring film, a titanium tungsten / tungsten (TiW / W) film disposed on the lower metal wiring film, and an intermetallic insulating film to penetrate the titanium tungsten / tungsten (TiW / W). And a via contact electrically connected to the film, and an upper metal interconnection film electrically connected to the via contact.

금속배선, 컨택저항, 티타늄텅스텐/텅스텐(TiW/W)막 Metal wiring, contact resistance, titanium tungsten / tungsten (TiW / W) film

Description

반도체소자의 금속배선 및 그 제조방법{Metal interconnection for semiconductor device and method of fabricating the same}Metal interconnection for semiconductor device and manufacturing method thereof {Metal interconnection for semiconductor device and method of fabricating the same}

도 1은 본 발명에 따른 반도체소자의 금속배선을 나타내 보인 단면도이다.1 is a cross-sectional view showing a metal wiring of a semiconductor device according to the present invention.

도 2 내지 도 5는 본 발명에 따른 반도체소자의 금속배선 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.2 to 5 are cross-sectional views illustrating a method for manufacturing a metal wiring of a semiconductor device according to the present invention.

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 반도체소자의 금속배선 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a metal wiring and a method for manufacturing the semiconductor device.

일반적으로 반도체소자를 제조하는데 있어서, 능동소자들 및/또는 수동소자들을 반도체기판에 형성한 후에는 그 소자들 위에 외부와의 신호전송을 위한 금속배선막을 형성하여야 한다. 반도체소자의 집적도가 증가함에 따라 금속배선막들은 다층형태로 형성하는 것이 일반적이다. 다층형태의 금속배선막들 사이에는 금속간절연막(IMD; Inter-Metal Dielectric)이 개재되며, 금속배선막들 사이의 전기적 연결은 금속간절연막을 관통하는 비아컨택(via contact)에 의해 이루어진다.In general, in manufacturing a semiconductor device, after active elements and / or passive devices are formed on a semiconductor substrate, a metal wiring film for signal transmission to the outside should be formed on the devices. As the degree of integration of semiconductor devices increases, it is common to form metal interconnect films in a multilayer form. An inter-metal dielectric (IMD) is interposed between the multilayer metallization layers, and electrical connection between the metallization layers is made by via contact penetrating through the intermetallic layer.

비아컨택은 아래로는 하부 금속배선막과 전기적으로 연결되고 위로는 상부 금속배선막과 전기적으로 연결된다. 그런데 소자의 집적도가 증가함에 따라 비아컨택의 면적도 감소되어 컨택저항이 증가되고 있다. 따라서 컨택저항의 감소를 위해서는 금속배선을 구성하는 물질로서 비저항(resistivity)이 낮은 물질을 사용하고 있는 추세이다.The via contact is electrically connected to the lower metal wiring film below and to the upper metal wiring film above. However, as the degree of integration of devices increases, the area of the via contact decreases and the contact resistance increases. Therefore, in order to reduce contact resistance, a material having low resistivity is used as a material constituting metal wiring.

최근 알루미늄(Al)막을 하부 금속배선막으로 사용하는 경우, 알루미늄(Al) 하부 금속배선막 위에 티타늄/티타늄나이트라이드(Ti/TiN)막 또는 티타늄나이트라이드(TiN)막을 형성한다. 즉 금속간절연막을 관통하는 비아컨택홀에 의해 티타늄나이트라이드(TiN)막의 일부가 노출되고, 이 비아컨택홀을 채우는 비아컨택은 티타늄나이트라이드(TiN)막과 컨택된다. 비아컨택은 텅스텐(W)막이나 알루미늄(Al)막으로 이루어진다.Recently, when an aluminum (Al) film is used as a lower metal wiring film, a titanium / titanium nitride (Ti / TiN) film or a titanium nitride (TiN) film is formed on the aluminum (Al) lower metal wiring film. That is, a part of the titanium nitride (TiN) film is exposed by the via contact hole penetrating the intermetallic insulating film, and the via contact filling the via contact hole is in contact with the titanium nitride (TiN) film. The via contact is made of a tungsten (W) film or an aluminum (Al) film.

티타늄나이트라이드(TiN)막은 스퍼터링(sputtering) 방법을 사용하여 형성하는 것이 일반적이다. 스퍼터링에 의해 증착된 티타늄나이트라이드(TiN)막은 그 막질 특성이 우수한 것으로 알려져 있다. 그런데 하부 금속배선막을 이루는 알루미늄(Al)의 결정용융온도(Tm; Melting Temperature)는 대략 660℃ 정도이다. 따라서 티타늄나이트라이드(TiN)막의 증착이 450℃ 이상의 높은 온도에서 이루어질 경우, 하부의 알루미늄(Al) 하부 금속배선막 내에서의 알루미늄(Al) 그레인 성장이 발생하여 후속공정, 예컨대 광식각공정을 진행하는데 어려움이 야기될 수 있다.The titanium nitride (TiN) film is generally formed by using a sputtering method. The titanium nitride (TiN) film deposited by sputtering is known to have excellent film quality. However, the melting temperature (Tm; Melting Temperature) of aluminum (Al) forming the lower metal wiring film is about 660 ° C. Therefore, when the titanium nitride (TiN) film is deposited at a high temperature of 450 ° C. or higher, aluminum (Al) grain growth occurs in the lower aluminum (Al) lower metal interconnection film to perform a subsequent process such as a photolithography process. Difficulties can arise.

이와 같이 티타늄나이트라이드(TiN)막의 증착은 온도 한계를 갖고 있으며, 한계 이하의 온도에서 티타늄나이트라이드(TiN)막을 증착할 경우 티타늄(Ti)막의 비저항인 대략 55μΩ㎝보다 큰 비저항을 갖게 된다. 일 예로서 300℃의 온도에서 티타늄(Ti)과 나이트라이드(N)의 비율이 1:1이 되도록 증착할 경우 비저항은 100μΩ㎝ 내지 150μΩ㎝의 수치를 나타낸다.As described above, the deposition of the titanium nitride (TiN) film has a temperature limit, and when the titanium nitride (TiN) film is deposited at a temperature below the limit, the titanium nitride (TiN) film has a specific resistance greater than about 55 μm cm, which is the specific resistance of the titanium (Ti) film. As an example, when the deposition ratio of titanium (Ti) and nitride (N) is 1: 1 at a temperature of 300 ° C., the specific resistance may be in the range of 100 μm cm to 150 μm cm.

본 발명이 이루고자 하는 기술적 과제는, 하부 금속배선막과 비아컨택 사이의 컨택저항을 감소시킬 수 있는 반도체소자의 금속배선을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a metal interconnection of a semiconductor device capable of reducing contact resistance between a lower metal interconnection layer and a via contact.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 금속배선을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the metal wiring as described above.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 금속배선은, 하부 금속배선막; 상기 하부 금속배선막 위에 배치되는 티타늄텅스텐/텅스텐(TiW/W)막; 금속간절연막을 관통하여 상기 티타늄텅스텐/텅스텐(TiW/W)막에 전기적으로 연결되는 비아컨택; 및 상기 비아컨택에 전기적으로 연결되는 상부 금속배선막을 구비한다.In order to achieve the above technical problem, the metal wiring of the semiconductor device according to the present invention, the lower metal wiring film; A titanium tungsten / tungsten (TiW / W) film disposed on the lower metal wiring film; A via contact electrically connected to the titanium tungsten / tungsten (TiW / W) film through an intermetallic insulating film; And an upper metal interconnection film electrically connected to the via contact.

상기 하부 금속배선막은 알루미늄(Al)막을 포함할 수 있다.The lower metal wiring layer may include an aluminum (Al) layer.

상기 티타늄텅스텐/텅스텐(TiW/W)막의 티타늄텅스텐(TiW)막은 300Å보다 작은 두께를 가질 수 있다.The titanium tungsten (TiW) film of the titanium tungsten / tungsten (TiW / W) film may have a thickness of less than 300 GPa.

상기 티타늄텅스텐/텅스텐(TiW/W)막의 텅스텐(W)막은 250Å보다 큰 두께를 가질 수 있다.The tungsten (W) film of the titanium tungsten / tungsten (TiW / W) film may have a thickness greater than 250 kPa.

상기 비아컨택과 상기 티타늄텅스텐/텅스텐(TiW/W)막의 컨택 면적은 0.0625 ㎛2 이하일 수 있다.The contact area between the via contact and the titanium tungsten / tungsten (TiW / W) layer may be 0.0625 μm 2 or less.

상기 비아컨택은 알루미늄(Al)막 또는 텅스텐(W)막을 포함할 수 있다.The via contact may include an aluminum (Al) film or a tungsten (W) film.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 금속배선 제조방법은, 기판 위에 하부 금속배선막을 형성하는 단계; 상기 하부 금속배선막 위에 티타늄텅스텐/텅스텐(TiW/W)막을 형성하는 단계; 상기 티타늄텅스텐/텅스텐(TiW/W)막 위에 금속간절연막을 형성하는 단계; 상기 금속간절연막을 관통하여 상기 티타늄텅스텐/텅스텐(TiW/W)막을 노출시키는 비아컨택홀을 형성하는 단계; 상기 비아컨택홀을 채우는 비아컨택을 형성하는 단계; 및 상기 비아컨택 위에 상부 금속배선막을 형성하는 단계를 포함한다.In order to achieve the above another technical problem, a metal wiring manufacturing method of a semiconductor device according to the present invention, forming a lower metal wiring film on a substrate; Forming a titanium tungsten / tungsten (TiW / W) film on the lower metal wiring film; Forming an intermetallic insulating film on the titanium tungsten / tungsten (TiW / W) film; Forming a via contact hole penetrating the intermetallic insulating film to expose the titanium tungsten / tungsten (TiW / W) film; Forming a via contact filling the via contact hole; And forming an upper metallization film on the via contact.

상기 하부 금속배선막은 알루미늄(Al)막으로 형성할 수 있다.The lower metal wiring layer may be formed of an aluminum (Al) layer.

상기 티타늄텅스텐/텅스텐(TiW/W)막은 스퍼터링 방법을 사용하여 형성할 수 있다.The titanium tungsten / tungsten (TiW / W) film may be formed using a sputtering method.

이 경우, 상기 티타늄텅스텐(TiW)막 형성은 티타늄(Ti) 조성이 10wt% 이하인 타겟을 사용하여 수행할 수 있다.In this case, the titanium tungsten (TiW) film may be formed using a target having a titanium composition of 10 wt% or less.

그리고 상기 티타늄텅스텐(TiW)막 형성은 400℃ 이하의 온도 및 50mTorr 이하의 압력에서 수행할 수 있다.The titanium tungsten (TiW) film may be formed at a temperature of 400 ° C. or less and a pressure of 50 mTorr or less.

상기 텅스텐(W)막 형성은 400℃ 이하의 온도에서 수행할 수 있다.The tungsten (W) film may be formed at a temperature of 400 ° C. or less.

상기 티타늄텅스텐/텅스텐(TiW/W)막의 티타늄텅스텐(TiW)막은 300Å 이하의 두께로 형성할 수 있다.The titanium tungsten (TiW) film of the titanium tungsten / tungsten (TiW / W) film may be formed to a thickness of 300 kPa or less.

상기 티타늄텅스텐/텅스텐(TiW/W)막의 텅스텐(W)막은 250Å 이상의 두께로 형성할 수 있다.The tungsten (W) film of the titanium tungsten / tungsten (TiW / W) film may be formed to a thickness of 250 GPa or more.

상기 비아컨택홀 형성은 CxFy 가스나 CHxFy 가스를 이용한 건식식각방법을 사용하여 수행할 수 있다.The via contact hole may be formed using a dry etching method using CxFy gas or CHxFy gas.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 1은 본 발명에 따른 반도체소자의 금속배선을 나타내 보인 단면도이다.1 is a cross-sectional view showing a metal wiring of a semiconductor device according to the present invention.

도 1을 참조하면, 하부 금속배선막(120)이 기판(100) 위의 층간절연막(110) 위에 배치된다. 비록 도면에 나타내지는 않았지만, 기판(100)에는 능동소자 및/또는 수동소자가 형성되어 있을 수 있으며, 이 경우 하부 금속배선막(120)은 층간절연막(110)을 관통하여 능동소자 및/또는 수동소자와 전기적으로 연결될 수 있다. 하부 금속배선막(120)은 알루미늄(Al)막을 포함한다. 하부 금속배선막(120) 위에는 티타늄텅스텐/텅스텐(TiW/W)막(132/134)이 배치된다. 티타늄텅스텐(TiW)막(132)은 300Å 이하의 두께를 갖는다. 텅스텐(W)막(134)은 적어도 250Å 이상의 두께를 갖는다.Referring to FIG. 1, a lower metal wiring layer 120 is disposed on an interlayer insulating layer 110 on a substrate 100. Although not shown in the drawings, an active element and / or a passive element may be formed in the substrate 100. In this case, the lower metal wiring layer 120 penetrates the interlayer insulating layer 110 to pass the active element and / or passive element. It may be electrically connected to the device. The lower metallization film 120 includes an aluminum (Al) film. A titanium tungsten / tungsten (TiW / W) film 132/134 is disposed on the lower metal wiring film 120. The titanium tungsten (TiW) film 132 has a thickness of 300 kPa or less. The tungsten (W) film 134 has a thickness of at least 250 kPa or more.

티타늄텅스텐/텅스텐(TiW/W)막(132/134) 위에는 금속간절연막(140)이 배치된다. 금속간절연막(140)은 실리콘옥사이드막일 수 있으나, RC 지연을 억제하기 위하여 낮은 유전율(low-k)의 유전체막일 수도 있다. 비아컨택(154)은 금속간절연 막(140)을 관통하는 비아컨택홀을 채우도록 배치된다. 비아컨택홀의 컨택 면적은 대략 0.0625㎛2 이하이다. 비아컨택홀에 의해 티타늄텅스텐/텅스텐(TiW/W)막(132/134)의 일부 표면은 노출되고, 비아컨택(154)은 장벽금속막(152)을 통해 티타늄텅스텐/텅스텐(TiW/W)막(132/134)과 컨택된다. 티타늄텅스텐(TiW)막(132)은 티타늄나이트라이드(TiN)막에 비하여 상대적으로 낮은 대략 50μΩ㎝ 내지 80μΩ㎝의 비저항을 나타내므로, 티타늄나이트라이드(TiN)막을 사용하는 경우에 비하여 상대적으로 컨택저항이 감소된다. 비아컨택(154)은 텅스텐(W)막 또는 알루미늄(Al)막을 포함한다. 금속간절연막(140) 및 비아컨택(154) 위에는 상부 금속배선막(160)이 배치된다.An intermetallic insulating layer 140 is disposed on the titanium tungsten / tungsten (TiW / W) layer 132/134. The intermetallic insulating layer 140 may be a silicon oxide layer, but may also be a low-k dielectric layer to suppress RC delay. The via contact 154 is disposed to fill the via contact hole penetrating the intermetallic insulating layer 140. The contact area of the via contact hole is approximately 0.0625 µm 2 or less. Part of the surface of the titanium tungsten / tungsten (TiW / W) film 132/134 is exposed by the via contact hole, and the via contact 154 is exposed to the titanium tungsten / tungsten (TiW / W) through the barrier metal film 152. Contact with the membranes 132/134. Titanium tungsten (TiW) film 132 has a relatively low resistivity of about 50μΩcm to 80μΩcm compared to titanium nitride (TiN) film, and thus has a relatively high contact resistance compared to the case of using titanium nitride (TiN) film. Is reduced. The via contact 154 includes a tungsten (W) film or an aluminum (Al) film. An upper metal wiring layer 160 is disposed on the intermetallic insulating layer 140 and the via contact 154.

도 2 내지 도 5는 본 발명에 따른 반도체소자의 금속배선 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.2 to 5 are cross-sectional views illustrating a method for manufacturing a metal wiring of a semiconductor device according to the present invention.

도 2를 참조하면, 기판(100) 위의 층간절연막(110) 위에 하부 금속배선막(120)을 형성한다. 하부 금속배선막(120)은 알루미늄(Al)막으로 형성한다. 알루미늄(Al) 하부 금속배선막(120) 위에 티타늄텅스텐/텅스텐(TiW/W)막(132/134)을 형성한다. 티타늄텅스텐(TiW)막(132)은 스퍼터링 방법을 사용하여 대략 300Å 이하의 두께로 형성한다. 구체적으로 티타늄(Ti) 조성이 대략 10wt% 이하인 타겟(target)을 사용하고 충돌입자는 아르곤(Ar) 가스를 이온화시켜 형성한다. 증착온도는 대략 400℃ 이하에서 수행하여 하부의 알루미늄(Al) 하부 금속배선막(120) 내의 알루미늄 그레인의 성장이 최소화되도록 한다. 증착압력은 대략 50mTorr 이하가 되도록 한다. 텅스텐(W)막(134)도 텅스텐(W) 타겟을 사용하고 충돌입자로서 아르곤(Ar) 가스 이온화시켜 형성하는 스퍼터링 방법을 사용하여 증착한다. 이때 텅스텐(W)막(134)의 두께는 후속의 비아컨택홀 형성을 위한 식각조건에 따라 달라질 수 있지만, 적어도 250Å 이상의 두께로 형성한다. 텅스텐(W)막(134)의 증착온도도 티타늄텅스텐(TiW)막(132)과 마찬가지로 400℃ 이하로 설정하여 하부의 알루미늄(Al) 하부 금속배선막(120) 내의 알루미늄 그레인의 성장이 최소화되도록 한다.Referring to FIG. 2, a lower metal wiring layer 120 is formed on the interlayer insulating layer 110 on the substrate 100. The lower metallization film 120 is formed of an aluminum (Al) film. A titanium tungsten / tungsten (TiW / W) film 132/134 is formed on the aluminum (Al) lower metal wiring film 120. The titanium tungsten (TiW) film 132 is formed to a thickness of about 300 kPa or less using the sputtering method. Specifically, a titanium (Ti) composition of about 10 wt% or less uses a target, and collision particles are formed by ionizing argon (Ar) gas. The deposition temperature is performed at about 400 ° C. or less to minimize the growth of aluminum grain in the lower aluminum (Al) lower metallization film 120. The deposition pressure should be about 50 mTorr or less. The tungsten (W) film 134 is also deposited using a sputtering method that uses a tungsten (W) target and is formed by argon (Ar) gas ionization as collision particles. In this case, the thickness of the tungsten (W) film 134 may vary depending on etching conditions for subsequent via contact hole formation. The deposition temperature of the tungsten (W) film 134 is also set to 400 ° C. or lower like the titanium tungsten (TiW) film 132 so that the growth of aluminum grain in the lower aluminum (Al) metal wiring film 120 is minimized. do.

도 3을 참조하면, 티타늄텅스텐/텅스텐(TiW/W)막(132/134) 위에 금속간절연막(IMD)(140)을 형성한다. 금속간절연막(140)은 실리콘옥사이드막으로 형성할 수 있으나, RC 지연을 억제하기 위하여 낮은 유전율(low-k)의 유전체막으로 형성할 수도 있다. 다음에 포토레지스트막패턴 또는 하드마스크막패턴(미도시)을 이용한 식각을 수행하여 금속간절연막(140)을 관통하여 티타늄텅스텐/텅스텐(TiW/W)막(132/134)의 일부를 노출시키는 비아컨택홀(142)을 형성한다. 상기 식각은 건식식각방법을 사용하여 수행하며, 이때 식각가스로는 CF4 가스나 C4F8 가스와 같은 CxFy계 가스나 또는 CHxFy계 가스를 사용한다. 이와 같은 식각가스는 금속간절연막(140)과 텅스텐(W)막(134) 사이의 식각선택비가 충분한 특성을 나타내며, 따라서 상기 식각은 텅스텐(W)막(134)에서 쉽게 정지되어 식각 마진을 높일 수 있게 된다.Referring to FIG. 3, an intermetal dielectric (IMD) 140 is formed on the titanium tungsten / tungsten (TiW / W) layer 132/134. The intermetallic insulating layer 140 may be formed of a silicon oxide film, but may be formed of a low-k dielectric film to suppress RC delay. Next, etching is performed using a photoresist film pattern or a hard mask film pattern (not shown) to expose a portion of the titanium tungsten / tungsten (TiW / W) film 132/134 through the intermetallic insulating film 140. The via contact hole 142 is formed. The etching is performed using a dry etching method, wherein the etching gas uses a CxFy-based gas or a CHxFy-based gas such as CF 4 gas or C 4 F 8 gas. The etching gas exhibits a sufficient etching selectivity between the intermetallic insulating layer 140 and the tungsten (W) film 134. Therefore, the etching gas is easily stopped at the tungsten (W) film 134 to increase the etching margin. It becomes possible.

도 4를 참조하면, 비아컨택홀(142)이 형성된 결과물 전면에 장벽금속막(152)을 형성하고, 장벽금속막(152) 위에 비아컨택홀(142)이 채워지도록 비아컨택용 금속막(153)을 형성한다. 비아컨택용 금속막(153)은 텅스텐(W)막이나 알루미늄(Al)막 으로 형성할 수 있다.Referring to FIG. 4, the barrier metal layer 152 is formed on the entire surface of the product in which the via contact hole 142 is formed, and the via contact metal layer 153 is filled on the barrier metal layer 152. ). The via contact metal film 153 may be formed of a tungsten (W) film or an aluminum (Al) film.

도 5를 참조하면, 금속간절연막(140) 표면이 노출되도록 평탄화를 수행한다. 평탄화는 화학적기계적폴리싱(CMP; Chemical Mechanical Polishing) 방법이나 에치백(etchback) 방법을 사용하여 수행할 수 있다. 평탄화가 이루어지면, 금속간절연막(140) 표면과 함께 표면이 노출되는 비아컨택(154)이 만들어진다. 이어서 도 1에 나타낸 바와 같이, 금속간절연막(140) 및 비아컨택(154) 표면 위에 상부 금속배선막(도 1의 160)을 형성한다.Referring to FIG. 5, planarization is performed to expose the surface of the intermetallic insulating layer 140. Planarization may be performed using a chemical mechanical polishing (CMP) method or an etchback method. When the planarization is performed, a via contact 154 is formed in which the surface is exposed together with the surface of the intermetallic insulating layer 140. Subsequently, as shown in FIG. 1, an upper metal wiring layer (160 of FIG. 1) is formed on the surfaces of the intermetal dielectric layer 140 and the via contact 154.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 금속배선 및 그 제조방법에 따르면, 하부 금속배선막 위에 상대적으로 비저항이 낮은 티타늄텅스텐/텅스텐(TiW/W)막을 증착함으로써, 하부 금속배선막과 비아컨택 사이의 컨택저항을 감소시킬 수 있다는 이점이 제공된다. 이 외에도 비아컨택홀 형성을 위한 식각시 금속간절연막과의 식각선택비를 충분히 확보할 수 있으므로 높은 식각 공정 마진을 얻을 수 있다는 이점도 또한 제공된다.As described above, according to the metallization of the semiconductor device and the manufacturing method thereof according to the present invention, by depositing a relatively low resistivity titanium tungsten / tungsten (TiW / W) film on the lower metallization film, The advantage is that the contact resistance between the via contacts can be reduced. In addition, since the etching selectivity with the intermetallic insulating layer may be sufficiently secured during the etching of the via contact hole, a high etching process margin may be obtained.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (15)

알루미늄(Al)막을 포함하는하부 금속배선막;A lower metallization film including an aluminum (Al) film; 상기 하부 금속배선막 위에 배치되는 티타늄텅스텐/텅스텐(TiW/W)막;A titanium tungsten / tungsten (TiW / W) film disposed on the lower metal wiring film; 금속간절연막을 관통하여 0.0625㎛2 이하의 컨택면적으로 상기 티타늄텅스텐/텅스텐(TiW/W)막에 전기적으로 연결되는 비아컨택; 및A via contact electrically connected to the titanium tungsten / tungsten (TiW / W) film with a contact area of 0.0625 μm 2 or less through an intermetallic insulating film; And 상기 비아컨택에 전기적으로 연결되는 상부 금속배선막을 구비하는 반도체소자의 금속배선.A metal wiring of the semiconductor device having an upper metal wiring film electrically connected to the via contact. 삭제delete 제1항에 있어서,The method of claim 1, 상기 티타늄텅스텐/텅스텐(TiW/W)막의 티타늄텅스텐(TiW)막은 300Å보다 작은 두께를 갖는 반도체소자의 금속배선.The titanium tungsten (TiW) film of the titanium tungsten / tungsten (TiW / W) film is a metal wiring of a semiconductor device having a thickness of less than 300Å. 제1항에 있어서,The method of claim 1, 상기 티타늄텅스텐/텅스텐(TiW/W)막의 텅스텐(W)막은 250Å보다 큰 두께를 갖는 반도체소자의 금속배선.The tungsten (W) film of the titanium tungsten / tungsten (TiW / W) film is a metal wiring of a semiconductor device having a thickness greater than 250 kW. 삭제delete 제1항에 있어서,The method of claim 1, 상기 비아컨택은 알루미늄(Al)막 또는 텅스텐(W)막을 포함하는 반도체소자의 금속배선.The via contact may include an aluminum (Al) film or a tungsten (W) film. 기판 위에 알루미늄(Al)막으로 하부 금속배선막을 형성하는 단계;Forming a lower metal interconnection film on the substrate using an aluminum (Al) film; 상기 하부 금속배선막 위에 티타늄텅스텐/텅스텐(TiW/W)막을 형성하는 단계;Forming a titanium tungsten / tungsten (TiW / W) film on the lower metal wiring film; 상기 티타늄텅스텐/텅스텐(TiW/W)막 위에 금속간절연막을 형성하는 단계;Forming an intermetallic insulating film on the titanium tungsten / tungsten (TiW / W) film; 상기 금속간절연막을 관통하여 상기 티타늄텅스텐/텅스텐(TiW/W)막을 노출시키는 비아컨택홀을 0.0625㎛2 이하의 면적으로 형성하는 단계;Forming a via contact hole penetrating the intermetallic insulating film to expose the titanium tungsten / tungsten (TiW / W) film with an area of 0.0625 μm 2 or less; 상기 비아컨택홀을 채워 0.0625㎛2 이하의 컨택면적으로 상기 티타늄텅스텐/텅스텐(TiW/W)막과 컨택되는 비아컨택을 형성하는 단계; 및Filling via via holes to form via contacts in contact with the titanium tungsten / tungsten (TiW / W) layer with a contact area of 0.0625 μm 2 or less; And 상기 비아컨택 위에 상부 금속배선막을 형성하는 단계를 포함하는 반도체소자의 금속배선 제조방법.And forming an upper metal interconnection layer on the via contact. 삭제delete 제7항에 있어서,The method of claim 7, wherein 상기 티타늄텅스텐/텅스텐(TiW/W)막은 스퍼터링 방법을 사용하여 형성하는 반도체소자의 금속배선 제조방법.The titanium tungsten / tungsten (TiW / W) film is a metal wiring manufacturing method of a semiconductor device formed by using a sputtering method. 제9항에 있어서,The method of claim 9, 상기 티타늄텅스텐(TiW)막 형성은 티타늄(Ti) 조성이 10wt% 이하인 타겟을 사용하여 수행하는 반도체소자의 금속배선 제조방법.The titanium tungsten (TiW) film is formed using a target having a titanium (Ti) composition of 10wt% or less. 제9항에 있어서,The method of claim 9, 상기 티타늄텅스텐(TiW)막 형성은 400℃ 이하의 온도 및 50mTorr 이하의 압력에서 수행하는 반도체소자의 금속배선 제조방법.Forming the titanium tungsten (TiW) film is a metal wire manufacturing method of a semiconductor device performed at a temperature of less than 400 ℃ and a pressure of less than 50mTorr. 제9항에 있어서,The method of claim 9, 상기 텅스텐(W)막 형성은 400℃ 이하의 온도에서 수행하는 반도체소자의 금속배선 제조방법.Forming the tungsten (W) film is a metal wiring manufacturing method of a semiconductor device performed at a temperature of 400 ℃ or less. 제7항에 있어서,The method of claim 7, wherein 상기 티타늄텅스텐/텅스텐(TiW/W)막의 티타늄텅스텐(TiW)막은 300Å 이하의 두께로 형성하는 반도체소자의 금속배선 제조방법.The titanium tungsten (TiW) film of the titanium tungsten / tungsten (TiW / W) film is a metal wiring manufacturing method of a semiconductor device to form a thickness of 300 Å or less. 제7항에 있어서,The method of claim 7, wherein 상기 티타늄텅스텐/텅스텐(TiW/W)막의 텅스텐(W)막은 250Å 이상의 두께로 형성하는 반도체소자의 금속배선 제조방법.The tungsten (W) film of the titanium tungsten / tungsten (TiW / W) film is a metal wiring manufacturing method of a semiconductor device formed to a thickness of 250 Å or more. 제7항에 있어서,The method of claim 7, wherein 상기 비아컨택홀 형성은 CxFy 가스나 CHxFy 가스를 이용한 건식식각방법을 사용하여 수행하는 반도체소자의 금속배선 제조방법.The via contact hole is formed by using a dry etching method using a CxFy gas or CHxFy gas metal wiring manufacturing method of a semiconductor device.
KR1020060138844A 2006-12-29 2006-12-29 Metal interconnection for semiconductor device and method of fabricating the same KR100877097B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138844A KR100877097B1 (en) 2006-12-29 2006-12-29 Metal interconnection for semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138844A KR100877097B1 (en) 2006-12-29 2006-12-29 Metal interconnection for semiconductor device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20080062754A KR20080062754A (en) 2008-07-03
KR100877097B1 true KR100877097B1 (en) 2009-01-09

Family

ID=39814836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138844A KR100877097B1 (en) 2006-12-29 2006-12-29 Metal interconnection for semiconductor device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100877097B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059087A (en) * 1997-12-30 1999-07-26 김영환 Metal wiring formation method of semiconductor device
JP2006173386A (en) 2004-12-16 2006-06-29 Eudyna Devices Inc Semiconductor device, semiconductor module provided therewith, and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059087A (en) * 1997-12-30 1999-07-26 김영환 Metal wiring formation method of semiconductor device
JP2006173386A (en) 2004-12-16 2006-06-29 Eudyna Devices Inc Semiconductor device, semiconductor module provided therewith, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20080062754A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US9490205B2 (en) Integrated circuit interconnects and methods of making same
KR100550304B1 (en) Borderless vias with hsq gap filled patterned metal layers
KR100572036B1 (en) Borderless vias with cvd barrier layer
US5963827A (en) Method for producing via contacts in a semiconductor device
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
JP2000106396A (en) Manufacture of semiconductor device
KR20070063499A (en) Semiconductor device and semiconductor device manufacturing method
JP4034482B2 (en) Multilayer wiring structure and method of manufacturing semiconductor device
JP5613272B2 (en) Semiconductor device
KR100877097B1 (en) Metal interconnection for semiconductor device and method of fabricating the same
KR100652317B1 (en) Method for manufacturing metal pad of the semiconductor device
JP2006196642A (en) Semiconductor device and its manufacturing method
US7303988B2 (en) Methods of manufacturing multi-level metal lines in semiconductor devices
JP2006114724A (en) Semiconductor device and manufacturing method thereof
US7662711B2 (en) Method of forming dual damascene pattern
JP2004335721A (en) Semiconductor device and method of manufacturing the same
KR100352304B1 (en) Semiconductor device and method of manufacturing the same
JPH08139190A (en) Manufacture of semiconductor device
KR100602079B1 (en) A method for forming a plug of a semiconductor device
KR100699684B1 (en) Metal line fabrication method for semiconductor device
US10707166B2 (en) Advanced metal interconnects
KR100307985B1 (en) A semiconductor device and a manufacturing process therefor
KR100808794B1 (en) Method for fabricating semiconductor device
US20070205516A1 (en) Low-k dielectric layer, semiconductor device, and method for fabricating the same
KR100580793B1 (en) Method for fabricating tungsten plug of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee