KR100876822B1 - 플립칩 패키지용 평면형 건 다이오드 - Google Patents
플립칩 패키지용 평면형 건 다이오드 Download PDFInfo
- Publication number
- KR100876822B1 KR100876822B1 KR1020060121617A KR20060121617A KR100876822B1 KR 100876822 B1 KR100876822 B1 KR 100876822B1 KR 1020060121617 A KR1020060121617 A KR 1020060121617A KR 20060121617 A KR20060121617 A KR 20060121617A KR 100876822 B1 KR100876822 B1 KR 100876822B1
- Authority
- KR
- South Korea
- Prior art keywords
- compound semiconductor
- layer
- active layer
- contact resistance
- epitaxial growth
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N80/00—Bulk negative-resistance effect devices
- H10N80/10—Gunn-effect devices
- H10N80/107—Gunn diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 건 다이오드에 관한 것으로서 반절연성 화합물 반도체로 이루어진 반도체기판과, 상기 반도체기판 상에 에피택셜 성장법에 의해 불순물이 고농도로 도핑되게 형성된 화합물 반도체로 이루어진 활성층과, 상기 활성층 상의 소정 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 메사 구조를 이루어 상기 활성층의 양측이 노출되게 형성된 스페이서층과, 상기 스페이서층 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 1 접촉저항층과, 상기 활성층 상의 상기 스페이서층이 형성되지 않은 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 2 접촉저항층과, 상기 제 1 접촉저항층 상에 형성된 음극 전극과, 상기 제 2 접촉저항층 상에 형성된 양극 전극을 포함한다. 그러므로, 반도체 기판을 얇은 두께로 연마하지 않고 활성층이 얇게 형성되므로 제조 원가를 감소시키며, 평면 형태 패키지시 와이어 본딩이 필요없어 공정을 감소시킬 수 있으고, 또한, 발진기 구성시 발진 주파수가 증가할수록 신호 손실이 증가되는 것을 방지할 수 있다.
건 다이오드, 평면 형태 구조, 패키지, 와이어 본딩
Description
도 1은 종래 기술에 따른 건 다이오드의 단면도.
도 2는 본 발명의 바람직한 일실시예에 따른 건 다이오드의 단면도.
도 3은 본 발명의 바람직한 다른 실시예에 따른 건 다이오드의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
31, 51 : 반도체기판 33, 53 : 활성층
35, 55 : 스페이서층 37, 57 : 제 1 접촉저항층
39, 59 : 음극전극 41, 61 : 제 2 접촉저항층
43, 63 : 양극전극 65 : 절연막
본 발명은 일반적으로 플립칩 패키지용 평면형 건 다이오드(Gunn diode)에 관한 것으로서, 특히, 양극 전극(anode electrode)과 음극 전극(cathode electrode)이 반도체기판의 동일 방향으로 형성된 플립칩 패키지용 평면형 건 다이오드에 관한 것이다.
건 다이오드는 초고주파 및 밀리미터파 대역용 각종 응용 시스템의 능동부품으로 사용되는 것으로 화합물 반도체인 GaAs 가전자대역의 밸리(valley)에서 L 밸리(valley)로 전자가 천이되어 L 밸리의 낮은 전자 이동 속도 때문에 음성저항 특성이 나타나게 되어 통신 및 레이더 시스템의 국부신호 발생기의 능동소자로 많이 이용되고 있다.
도 1은 종래 기술에 따른 건 다이오드의 단면도이다.
종래 기술에 따른 건 다이오드는 반도체기판(11), 활성층(13), 제 1 및 제 2 접촉저항층(15)(19), 음극전극(17) 및 양극전극(21)으로 구성된다.
상기에서 반도체기판(11)은 불순물이 도핑된 N형의 갈륨비소(GaAs) 또는 InP 등의 화합물 반도체로 이루어진다.
활성층(15)은 반도체기판(13) 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 고농도로 도핑된 N형의 갈륨비소(GaAs) 또는 InP 등의 화합물 반도체로 이루어진다.
제 1 및 제 2 접촉저항층(15)(19)은 활성층(15)의 상부와 반도체기판(11)의 하부에 각각 형성된다. 상기에서 제 1 및 제 2 접촉저항층(15)(19)은 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 N형의 갈륨비소(GaAs) 또는 InP 등의 화합물 반도체로 이루어져 음극전극(17) 및 양극전극(21)이 활성층(15) 및 반도체기판(11)과 오믹 접촉을 이루도록 한다.
음극전극(17) 및 양극전극(21)은 AuGe 계열의 금속으로 형성된다. 상기에서 음극전극(17) 및 양극전극(21)은 서로 위치가 바뀌게 형성될 수도 있다.
상술한 구성의 종래 기술에 따른 건 다이오드는 음극전극(17) 및 양극전극(21)이 반도체기판(11)의 상부와 하부에 형성되는 수직 구조를 갖는다.
상술한 구성의 수직 구조 형태의 건 다이오드는 전자의 이동 경로를 감소하기 위해 반도체 기판을 50 ㎛ 이하의 얇은 두께로 연마하여야 한다. 또한, 전류의 원활한 흐름을 위해 불순물이 고농도로 도핑된 활성층(13)이 두꺼운 두께로 형성된다.
또한, 수직 구조 형태의 건 다이오드는 수직 형태 및 평면 형태로 패키지될 수 있다.
상기에서 건 다이오드의 수직 형태의 패키지시 음극전극(17) 및 양극전극(21)을 접촉 단자와 접촉시키는 것에 의해 건 다이오드가 외부와 연결된다. 그리고, 건 다이오드의 평면 형태의 패키지시 음극전극(17) 또는 양극전극(21)을 와이어 본딩(wire bonding)하여 접촉 단자와 접촉시키는 것에 의해 건 다이오드가 외부와 연결된다.
그러나, 종래 기술에 따른 수직 구조 형태의 건 다이오드는 반도체 기판을 50 ㎛ 이하의 얇은 두께로 연마하여야 하고 활성층이 두껍게 형성되어야 하므로 제조 원가가 증가되는 문제점이 있었다. 또한, 건 다이오드의 평면 형태 패키지시 와이어 본딩(wire bonding)이 필요하므로 공정이 증가될 뿐만 아니라 평면 형태의 공진기와 집적되어 발진기를 구성할 경우 발진 주파수가 증가할수록 본딩에 사용된 와이어에서 신호 손실이 증가되는 문제점이 있었다.
따라서 본 발명의 목적은 반도체 기판을 얇은 두께로 연마하지 않고 활성층이 얇게 형성되어 제조 원가를 감소시킬 수 있는 플립칩 패키지용 평면형 건 다이오드를 제공함에 있다.
본 발명의 다른 목적은 평면 형태 패키지시 와이어 본딩이 필요없어 공정을 감소시킬 수 있는 플립칩 패키지용 평면형 건 다이오드를 제공함에 있다.
본 발명의 또 다른 목적은 발진기 구성시 발진 주파수가 증가할수록 신호 손실이 증가되는 것을 방지할 수 있는 플립칩 패키지용 평면형 건 다이오드를 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 바람직한 일실시예에 따른 건 다이오드는 반절연성 화합물 반도체로 이루어진 반도체기판과, 상기 반도체기판 상에 에피택셜 성장법에 의해 불순물이 고농도로 도핑되게 형성된 화합물 반도체로 이루어진 활성층과, 상기 활성층 상의 소정 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 메사 구조를 이루어 상기 활성층의 양측이 노출되게 형성된 스페이서층과, 상기 스페이서층 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 1 접촉저항층과, 상기 활성층 상의 상기 스페이서층이 형성되지 않은 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 2 접촉저항층과, 상기 제 1 접촉저항층 상에 형성된 음극 전극과, 상기 제 2 접촉저항층 상에 형성된 양극 전극을 포함한다.
상기에서 화합물 반도체는 GaAs 또는 InP를 포함한다.
상기 목적들을 달성하기 위한 본 발명의 바람직한 다른 실시예에 따른 건 다이오드는 반절연성 화합물 반도체로 이루어진 반도체기판과, 상기 반도체기판 상의 소정 부분에 에피택셜 성장법에 의해 불순물이 고농도로 도핑되게 형성된 화합물 반도체로 이루어진 활성층과, 상기 활성층의 주변 부분 상에 가운데 부분이 노출되게 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 메사 구조를 이루도록 형성된 스페이서층과, 상기 스페이서층 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 1 접촉저항층과, 상기 활성층의 상의 상기 스페이서층이 형성되지 않은 가운데 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 2 접촉저항층과, 상기 제 1 접촉저항층 상에 형성된 음극 전극과, 상기 제 2 접촉저항층 상에 형성된 양극 전극을 포함한다.
상기에서 화합물 반도체는 GaAs 또는 InP를 포함한다.
상기에서 음극 전극이 상기 활성층 및 스페이서층의 측면과 접촉되는 것을 방지하는 절연막을 더 포함한다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2는 본 발명의 바람직한 일실시예에 따른 건 다이오드의 단면도이다.
본 발명의 일실시예에 따른 건 다이오드는 반도체기판(31), 활성층(33), 스페이서층(35), 제 1 및 제 2 접촉저항층(37)(41), 음극전극(39) 및 양극전극(43)으로 이루어지고, 음극전극(39) 및 양극전극(43)이 반도체기판(31) 상에 동일 방향으 로 형성된다.
상기에서 반도체기판(31)은 반절연성 갈륨비소(GaAs) 또는 InP 등의 화합물 반도체로 이루어진다. 상기에서 반도체기판(31)은 전류의 통로가 아니므로 얇은 두께로 연마되지 않는다.
활성층(33)은 반도체기판(31) 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 고농도로 도핑된 N형의 갈륨비소(GaAs) 또는 InP 등의 화합물 반도체로 이루어진다. 상기에서 활성층(33)은 전류가 수평 방향으로 흐르게 되므로 두께를 얇게 할 수 있다.
스페이서층(35)은 활성층(33) 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 고농도로 도핑된 N형의 갈륨비소(GaAs) 또는 InP 등의 화합물 반도체로 형성된다. 상기에서 스페이서층(35)은 활성층(33)의 소정 부분에 메사(mesa) 구조를 이루도록 형성된다. 그러므로, 스페이서층(35)이 형성되지 않은 활성층(33)의 양측은 노출된다.
제 1 접촉저항층(37)은 스페이서층(35) 상에 형성되며, 제 2 접촉저항층(41)은 활성층(33) 상의 스페이서층(35)이 형성되지 않아 노출된 부분에 형성된다. 상기에서 1 및 제 2 접촉저항층(37)(41)은 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 N형의 갈륨비소(GaAs) 또는 InP 등의 화합물 반도체로 이루어져 음극전극(39) 및 양극전극(43)이 스페이서층(35) 및 활성층(33)과 오믹 접촉을 이루도록 한다.
음극전극(39) 및 양극전극(43)은 AuGe 계열의 금속으로 형성된다.
상술한 구성의 건 다이오드는 음극전극(39) 및 양극전극(43)이 반도체기판(31) 상에 동일 방향으로 형성되므로 전류가 활성층(33) 및 스페이서층(35)을 통해 양극전극(43)과 음극전극(39) 사이를 수평 방향으로 흐른다. 그러므로, 반도체기판(31)은 전류의 통로가 아니므로 두꺼워도 무관하므로 연마되지 않아도 된다. 또한, 활성층(33)은 전류가 수평 방향으로 흐르게 되므로 두께를 얇게 할 수 있다.
또한, 본 발명에 따른 플립칩 패키지용 평면형 건 다이오드는 평면 형태의 구조를 가지므로 플립 칩(flip-chip) 본딩을 이용하여 패키지할 수 있다. 그러므로, 와이어 본딩에 의한 공정의 증가와 평면 형태의 공진기와 집적되어 발진기를 구성할 경우 발진 주파수가 증가할수록 신호 손실의 증가를 방지할 수 있다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 건 다이오드의 단면도이다.
본 발명의 바람직한 다른 실시예에 따른 건 다이오드는 반도체기판(51) 상의 소정 부분에 활성층(53)이 패터닝되어 형성되고, 활성층(53) 상의 주변 부분에 스페이서층(55)이 메사 구조로 형성된다. 그리고, 스페이서층(55) 상에 형성된 제 1 접촉저항층(57)을 개재시켜 음극전극(59)이 형성되고, 활성층(53) 상의 가운데 부분에 형성된 제 2 접촉층(61)을 개재시켜 양극전극(63)이 형성된다. 즉, 본 발명의 바람직한 다른 실시예에 따른 건 다이오드는 양극전극(63) 주변에 음극전극(59)이 에워싸도록 형성된 구조이다.
상기에서 음극전극(59)이 활성층(53) 및 스페이서층(55)의 측면과 접촉되지 않도록 활성층(53) 및 스페이서층(55)의 측면과 음극전극(59)이 사이에 절연막(65)이 형성된다. 그러므로, 음극전극(59)이 활성층(53) 및 스페이서층(55)의 측면과 오믹 접촉을 이루지 않으면서 접촉되는 것을 방지한다.
상술한 바와 같이 본 발명은 반도체 기판을 얇은 두께로 연마하지 않고 활성층이 얇게 형성되므로 제조 원가를 감소시킬 수 있다. 그리고 평면 형태 패키지시 와이어 본딩이 필요 없어 공정을 감소시킬 수 있으며, 또한, 발진기 구성 시 발진 주파수가 증가할수록 신호 손실이 증가되는 것을 방지할 수 있는 잇점이 있다.
Claims (5)
- 반절연성 화합물 반도체로 이루어진 반도체기판과,상기 반도체기판 상에 에피택셜 성장법에 의해 불순물이 고농도로 도핑되게 형성된 화합물 반도체로 이루어진 활성층과,상기 활성층 상의 소정 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 메사 구조를 이루어 상기 활성층의 양측이 노출되게 형성된 스페이서층과,상기 스페이서층 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 1 접촉저항층과,상기 활성층 상의 상기 스페이서층이 형성되지 않은 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 2 접촉저항층과,상기 제 1 접촉저항층 상에 형성된 음극 전극과,상기 제 2 접촉저항층 상에 형성된 양극 전극을 포함하는 플립칩 패키지용 평면형 건 다이오드.
- 청구항 1에 있어서 상기 화합물 반도체는 GaAs 또는 InP를 포함하는 플립칩 패키지용 평면형 건 다이오드.
- 반절연성 화합물 반도체로 이루어진 반도체기판과,상기 반도체기판 상의 소정 부분에 에피택셜 성장법에 의해 불순물이 고농도로 도핑되게 형성된 화합물 반도체로 이루어진 활성층과,상기 활성층의 주변 부분 상에 가운데 부분이 노출되게 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 메사 구조를 이루도록 형성된 스페이서층과,상기 스페이서층 상에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 1 접촉저항층과,상기 활성층의 상의 상기 스페이서층이 형성되지 않은 가운데 부분에 액상 또는 기상 에피택셜 성장법에 의해 형성된 불순물이 도핑된 화합물 반도체로 형성된 제 2 접촉저항층과,상기 제 1 접촉저항층 상에 형성된 음극 전극과,상기 제 2 접촉저항층 상에 형성된 양극 전극을 포함하는 플립칩 패키지용 평면형 건 다이오드.
- 청구항 3에 있어서 상기 화합물 반도체는 GaAs 또는 InP를 포함하는 플립칩 패키지용 평면형 건 다이오드.
- 청구항 3에 있어서,상기 음극 전극이 상기 활성층 및 스페이서층의 측면과 접촉되는 것을 방지하도록상기 활성층 및 스페이서층의 측면과 음극 전극 사이에 절연막을 더 형성한 플립칩 패키지용 평면형 건 다이오드.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060121617A KR100876822B1 (ko) | 2006-12-04 | 2006-12-04 | 플립칩 패키지용 평면형 건 다이오드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060121617A KR100876822B1 (ko) | 2006-12-04 | 2006-12-04 | 플립칩 패키지용 평면형 건 다이오드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080050829A KR20080050829A (ko) | 2008-06-10 |
| KR100876822B1 true KR100876822B1 (ko) | 2009-01-08 |
Family
ID=39806002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060121617A KR100876822B1 (ko) | 2006-12-04 | 2006-12-04 | 플립칩 패키지용 평면형 건 다이오드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100876822B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2618369B1 (en) * | 2010-09-01 | 2020-11-11 | Nthdegree Technologies Worldwide Inc. | Diodes, printable compositions of a liquid or gel suspension of diodes or other two-terminal integrated circuits, and methods of making same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10107338A (ja) | 1996-09-27 | 1998-04-24 | Kyocera Corp | ガンダイオード及びその製造方法 |
| JP2001185781A (ja) | 1999-12-27 | 2001-07-06 | New Japan Radio Co Ltd | ガンダイオード及びその製造方法 |
| JP2003133616A (ja) | 2001-10-22 | 2003-05-09 | New Japan Radio Co Ltd | ガンダイオードおよびその製造方法 |
| KR20050061416A (ko) * | 1998-04-28 | 2005-06-22 | 신니혼무센 가부시키가이샤 | 건 다이오드, 엔알디 가이드 건 발진기와 그 제조방법 및실장구조 |
-
2006
- 2006-12-04 KR KR1020060121617A patent/KR100876822B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10107338A (ja) | 1996-09-27 | 1998-04-24 | Kyocera Corp | ガンダイオード及びその製造方法 |
| KR20050061416A (ko) * | 1998-04-28 | 2005-06-22 | 신니혼무센 가부시키가이샤 | 건 다이오드, 엔알디 가이드 건 발진기와 그 제조방법 및실장구조 |
| JP2001185781A (ja) | 1999-12-27 | 2001-07-06 | New Japan Radio Co Ltd | ガンダイオード及びその製造方法 |
| JP2003133616A (ja) | 2001-10-22 | 2003-05-09 | New Japan Radio Co Ltd | ガンダイオードおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080050829A (ko) | 2008-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1659622B1 (en) | Field effect transistor and method of manufacturing the same | |
| JP5076278B2 (ja) | 電界効果トランジスタ | |
| US7642567B2 (en) | Field-effect transistor and method of manufacturing the same | |
| US8461631B2 (en) | Composite contact for semiconductor device | |
| US20220262710A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5145809A (en) | Fabrication of gunn diode semiconductor devices | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| KR100876822B1 (ko) | 플립칩 패키지용 평면형 건 다이오드 | |
| US4374394A (en) | Monolithic integrated circuit | |
| JP2000349113A (ja) | 半導体装置およびそれを用いた高周波回路装置 | |
| US20220077655A1 (en) | Surface-emitting semiconductor laser | |
| US4238763A (en) | Solid state microwave devices with small active contact and large passive contact | |
| JP2004241471A (ja) | 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール | |
| JP7192188B2 (ja) | テラヘルツ装置 | |
| JP2000340580A (ja) | 半導体装置 | |
| JP3923260B2 (ja) | 半導体装置の製造方法および発振器 | |
| WO2019077994A1 (ja) | テラヘルツ装置 | |
| JP2005026434A (ja) | 半導体装置 | |
| US11271117B2 (en) | Stacked high-blocking III-V power semiconductor diode | |
| JP6737485B2 (ja) | ダイオード | |
| JP2015046482A (ja) | 半導体装置およびモジュール | |
| JPS6129555B2 (ko) | ||
| CN114695278A (zh) | 一种半导体器件及其制备方法 | |
| JP2005123385A (ja) | 半導体装置 | |
| JP2005142476A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131216 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141208 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161207 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171205 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181204 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191128 Year of fee payment: 12 |