KR100872777B1 - Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage - Google Patents
Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage Download PDFInfo
- Publication number
- KR100872777B1 KR100872777B1 KR1020080059649A KR20080059649A KR100872777B1 KR 100872777 B1 KR100872777 B1 KR 100872777B1 KR 1020080059649 A KR1020080059649 A KR 1020080059649A KR 20080059649 A KR20080059649 A KR 20080059649A KR 100872777 B1 KR100872777 B1 KR 100872777B1
- Authority
- KR
- South Korea
- Prior art keywords
- transfer transistor
- diffusion node
- photodiode
- channel
- transistor
- Prior art date
Links
- 238000012546 transfer Methods 0.000 claims abstract description 174
- 238000009792 diffusion process Methods 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000001939 inductive effect Effects 0.000 claims description 5
- 230000036961 partial effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 29
- 239000000463 material Substances 0.000 abstract description 18
- 230000008859 change Effects 0.000 abstract description 14
- 125000001475 halogen functional group Chemical group 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 22
- 239000007772 electrode material Substances 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 16
- 238000005036 potential barrier Methods 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 일반적인 4-트랜지스터 씨모스 이미지센서의 구조에 있어서 기존의 구조와는 달리 픽셀내의 트랜스퍼 트랜지스터가 포토 다이오드의 리셋 및 트랜스퍼 동작 시, 구동 전압이나 구동 방법과 상관없이, 트랜스퍼 트랜지스터의 턴온 전압에 영향을 받지 않는 채널과 분리된 공핍영역이 존재하도록 픽셀구조를 변경함으로써 트랜스퍼 트랜지스터의 동작조건 변화 및 픽셀간 특성의 불일치에 의해 발생하는 암전류 및 고정 패턴(fixed pattern) 잡음을 감소시키는 것을 목적으로 한다.According to the present invention, unlike the conventional structure in the structure of the general 4-transistor CMOS image sensor, the transfer transistor in the pixel is applied to the turn-on voltage of the transfer transistor regardless of the driving voltage or the driving method during the reset and transfer operation of the photodiode. The purpose is to reduce the dark current and fixed pattern noise caused by the change of operating conditions of the transfer transistor and the inconsistency between the pixels by changing the pixel structure so that there is a depletion region separate from the unaffected channel. .
상기 목적을 달성하기 위한 본 발명의 이미지 센서는, 포토다이오드에서 생성된 광 유발 전하를 전달하기 위한 트랜스퍼 트랜지스터를 포함하는 감광 픽셀에서 상기 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 공핍영역이 존재하도록, 즉 다시 말해 유사 핀치오프 상태로 동작하도록, 상기 트랜스퍼 트랜지스터에서 포토다이오드에 근접한 게이트 절연막의 두께보다 확산 노드쪽 절연막이 더 두꺼운, 즉 트랜스퍼 트랜지스터의 절연막이 단이 지거나 점진적인 두께 변화를 가지는 구조이거나, 상기 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 기판의 도핑 물질과 전기적으로 동일한 물질을 이용하여 포켓/할로 임플란트를 한 구조를 포함하는 것을 특징으로 한다.The image sensor of the present invention for achieving the above object is such that a depletion region exists between a channel and a diffusion node of the transfer transistor in a photosensitive pixel comprising a transfer transistor for transferring the photo-induced charge generated in the photodiode. In other words, the diffusion node-side insulating film is thicker than the thickness of the gate insulating film close to the photodiode in the transfer transistor, that is, the insulating film of the transfer transistor is shortened or has a gradual thickness change so as to operate in a similar pinch-off state. And a pocket / halo implant structure between the channel of the transistor and the diffusion node using a material that is electrically equivalent to the doping material of the substrate.
CMOS, CIS, 이미지 센서, 핀치-오프(pinch off), 암전류(dark current), 고정 패턴 잡음(fixed pattern noise) CMOS, CIS, image sensor, pinch off, dark current, fixed pattern noise
Description
본 발명은 이미지 센서 및 이미지 센서 내에 구현되는 광 유발 전하를 전송하는 트랜스퍼 트랜지스터와 포토다이오드의 구조를 포함하는 감광 픽셀에 관한 것으로, 특히, 포토다이오드의 리셋과 포토다이오드에 쌓인 광 유발 전하의 트랜스퍼 시 포토다이오드에서 전하가 공핍되는 정도를 일정하게 유지시키고 리셋 트랜지스터의 온/오프에 따른 채널 전하의 클럭 피드 쓰루(clock feed through)를 억제하는 구조의 이미지 센서의 감광 픽셀에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor and a photosensitive pixel comprising a structure of a photodiode and a transfer transistor for transmitting photo-induced charges implemented in the image sensor. The present invention relates to a photosensitive pixel of an image sensor that maintains a constant degree of charge depletion in a photodiode and suppresses clock feed through of channel charges due to on / off of a reset transistor.
이미지센서는 크게 CCD 센서와 CMOS 이미지 센서로 구분할 수 있으며, 이 두 장치는 기본적으로 실리콘 밴드갭보다 큰 에너지의 빛에 의하여 생성된 전자-홀 쌍(pair)을 이용하는데, 일반적으로 어느 한쪽(전자 또는 홀)을 모음으로써 조사된 빛의 양을 추정하는 기법을 이용하고 있다.Image sensors can be roughly divided into CCD and CMOS image sensors, and these two devices basically use an electron-hole pair generated by light of energy larger than the silicon bandgap. Or a hole) to estimate the amount of light emitted.
CMOS 이미지 센서는 각각의 이미지 픽셀내부에서 일반적인 CMOS 소자의 경우 와 유사하게 포토다이오드 및 트랜지스터를 구현함으로써, 기존의 CMOS 반도체 제조 공정을 거의 그대로 사용하고 있기 때문에, 반드시 별도의 칩에서 이미지 신호 처리부를 가져야 하는 CCD에 비해, 픽셀 외부 블럭에 이미지 신호 처리 및 검출을 위한 회로를 일체화하여 집적할 수 있고 저전압 동작이 가능하며 제조 단가가 낮은 장점이 있다. Since CMOS image sensors use photodiodes and transistors similarly to the general CMOS devices in each image pixel, using the conventional CMOS semiconductor manufacturing process almost as it is, a separate chip must have an image signal processor. Compared to a CCD, an integrated circuit for image signal processing and detection can be integrated in an external pixel block, low voltage operation is possible, and manufacturing cost is low.
일반적으로 사용되는 CMOS 이미지 센서는 하나의 픽셀을 이루는 트랜지스터의 수에 의해 4-트랜지스터 픽셀 구조와 3-트랜지스터 픽셀 구조로 나눠진다. 필팩터(fill factor)와 제조 단가의 측면에서 3-트랜지스터 픽셀 구조가 장점을 가짐에도 불구하고 수광부와 검출부를 분리시키고 표면을 제외한 실리콘 벌크로 수광부를 만듦으로써 빛에 대한 응답성, 민감도가 높고 암전류, 잡음 등에 강한 4-트랜지스터 픽셀 구조가 일반적으로 사용되고 있다. In general, a CMOS image sensor is divided into a four-transistor pixel structure and a three-transistor pixel structure by the number of transistors forming one pixel. Although the three-transistor pixel structure has advantages in terms of fill factor and manufacturing cost, it is highly responsive, sensitive to light and dark current by separating the light-receiving part from the detector and making the light-receiving part with silicon bulk except the surface. Four-transistor pixel structures that are resistant to noise, noise, and the like are generally used.
일반적인 4-트랜지스터 픽셀 구조를 도 1에 도시하였다. 상기 4-트랜지스터 픽셀 구조는 4개의 트랜지스터로 이루어진 구조로서, 광감지 수단인 포토다이오드(PD)와 4개의 NMOS 트랜지스터가 하나의 단위 감광 픽셀을 구성한다. 4개의 NMOS 트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 확산(Diffusion) 노드(131)로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 확산 노드(131) 또는 포토 다이오드(PD)에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower) 트랜지스터로서 역할을 하며, 스위치 트랜지스터(Sx)는 스위칭(Switching)/어드레싱(Addressing)을 위한 것이다. A general 4-transistor pixel structure is shown in FIG. The four-transistor pixel structure is composed of four transistors, and a photodiode (PD) as a light sensing means and four NMOS transistors constitute one unit photosensitive pixel. Of the four NMOS transistors, the transfer transistor Tx is responsible for transporting the photocharge generated by the photodiode PD to the
트랜스퍼 트랜지스터(Tx)는 게이트 전극물질과 게이트 절연막 및 p형 기판으로 구현할 수 있으며, 포토다이오드(PD)는 일반적으로 n- 또는 n0 도핑 영역과 표면 p 타입 도핑 영역으로 구현할 수 있으며, 확산 노드(132)는 n+ 도핑 영역으로 구현할 수 있다.The transfer transistor Tx may be implemented with a gate electrode material, a gate insulating film, and a p-type substrate, and the photodiode PD may be generally implemented with an n- or n0 doped region and a surface p-type doped region, and the diffusion node 132 ) May be implemented as an n + doped region.
포토다이오드(PD)와 이와 병렬적으로 존재하는 커패시턴스(capacitance, 118)는 수광부를 이루고, 수광된 전자를 전달하는 트랜스퍼 트랜지스터(Tx)는 광자(photon)에 의하여 발생된 전자를 확산 노드(131)로 전달하는 역할을 한다. 2차원의 이미지를 얻기 위해서 하나의 열을 선택하기 위해 스위치 트랜지스터(Sx)의 게이트(141)을 통해 전위를 가하는 방식을 취한다. 특히 각 픽셀은 전류원(150)에 의하여 바이어스 되는데, 상기 전류원(150)은 드라이브 트랜지스터(Dx)와 스위치 트랜지스터(Sx)를 동작시켜 확산 노드(131)의 전위를 출력 노드(142)로 읽어낼 수 있도록 한다.The photodiode PD and the
도시한 4-트랜지스터 픽셀 시모스 이미지센서의 동작은 포토다이오드 리셋 시점 이후 포토다이오드에 축적된 광 유발 전하를 플로팅 확산 노드로 트랜스퍼시켜 확산 노드의 전압 강하를 통해 상기 광 유발 전하의 양을 감지(detect)하도록 한다. The operation of the illustrated 4-transistor pixel CMOS image sensor transfers the photo-induced charge accumulated in the photodiode to the floating diffusion node after the photodiode reset point and detects the amount of the photo-induced charge through the voltage drop of the diffusion node. Do it.
이때 축적된 광 유발 전하의 양을 정확하고 균일하게 감지하기 위해서는 일정하고도 균일한 트랜스퍼 트랜지스터의 리셋 및 트랜스퍼 동작을 필요로 한다. 기존의 4-트랜지스터 픽셀에 있어서 트랜스퍼 트랜지스터의 일정한 리셋 및 트랜스퍼 동작을 위해 완전 리셋형 핀드(pinned) 포토다이오드 등 다양한 구조가 개시되어 있다. 상기 완전 리셋형 핀드 포토다이오드는 포토다이오드의 리셋시 포토다이오드 내의 모든 이동가능한(mobile) 전하가 완전히 공핍되어 더 이상의 전위변화가 없는 상태를 이용하는 다이오드를 의미한다. At this time, in order to accurately and uniformly detect the accumulated amount of photo-induced charge, a constant and uniform reset and transfer operation of the transfer transistor is required. Various structures such as a fully reset pinned photodiode have been disclosed for constant reset and transfer operation of a transfer transistor in a conventional four-transistor pixel. The fully reset pinned photodiode refers to a diode that uses a state in which all mobile charges in the photodiode are completely depleted and no further potential change occurs when the photodiode is reset.
이 경우, 이상적으로는 플로팅 확산 노드 전위 등의 외부 바이어스 환경에 상관없이 포토다이오드 전위가 항상 일정한 값으로 핀닝(pinning)되는데, 이렇게 됨으로써 트랜스퍼 트랜지스터 동작에 의한 리셋 및 트랜스퍼 조건은 항상 일정하게 되며 리셋과 트랜스퍼 조건 또한 같게 된다.In this case, ideally, the photodiode potential always pins to a constant value regardless of the external bias environment such as the floating diffusion node potential, so that the reset and transfer conditions due to the transfer transistor operation are always constant. The transfer condition is also the same.
그러나, 최근 반도체 공정 및 소자의 스케일링 및 동작 전압의 감소에 따라서 확산 노드 전위가 점점 낮아지고 있다. 이러한 확산 노드 전위의 감소에 따라 완전 리셋형 핀드 포토다이오드의 구조를 사용할 경우, 핀드 포토다이오드의 피닝(pinning) 전위도 낮아질 수밖에 없는데, 상기 피닝 전위가 감소할 경우 웰 커패시티(well capacity)나 빛에 대한 포토다이오드의 응답성 같은 픽셀의 특성이 악화되고 고정패턴잡음이 증가할 수 있어, 동작 전압이 감소하더라도 피닝 전위의 감소에는 한계가 있다.However, in recent years, the diffusion node potential is gradually lowered according to the scaling of the semiconductor process and the device and the decrease in the operating voltage. When the diffusion node potential is reduced, the pinning potential of the pinned photodiode is also reduced when the structure of the fully reset type pinned photodiode is reduced. If the pinning potential is decreased, the well capacity or the light is reduced. The characteristics of the pixels, such as the responsiveness of the photodiode to, may deteriorate and the fixed pattern noise may increase, so that there is a limit to the reduction of the pinning potential even when the operating voltage decreases.
전원전위(Vdd)와 트랜지스터 턴온 전위가 같은 일반적인 픽셀 구동조건인 경우 포토다이오드의 리셋과 트랜스퍼 조건은 변하게 된다. 포토다이오드의 리셋을 위해 리셋 트랜지스터가 턴온됐을때 확산 노드의 전압은 전원전위(Vdd)와 리셋 트랜지스터의 항복전압(Vth)의 차(Vdd-Vth)로 고정되게 된다. 리셋 트랜지스터와 트랜스퍼 트랜지스터의 채널 형성부분의 도핑 농도가 유사하므로 트랜스퍼 트랜지스 터가 턴온됐을때 트랜스퍼 트랜지스터의 게이트 전압과 확산 노드의 전압차는 항복전압(Vth)이 되어 확산 노드는 핀치-오프와 선형(linear)조건의 경계에 위치하게 된다. 따라서 트랜스퍼 트랜지스터의 게이트 전압이 인가되며 확산노드로부터 트랜스퍼 트랜지스터의 채널로 전자가 순간적으로 방출될 수 있으며 이는 포토다이오드의 리셋조건에 큰 변화를 주게 된다. 또한 이러한 리셋 조건의 변화는 공정 변수에 매우 민감하게 된다.In the case of the general pixel driving condition where the power supply potential Vdd and the transistor turn-on potential are the same, the reset and transfer conditions of the photodiode are changed. When the reset transistor is turned on to reset the photodiode, the voltage of the diffusion node is fixed by the difference between the power supply potential Vdd and the breakdown voltage Vth of the reset transistor Vdd-Vth. Since the doping concentrations of the channel forming portions of the reset transistor and the transfer transistor are similar, when the transfer transistor is turned on, the voltage difference between the gate voltage of the transfer transistor and the diffusion node becomes the breakdown voltage (Vth), so that the diffusion node has a pinch-off and linear ( linear) at the boundary of the condition. Therefore, the gate voltage of the transfer transistor is applied and electrons can be instantaneously emitted from the diffusion node to the channel of the transfer transistor, which greatly changes the reset condition of the photodiode. This change in reset condition is also very sensitive to process variables.
포토다이오드의 리셋 후 포토다이오드 생성 전하의 트랜스퍼 전에 확산 노드는 플로팅 상태에 있게 되며, 전원전위에서 리셋 트랜지스터의 항복전압과 리셋 트랜지스터의 턴 오프에 의한 클럭 피드 쓰루(clock feed through)에 의한 전압을 뺀 전압으로 고정되게 된다. After reset of the photodiode and before the transfer of the photodiode generated charge, the diffusion node is in a floating state, minus the breakdown voltage of the reset transistor and the voltage due to clock feed through due to the turn-off of the reset transistor. The voltage is fixed.
플로팅 상태의 확산 노드의 전위는 포토다이오드의 리셋시보다 선형조건에 가깝게 되지만 트랜스퍼 트랜지스터와 확산 노드사이에 존재하는 커플링 캐패시턴스(coupling capacitance)에 의해 트랜스퍼 트랜지스터의 전압이 상승함에 따라 플로팅 확산 노드의 전압도 상승하며, 또한 플로팅된 확산 노드이므로 트랜스퍼 트랜지스터의 채널로 순간적 전자의 방출이 확산 노드의 전압에 다시 영향을 미치므로 공정변수뿐만이 아니라 트랜스퍼 게이트에 전압을 인가하는 방법에 따라서도 포토다이오드의 트랜스퍼 조건이 달라지게 된다.The potential of the floating diffusion node is closer to the linear condition than when the photodiode is reset, but the voltage of the floating diffusion node is increased as the voltage of the transfer transistor is increased by the coupling capacitance between the transfer transistor and the diffusion node. As the floating diffusion node is also floated, the instantaneous emission of electrons into the channel of the transfer transistor affects the voltage of the diffusion node again. Therefore, the transfer condition of the photodiode depends not only on the process variable but also on the method of applying the voltage to the transfer gate. Will be different.
완전 리셋형 핀드 포토다이오드의 경우 이러한 포토다이오드의 리셋조건과 트랜스퍼 조건의 변화에 의한 영향을 배제할 수 있다. 하지만 동작전압이 감소함에 따라 광응답성이나 웰 캐패시티를 희생하여 포토다이오드의 피닝 전위를 낮춘다하 더라도 포토다이오드의 리셋조건와 트랜스퍼 조건이 서로 다르므로 포토다이오드가 항상 일정 전위로 피닝되기 위해 포토다이오드의 피닝 전위는 더 낮아질 수 밖에 없으며, 공정변수나 구동 방법에 의한 영향을 보상해 주어야 하므로 포토 다이오드의 피닝 전압이나 물리적인 구조를 결정하는데에는 많은 어려움이 따르게 된다. In the case of a fully reset pinned photodiode, the influence of the change of the reset condition and the transfer condition of the photodiode can be excluded. However, even if the pinning potential of the photodiode is lowered at the expense of photoresponsiveness or well capacity as the operating voltage decreases, the photodiode reset and transfer conditions are different so that the photodiode is always pinned to a constant potential. The pinning potential must be lowered, and it is difficult to determine the pinning voltage or physical structure of the photodiode because it must compensate for the influence of the process variable or the driving method.
또한, 표면 피닝을 위한 p타입 도핑막이 포토다이오드의 윗부분에 형성되어 있는 핀드 포토다이오드와 트랜스퍼 트랜지스터의 채널 사이에는 어느 정도의 포텐션 배리어(barrier)가 존재할 수 밖에 없는데, 포토다이오드의 리셋이나 트랜스퍼시 이러한 배리어에 의한 영향을 제거하기 위해서는 피닝 전위와 플로팅 확산 노드의 전위, 트랜스퍼 트랜지스터의 턴온 전위에 충분한 차이가 있어야 한다. In addition, there is a certain potential barrier between the pinned photodiode and the channel of the transfer transistor in which the p-type doping film for surface pinning is formed on the upper portion of the photodiode. In order to eliminate the influence of such a barrier, there must be a sufficient difference between the pinning potential, the potential of the floating diffusion node, and the turn-on potential of the transfer transistor.
상기 배리어가 충분히 감소되지 않으면 포토다이오드의 피닝전압이 매우 낮다 하더라도 포토다이오드가 완전히 리셋되지 않고, 리셋과 트랜스퍼시 포토다이오드에 남아있는 전하의 양이 배리어에 의해 결정이 되어 심각한 문제점을 유발할 수 있다. 즉, 동작 전압의 감소에 따라 피닝 전위 및 플로팅 확산 노드 전위의 차이 전압의 감소뿐만 아니라, 전반적으로 낮은 웰 커패시티와 불충분한 포토다이오드 리셋을 발생시킬 가능성을 높고 공정 변수에 매우 민감하게 된다는 문제점이 있다.If the barrier is not sufficiently reduced, even if the pinning voltage of the photodiode is very low, the photodiode is not completely reset, and the amount of charge remaining in the photodiode during reset and transfer may be determined by the barrier, causing serious problems. In other words, the decrease in the operating voltage not only reduces the difference voltage between the pinning potential and the floating diffusion node potential, but also increases the likelihood of generating low well capacity and insufficient photodiode reset as a whole and becomes very sensitive to process variables. have.
상기 문제점을 해결하기 위한 종래의 기술로는 리셋 트랜지스터(Rx)의 게이트에 걸리는 전압을 부스팅(boosting) 회로를 사용하여 플로팅 확산 노드 전위를 일반적인 전위인 VDD-VTH에서 강제적인 방법으로 VDD로 높이는 방법과, 리셋 트랜지스터(Rx)를 기존의 NMOS가 아닌 PMOS를 사용함으로써 충분하고 빠르게 플로팅 확 산 노드 전위를 VDD로 올리는 방법이 있다. Conventional techniques for solving the above problems include a method of boosting the voltage across the gate of the reset transistor Rx to the VDD by forcing the floating diffusion node potential from the general potential VDD-VTH to the VDD by using a boosting circuit. In addition, there is a method of raising the floating diffusion node potential to VDD sufficiently and quickly by using the reset transistor Rx instead of the conventional NMOS.
그러나, 전압 부스팅(boosting)회로를 사용하는 경우 일반적인 동작 조건 이상의 전위를 가함으로 인하여 게이트 옥사이드의 신뢰성(reliability)에 문제를 일으킬 수 있으며, PMOS를 리셋 트랜지스터(Rx)로 사용할 경우에는 NMOS보다 넓은 면적을 차지하는 문제로 인하여 필-팩터(fill factor)가 감소로 인하여 특성이 나빠지며, 노이즈 특성에 있어서도 NMOS 동작에 비하여 잡음이 2배 정도 증가한다고 알려져 있다. 또한 상기의 접근 방법은 동작 전압이 낮아지며 발생 할 수 있는 문제의 해결 방법을 제시하기보다는 같은 동작 전압에서 효율을 높이는 기술이라서, 낮은 동작 전압에 따른 문제점의 근본적인 해결책이 될 수 없었다.However, in case of using voltage boosting circuit, applying more potential than normal operating condition may cause the problem of gate oxide reliability, and in case of using PMOS as reset transistor (Rx), larger area than NMOS Due to the problem of occupying, the characteristics are deteriorated due to the decrease of the fill factor, and the noise is also known to increase the noise by about twice as compared to the NMOS operation. In addition, the above approach is to improve the efficiency at the same operating voltage rather than to propose a solution to the problem that can occur due to the low operating voltage, it could not be a fundamental solution to the problem caused by the low operating voltage.
본 발명은 상기 문제점들을 해결하기 위하여 제안된 것으로서, 낮은 동작 전압의 상태에서 포토다이오드와 확산 노드의 상태, 픽셀의 구동 전위나 구동 방법의 의존성을 줄이면서, 암 전류나 고정패턴잡음 같은 잡음 성분을 효과적으로 억제할 수 있는 이미지 센서의 감광 픽셀을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems, and reduces noise components such as dark current and fixed pattern noise while reducing dependence of photodiode and diffusion node, pixel driving potential and driving method at low operating voltage. The object is to provide a photosensitive pixel of the image sensor that can be effectively suppressed.
이를 위해, 본 발명은 포토다이오드가 피닝 전위로 완전히 리셋 되지 않더라도 동일한 정도의 리셋과 트랜스퍼 수행이 가능하게 하고, 리셋과 트랜스퍼시 트랜스퍼 트랜지스터의 턴온 전위와 확산노드 전위의 변화가 리셋과 트랜스퍼 수행시 미치는 영향을 제거할 수 있는 구조를 제공한다. 더불어 피닝 전위로 완전히 리셋되는 완전 리셋형으로 포토다이오드가 설계된 경우에도 그 특성이 개선될 수 있고, 공정 변수에 의한 영향을 효과적으로 제거하기 때문에 같은 목적으로 사용될 수 있다.To this end, the present invention enables the same degree of reset and transfer performance even if the photodiode is not completely reset to the pinning potential, and the change in the turn-on potential and the diffusion node potential of the transfer transistor during reset and transfer effect Provide a structure to remove the impact. In addition, even when the photodiode is designed as a fully reset type, which is completely reset to the pinning potential, its characteristics can be improved and can be used for the same purpose because it effectively removes the influence of process variables.
상기 목적을 달성하기 위한 본 발명의 감광 픽셀은, 이미지 센서 내 트랜스퍼 트랜지스터의 채널과 확산노드가 공핍영역으로 분리되는 구조를 가지는 것을 특징으로 한다. 상기의 구조에서 포토다이오드와 트랜스퍼 트랜지스터의 채널사이에 존재하는 포텐샬 배리어의 구동 전압 및 확산노드 전압에 의한 변화를 효과적으로 방지할 수 있다. The photosensitive pixel of the present invention for achieving the above object is characterized in that the channel and the diffusion node of the transfer transistor in the image sensor is separated into a depletion region. In the above structure, the change caused by the driving voltage and the diffusion node voltage of the potential barrier existing between the photodiode and the channel of the transfer transistor can be effectively prevented.
상기 목적을 달성하기 위해 본 발명의 제1 사상에 따른 감광 픽셀은, 포토다이오드의 리셋과 트랜스퍼시 동작 전압과 구동 방법 확산 노드의 상태에 관계없이, 리셋과 트랜스퍼가 일정하도록 만들기 위해 상기 트랜스퍼 트랜지스터의 채널과 확산노드가 공핍영역으로 분리된 구조를 가지는 것을 특징으로 한다.In order to achieve the above object, the photosensitive pixel according to the first aspect of the present invention may be configured such that the reset and transfer of the phototransistor are made constant so that the reset and the transfer are constant regardless of the state of the driving diode and the driving method diffusion node. The channel and the diffusion node is characterized by having a structure separated into a depletion region.
상기 목적을 달성하기 위해 본 발명의 제2 사상에 따른 감광 픽셀은, 포토다이오드의 리셋 및/또는 트랜스퍼시 트랜스퍼 트랜지스터 채널 전 영역의 전체적 혹은 부분적 공핍(deep depletion) 정도와 확산노드의 전압 변화에 의한 트랜스퍼 트랜지스터의 채널과 포토다이오드 사이에 존재하는 포텐셜 배리어의 변화를 효과적으로 억제할 수 있는 구조를 가지는 것을 특징으로 한다. In order to achieve the above object, the photosensitive pixel according to the second aspect of the present invention is based on the total or partial depth of depletion of the entire area of the transfer transistor channel and / or the voltage of the diffusion node. It is characterized by having a structure capable of effectively suppressing a change in the potential barrier existing between the channel and the photodiode of the transfer transistor.
상기 본 발명의 사상은 바람직하게는, 광에 의해 생성되는 광 유발 전하를 모으는 포토다이오드와 이를 확산 노드로 전달하기 위한 트랜스퍼 트랜지스터를 포함하는 감광 픽셀에 적용할 수 있다.The idea of the present invention is preferably applicable to photosensitive pixels comprising a photodiode that collects photo-induced charges generated by light and a transfer transistor for transferring it to a diffusion node.
상기 본 발명의 제1 사상에 따라, 트랜스퍼 트랜지스터의 채널과 확산노드 사이에 트랜지스터의 턴온 전압에 영향을 받지않고 공핍영역을 가지는 구조로 만들기 위해, 트랜지스터의 게이트 절연막 두께를 부분적으로 조절하거나, 트랜스퍼 트랜지스터의 채널과 확산노드 사이에 기판의 도핑 물질이 B나 Ga같은 p타입이라면 이와 전기적으로 동일한 성질을 갖는 p타입 불순물로 이온주입(포켓/할로 임플란트)을 하거나, 트랜지스터에 가해지는 전압이 확산노드에 전달되는 것을 효과적으로 막거나 감소시킬 수 있도록 물리적으로 트랜지스터의 채널과 확산노드나 드레인을 분리시키거나, 게이트 전극 물질의 일함수(work function)를 부분적으로 조절하 는 방법을 사용할 수 있다.According to the first aspect of the present invention, in order to make a structure having a depletion region between the channel and the diffusion node of the transfer transistor without being affected by the turn-on voltage of the transistor, the thickness of the gate insulating film of the transistor is partially adjusted or the transfer transistor is If the doping material of the substrate is between the channel and the diffusion node of p type such as B or Ga, ion implantation (pocket / halo implant) with p type impurities having the same electrical properties or the voltage applied to the transistor is applied to the diffusion node. Physically, the channel of the transistor can be separated from the diffusion node or drain, or the work function of the gate electrode material can be partially adjusted to effectively prevent or reduce the transmission.
또한, 상기 방법들을 2 가지 이상 결합 사용하여 트랜스퍼 트랜지스터에서 동작 게이트 전압과 확산노드 전압의 차보다 확산노드쪽의 항복 전압을 더 크게 만들수도 있다.It is also possible to combine two or more of the above methods to make the breakdown voltage of the diffusion node larger than the difference between the operating gate voltage and the diffusion node voltage in the transfer transistor.
상기 본 발명의 제2 사상에 따라, 트랜스퍼 트랜지스터의 채널과 포토다이오드 사이의 존재하는 포텐셜 배리어가 리셋과 트랜스퍼시 트랜스퍼 트랜지스터의 동작 전압과 확산노드 전위에 의해 변화되는 것을 억제하기 위해, 기판의 도핑 물질이 B나 Ga같은 p타입이라면 이와 전기적으로 동일한 성질을 갖는 p타입 불순물의 주입에 의한 도핑 막이 트랜스퍼 트랜지스터의 채널과 인접한 부분의 포토다이오드의 측면 형성되었거나 트랜스퍼 트랜지스터의 채널면과 평행하면서 채널과 일정 깊이를 가지고 분리되어 형성되어 있는 구조를 가질 수 있다.According to the second aspect of the present invention, the doping material of the substrate is suppressed in order to suppress the existing potential barrier between the channel and the photodiode of the transfer transistor by the operating voltage and the diffusion node potential of the transfer transistor during reset and transfer. In the case of p type such as B or Ga, the doping film formed by the injection of p type impurities having the same electrical properties is formed on the side of the photodiode of the portion adjacent to the channel of the transfer transistor or parallel to the channel surface of the transfer transistor and has a constant depth with the channel. It may have a structure that is formed separately with.
포토다이오드의 리셋이나 트랜스퍼시 리셋된 후 포토다이오드에 남아있는 전하의 양과 트랜스퍼 후 포토다이오드에 남아있는 전하의 양은 트랜스퍼 트랜지스터의 턴온 전압과 트랜스퍼 트랜지스터 채널의 상태와 확산 노드의 전압에 의해 영향을 받게 된다. The amount of charge remaining on the photodiode after reset or transfer during photodiode and the amount of charge remaining on the photodiode after transfer is affected by the turn-on voltage of the transfer transistor, the state of the transfer transistor channel, and the voltage of the diffusion node. .
본 발명의 제1 사상에 따라, 트랜스퍼 트랜지스터의 채널과 확산 노드 사이에 공핍영역을 형성시키면 포토다이오드의 리셋과 트랜스퍼시 확산노드에 존재하는 전하가 트랜스퍼 트랜지스터 채널로 순간적으로 방출되는 것을 억제할 수 있다. 이에 따라, 트랜스퍼나 리셋시 채널은 일정하게 전체적인 공핍 상태에서 부분적 공핍 상태 혹은 평형상태가 되어, 포토다이오드의 리셋과 트랜스퍼 수행에 있어 확산노드의 영향을 효과적으로 제거하여 일정한 트랜스퍼나 리셋을 수행할 수 있다. According to the first idea of the present invention, if the depletion region is formed between the channel and the diffusion node of the transfer transistor, it is possible to suppress the instantaneous discharge of charges present in the diffusion node during the reset and transfer of the photodiode. . Accordingly, during transfer or reset, the channel is partially depleted or equilibrated from the entire depletion state, thereby effectively eliminating the influence of the diffusion node in the reset and transfer of the photodiode, thereby performing a constant transfer or reset. .
또한, 포토다이오드와 트랜스퍼 트랜지스터의 채널사이에 존재하는 포텐셜 배리어는 리셋이나 트랜스퍼를 수행하는 중에 트랜스퍼 트랜지스터의 턴온 전압과 그 전압의 인가방법, 트랜스퍼 트랜지스터와 확산노드의 커플링 캐패시티(coupling capacity)의 크기, 트랜스퍼 트랜지스터의 턴온시 채널 평형 전하의 양, 포토다이오드의 웰 캐패시티에 해당하는 전하의 양, 확산노드에서 트랜스퍼 트랜지스터 채널로 방출되는 전하의 양등에 의해 변화하게 되고, 이런 포텐셜 배리어의 변화는 포토다이오드의 리셋이나 트랜스퍼를 일정하지 못하게 하고, 리셋과 트랜스퍼후 포토다이오드의 상태에 있어 차이를 유발하게 된다. In addition, the potential barrier existing between the photodiode and the channel of the transfer transistor is used to determine the turn-on voltage of the transfer transistor and the method of applying the voltage during the reset or transfer, and the coupling capacity of the transfer transistor and the diffusion node. The size, the amount of channel equilibrium charge at the turn-on of the transfer transistor, the amount of charge corresponding to the well capacitance of the photodiode, the amount of charge released to the transfer transistor channel at the diffusion node, and so on, are the potential barrier changes The reset or transfer of the photodiode is not constant and causes a difference in the state of the photodiode after reset and transfer.
본 발명의 제2 사상에 따라, 이러한 포텐셜 배리어의 변화는 포토다이오드의 측면에 형성되거나 트랜스퍼 트랜지스터의 채널면과 평행하면서 채널과 일정 깊이를 가지고 분리되어 형성되어 있는 기판과 같은 불순물로 도핑된 막을 형성함으로써 억제할 수 있다. According to the second aspect of the present invention, such a change in the potential barrier forms a film doped with impurities such as a substrate formed on the side of the photodiode or parallel to the channel surface of the transfer transistor and formed separately from the channel with a certain depth. This can be suppressed.
포토다이오드를 완전하게 공핍시키고자 하는 종래 기술과는 달리, 본 발명은 공정이나 구조적으로 포토다이오드의 리셋후 포토다이오드에 남아있는 전하의 양과 트랜스퍼후 포토다이오드에 남아있는 전하의 양이 공정변수, 동작 전압, 전압의 인가방식등에 의해 변화하지 않고 일정한 값으로 유지시키고, 확산노드의 리셋시 리 셋 노이즈와 클럭 피드 쓰루에 의한 전압 강하를 최소화 하는데 그 주안점을 두었다. 하지만 포토다이오드를 완전히 공핍시키는 경우에도 그 특성이 개선될 수 있고 공정 변수에 의한 영향을 효과적으로 제거하며 일정한 동작전압 하에서 포토다이오드의 피닝 전압을 증가시킬 수 있으므로 더 큰 웰 캐패시티를 가질 수 있으므로 같은 목적으로 사용될 수 있다.Unlike the prior art, in which the photodiode is to be completely depleted, the present invention relates to the process variable and the amount of charge remaining in the photodiode after transfer of the photodiode and the process. The main focus is to minimize the voltage drop caused by the reset noise and clock feed through when the diffusion node is reset. However, even when the photodiode is completely depleted, its characteristics can be improved, effectively eliminate the influence of process variables, and increase the pinning voltage of the photodiode under a constant operating voltage, thereby having a larger well capacity. Can be used as
상기 구성에 따른 본 발명의 이미지 센서를 실시함에 의해, 낮은 동작 전압 환경에서도 암전류 및 고정패턴 잡음, 채널에서의 클락 피드 쓰루등을 효과적으로 억제할 수 있는 효과가 있다.By implementing the image sensor of the present invention according to the above configuration, there is an effect that can effectively suppress dark current and fixed pattern noise, clock feed through in the channel even in a low operating voltage environment.
또한, 본 발명은 완전 공핍구조 포토다이오드이거나 완전 공핍구조가 아닌 포토다이오드이거나 공정변수에 민감하지 않고, 동작 전압, 전압의 인가방식등과 무관하게 포토다이오드의 리셋과 트랜스퍼가 일정하게 수행되어 공정과 구동방법이 용이한 효과가 있다. In addition, the present invention is a fully depleted structure photodiode or a photodiode that is not a fully depleted structure, or is not sensitive to process variables, regardless of the operating voltage, the application method of the voltage, the reset and transfer of the photodiode is carried out uniformly The driving method has an easy effect.
또한, 본 발명은 이미 사용 중인 공정을 바탕으로 구현 가능하므로 종래 기술로부터 개선이 용이한 효과도 있다.In addition, the present invention can be implemented based on the process already in use, there is also an effect that can be easily improved from the prior art.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
예컨대, 하기의 실시예에서는 본 발명의 감광 픽셀을 4-트랜지스터 CMOS 이미지 센서에 적용한 구현으로 구체화하여 설명하지만, 포토다이오드 및 포토다이오드에서 생성된 광 유발 전하를 이동시키기 위한 트랜지스터를 구비한 다른 이미지 센서상 구조, 예를 들면 CCD의 저전압 출력단 센스 회로에도 적용할 수 있으며, 이 또한 본 발명의 권리범위에 속함은 자명하다. For example, in the following embodiment, the photosensitive pixel of the present invention is described in detail as an implementation applied to a four-transistor CMOS image sensor. However, another image sensor having a photodiode and a transistor for shifting photo-induced charges generated in the photodiode is described. The present invention can also be applied to a phase structure, for example, a low voltage output stage sense circuit of a CCD, which is also within the scope of the present invention.
예컨대, 실시예들에서 기판과 표면 도핑영역은 p타입으로 확산 노드와 포토다이오드는 n타입으로 도핑한 구조를 예로 도시했지만, 기판과 표면 도핑영역은 n타입으로 확산 노드와 포토다이오드는 p타입으로 도핑한 구조 또한 가능함은 물론이다.For example, in the exemplary embodiments, the substrate and the surface doped region are p-type, and the diffusion node and the photodiode are n-type, but the substrate and the surface doped region are n-type and the diffusion node and the photodiode are p-type. Of course, the doped structure is also possible.
(( 실시예Example 1) One)
본 실시예는 포토다이오드의 리셋과 광 유발 축적전하의 트랜스퍼시, 트랜스퍼 트랜지스터 및 그 외의 픽셀 내 트랜지스터에 인가되는 동작전압의 크기, 전압 인가 방식, 확산 노드의 전압과 무관하게, 상기 트랜스퍼 트랜지스터의 채널 형성영역과 확산 노드 영역이 항상 공핍영역으로 분리되는 픽셀구조이다. This embodiment is a channel of the transfer transistor regardless of the reset of the photodiode and the transfer of the photo-induced accumulation charge, the magnitude of the operating voltage applied to the transfer transistor and other transistors in the pixel, the voltage application method, and the voltage of the diffusion node. A pixel structure in which the formation region and the diffusion node region are always separated into the depletion region.
즉, 본 실시예에서는 트랜스퍼 트랜지스터의 게이트 절연막의 종류와 두께에 관계없이 확산 노드와 트랜스퍼 트랜지스터 채널사이에 불순물 이온주입을 통해 트랜스퍼 트랜지스터의 채널영역과 확산 노드간 전위장벽을 조절함으로써, 트랜스퍼 트랜지스터의 턴온시 확산영역으로부터 전자가 넘어오는 것을 방지하는 구조를 가진다.That is, in the present embodiment, turn-on of the transfer transistor is performed by adjusting the potential barrier between the channel region and the diffusion node of the transfer transistor by implanting impurity ions between the diffusion node and the transfer transistor channel regardless of the type and thickness of the gate insulating film of the transfer transistor. It has a structure that prevents electrons from flowing from the diffusion region.
구체적으로, 포토다이오드의 리셋과 트랜스퍼시 트랜스퍼 트랜지스터에 턴온 전압이 인가되면 트랜스퍼 트랜지스터의 채널은 확산 노드와 공핍영역으로 분리되어 항상 일정한 딥 디플리션(deep depletion)상태에서 포토다이오드에 존재하는 전하를 상기 채널로 가져오게 되고, 포토다이오드에서 상기 채널로 넘어오는 전자의 양에 따라, 상기 채널은 확산 노드쪽으로 전하가 이동하며 평형 채널 전하를 유지하거나, 약간의 딥 디플리션 상태로 전하를 채널에 잡아두게 된다. Specifically, when a turn-on voltage is applied to the reset and transfer transistor of the photodiode, the channel of the transfer transistor is divided into a diffusion node and a depletion region, and thus charges existing in the photodiode are always in a constant deep depletion state. Brought into the channel and depending on the amount of electrons from the photodiode to the channel, the channel moves charge toward the diffusion node and maintains the equilibrium channel charge or transfers charge to the channel with a slight deep depletion state. I'll be caught.
그 후, 트랜스퍼 트랜지스터에 턴오프 전압이 인가됨에 따라 트랜스퍼 트랜지스터의 채널에 존재하는 전하는 포토다이오드와 트랜스퍼 트랜지스터 채널 사이에 존재하는 포텐샬 배리어(potential barrier)의 상승과 확산노드와 트랜스퍼 트랜지스터 채널 사이에 형성된 공핍영역 즉, 강화된 측면 전기장(lateral electric field)에 의해 거의 대부분의 채널 전하가 확산 노드로 이동하게 된다.Thereafter, as the turn-off voltage is applied to the transfer transistor, the charge present in the channel of the transfer transistor rises in the potential barrier existing between the photodiode and the transfer transistor channel and the depletion formed between the diffusion node and the transfer transistor channel. The region, ie the enhanced lateral electric field, causes almost all of the channel charge to move to the diffusion node.
이렇게 공핍영역으로 트랜스퍼 트랜지스터의 채널과 확산노드가 분리된 구조는 공정 변수에 민감하지 않고 트랜스퍼 트랜지스터의 게이트 턴온전압의 변화나 확산노드 전압의 변화나 전압의 인가방식등에 관계없이 일정한 리셋과 트랜스퍼가 가능하며 리셋이나 트랜스퍼시 포토다이오드에 더 적은 양의 전하가 잔류하게 되고 트랜스퍼 트랜지스터 채널의 전하가 다시 포토다이오드로 되돌아가지 않게 된다. 따라서 이미지 래그(image lag)나 고정패턴잡음, 암전류가 줄게되고 웰 캐패시티가 증가하는 효과를 갖는다. The structure in which the channel and the diffusion node of the transfer transistor are separated into the depletion region is not sensitive to process variables, and the reset and transfer can be performed regardless of the gate turn-on voltage of the transfer transistor, the change of the diffusion node voltage, or the voltage application method. Less charge remains on the photodiode during reset or transfer, and the charge in the transfer transistor channel does not return back to the photodiode. Therefore, image lag, fixed pattern noise, and dark current are reduced, and well capacity is increased.
도 2a 및 2b의 감광 픽셀은, 채널과 확산노드 사이에 p타입으로 도핑 영역 형성하여, 트랜스퍼 트랜지스터의 턴온 게이트 전압과 확산노드의 전압의 차보다 트랜스퍼 트랜지스터의 확산노드쪽의 항복전압을 더 크게 만드는 구조를 가진다.The photosensitive pixels of FIGS. 2A and 2B form a p-type doped region between the channel and the diffusion node, making the breakdown voltage at the diffusion node side of the transfer transistor larger than the difference between the turn-on gate voltage of the transfer transistor and the voltage of the diffusion node. It has a structure.
도 2a는 4-트랜지스터 CMOS 이미지 센서의 포토다이오드(202) 영역과 트랜스퍼 트랜지스터와 확산 노드(203)를 상기 사상에 따라 구현한 실시예이다. 트랜스퍼 트랜지스터는 게이트 전극(205)과 게이트 절연막(206), 측벽절연막(sapcer,207), 기판(201)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 도핑 영역(202)과 표면 도핑 영역(204)으로 이루어져 있다. 특징적인 구조인 공핍 유발 도핑부(208)가 트랜스퍼 트랜지스터의 채널과 확산노드(203)를 공핍영역으로 분리시키는 역할을 하게 된다. 이를 위해 바람직하게는 게이트 절연막(206) 형성과 게이트 전극(205)의 규정 이후, 게이트 전극(205)과 확산노드(203)사이에 행해지는 소스 드레인 확장 이온주입 단계에서 기판의 도핑 물질과 같은 p타입 불순물로 이온주입하여 공핍 유발 도핑부(208)를 형성한 후, 측벽절연막(207)을 형성하고 n타입 불순물로 확산노드(203)를 형성한다. 2A illustrates an embodiment in which the
구체적으로, 트랜스퍼 트랜지스터의 게이트 절연막 및 게이트 전극물질 형성과 규정 이후, 게이트 전극과 확산노드 사이에 행해지는 소스 드레인 확장 이온주입 단계에서 기판의 도핑 물질이 B나 Ga같은 p타입이라면, 이와 전기적으로 동일한 성질을 갖는 p타입 불순물로 포켓/할로 형태의 이온주입을 한 후 P나 As같은 n타입 불순물로 확산노드를 형성한다. Specifically, after forming and defining the gate insulating film and the gate electrode material of the transfer transistor, if the doping material of the substrate is a p type such as B or Ga in the source drain expansion ion implantation step performed between the gate electrode and the diffusion node, the same is electrically After implanting pocket / halo-type ion into p-type impurity having a property, a diffusion node is formed with n-type impurity such as P or As.
이때 공핍 유발 도핑부(208)의 바람직한 최소의 도핑 농도는 트랜스퍼 트랜지스터의 턴온 게이트 전압과 확산노드의 전압의 차보다 트랜스퍼 트랜지스터의 확산노드쪽의 항복전압을 더 크게 만드는 도핑 농도, 즉 전형적인 MOS 구조에서 트랜스퍼 트랜지스터 게이트를 일반 게이트로 확산노드(203)를 소스로 보았을 때 항복전압을 넘지 못해 게이트 채널에 전자가 넘어가지 않는 도핑 농도이다. The desired minimum doping concentration of the
도 2b의 감광 픽셀은, 도 2a의 감광 픽셀과 유사하나, 게이트 절연막(306) 형성과 게이트 전극(305)의 규정 이후, 게이트 전극(305)과 확산노드(303)사이에 행해지는 소스 드레인 확장 이온주입 단계에서 기판의 도핑 물질과 같은 p타입 불순물로 이온주입하여 제1 공핍 유발 도핑부(308)를 형성한 후 확산노드(303)과 같은 n타입 불순물로 다시 이온주입하여 제2 공핍 유발 도핑부(309)를 형성한 구조를 가진다. 이후, 측벽절연막(307)을 형성하고 n타입 불순물로 확산노드(303)를 형성한다.The photosensitive pixel of FIG. 2B is similar to the photosensitive pixel of FIG. 2A, but after the formation of the
구체적으로, 트랜스퍼 트랜지스터의 게이트 절연막 및 게이트 전극 물질 형성과 규정 이후 게이트 전극과 확산노드 사이에 행해지는 소스 드레인 확장 이온주입 실시전에 기판의 도핑 물질이 B나 Ga같은 p타입이라면 이와 전기적으로 동일한 성질을 갖는 p타입 불순물로 이온주입을 한 후 P나 As같은 n타입 불순물로 다시 확장 이온주입을 하고 P나 As같은 n타입 불순물로 확산노드를 형성한다.Specifically, if the dopant of the substrate is a p-type such as B or Ga before the formation of the gate insulating film and the gate electrode material of the transfer transistor and the source-drain extension ion implantation performed between the gate electrode and the diffusion node after the definition, the same properties are electrically equivalent. After ion implantation with p-type impurity, the ion implantation is expanded with n-type impurity such as P or As, and a diffusion node is formed with n-type impurity such as P or As.
이온주입 물질이나 이온 주입 에너지, 이온주입 농도, 이온주입 각도등에 따라 제1 공핍 유발 도핑부(308)와 제2 공핍 유발 도핑부(309)의 구조적 모양이 달라 질 수 있음은 명백하다. 이 구조의 특징은 전형적인 MOS 제조방법을 그대로 이용하여 확산노드와 트랜스퍼 트랜지스터를 형성하며 추가로 소스 드레인 확장 이온주입단계에서 기판과 같은 p타입 불순물 이온주입 단계가 추가된 것이다. Obviously, the structural shapes of the first depletion-induced
추가된 이온주입에 의해 형성된 제1 공핍 유발 도핑부(308)는 트랜스퍼 트랜지스터의 채널과 확산 노드사이에 공핍영역을 형성시키는 역할을 하며 바람직하게 최소한의 도핑 농도는 트랜스퍼 트랜지스터의 턴온 게이트 전압과 확산노드의 전압의 차보다 트랜스퍼 트랜지스터의 확산노드쪽의 항복전압을 더 크게 만드는 도핑 농도, 즉 제 1 공핍 유발 도핑부의 최소 도핑 농도는 전형적인 MOS 구조에서 트랜스퍼 트랜지스터 게이트를 일반 게이트로 확산노드영역(303과 309)를 소스로 보았을 때 항복전압을 넘지 못해 게이트 채널에 전자가 넘어가지 않는 농도이다. The first depletion-induced
(( 실시예Example 2) 2)
본 실시예는 트랜스퍼 트랜지스터의 게이트를 전형적인 MOS 구조의 일반 게이트로, 확산노드를 소스로 보았을때, 항복전압에 영향을 미치는 게이트 절연막의 두께, 기판와 게이트 전극물질과의 일함수 등을 부분적으로 조절하거나, 상기 확산 노드 영역과 상기 트랜스퍼 트랜지스터의 채널 영역 사이에 공핍 영역을 형성함으로써, 트랜스퍼 트랜지스터에 인가되는 동작 게이트 전압과 확산노드 전압간 차이보다 트랜스퍼 트랜지스터의 확산노드 쪽의 항복전압을 더 크게 만드는 구조를 가진다.In this embodiment, when the gate of the transfer transistor is a general gate of a typical MOS structure, and the diffusion node is viewed as a source, the thickness of the gate insulating film affecting the breakdown voltage, the work function of the substrate and the gate electrode material, and the like are partially adjusted. And forming a depletion region between the diffusion node region and the channel region of the transfer transistor, thereby making the breakdown voltage at the diffusion node side of the transfer transistor larger than the difference between the operating gate voltage and the diffusion node voltage applied to the transfer transistor. Have
즉, 본 실시예의 감광 픽셀은 확산 노드에 의해 형성되는 측면 전기장(lateral electric field)은 그대로 유지하되 트랜스퍼 트랜지스터 턴온 시 게이 트 전극에 의해 형성되는 수직 전기장을 약화시켜 확산노드와 트랜스퍼 트랜지스터 채널사이에 공핍영역을 형성시키는 구조를 가진다. That is, the photosensitive pixel of the present embodiment maintains the lateral electric field formed by the diffusion node, but weakens the vertical electric field formed by the gate electrode when the transfer transistor is turned on, thereby depleting between the diffusion node and the transfer transistor channel. It has a structure for forming an area.
도 3a의 트랜스퍼 트랜지스터는 게이트 전극(405)과 게이트 절연막(406, 407), 기판(401)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 도핑 영역(402)과 표면 도핑 영역(404)으로 이루어져 있다. 특징적인 구조인 두께가 불균일한 트랜스퍼 트랜지스터의 게이트 절연막에 의해, 게이트 턴온 전압의 영향이 미미한 공핍 영역(409)이 형성되고, 상기 공핍 영역은 트랜스퍼 트랜지스터의 채널과 확산노드(403)를 공핍영역으로 분리시키는 역할을 한다. 확산 노드쪽과 인접한 게이트 절연막(407)을 두껍게 만들어 게이트 턴온 전압이 확산노드(403)에 영향을 미치지 않게 된다. The transfer transistor of FIG. 3A includes a
게이트 절연막의 두께를 불균일하게 제조하는 방법으로는, 게이트 절연막 형성시 질소 주입과 같이 절연막 성장 억제 물질을 부분적으로 사용하거나, 포토다이오드와 인접한 쪽과 확산노드와 인접한 쪽의 주입 농도를 다르게 하여 게이트 절연막의 두께를 조절하거나, 기판위에 게이트 절연막 형성 후 마스크를 사용하여 절연막의 부분 에칭과 절연막 재형성 방법을 사용하여 두께를 조절하는 방법이 있다. 구조적으로는 도 3b에 도시한 바와 같은 2단 이상의 두께를 갖는 절연막(406', 407')이나, 도 3a에 도시한 바와 같은 점진적으로 두께가 증가하는 절연막(406, 407) 구조를 적용할 수 있다. As a method of producing a non-uniform thickness of the gate insulating film, a gate insulating film may be formed by partially using an insulating film growth inhibitory material such as nitrogen injection when forming the gate insulating film, or by varying the injection concentration of the side adjacent to the photodiode and the side adjacent to the diffusion node. There is a method of controlling the thickness of the insulating film or by forming a gate insulating film on the substrate and then using a mask to partially adjust the thickness of the insulating film and the insulating film reforming method. Structurally, the insulating films 406 'and 407' having two or more thicknesses as shown in Fig. 3B or the insulating
도 3a에 도시한 확산노드와 인접한 부분의 절연막(407)이 상대적으로 두꺼운 구조가, 트랜스퍼 트랜지스터에 인가되는 동작 게이트 전압과 확산노드 전압간 차이보다 트랜스퍼 트랜지스터의 확산노드 쪽의 항복전압을 더 크게 만든다.The relatively thick structure of the insulating
즉, 도시한 불균일한 두께를 가지는 절연막의 구조에 따라, 전형적인 MOS 구조에서 트랜스퍼 트랜지스터 게이트를 일반 게이트로 확산노드(403)를 소스로 보았을 때 트랜스퍼 트랜지스터의 턴온 전압을 인가해도 항복전압을 넘지 못해 게이트 채널에 전자가 넘어가지 않게 된다. That is, according to the structure of the insulating film having the non-uniform thickness shown, when the transfer transistor gate is used as the general gate and the
트랜스퍼 트랜지스터의 절연막에서 두꺼운 영역(407)에 해당하는 면적은 트랜스퍼 트랜지스터의 채널 형성이 안 되는 영역이므로 트랜스퍼 트랜지스터의 채널 용량을 작게 만들므로 얇은 영역(406)의 에지 효과(edge effect)에 의해 확산 영역에서 트랜스퍼 트랜지스터의 채널로 전하가 이동하지 않는 한도 내에서 가능한 확산노드 쪽에 최소의 면적으로 형성하는 것이 바람직하다. Since the area corresponding to the
트랜스퍼 트랜지스터의 게이트 절연막이, 유전율이 서로 다른 2가지 이상의 물질로 구성되어 있는 경우에도, 실리콘 산화막으로 환산한 두께인 EOT(equivalent oxide thickness)를 기준으로 확산 노드쪽이 포토다이오드 쪽보다 더 두꺼운 게이트 절연막을 가지도록 구현하면, 본 실시예의 사상에 따른 구조를 가지게 된다. 이 경우 도 3c에 도시한 바와 같이, 유전율이 작은 물질(407")과 유전율이 큰 물질(406")을 부분적으로 사용하거나 도시하지는 않았지만, 전체 게이트 절연막 두께에서 유전율이 서로 다른 물질이 차지하는 비율을 달리함으로써, 물리적으로 동일한 두께를 가지는 게이트 절연막이더라도, EOT를 기준으로 확산 노드쪽이 더 두꺼운 게이트 절연막(406", 407")을 형성할 수 있다. Even when the gate insulating film of the transfer transistor is composed of two or more materials having different dielectric constants, the gate insulating film thicker than the photodiode side on the diffusion node side based on the equivalent oxide thickness (EOT), which is the thickness converted into the silicon oxide film. If implemented to have, the structure according to the spirit of the present embodiment. In this case, as shown in FIG. 3C, although a material having a low dielectric constant and a material having a high
도 3d의 감광 픽셀은 상기 확산 노드 영역과 상기 트랜스퍼 트랜지스터의 채널 영역 사이에 위치하며, 그 상부에 상기 트랜스퍼 트랜지스터의 게이트 전극이 존재하지 않는 간극 영역(509)을 가진다.The photosensitive pixel of FIG. 3D is positioned between the diffusion node region and the channel region of the transfer transistor, and has a
도시한 트랜스퍼 트랜지스터는 게이트 전극(505)과 게이트 절연막(506), 측면절연막(507,508), 기판(501)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 도핑 영역(502)과 표면 도핑 영역(504)으로 이루어져 있다. 트랜스퍼 트랜지스터 게이트 전극(505)과 확산노드(503)는 측면절연막(508)에 의해 분리되어 측벽절연막(508) 하부의 채널 영역에 간극 영역(509)을 형성한다. 상기 간극 영역(509)이 트랜스퍼 트랜지스터의 채널과 확산 노드(503)를 공핍영역으로 분리시키는 역할을 한다. 즉, 트랜스퍼 트랜지스터의 게이트에 턴온전압이 인가되어도 게이트 전극(505)와 확산노드(503)가 분리되어 있으므로 확산 노드내의 전하가 트랜스퍼 트랜지스터의 채널로 방출되지 않는다. The illustrated transfer transistor consists of a
바람직하게는 게이트 절연막(506) 형성과 게이트 전극(505)의 규정 이후 게이트 전극(505)과 확산노드(503)사이에 행해지는 소스 드레인 확장 이온주입을 하지 않고 측벽절연막(508)을 형성하고 n타입 불순물로 확산노드(503) 형성을 위한 이온주입을 따로 실시하여 구현한다. 이때 게이트 전극의 규정과 측벽절연막(508)의 두께를 조절함으로써 게이트 전극(505)와 확산노드(503)가 분리된 간극 영역(509)의 크기를 조절할 수 있다. Preferably, after forming the
간극 영역(509)의 크기는 포토다이오드의 리셋과 트랜스퍼시 트랜스퍼 트랜지스터의 채널에 존재하는 전하가 확산노드(503)로 잘 이동할 수 있도록, 확산노 드(503)에 의한 측면 전기장이 채널에 영향을 미침 동시에 게이트 전극(505)의 에지 효과에 의해 확산노드(503) 내부의 전하가 트랜스퍼 트랜지스터 채널로 방출되지 않도록 적절한 조절이 필요함은 자명하다. The size of the
트랜스퍼 트랜지스터의 측벽절연막을 이용하지 않고 상기 간극 영역을 형성하는 다른 방법으로는, 별도의 포토마스크를 사용하여 상기 트랜스퍼 트랜지스터의 게이트 전극과 확산노드가 분리되도록 제작하는 방법이 있다.Another method of forming the gap region without using the sidewall insulating layer of the transfer transistor is to fabricate the gate electrode and the diffusion node of the transfer transistor using a separate photomask.
특정한 동작전압 하에서, 트랜스퍼 트랜지스터의 채널과 확산노드 사이의 공핍영역은 게이트 전극물질의 일 함수를 부분적으로 조절함으로써 형성될 수 있다. 도 3e에 도시한 바와 같이, 트랜스퍼 트랜지스터의 채널형성 영역이 p타입의 불순물로 도핑되고, 확산 노드가 n타입의 불순물로 도핑된 경우, 통상적으로 n타입으로 높게 도핑된 폴리 실리콘이 게이트 전극물질로 사용되고, 도시된 바와 같이 포토다이오드와 근접한 부분의 게이트 전극 물질(505'a)의 일함수보다 확산 노드와 인접한 게이트 전극 물질(505'b)의 일함수가 클 경우, 채널 도핑 농도가 커지거나 게이트 절연막의 두께가 두꺼워진 것과 같이 기판(501')과 게이트 전극 물질(505'b)의 일함수 차에 의해 확산 노드의 항복전압이 커지게 된다. Under certain operating voltages, the depletion region between the channel and the diffusion node of the transfer transistor can be formed by partially adjusting the work function of the gate electrode material. As shown in FIG. 3E, when the channel formation region of the transfer transistor is doped with p-type impurities and the diffusion node is doped with n-type impurities, polysilicon doped with n-type highly doped gate electrode material. If the work function of the gate electrode material 505'b adjacent to the diffusion node is greater than the work function of the gate electrode material 505'a in the portion proximate the photodiode as shown and used, the channel doping concentration is increased or the gate As the thickness of the insulating layer becomes thicker, the breakdown voltage of the diffusion node increases due to the work function difference between the substrate 501 'and the gate electrode material 505'b.
극적인 예로, 도 3e의 구조에서 505'a가 n타입으로 높게 도핑된 폴리 실리콘이고 505'b가 p타입으로 높게 도핑된 폴리 실리콘이라면 게이트 전극 물질 사이의 일함수 차는 약 1V이상이 되고, 따라서 505'a 하부의 채널 형성 영역에 해당하는 기판 영역보다 505'b 하부의 채널 형성 영역(509')에 해당하는 기판 영역의 항복 전압이 약 1V이상 증가하게 된다. As a dramatic example, in the structure of FIG. 3E, if 505'a is highly doped polysilicon of n type and 505'b is highly doped polysilicon, the work function difference between the gate electrode materials is about 1V or more, thus 505 The breakdown voltage of the substrate region corresponding to the channel formation region 509 'below 505'b is increased by about 1 V or more than the substrate region corresponding to the channel formation region below' a.
게이트 전극 물질들의 일함수 차이는 특정 트랜스퍼 게이트 동작전압 하에서 확산 영역과 인접한 트랜스퍼 트랜지스터의 하부에 채널이 형성되지 않아 채널 영역과 확산 노드를 분리시킬 수 있는 값 이상이어야 한다. 상기 제안된 구조에 사용될 수 있는 게이트 전극 물질들로, 불순물 도핑을 이용한 전극 물질 이라면 불순물의 도핑 농도를 달리하여 일함수의 차를 만들 수 있으며, 2 가지 이상의 물질로 구성된 전극물질이라면 전극 물질을 이루는 구성재료의 몰 분율을 달리하여 원하는 일함수의 차를 만들 수 있다. 또한, 도 3e에서 구분된 두 게이트 전극(505'a, 505'b)을 구성하기 위한 기본 전극 물질 자체를 서로 다르게 하여 제작함으로써, 원하는 일함수의 차를 만들 수 있다. The difference in the work function of the gate electrode materials must be greater than or equal to the channel region and the diffusion node because no channel is formed under the transfer transistor adjacent to the diffusion region under a specific transfer gate operating voltage. As the gate electrode materials that can be used in the proposed structure, an electrode material using impurity doping can make a difference in work function by varying the doping concentration of impurities, and an electrode material composed of two or more materials forms an electrode material. Different mole fractions of the constituent materials can be used to produce the desired work function difference. In addition, the difference in the desired work function can be made by fabricating the basic electrode materials themselves for forming the two gate electrodes 505'a and 505'b separated from FIG. 3E.
도 3a 내지 3e에 있어서, 공핍 영역(409, 409', 409", 509, 509')에 해당하는 기판의 불순물의 농도가 기판(substrate)의 농도와 같거나, 트랜스퍼 트랜지스터의 채널 형성 부분에 해당하는 부분의 기판의 불순물의 농도와 같은 구조를 가질 수 있다.3A to 3E, the concentration of impurities in the substrate corresponding to the
(( 실시예Example 3) 3)
본 실시예의 감광 픽셀은, 포토다이오드의 전하가 트랜스퍼 트랜지스터의 채널로 이동할 때의 포텐셜 배리어를 일정하게 하기 위한 포텐셜 조절 구조를 가진다.The photosensitive pixel of this embodiment has a potential adjusting structure for making the potential barrier constant when the charge of the photodiode moves to the channel of the transfer transistor.
포토다이오드의 리셋이나 트랜스퍼 수행시 포토다이오드와 트랜스퍼 트랜지 스터의 채널 사이에 포텐셜 배리어가 존재하는데 실제 포토다이오드에서 트랜스퍼 트랜지스터로 이동하는 전하가 느끼는 포텐셜 배리어의 크기는 트랜스퍼 트랜지스터의 턴온 전압과 그 전압의 인가방법, 트랜스퍼 트랜지스터와 확산노드의 커플링 캐패시티(coupling capacity)의 크기, 트랜스퍼 트랜지스터의 턴온시 채널 평형 전하의 양, 포토다이오드의 웰 캐패시티에 해당하는 전하의 양, 확산노드에서 트랜스퍼 트랜지스터 채널로 방출되는 전하의 양 등에 의해 변화된다. 이와같이 트랜스퍼 트랜지스터 채널의 공핍정도나 확산노드의 전압변화에 따른 포텐셜 배리어의 변화를 억제하기 위한 구조의 실시예들은 도 4a 및 4b에 도시한 바와 같다. There is a potential barrier between the photodiode and the channel of the transfer transistor during reset or transfer of the photodiode. The potential barrier felt by the charge traveling from the photodiode to the transfer transistor is the magnitude of the turn-on voltage of the transfer transistor and its voltage. Application method, size of coupling capacity of transfer transistor and diffusion node, amount of channel equilibrium charge at turn-on of transfer transistor, amount of charge corresponding to well capacity of photodiode, transfer transistor channel at diffusion node It is changed by the amount of charges emitted. As described above, embodiments of the structure for suppressing the change of the potential barrier according to the degree of depletion of the transfer transistor channel or the voltage change of the diffusion node are shown in FIGS. 4A and 4B.
도 4a에 도시한 감광 픽셀은, 상기 트랜스퍼 트랜지스터의 기판과 인접한 상기 포토다이오드의 내부 도핑 영역(602)의 측면에 형성되며, 상기 트랜스퍼 트랜지스터의 기판과 동일한 타입으로 더 높게 도핑된 포텐셜 조절 도핑 영역(607)을 구비한다.The photosensitive pixel shown in FIG. 4A is formed on the side of the internal
도 4a의 트랜스퍼 트랜지스터는, 게이트 전극(605)과 게이트 절연막(606), 기판(601)으로 이루어져 있으며, 포토다이오드 영역은 포토다이오드 내부 도핑 영역(602)과 표면 도핑 영역(604)으로 이루어져 있다. 포텐셜 조절 도핑 영역(607)은 포토다이오드의 트랜스퍼 트랜지스터와 인접한 측면에 기판(601)과 같은 도핑물질로 도핑된 영역으로 기판의 농도보다는 높고 표면 도핑 영역(604)의 도핑 농도보다 낮거나 같은 농도를 가진다. The transfer transistor of FIG. 4A includes a
바람직하게 포텐셜 조절 도핑 영역(607)은, 표면 도핑 영역(604)과 분리되어 있으며, 트랜스퍼 트랜지스터 채널의 공핍정도나 확산노드(603)의 전압변화에 따라 포토다이오드의 전하가 트랜스퍼 트랜지스터의 채널로 이동할 때 느끼는 포텐셜 배리어를 일정한 값으로 만드는 역할을 한다. 상기 구조에서 확산노드(603)에서 트랜스퍼 트랜지스터의 채널로 전하가 방출되지 않을 경우 트랜스퍼 트랜지스터의 특정한 게이트 턴온 전압에서 리셋과 트랜스퍼후 포토다이오드에 남아있는 전하의 양이 같게 된다.Preferably, the potential control doped
도 4b의 감광 픽셀은, 포토다이오드와 트랜스퍼 트랜지스터 채널사이에 존재하는 포텐셜 배리어의 변화를 억제하기 위해 포토다이오드의 측면이 아닌 트랜스퍼 트랜지스터의 채널과 평행한 면으로 기판(701)의 도핑물질과 같은 물질로 도핑된 포텐셜 조절 도핑 영역(707)을 구비한다.The photosensitive pixel of FIG. 4B is a material, such as the doping material of the
포텐셜 조절 도핑 영역(707)은 기판의 농도보다는 높고 표면 도핑 영역(704)의 도핑 농도보다 낮거나 같은 농도를 가지며, 바람직하게는 표면 도핑 영역(704)과 분리되어 있다. 포텐셜 조절 도핑 영역(707)은 포토다이오드의 리셋이나 트랜스퍼시 포텐셜 배리어를 일정하게 만드는 역할을 하여, 도시한 감광 픽셀은 특정한 트랜스퍼 트랜지스터의 턴온전압에서 확산노드(703)의 전압과 관계없이 더욱 효과적인 리셋과 트랜스퍼를 수행하게 한다. Potentially controlled doped
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.
도 1은 일반적인 4-트랜지스터 CMOS 이미지 센서의 구조를 도시한 회로도.1 is a circuit diagram showing the structure of a typical four-transistor CMOS image sensor.
도 2a 및 2b는 공핍 유발 도핑 영역을 구비한 본 발명의 일실시예에 따른 감광픽셀의 포토 다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.2A and 2B are cross-sectional views showing photodiode and transfer transistor regions of a photosensitive pixel in accordance with one embodiment of the present invention having a depletion-induced doped region.
도 3a 내지 3e는 채널내 공핍 영역 또는 간극 영역을 구비한 본 발명의 다른 실시예에 따른 감광픽셀의 포토 다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.3A through 3E are cross-sectional views showing photodiode and transfer transistor regions of a photosensitive pixel according to another embodiment of the present invention having an in-channel depletion region or a gap region.
도 4a 및 4b는 포텐셜 조절 도핑 영역을 구비한 본 발명의 또 다른 실시예에 따른 감광픽셀의 포토 다이오드 및 트랜스퍼 트랜지스터 영역을 도시한 단면도.4A and 4B are cross-sectional views showing photodiode and transfer transistor regions of a photosensitive pixel according to another embodiment of the present invention having a potential doped region;
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080059649A KR100872777B1 (en) | 2008-06-24 | 2008-06-24 | Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080059649A KR100872777B1 (en) | 2008-06-24 | 2008-06-24 | Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060096333A Division KR100857453B1 (en) | 2006-09-29 | 2006-09-29 | Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080065574A KR20080065574A (en) | 2008-07-14 |
KR100872777B1 true KR100872777B1 (en) | 2008-12-09 |
Family
ID=39816387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080059649A KR100872777B1 (en) | 2008-06-24 | 2008-06-24 | Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100872777B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114141795B (en) * | 2021-06-08 | 2024-07-12 | 天津大学 | Manufacturing process of high conversion gain pixel |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000010191A (en) * | 1998-07-30 | 2000-02-15 | 김영환 | Cmos image sensor and manufacturing method thereof |
KR20040029197A (en) * | 2002-09-25 | 2004-04-06 | 주식회사 하이닉스반도체 | CMOS Image sensor and fabrication method for the same |
KR20060076386A (en) * | 2004-12-29 | 2006-07-04 | 동부일렉트로닉스 주식회사 | Cmos image sensor and method for fabricating the same |
-
2008
- 2008-06-24 KR KR1020080059649A patent/KR100872777B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000010191A (en) * | 1998-07-30 | 2000-02-15 | 김영환 | Cmos image sensor and manufacturing method thereof |
KR20040029197A (en) * | 2002-09-25 | 2004-04-06 | 주식회사 하이닉스반도체 | CMOS Image sensor and fabrication method for the same |
KR20060076386A (en) * | 2004-12-29 | 2006-07-04 | 동부일렉트로닉스 주식회사 | Cmos image sensor and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20080065574A (en) | 2008-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100857453B1 (en) | Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage | |
US7671315B2 (en) | Image sensor and method of driving transfer transistor of image sensor | |
CN103828052B (en) | The unit picture element of imageing sensor and photodetector thereof | |
US8207562B2 (en) | Image sensor and method of fabricating the same including a gate insulation layer, a gate electrode, a photodiode and a floating diffusion region | |
US9640572B2 (en) | Unit pixel for image sensor | |
KR101927006B1 (en) | Unit pixel of image sensor, and light-receiving element thereof | |
US9887234B2 (en) | CMOS image sensor and method for forming the same | |
KR100880528B1 (en) | CMOS Image Sensors | |
KR20070106599A (en) | Low-noise image sensor possessing it | |
US20080121952A1 (en) | Cmos image sensor | |
KR100910936B1 (en) | Unit pixel improving image sensitivity and dynamic range | |
JP2006286848A (en) | Solid-state imaging device | |
US8013365B2 (en) | CMOS image sensor configured to provide reduced leakage current | |
US20080035969A1 (en) | CMOS image sensors and methods of forming the same | |
KR100872777B1 (en) | Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage | |
KR100871894B1 (en) | Light Sensing Pixel of Image Sensor Structure with Low Operating Voltage | |
KR100813800B1 (en) | Image sensor with improved dark current and saturation characteristic and the method for fabricating the same | |
KR20110000959A (en) | Image sensor and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |