KR100871839B1 - 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법 - Google Patents

스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법 Download PDF

Info

Publication number
KR100871839B1
KR100871839B1 KR1020060082483A KR20060082483A KR100871839B1 KR 100871839 B1 KR100871839 B1 KR 100871839B1 KR 1020060082483 A KR1020060082483 A KR 1020060082483A KR 20060082483 A KR20060082483 A KR 20060082483A KR 100871839 B1 KR100871839 B1 KR 100871839B1
Authority
KR
South Korea
Prior art keywords
animation
script
electronic circuit
simulation result
result data
Prior art date
Application number
KR1020060082483A
Other languages
English (en)
Other versions
KR20080019931A (ko
Inventor
김상필
조한진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060082483A priority Critical patent/KR100871839B1/ko
Publication of KR20080019931A publication Critical patent/KR20080019931A/ko
Application granted granted Critical
Publication of KR100871839B1 publication Critical patent/KR100871839B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T13/00—Animation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 복잡한 대용량의 전자 회로를 포함하는 하드웨어 시스템 또는 전자 회로를 검증하기 위해서 시뮬레이션 결과를 검증할 때, 스크립트 기반의 애니메이션을 통해 전자 회로의 작동을 시각적으로 나타내기 위한 전자 회로 설계 검증 방법에 관한 것으로, 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법에 있어서, 시뮬레이션 결과 데이터를 상기 시뮬레이션 결과 데이터와 관련된 그래픽 라이브러리의 기본 이미지와 도형을 이용해 시각적으로 모델링하는 제1 단계; 애니메이션 스크립트와 상기 시뮬레이션 결과 데이터를 분석 및 변환하여 다양한 자료 구조 데이터를 생성하는 제2 단계; 및 상기 제2 단계에서 생성된 자료 구조 데이터들 중 상기 애니메이션 스크립트를 기반으로 상기 제1 단계에서 시각적으로 모델링된 시뮬레이션 결과 데이터의 각 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여 애니메이션을 수행하는 제3 단계를 포함한다.
회로 설계 검증, 반도체 회로 설계, 시뮬레이션, 애니메이션, 스크립트

Description

스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법{Method for testing electronic circuit designs by using script-based animation}
도 1 은 종래의 반도체 소자 설계를 위한 전자 설계 개발 과정에 대한 일실시예 흐름도,
도 2 는 종래의 전자 회로 설계 검증 시스템의 일실시예 구성도,
도 3 은 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 시스템의 일실시예 구성도,
도 4 는 본 발명에 이용되는 애니메이션 스크립트에 대한 일실시예 설명도,
도 5 는 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과 애니메이션화 방법 중 애니메이션화 과정에 대한 일실시예 흐름도,
도 6 은 일반적인 파형 분석 결과의 일예시도,
도 7 은 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과를 애니메이션한 상태를 나타내는 일예시도,
도 8 은 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과를 블록 다이어그램으로 애니메이션한 다른 일예시도,
도 9 는 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과를 테이블 형식으로 애니메이션한 또 다른 일예시도이다.
* 도면의 주요 부분에 대한 부호 설명
10 : 시뮬레이터 20 : 시뮬레이션 결과 데이터 저장부
30 : 파형 분석부 40 : 그래픽 라이브러리
50 : 스크립트 작성부 60 : 애니메이션 스크립트 저장부
70 : 애니메이터
본 발명은 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법에 관한 것으로, 상세하게는 복잡한 대용량의 전자 회로를 포함하는 하드웨어 시스템 또는 전자 회로를 검증하기 위해서 시뮬레이션 결과를 검증할 때, 스크립트 기반의 애니메이션을 통해 전자 회로의 작동을 시각적으로 나타낼 수 있는, 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법에 관한 것이다.
일반적으로, 반도체 칩과 같은 직접 회로 소자 또는 전자 회로 소자를 구현하는데 있어서, 컴퓨터 보조 설계 툴(CAD tool)과 같은 설계 툴을 이용한 전자 회 로 설계 과정이 사용되고 있다. 이러한 반도체 칩(chip) 소자를 설계하기 위한 전자 설계 개발 과정은 전자 회로를 설계하고, 이를 시뮬레이션을 통해 검증하여 물리적으로 구현하는 과정을 통해서 이루어진다.
도 1 은 종래의 반도체 소자 설계를 위한 전자 설계 개발 과정에 대한 일실시예 흐름도이다.
도 1에 도시된 바와 같이, 반도체 소자를 위한 전자 설계 개발 과정은, 개략적으로 4 단계 즉, 컴퓨터 보조 설계 툴(CAD tool)을 이용하여 회로 설계를 하는 전자 회로 설계 단계(101)와, 논리 시뮬레이터(simulator)를 이용하여 설계된 하드웨어 시스템(hardware system)을 검증하는 시뮬레이션 검증 단계(102)와, 검증된 설계 데이터를 물리적으로 구현하기 위해 개별 구성요소(component)를 배치 및 배선하는 배치 및 배선 단계(103)와, 반도체 공정을 이용하여 실제 반도체 칩(chip)을 제작하는 칩 제작 단계(104)로 나누어진다.
이때, 반도체 전자 설계의 시뮬레이션 검증 단계(102)는 구상된 전자 회로의 설계가 정확하게 작동하는지를 미리 검증하는데 사용되며, 실제 설계에서 매우 중요시되고 있다.
최근 정보통신 분야의 발달이 가속화됨에 따라 개발 설계되는 전자 회로 또는 반도체 소자 회로, 즉 하드웨어 시스템은 점점 고집적 대용량화되어 가고 있고, 시스템 개발에 있어서 과거에 개발된 설계 자산(IP: Intellectual Property)을 재활용하여 설계하는 방식이 도입되고 있다. 특히, 반도체 소자 설계가 점차 합성 기술에 의한 자동 설계와 매크로 셀(macro cell)들의 활용 또는 재활용으로 발전됨에 따라, 실제 논리 회로의 설계보다는 이를 검증 및 분석하는데에 점차 많은 시간이 소요되고 있다. 이에 따라, 대용량의 회로를 빠른 시간 내에 검증할 수 있는 컴퓨터 보조 설계 툴(CAD tool)들이 필수적으로 요구된다.
논리 회로의 검증 및 분석을 위해서는 일반적으로 시뮬레이터가 사용되고 있다. 그런데, 최근에는 설계하려는 하드웨어 시스템의 회로 구성이 점점 복잡해지고, 이에 따라 설계 데이터가 커지게 되어 분석해야할 데이터의 크기가 수백 메가바이트(megabyte)에서 수 기가바이트(gigabyte)에 이르고 있다. 따라서, 이러한 대용량의 데이터를 처리할 수 있는 시뮬레이터 툴의 성능이나 검증 방식이 실제 전자 회로 설계 시간 단축에 매우 중요한 요인으로 인식되고 있다.
시뮬레이션을 이용한 설계 데이터의 검증 및 분석 작업은 에러(error)가 발생된 부분을 찾아내고 수정하기 위해서 일반적으로 수십 번씩 반복하게 되기 때문에, 분석 데이터의 크기가 클수록 디버깅(debugging)을 위해서 필요한 시간이 급격히 늘어나게 된다. 따라서, 시뮬레이션을 통한 검증 및 분석 작업에 요구되는 시간을 효과적으로 줄이기 위해서는 시뮬레이션 결과를 보다 용이하게 검증할 수 있는 수단이 요구된다.
도 2 는 종래의 전자 회로 설계 검증 시스템의 일실시예 구성도이다.
도 2에 도시된 바와 같이, 종래의 전자 회로 설계 검증 시스템은, 컴퓨터 보조 설계 툴(CAD tool)로 설계된 전자 회로 또는 반도체 회로와 같은 회로 설계의 데이터(전자 회로 설계 데이터)와, 전자 회로 설계 데이터를 검증하기 위한 테스트 벡터 데이터(data of test vector)를 입력받아 전자 회로 설계를 시뮬레이션하기 위한 시뮬레이터(10)와, 시뮬레이터(10)에 의해 시뮬레이션된 결과 데이터를 저장하기 위한 시뮬레이션 결과 데이터 저장부(20)와, 시뮬레이션 결과 데이터 저장부(20)에 저장된 시뮬레이션 결과 데이터를 파형으로 나타내어 분석하기 위한 파형 분석부(30)를 포함한다.
여기서, 전자 회로 설계 데이터는 현재 알려진 다양한 회로 설계 툴을 이용하여 요구되는 또는 개발하고자 하는 전자 회로를 설계한 결과 데이터를 의미하고, 테스트 벡터 데이터는 설계된 전자 회로의 테스트를 위한 데이터를 의미하며, 시뮬레이션 결과 데이터는 일반적으로 설계된 전자 회로, 즉 하드웨어 시스템의 시뮬레이션 동작을 시간에 따른 입출력 신호 값으로 표현한 데이터를 의미한다.
이와 같이 구성된 종래의 전자 회로 설계 검증 시스템의 동작 과정을 보다 상세하게 살펴보면, 먼저 컴퓨터 보조 설계 툴로 설계된 전자 회로 설계 데이터와, 이를 검증하기 위한 테스트 벡터 데이터가 준비되고, 준비된 전자 회로 설계 데이터와 테스트 벡터 데이터는 설계된 전자 회로를 시뮬레이션하기 위한 시뮬레이터(10)에 입력된다. 그러면, 시뮬레이터(10)가 전자 회로 설계 데이터를 시뮬레이션한 후, 시뮬레이션 결과 데이터를 생성하여 시뮬레이션 결과 데이터 저장부(20)에 저장하고, 파형 분석부(30)는 시뮬레이션 결과 데이터 저장부(20)에 저장된 시뮬레이션 결과 데이터를 분석한다.
이때, 파형 분석부(30)는 신호 값(시뮬레이션 결과 데이터)의 시간에 따른 변화를 숫자로 나타내는 대신에, 도 6에 도시된 바과 같이, 파형이라는 특수한 형태로 나타내어 시뮬레이션 결과 데이터를 분석한다.
이러한 파형 분석부(30)는 설계하고 있는 하드웨어 시스템, 즉 전자 회로의 동작을 시각적으로 검증할 수 없으며, 또한 모든 신호의 변화를 단지 파형 값으로만 추상화하여 나타내기 때문에, 사용자(검증자)가 하드웨어 시스템의 동작을 제대로 파악하기가 어렵고, 파형 값을 해석하는데 많은 시간과 노력이 소요되며, 특히 비전문가는 이러한 파형 값을 해석하기가 어렵다는 문제점이 있다.
따라서, 전자 회로 설계 데이터가 시뮬레이션된 결과를 보다 용이하게 검증할 수 있는 방안이 절실히 요구된다.
본 발명은 상기한 바와 같은 문제점을 해결하고 상기 요구에 부응하기 위하여 제안된 것으로, 복잡한 대용량의 전자 회로를 포함하는 하드웨어 시스템 또는 전자 회로를 검증하기 위해서 시뮬레이션 결과를 검증할 때, 스크립트 기반의 애니메이션을 통해 전자 회로의 작동을 시각적으로 나타내기 위한, 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법에 있어서, 시뮬레이션 결과 데이터를 상기 시뮬레이션 결과 데이터와 관련된 그래픽 라이브러리의 기본 이미지와 도형을 이용해 시각적으로 모델링하는 제1 단계; 애니메이션 스크립트와 상기 시뮬레이션 결과 데이터를 분석 및 변환하여 다양한 자료 구조 데이터를 생성하는 제2 단계; 및 상기 제2 단계에서 생성된 자료 구조 데이터들 중 상기 애니메이션 스크립트를 기반으로 상기 제1 단계에서 시각적으로 모델링된 시뮬레이션 결과 데이터의 각 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여 애니메이션을 수행하는 제3 단계를 포함한다.
삭제
이처럼, 본 발명은 복잡한 대용량의 전자 회로를 포함하는 하드웨어 시스템, 즉 반도체 전자 회로를 검증하기 위해서 전자 회로 설계 시뮬레이션 결과를 분석할 때, 하드웨어 시스템의 시뮬레이션 결과를 오로지 파형으로만 분석하는 비효율적인 종래 방법 대신에, 전자 회로의 작동을 다양한 형태의 그래픽 애니메이션(graphic animation)으로 시각화하여 보다 빠르고 용이하게 하드웨어 시스템의 동작을 검증할 수 있는 방법을 제공한다.
이때, 본 발명은 전자 회로의 작동을 다양한 형태의 그래픽 애니메이션(graphic animation)으로 시각화하기 위해, 하드웨어 시스템을 그래픽 이미지를 이용하여 어떤 특정한 모델(model)로 모델링(modeling)한 후, 시뮬레이션 결과에 따라 해당 이미지를 애니메이션한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 3 은 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설 계 검증 시스템의 일실시예 구성도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 시스템(이하, '전자 회로 설계 검증 시스템'이라 함)은, 컴퓨터 보조 설계 툴(CAD tool)로 설계된 전자 회로 또는 반도체 회로와 같은 회로 설계의 데이터(전자 회로 설계 데이터)와, 전자 회로 설계 데이터를 검증하기 위한 테스트 벡터 데이터(data of test vector)를 입력으로 한 전자 회로 시뮬레이터(10)에 의해 시뮬레이션된 결과 데이터(파형 분석을 위한 시뮬레이션 결과 데이터)를 저장하기 위한 시뮬레이션 결과 저장부(20)와, 시뮬레이션 결과 데이터를 그래픽화 또는 시각화하는데 필요한 기본 이미지/도형을 저장하고 있는 그래픽 라이브러리(40)와, 그래픽 사용자 인터페이스(GUI : Graphical User Interface)를 포함하여 사용자(검증자)로 하여금 상기 그래픽 라이브러리(40)에 저장되어 있는 기본 이미지/도형을 이용하여 애니메이션 스크립트를 용이하게 작성할 수 있도록 지원하기 위한 스크립트 작성부(50)와, 스크립트 작성부(50)를 통해 작성된 애니메이션 스크립트를 저장하기 위한 애니메이션 스크립트 저장부(60)와, 시뮬레이션 결과 데이터 저장부(20)에 저장된 시뮬레이션 결과 데이터와 관련된 그래픽 라이브러리(40)의 기본 이미지/도형을 이용하여 시뮬레이션 결과 데이터를 그래픽화(시각적으로 모델링)하고, 애니메이션 스크립트 저장부(60)에 저장된 애니메이션 스크립트를 기반으로 그래픽화된 시스템(시각적으로 모델링된 시뮬레이션 결과 데이터)을 애니메이션(시각적으로 작동)하기 위한 애니메이터(70)를 포함한다.
이때, 스크립트 작성부(50)는 예를 들어 그래픽 라이브러리(40)에 저장되어 있는 기본 이미지/도형 정보를 그래픽 사용자 인터페이스(GUI) 등을 통해 사용자(검증자)에게 출력함으로써, 사용자(검증자)로 하여금 원하는 이미지/도형을 선택하도록 하여, 그 선택 결과에 따라 스크립트를 작성하는 방식으로 동작한다.
그리고, 애니메이션 스크립트 저장부(60)에 저장된 애니메이션 스크립트는 검증에 관련된 특정 신호 값(특정 시뮬레이션 결과 데이터)만 애니메이션하도록 기술되는데, 이는 전자 회로 설계 검증 시스템이 전자 회로 설계를 검증하기 위해 모든 신호 값(모든 시뮬레이션 결과 데이터)을 필요로 하는 것이 아닌, 검증에 관련된 특정 신호 값(특정 시뮬레이션 결과 데이터)만 필요로 하기 때문이다.
이와 같은 애니메이션 스크립트에 대해 '도 4'를 참조하여 보다 상세하게 살펴보기로 한다.
도 4 는 본 발명에 이용되는 애니메이션 스크립트에 대한 일실시예 설명도이다.
도 4에 도시된 바와 같이, 애니메이션 스크립트는 신호 값을 애니메이션하는 과정에서 실제 사용되는 입출력/중간 신호를 포함한 애니메이션에 사용될 신호(특정 시뮬레이션 결과 데이터)들의 자료 구조를 정의하고(신호 리스트 정의)(401), 신호 리스트에 정의된 신호들 중 클럭이나 사이클을 기준으로 같은 시간대에 존재하는 신호들을 하나의 그룹으로 묶어 여러 개의 개별 그룹으로 분리하며(신호의 그룹화 선언)(402), 신호 그룹 간의 시간(클럭/사이클)에 따른 지연 값을 정의하고(신호 그룹간 의존성 정의)(403), 배경 이미지를 포함한 애니메이션에 사용되는 모든 이미지/도형의 기하학적인 데이터 정보를 정의하며(이미지/도형 정의)(404), 신 호 별로 신호 값 변화에 따른 이미지/도형의 위치와 이를 애니메이션하는 방식(신호의 애니메이션 특성)(405)에 대한 내용을 포함한다.
도 5 는 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과 애니메이션화 방법 중 애니메이션화 과정에 대한 일실시예 흐름도이다.
먼저, 애니메이터(70)는 시뮬레이션 결과 데이터 저장부(20)에 저장된 시뮬레이션 결과 데이터를 그와 관련된 그래픽 라이브러리(40)의 기본 이미지/도형을 이용하여 그래픽화(시각적으로 모델링)한다(501).
여기서, 애니메이터(70)는 그래픽 라이브러리(40)의 한 개 또는 여러 개의 이미지/도형을 그룹으로 묶어서 심볼을 생성하거나 별도의 프로그램을 통해 시뮬레이션 결과 데이터를 그래픽화(시각적으로 모델링)할 수 있다.
이후, 애니메이터(70)는 애니메이션 스크립트 저장부(60)에 저장된 애니메이션 스크립트와 시뮬레이션 결과 데이터 저장부(20)에 저장된 시뮬레이션 결과 데이터를 분석 및 변환하여 다양한 자료 구조의 데이터를 생성한다(502).
그리고, 애니메이터(70)는 생성된 다양한 자료 구조의 데이터 중 애니메이션 스크립트를 기반으로 그래픽화된 시스템(시각적으로 모델링된 시뮬레이션 결과 데이터)을 애니메이션(시각적으로 작동)하는데, 이때 사용자(검증자)의 개입을 허락하지 않는 자동 또는 사용자(검증자)가 진행 과정을 조정 가능한 수동으로 진행할 수 있다.
애니메이터(70)가 자동으로 애니메이션을 진행할 경우, 애니메이션 스크립트 에 따라 그래픽화된 시스템(시각적으로 모델링된 시뮬레이션 결과 데이터)의 각 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여(503), 연속적으로 애니매이션을 수행하고(504), 애니메이터(70)가 수동으로 애니메이션을 진행할 경우, 외부로부터 입력된 이벤트가 있는지 확인하여(505), 이벤트가 입력되면 애니메이션 스크립트에 따라 그래픽화된 시스템(시각적으로 모델링된 시뮬레이션 결과 데이터)의 해당 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여(506), 입력된 이벤트 정보에 따라 단계별로 애니매이션을 수행한다(507).
여기서, 애니메이터(70)가 애니메이션 스크립트에 따라 그래픽화된 시스템의 각 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여할 때, 각 심볼에 부여되는 애니메이션 정보에는 최초 지연시간, 초당 프레임 수, 이미지 좌표, 이벤트 종류, 애니메이션 모드 등이 포함된다.
도 7 은 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과를 애니메이션한 상태를 나타내는 일예시도로서, 구현하고자 하는 전자 회로 시스템이 음료 자동판매기일 경우를 일예로 들어 나타낸 것이다.
도 7에 도시된 바와 같이, 애니메이터(70)는 그래픽 라이브러리(40)에 저장된 음료 캔의 이미지/도형, 버튼 이미지/도형, 동전 투입구의 이미지/도형, 음료 자동판매기 전체의 이미지/도형 등의 이미지/도형을 이용하여 시뮬레이션 결과 데이터 저장부(20)에 저장된 시뮬레이션 결과 데이터(음료 자동판매기의 시뮬레이션 동작을 시간에 따른 입출력 신호 값으로 표현한 데이터)를 그래픽화(시각적으로 모델링)하고, 사용자(검증자)로부터 클릭된 버튼 이미지/도형(701)에 대한 애니메이 션 정보에 따라 해당 애니메이션을 수행하여(702), 사용자(검증자)로 하여금 음료 자동판매기 작동을 위해 설계된 전자 회로가 정상적으로 작동하는지를 시각화된 애니메이션으로 확인할 수 있도록 한다.
이와 같은 그래픽 모델링에 의한 애니메이션 방법은 실제로 구현될 시스템을 그래픽 라이브러리의 이미지/도형 등을 이용하여 가상적으로 그래픽화함으로써, 사용자(검증자)로 하여금 검증하고자 하는 하드웨어 시스템이 설계된 회로에 맞게 동작하는지를 시각적으로 확인할 수 있도록 하는 방법이다. 따라서, 그래픽 모델링에서는 단순한 그림이 아닌 작동 조건에 따라 다양하게 애니메이션이 되는 모델링이 이루어져야 한다.
도 8 은 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과를 블록 다이어그램으로 애니메이션한 다른 일예시도이다.
도 8에 도시된 바와 같이, 애니메이터(70)는 그래픽 라이브러리(40)에 저장된 블록 다이어그램 관련된 이미지/도형 등의 기본 이미지/도형을 이용하여 시뮬레이션 결과 데이터 저장부(20)에 저장된 시뮬레이션 결과 데이터를 블록 다이어그램으로 그래픽화(시각적으로 모델링)하고, 입출력 신호와 내부 신호의 값을 시간에 따른 애니메이션을 통해 표현함으로써, 사용자(검증자)로 하여금 설계된 전자 회로가 정상적으로 작동하는지를 시각화된 애니메이션으로 확인할 수 있도록 한다.
도 9 는 본 발명에 따른 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 결과를 테이블 형식으로 애니메이션한 또 다른 일예시도이다.
도 9에 도시된 바와 같이, 애니메이터(70)는 시뮬레이션 결과 데이터 저장 부(20)에 저장된 시뮬레이션 결과 데이터 중에서 특정 신호들을 테이블 형식으로 나타내어 시간의 변화에 따른 신호 값을 애니메이션을 통해 표현함으로써, 사용자(검증자)로 하여금 설계된 전자 회로가 정상적으로 작동하는지를 단순화한 테이블 형식의 시각화된 애니메이션으로 확인할 수 있도록 한다.
상기와 같은 시각화된 애니메이션 방법은, 애니메이터(70)가 그래픽 라이브러리(40)의 기본 이미지/도형과, 애니메이션 스크립트 저장부(60)의 애니메이션 스크립트를 기반으로 전자 회로를 포함하는 하드웨어 시스템을 애니메이션화 함으로써 가능하다. 그리고, 시각화된 애니메이션으로 표현되는 시스템(시뮬레이션된 전자 회로)은 내부적으로 특정 이벤트 또는 값의 변화에 대해 다양한 방법으로 작동되도록 미리 모델링이 되어 있기 때문에, 시뮬레이션 결과에 나타난 신호 값의 변화에 맞게 작동되는 모습을 보여줄 수 있다.
또한, 시뮬레이션 결과 데이터 저장부(20)의 시뮬레이션 결과 데이터는 일반적으로 설계된 전자 회로, 즉 하드웨어 시스템의 시뮬레이션 동작을 시간에 따른 입출력 신호 값으로 표현한 데이터이다. 따라서, 이러한 시간 변수와 이에 따른 입출력 신호 값 변수의 입력에 의해서 애니메이터(70)는 이러한 시간의 변화에 따른 입출력 신호 값의 변화를 가상적으로 모델링된 시스템을 통해서 익숙한 시각적 애니메이션으로 표현하게 된다.
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상 의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 사용자(검증자)가 하드웨어 시스템의 동작을 정의하기 위한 스크립트의 작성을 용이하게 함으로써, 사용자(검증자)가 프로그램을 잘 알지 못할지라도 스크립트를 쉽게 이용할 수 있도록 하는 효과가 있다.
또한, 본 발명은 복잡한 대용량의 전자 회로를 포함하는 하드웨어 시스템 또는 전자 회로를 검증하기 위해서 시뮬레이션 결과를 검증할 때, 애니메이션을 통해 전자 회로의 작동을 시각적으로 나타냄으로써, 사용자(검증자)로 하여금 보다 용이하게 전자 회로 설계를 검증할 수 있도록 하는 효과가 있다.
또한, 본 발명은 하드웨어 시스템을 설계하고 검증하는 전자 설계 자동화(EDA: Electronic Design Automation) 환경에서, 설계된 전자 회로를 검증할 때 검증에 사용되는 시뮬레이터의 결과를 이진 숫자의 그래픽 표현인 파형으로 나타내지 않고, 스크립트 기반으로 하는 그래픽 애니메이션으로 나타내어 시각적으로 검증하게 함으로써, 설계된 하드웨어 시스템의 검증 및 디버깅 시간을 줄이고, 생산 성을 향상시킬 수 있는 효과가 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법에 있어서,
    시뮬레이션 결과 데이터를 상기 시뮬레이션 결과 데이터와 관련된 그래픽 라이브러리의 기본 이미지와 도형을 이용해 시각적으로 모델링하는 제1 단계;
    애니메이션 스크립트와 상기 시뮬레이션 결과 데이터를 분석 및 변환하여 다양한 자료 구조 데이터를 생성하는 제2 단계; 및
    상기 제2 단계에서 생성된 자료 구조 데이터들 중 상기 애니메이션 스크립트를 기반으로 상기 제1 단계에서 시각적으로 모델링된 시뮬레이션 결과 데이터의 각 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여 애니메이션을 수행하는 제3 단계
    를 포함하는 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법.
  9. 제 8 항에 있어서,
    상기 제3 단계는,
    자동으로 애니메이션을 수행하는 경우, 상기 애니메이션 스크립트를 기반으로 상기 시각적으로 모델링된 시뮬레이션 결과 데이터의 각 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여 연속적으로 애니메이션을 수행하는 것을 특징으로 하는 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법.
  10. 제 8 항에 있어서,
    상기 제 3 단계는,
    수동으로 애니메이션을 수행하는 경우, 사용자로부터의 이벤트 입력에 따라 상기 애니메이션 스크립트를 기반으로 상기 시각적으로 모델링된 시뮬레이션 결과 데이터의 해당 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여 상기 입력된 이벤트에 따라 애니메이션을 수행하는 것을 특징으로 하는 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법.
KR1020060082483A 2006-08-29 2006-08-29 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법 KR100871839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082483A KR100871839B1 (ko) 2006-08-29 2006-08-29 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082483A KR100871839B1 (ko) 2006-08-29 2006-08-29 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법

Publications (2)

Publication Number Publication Date
KR20080019931A KR20080019931A (ko) 2008-03-05
KR100871839B1 true KR100871839B1 (ko) 2008-12-03

Family

ID=39395031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082483A KR100871839B1 (ko) 2006-08-29 2006-08-29 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법

Country Status (1)

Country Link
KR (1) KR100871839B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010104400A (ko) * 2000-09-28 2001-11-26 박인학 아이피 라이브러리를 이용한 네트워크 기반의 회로 설계방법 및 시스템
KR20030042649A (ko) * 2001-11-23 2003-06-02 정익호 통신망을 이용한 임베디드 프로그램 설계 원격 학습 시스템
JP2003532192A (ja) 2000-04-19 2003-10-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 統合グラフィカルデバッギング機能を備える強化プログラマブルコアモデル
KR20050060300A (ko) * 2003-12-16 2005-06-22 한국전자통신연구원 테스트 시뮬레이션 결과의 애니메이션에 의한 회로 설계검증 시스템 및 방법
JP2005250795A (ja) 2004-03-03 2005-09-15 Fujitsu Ten Ltd シミュレーション装置及びシミュレーション方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532192A (ja) 2000-04-19 2003-10-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 統合グラフィカルデバッギング機能を備える強化プログラマブルコアモデル
KR20010104400A (ko) * 2000-09-28 2001-11-26 박인학 아이피 라이브러리를 이용한 네트워크 기반의 회로 설계방법 및 시스템
KR20030042649A (ko) * 2001-11-23 2003-06-02 정익호 통신망을 이용한 임베디드 프로그램 설계 원격 학습 시스템
KR20050060300A (ko) * 2003-12-16 2005-06-22 한국전자통신연구원 테스트 시뮬레이션 결과의 애니메이션에 의한 회로 설계검증 시스템 및 방법
JP2005250795A (ja) 2004-03-03 2005-09-15 Fujitsu Ten Ltd シミュレーション装置及びシミュレーション方法

Also Published As

Publication number Publication date
KR20080019931A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
US9064068B1 (en) Debuggable opaque IP
US8122398B2 (en) Conversion of circuit description to an abstract model of the circuit
US10372854B2 (en) Active trace assertion based verification system
US5880971A (en) Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from semantic specifications and descriptions thereof
US20110035203A1 (en) system level power evaluation method
US9934354B1 (en) Methods, systems, and computer program product for implementing a layout-driven, multi-fabric schematic design
EP1966730A2 (en) System and method for generating a plurality of models at different levels of abstraction from a single master model
US20080092004A1 (en) Method and system for automated path delay test vector generation from functional tests
JPH11328251A (ja) モデル検査のための動作環境を自動的に生成する方法
JP3822044B2 (ja) 設計検証システム、設計検証方法および設計検証プログラムを格納したコンピュータ読取り可能な記録媒体
WO2021188429A1 (en) Machine learning-based prediction of metrics at early-stage circuit design
CN105138769A (zh) 一种用于可编程电路的时序模型生成方法及装置
US7031899B2 (en) System for characterizing simulated circuit logic and behavior
US9424005B1 (en) Templatized component
US10678978B1 (en) Methods, systems, and computer program product for binding and back annotating an electronic design with a schematic driven extracted view
JP2009140388A (ja) 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置
TWI713680B (zh) 控制實體擺置之方法、系統及電腦實施方法以及製造積體電路之方法
KR100871839B1 (ko) 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법
US8555228B2 (en) Tool for glitch removal
US8316336B1 (en) Method and mechanism for modeling interconnect structures for integrated circuits
US7360189B1 (en) Method and apparatus for enabling waveform display in a system design model
KR20050060300A (ko) 테스트 시뮬레이션 결과의 애니메이션에 의한 회로 설계검증 시스템 및 방법
US20230259683A1 (en) Selective extraction of design layout
Karampatzakis et al. A Design Flow for the Precise Identification of the Worst-Case Voltage Drop in Power Grid Analyses
JP5381591B2 (ja) ディレイ解析装置、ディレイ解析方法及びディレイ解析プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee