KR100871093B1 - Nano ordered fine pattern curcuit and its manufacturing process - Google Patents
Nano ordered fine pattern curcuit and its manufacturing process Download PDFInfo
- Publication number
- KR100871093B1 KR100871093B1 KR1020070026974A KR20070026974A KR100871093B1 KR 100871093 B1 KR100871093 B1 KR 100871093B1 KR 1020070026974 A KR1020070026974 A KR 1020070026974A KR 20070026974 A KR20070026974 A KR 20070026974A KR 100871093 B1 KR100871093 B1 KR 100871093B1
- Authority
- KR
- South Korea
- Prior art keywords
- polyimide plate
- fine pattern
- plating layer
- copper plating
- polyimide
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 나노급 미세패턴회로 및 그의 제조방법에 관한 것으로 특히, 직육면 판체 형상을 갖는 탄소 유리의 상면에 집속 이온 빔을 정해진 폭과 간격을 두고 조사하여 나노미터 급의 폭과 깊이를 갖는 요홈들을 형성하는 단계와; 폴리이미드 판을 가열하여 가융성을 갖도록 하는 단계와; 요홈이 구비된 상기 탄소 유리의 상면에 가융성을 갖는 폴리이미드 판을 올려놓고 프레스를 통해 가압하여 폴리이미드 판의 저면에 연속되는 나노미터 급의 철부와 요부를 형성시키는 단계와; 상기 폴리이미드 판을 냉각시켜 가융성을 제거한 후 탄소 유리로부터 분리시키는 단계와; 상기 폴리이미드 판을 플라즈마 가스체 내에 넣고 플라즈마 처리하여 폴리이미드 판의 요부와 철부를 포함하여 그 상면부에 전기 도금 또는 무전해 도금에 의한 구리 도금층이 형성되도록 하는 단계와; 전해연마를 통해 폴리이미드 판의 철부를 포함한 상면에 도포된 구리 도금층을 제거하고 요부 내에 도금된 구리 도금층을 미세패턴회로로 형성하는 단계;로 이루어진 것을 특징으로 한다.The present invention relates to a nano-scale fine pattern circuit and a method of manufacturing the same, in particular, a groove having a nanometer-class width and depth by irradiating a focused ion beam at a predetermined width and interval on the upper surface of the carbon glass having a rectangular parallelepiped shape Forming them; Heating the polyimide plate to be fusible; Placing a polyimide plate having a fusible property on the upper surface of the carbon glass provided with grooves and pressing the same through a press to form continuous nanometer-shaped iron parts and recesses on the bottom surface of the polyimide plate; Cooling the polyimide plate to remove fussability and then separating from the carbon glass; Placing the polyimide plate in a plasma gas body and performing plasma treatment to form a copper plating layer by electroplating or electroless plating on the upper surface of the polyimide plate, including recesses and convex portions of the polyimide plate; Removing the copper plating layer applied to the upper surface including the iron portion of the polyimide plate through the electropolishing, and to form a copper plating layer plated in the recess portion as a fine pattern circuit.
따라서, 비교적 복잡하고 매우 미세한 나도급 미세패턴회로를 비교적 간단하고 용이하면서도 정확하게 형성할 수 있어 각종 전자제품을 보다 경량화 및 소형화할 수 있는 것이다.Therefore, it is possible to form a relatively complex and very fine subcontracting micropattern circuit relatively simple, easy and accurate, which makes it possible to reduce the weight and size of various electronic products.
나노미터, 미세패턴회로, 탄소 유리, 집속 이온 빔, 폴리이미드 판 Nanometer, fine pattern circuit, carbon glass, focused ion beam, polyimide plate
Description
도 1은 종래의 기판 제조방법을 설명하기 위한 단계별 공정도.1 is a step-by-step process diagram for explaining a conventional substrate manufacturing method.
도 2는 종래의 기판 제조방법을 설명하기 위한 플로우챠트.2 is a flowchart illustrating a conventional substrate manufacturing method.
도 3a 내지 도 3h는 본 발명 나노급 미세패턴회로의 제조방법을 설명하기 위한 단계별 공정도.Figure 3a to 3h is a step-by-step process diagram for explaining the method of manufacturing the nano-scale fine pattern circuit of the present invention.
도 4는 본 발명 방법을 설명하기 위한 플로우챠트.4 is a flowchart for explaining the method of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 탄소 유리 2 : 폴리이미드 판1: carbon glass 2: polyimide plate
3 : 플라즈마 가스체 4 : 구리 도금층3: plasma gas body 4: copper plating layer
11 : 요홈 21 : 철부11: groove 21: iron
22 : 요부 41 : 미세패턴회로22: main portion 41: fine pattern circuit
본 발명은 나노급 미세패턴회로 및 그의 제조방법에 관한 것으로, 보다 상세하게는 비교적 복잡하고 나노미터 급으로써 매우 미세한 패턴회로를 비교적 간단하고 용이하면서도 정확하게 형성하여 각종 전자제품을 보다 경량화 및 소형화하는데 기여할 수 있도록 발명한 것이다.The present invention relates to a nano-class micropattern circuit and a method of manufacturing the same, and more particularly, to form a very fine pattern circuit as relatively simple and nanometer-class relatively simple, easy and accurate to contribute to the lighter and smaller size of various electronic products It is invented to be.
일반적으로 인쇄회로기판(PCB ; Printed Circuit Board)은 집적 회로나, 저항기 또는 스위치 등과 같은 전기적 부품들이 납땜되는 얇은 판으로써, 대부분의 컴퓨터에 사용되는 회로는 이 인쇄회로기판에 설치된다.In general, a printed circuit board (PCB) is a thin plate on which an electric circuit such as an integrated circuit or a resistor or a switch is soldered, and a circuit used in most computers is installed on the printed circuit board.
보통의 인쇄회로기판은 절연체인 에폭시 수지 또는 베이클라이트 수지로 만든 얇은 기판에 구리 박을 붙인 후에, 계속하여 구리 박으로 남아 있기를 원하는 회로 배선에는 레지스트를 인쇄하고, 구리를 녹일 수 있는 식각액에 인쇄된 기판을 담가 레지스트가 묻어있지 않은 부분을 녹여 낸 후 레지스트를 제거하면 구리 박이 원하는 형태로 남아 있게 되며, 이후 부품을 꽂아야 하는 부분에는 구멍을 뚫고 납이 묻으면 안 되는 곳에는 푸른색의 납 레지스트를 인쇄하는 형태로 제작된다.Normal printed circuit boards attach copper foil to a thin substrate made of an epoxy resin or bakelite resin as an insulator, and then print a resist on the circuit wiring that is desired to remain as a copper foil, and then print on an etching solution capable of melting copper. After immersing the substrate to dissolve the non-resistive parts and removing the resist, the copper foil remains in the desired shape.Afterwards, insert a blue lead resist where the parts should be inserted and where no lead should be found. It is produced in the form of printing.
그러나, 최근 전자제품들은 그 기능이 점차 다양해지고 경량화되고 있으며, 이에 따라 각종 전자부품들도 다양한 기능을 하면서도 소형화하는 경향이 있는데, 전술한 바와 같은 공정으로 제조되는 일반적인 인쇄회로기판의 경우는 레지스트의 인쇄기술을 포함하여 식각액을 이용한 레지스트의 제거에 따른 기술적 한계가 있어 각각의 부품을 전기적으로 연결시켜 주는 패턴을 포함하여 각각의 부품이 고정되는 홀더 등을 미세하고 매우 작게 형성할 수 없는 문제점이 있다.However, in recent years, electronic products have become increasingly diverse and light in weight, and accordingly, various electronic components have various functions and tend to be miniaturized. In the case of a general printed circuit board manufactured by the above-described process, There are technical limitations due to the removal of resist using an etchant, including printing technology, and there is a problem in that the holder to which each component is fixed, including a pattern for electrically connecting each component, cannot be formed very finely and very small. .
이들 전자제품들에서 사용되고 있는 인쇄회로기판과 같은 기판은 디지털 TV, 컴퓨터 등의 가전제품의 부품으로 다양하게 사용되고 있음은 물론 이러한 기판도 다기능 및 소형화의 요구에 부응하여 보다 고밀도화된 패턴을 형성하는 방법이 개발되고 있다.Substrates such as printed circuit boards used in these electronic products are used in various parts of home appliances such as digital TVs and computers, as well as methods of forming densified patterns in response to the demands of multifunction and miniaturization. Is being developed.
이들 방법 중 나노임프린트 리소그래피(Nanoimprint Lithography) 공정은 그 중 하나로 스탬프에 나노구조물을 형성하여 여러 단계를 거쳐 기판 등에 미세한 패턴을 형성한다.Among these methods, the nanoimprint lithography process involves forming nanostructures on stamps and forming fine patterns on substrates through several steps.
이러한 나노임프린트 리소그패피공정에 관한 기술은 한국 특허공개공보 제2004-84325(2004.10.06)호에 개시되어 있는데, 이와 같은 나노임프린트 리소그패피공정은 양각의 요소 스탬프에 그루브(groove) 홈을 형성하여 스탬프의 나노구조물에 레지스트가 완전히 충전되도록 하고 있다.A technique related to such a nanoimprint lithography process is disclosed in Korean Patent Laid-Open Publication No. 2004-84325 (2004.10.06). Such a nanoimprint lithography process is provided with groove grooves on an embossed element stamp. It is formed so that the resist is completely filled in the nanostructure of the stamp.
그런데, 이와 같은 나노임프린트 리소그패피 공정에서는 패턴의 상부에 구면렌즈와 같은 복잡한 형상을 만들어야만 하므로 그 공정 자체가 매우 어렵고 복잡한 문제점이 있고, 또한 수 나노미터의 금속배선과 같은 패턴을 형성하는데 금속코팅을 다시 하는 공정을 거쳐야 하는 문제점이 있다.However, in such a nanoimprint lithography process, a complex shape such as a spherical lens must be made on the upper part of the pattern, and thus the process itself is very difficult and complicated. There is a problem that the process to go through the coating again.
따라서, 최근에는 이와 같은 문제점을 해결하기 위한 방안으로써 "기판제조방법"이 개발되어 국내 등록특허공보 제 10-620384호로 제시된 바 있는데, 이는 도 1 및 도 2에 도시된 바와 같이 기판(100) 표면에 레지스트(120)를 도포하는 레지스트도포단계(S10)와; 음각패턴이 형성된 스탬프(110)를 기판(100)의 레지스트(120)에 가압하여 각인하는 각인단계(S15)와; 레지스트(120)를 경화하는 레지스트경화단계(S17)와; 스탬프(110)를 기판(100)의 레지스트(120)로부터 분리하는 분리단 계(S19)와; 기판(100)에 스탬프(110)에 의해 형성된 각인부(151)에 전도성이 있는 경화제(140)를 도포하는 경화제도포단계(S21)와; 경화제(140)를 경화하는 경화제경화단계(S23)와; 경화된 상기 경화제가 패턴을 형성하도록 레지스트(120)를 에칭하는 에칭단계(S25)로 이루어지되, 상기 레지스트도포단계(S10)는 기판(100)의 표면에 친수성물질(121)을 도포하는 친수성물질도포단계(S11)와, 친수성 물질(121)의 표면에 소수성 물질(123)을 도포하는 소수성물질도포단계(S13)로 이루어진 구성으로 되어 있다.Therefore, in recent years, as a method for solving such a problem, a "substrate manufacturing method" has been developed and presented in Korean Patent Publication No. 10-620384, which is the surface of the
그러나, 이와 같은 기판제조공정 역시 기판 표면에 레지스트를 도포하는 단계를 포함하여 스탬프를 이용한 각인단계, 레지스트 경화단계, 스탬프를 기판의 레지스트로부터 분리하는 단계, 경화제 도포단계, 경화제를 경화하는 단계 및 레지스트를 에칭하는 단계 등 제조 공정 자체가 매우 복잡한 문제점이 있을 뿐만 아니라, 친수성 물질과 소수성 물질로 이루어진 레지스트가 기판상에 도포되어 액상으로 마련된 경화제와 결합되어 경화제가 미세한 패턴을 형성시키는 형태를 가지고 있어 마이크미터급의 패턴은 형성시킬 수 있으니 패턴 자체가 아주 미세한 나노미터 급의 패턴은 형성시킬 수 없는 문제점이 있다.However, such a substrate manufacturing process also includes a step of applying a resist on the surface of the substrate, including a stamping step using a stamp, a resist curing step, a step of separating the stamp from the resist of the substrate, a curing agent applying step, a curing agent and a resist Not only does the manufacturing process itself have a complicated problem such as etching, but also a resist formed of a hydrophilic material and a hydrophobic material is coated on a substrate and combined with a curing agent prepared in a liquid phase to form a fine pattern. Since the meter pattern can be formed, there is a problem that the pattern itself cannot form a very fine nanometer pattern.
본 발명은 이와 같은 종래의 제반 문제점을 해소하기 위하여 안출한 것으로, 이온 빔의 집속도가 0.1-0.5μm(즉, 100-500㎚)인 집속 이온 빔(Focused Ion Beam; FIB)을 이용하여 열 팽창율이 거의 이루어지지 않는 탄소 유리(Carbon glass)의 표 면에 나노미터 급의 폭과 간격을 갖는 요홈들을 형성하고, 가열을 통해 가융성(可融性)을 갖도록 한 폴리이미드(Polymide) 판을 상기 탄소 유리의 상면에 올려놓고 프레싱한 후 냉각시키고 상호 분리시켜 폴리이미드 판의 일면 자체에 나노미터 급의 요철(凹凸)들이 형성되도록 한 다음 상기 폴리이미드 판을 플라즈마 가스체 내에 넣고 플라즈마 처리하여 폴리이미드 판의 철부와 요부를 포함하는 상면부에 구리 전기 도금 또는 무전해 도금을 실시한 후 전해연마를 통해 요부 내에 도금된 구리 도금층을 제외한 폴리이미드 판의 철부를 포함한 상면에 도포된 구리 도금층를 제거하는 방식을 통해 나노미터 급의 미세패턴회로가 구비된 인로기판을 제조함으로써 비교적 복잡하고 매우 미세한 나도급 미세패턴회로를 비교적 간단하고 용이하면서도 정확하게 형성할 수 있어 각종 전자제품을 보다 경량화 및 소형화할 수 있는 나노급 미세패턴회로 및 그의 제조방법을 제공하는데 그 목적이 있다.The present invention has been devised to solve such a conventional problem, using a focused ion beam (FIB) having an ion beam focusing speed of 0.1-0.5 μm (ie, 100-500 nm). On the surface of carbon glass, which has little expansion rate, grooves having nanometer width and spacing are formed, and a polyimide plate is made to be fusible through heating. Place it on the upper surface of the carbon glass, press it, cool it, and separate it from each other so that nanometer-level irregularities are formed on one surface of the polyimide plate itself. Then, the polyimide plate is placed in a plasma gas body and plasma-treated. Iron on the polyimide plate except the copper plating layer plated in the recess by electrolytic polishing after copper electroplating or electroless plating on the upper surface including the iron and recess of the mid-plate. By removing the copper plating layer coated on the upper surface including the part, the in-ro substrate having the nanometer-level micropattern circuit can be manufactured to form a relatively complicated and very fine uncoated micropattern circuit relatively simple, easy and accurate. It is an object of the present invention to provide a nano-class fine pattern circuit and a method of manufacturing the same that can reduce the weight and miniaturization of various electronic products.
상기한 목적을 달성하기 위한 본 발명의 제조방법은, 일정 두께와 체적을 갖는 직육면 판체형 탄소 유리의 상면에 집속 이온 빔을 정해진 폭과 간격을 두고 조사하여 나노미터 급의 폭과 깊이를 갖는 요홈들을 형성하는 단계와; 일정 두께와 체적을 갖는 폴리이미드 판을 가열하여 가융성을 갖도록 하는 단계와; 상기 탄소 유리의 상면에 가융성을 갖는 폴리이미드 판을 올려놓고 프레스를 통해 가압하여 폴리이미드 판에 나노미터 급의 철부와 요부를 형성시키는 단계와; 상기 폴리이미드 판을 냉각시켜 고형화한 후 탄소 유리로부터 분리시키는 단계와; 상기 폴리이미드 판을 플라즈마 가스체 내에 넣고 플라즈마 처리하여 폴리이미드 판의 요부와 철부를 포함하여 그의 상면 전체에 전기 도금 또는 무전해 도금에 의한 구리 도금층 을 형성시키는 단계와; 구리 도금층이 형성된 폴리이미드 판을 플라즈마 가스체 내에서 꺼내어 전해연마를 통해 폴리이미드 판의 철부와 상면에 도포된 구리 도금층을 제거하고 요부 내에 도금된 구리 도금층을 미세패턴회로로 형성하는 단계와; 상기 폴리이미드 판의 상면부를 세척하여 구리분말을 제거하는 단계;로 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a nanometer-class width and depth by irradiating a focused ion beam at a predetermined width and interval on an upper surface of a rectangular parallelepiped carbon glass having a predetermined thickness and volume. Forming grooves; Heating the polyimide plate having a predetermined thickness and volume to make it fusible; Placing a polyimide plate having a fusible property on the upper surface of the carbon glass and pressing it through a press to form nanometer-shaped iron parts and recesses in the polyimide plate; Cooling the polyimide plate to solidify and separating from the carbon glass; Placing the polyimide plate into a plasma gas body and performing plasma treatment to form a copper plating layer by electroplating or electroless plating on the entire upper surface thereof, including recesses and convex portions of the polyimide plate; Removing the polyimide plate on which the copper plating layer is formed from the plasma gas body, removing the copper plating layer applied on the iron portion and the upper surface of the polyimide plate through electropolishing, and forming the copper plating layer plated in the recess into a fine pattern circuit; And removing copper powder by washing the upper surface of the polyimide plate.
이때, 상기 집속 이온 빔의 집속도는 100-500㎚인 것을 특징으로 한다.At this time, the focusing speed of the focused ion beam is characterized in that 100-500nm.
또, 상기 폴리이미드 판의 요부에 형성되는 미세패턴회로의 폭과 두께는 나노미터 급인 것을 특징으로 한다.In addition, the width and thickness of the fine pattern circuit formed in the recessed portion of the polyimide plate is characterized in that the nanometer class.
또한, 상기한 목적을 달성하기 위한 본 발명의 나노급 미세패턴회로는, 상기 방법에 의해 제조된 것을 특징으로 한다.In addition, the nano-scale fine pattern circuit of the present invention for achieving the above object is characterized in that it is manufactured by the above method.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3h는 본 발명 나노급 미세패턴회로의 제조방법을 설명하기 위한 단계별 공정도를 나타낸 것이고, 도 4는 본 발명 방법을 설명하기 위한 플로우챠트를 나타낸 것이다.3A to 3H show a step-by-step process diagram for explaining the manufacturing method of the nano-scale micropattern circuit of the present invention, Figure 4 shows a flowchart for explaining the method of the present invention.
이에 따르면 본 발명의 제조방법은, 일정 두께와 체적을 갖는 직육면 판체형 탄소 유리(1)의 상면에 집속 이온 빔을 정해진 폭과 간격을 두고 조사하여 나노미터 급의 폭과 깊이를 갖는 요홈(11)들을 형성하는 단계(S1)와;According to the manufacturing method of the present invention, the groove having a width and depth of nanometers by irradiating the focused ion beam at a predetermined width and interval on the upper surface of the rectangular
일정 두께와 체적을 갖는 폴리이미드 판(2)을 가열하여 가융성을 갖도록 하는 단계(S2)와; Heating the
요홈(11)이 구비된 상기 탄소 유리(1)의 상면에 가융성을 갖는 폴리이미드 판(2)을 올려놓고 프레스를 통해 가압하여 폴리이미드 판(2)의 저면에 연속되는 나노미터 급의 철부(21)와 요부(22)를 형성시키는 단계(S3)와;A nanometer-grade convex portion continuous to the bottom of the
상기 폴리이미드 판(2)을 냉각시켜 고형화한 후 탄소 유리(1)로부터 분리시키는 단계(S4)와;Cooling and solidifying the polyimide plate (2) and separating it from the carbon glass (S4) (S4);
상기 폴리이미드 판(2)을 플라즈마 가스체(3) 내에 넣고 플라즈마 처리하여 폴리이미드 판(2)의 요부(22)와 철부(21)를 포함하여 그 상면부에 전기 도금 또는 무전해 도금에 의한 구리 도금층(4)이 형성되도록 하는 단계(S5)와;The
구리 도금층(4)이 형성된 폴리이미드 판(2)을 플라즈마 가스체(3) 내에서 꺼내어 전해연마를 통해 폴리이미드 판(2)의 철부(21)를 포함한 상면에 도포된 구리 도금층(4)을 제거하고 요부(22) 내에 도금된 구리 도금층을 미세패턴회로(41)로 형성하는 단계(S6)와;The
상기 폴리이미드 판(2)의 상면부를 세척하여 전해액을 제거하는 단계(S7);로 이루어진 것을 특징으로 한다.Characterized in that consisting of; (S7) to remove the electrolyte by washing the upper surface portion of the polyimide plate (2).
이때, 상기 집속 이온 빔의 집속도는 100-500㎚인 것을 특징으로 한다.At this time, the focusing speed of the focused ion beam is characterized in that 100-500nm.
또, 상기 폴리이미드 판(2)의 요부(22)에 구리 도금층으로 형성되는 미세패턴회로(41)의 폭과 두께는 나노미터(㎚) 급인 것을 특징으로 한다.In addition, the width and thickness of the
또한, 상기 폴리이미드 판(2)을 플렉시블한 것임은 특징으로 한다.In addition, the
한편, 본 발명의 나노급 미세패턴회로는, 상기 방법에 의해 제조된 것 즉, 집속 이온 빔의 조사에 의해 나노미터 급의 요홈(11)들이 형성된 탄소 유리(1) 상면에 가융성 상태의 폴리이미드 판(2)을 올려놓고 프레싱하여 철부(21)와 요부(22)를 형성하고, 철부(21)와 요부(22)를 구비한 상기 폴리이미드 판(2)을 플라즈마 처리하여 요부(22)와 철부(21)를 포함한 상면 전체에 구리 도금층(4)을 형성한 후 폴리이미드 판(2)의 철부(21)를 포함한 상면의 구리 도금층(4)을 전해연마를 통해 제거하고 요부(22) 내에만 구리 도금층으로 된 미세패턴회로(41)을 형성시킨 것을 특징으로 한다.On the other hand, the nano-class micropattern circuit of the present invention, which is manufactured by the above method, that is, the polysilicon of the meltable state on the upper surface of the carbon glass (1) where the nanometer-
이와 같은 단계 및 구성으로 이루어진 본 발명의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention made of such a step and configuration as follows.
먼저, 본 발명은 플렉시블한 폴리이미드 판(2)에 나노미터 급의 미세패턴회로(41)를 성형하기 위한 제조방법과, 상기 제조방법을 통해 제조된 플렉시블한 나노급 미쇄패턴회로 기판 자체를 주요 기술구성 요소로 하는 것이다.First, the present invention is a manufacturing method for forming a nanometer-
이와 같은 기판을 제조하고자 할 때에는 먼저, 도 3a와 같이 일정 두께와 체적을 갖는 직육면 판체 형상의 탄소 유리(1)를 이용하여 나노미터 급의 미세패턴회로를 성형하기 위한 형틀을 형성하게 되는데, 이는 상기 탄소 유리(1)의 상면에 100-500㎚의 집속도를 갖는 집속 이온 빔을 정해진 폭과 간격을 두고 정해진 형상에 대응하여 조사하는 방식을 통해 도 3b와 같이 나노미터 급의 폭과 깊이를 갖는 요홈(11)들을 형성(S1)하는 방식을 통해 성형할 수 있다.In order to manufacture such a substrate, first, as shown in FIG. 3A, a form for forming a nanometer fine pattern circuit using a rectangular
또한, 일부에서는 일정 두께와 체적을 갖도록 절단한 폴리이미드 판(2)들을 도시 생략된 가열기 내에 넣고 가열(정밀성형이 가능하도록 Tg값(가융점 값) 근처에서 프레싱하여 정밀도를 높이기 위해 약 320℃의 온도에서 가열)하여 가융성을 갖도록 한 후(S2), 도시 생략된 프레스의 받침판에 상기와 같이 요홈(11)이 상면에 구비된 상기 탄소 유리(1)를 올려놓고 그 위에 전술한 바와 같이 가열을 통해 가융성을 갖는 폴리이미드 판(2)을 올려놓고 프레스를 작동하여 가압하는 방식을 통해 폴리이미드 판(2)의 저면에 연속되는 나노미터 급의 철부(21)와 요부(22)를 형성시킨다(S3).In addition, in some cases, the
즉, 요홈(11)이 상면에 구비된 상기 탄소 유리(1)의 상면부에 가융성을 갖는 폴리이미드 판(2)을 올려놓고 프레싱을 실시함으로써 상기 탄소 유리(1)의 상면 형상에 대향되어 폴리이미드 판(2)의 저면에 연속되는 나노미터(예를 들어 100-500㎚) 급의 철부(21)와 요부(22)를 형성된다.That is, the
이때, 상기 탄소 유리(1)는 그 특성상 열 팽창이 거의 일어나지 않게 되므로 상기 탄소 유리(1)의 상면에 형성된 요홈(11)과 이들 요홈 사이에 돌출된 형태를 갖는 돌기의 형상에 대향되어 폴리이미드 판(2)의 저면에 연속해서 형성되는 철부(21)와 요홈(11)의 폭과 간격 및 그 깊이는 나노미터를 유지하는 형태로 성형된다.At this time, since the
상기에 있어서 탄소유리(1)를 사용하는 이유는 폴리이미드에 성형을 프레스로 하기 위하여 경도가 높은 재질, 전자빔 가공성이 좋은 재질을 필요로 하기 때문입니다.The reason why the carbon glass (1) is used in the above is that a material with high hardness and a good electron beam workability are required in order to press the polyimide molding.
이후, 상기 탄소 유리(1)와 폴리이미드 판(2)을 자연 또는 강제 냉각 등을 통해 일정온도 이하로 냉각시켜 폴리이미드 판(2)의 가융성을 제거한(즉, 고형화한) 후 도 3e와 같이 상기 탄소 유리(1)로부터 폴리이미드 판(2)을 분리시킨다(S4).Thereafter, the
이와 같이 탄소 유리(1)로부터 분리시킨 상기 폴리이미드 판(2)은 도 3f와 같이 요부(22)와 철부(21)가 상방부를 향하도록 하여 플라즈마 가스체(3) 내에 넣고 플라즈마 처리를 실시하여 도 3g와 같이 상기 폴리이미드 판(2)의 요부(22)와 철부(21)를 포함하여 그 상면부 전체에 전기 도금 또는 무전해 도금에 의한 구리 도금층(4)이 형성되도록 한다(S5).As described above, the
이와 같이 요부(22)와 철부(21)를 포함하여 그 상면부 전체에 원하는 두께의 구리 도금층(4) 형성이 완료되면 상기 폴리이미드 판(2)을 플라즈마 가스체(3) 내에서 꺼내어 전해연마를 통해 폴리이미드 판(2)의 철부(21)를 포함한 상면에 도포된 구리 도금층(4)을 제거하여 주게 되면 도 3h와 같이 상기 폴리이미드 판(2) 상에는 요부(22) 내에 도금된 구리 도금층만이 미세패턴회로(41)로 형성된다(S6).When the
이때, 전해연마(電解硏磨, electrolytic polishing)는 기 알려진 바와 같이 전기분해할 때 양극의 금속표면에 미세한 볼록부분이 다른 표면부분에 비해 선택적으로 용해하는 것을 이용한 금속연마법으로 연마하려는 금속인 구리 도금층을 양극으로 하고, 전해액 속에서 고전류밀도로 단시간에 전해하면 금속표면의 더러움이 없어지고 폴리이미드 판(2)의 철부(21)를 포함한 상면에 도포된 구리 도금층(4)이 용해되므로 기계연마에 비해 이물질이 부착하지 않고 보다 평활한 면을 얻을 수 있다. At this time, electrolytic polishing (electrolytic polishing) is a metal that is to be polished by the metal polishing method by using a fine convex portion on the metal surface of the anode selectively dissolving compared to the other surface portion during electrolysis as previously known If the plating layer is used as an anode, and the electrolytic solution is electrolyzed at high current density for a short time, the surface of the metal is removed and the
한편, 상기와 같이 폴리이미드 판(2)의 상면부를 전해 연마하고 나면 폴리이미드 판(2)의 표면에 전해액이 잔존하므로 물 등을 이용하여 상기 폴리이미드 판(2)의 상면부를 세척해 주는 것이 좋다(S7).On the other hand, since the electrolytic solution remains on the surface of the
본 발명에 따른 나노급 미세패턴회로의 제조방법은 기판의 제조방법만을 예시했지만, 미세패턴이 형성되는 IC 회로 등과 같은 전자부품 등에도 본 발명이 적용될 수 있음은 물론이다.Although the manufacturing method of the nanoscale fine pattern circuit according to the present invention exemplifies only a method of manufacturing a substrate, the present invention can be applied to electronic components such as an IC circuit in which a fine pattern is formed.
상술한 실시 예는 본 발명의 가장 바람직한 예에 대하여 설명한 것이지만, 상기 실시 예에만 한정되는 것은 아니며, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양한 변형이 가능하다는 것은 당업자에게 있어서 명백한 것이다.Although the above-described embodiments have been described with respect to the most preferred embodiments of the present invention, it is not limited to the above embodiments, and it will be apparent to those skilled in the art that various modifications can be made without departing from the technical spirit of the present invention.
이상에서 설명한 바와 같이 본 발명에 의하면, 팽창율이 거의 이루어지지 않는 탄소 유리의 표면에 이온 빔의 집속도가 100-500㎚인 집속 이온 빔을 조사하여 나노미터 급의 폭과 간격을 갖는 요홈들을 형성하고, 가열을 통해 가융성을 갖도록 한 폴리이미드 판을 상기 탄소 유리의 상면에 올려놓고 프레싱하여 폴리이미드 판의 일면 자체에 나노미터 급의 요부와 철부들이 형성되도록 한 다음 상기 폴리이미드 판을 플라즈마 가스체 내에 넣고 플라즈마 처리하여 폴리이미드 판의 철부와 요부를 포함하는 상면부에 구리 전기 도금 또는 무전해 도금을 실시한 후 전해연마를 통해 요부 내에 도금된 구리 도금층을 제외한 폴리이미드 판의 철부를 포함한 상면에 도포된 구리 도금층를 제거하는 방식을 통해 나노미터 급의 미세패턴회로가 구 비된 기판을 제조함으로써 비교적 복잡하고 매우 미세한 나도급 미세패턴회로를 비교적 간단하고 용이하면서도 정확하게 형성할 수 있어 각종 전자제품을 보다 경량화 및 소형화할 수 있는 등 매우 유용한 발명인 것이다.As described above, according to the present invention, grooves having a nanometer-wide width and a gap are formed by irradiating a focused ion beam having an ion beam focusing speed of 100-500 nm on the surface of the carbon glass with almost no expansion rate. The polyimide plate, which is fusible through heating, is placed on the upper surface of the carbon glass and pressed to form nanometer-shaped recesses and convex portions on one surface of the polyimide plate itself. Placing it into a sieve and performing plasma electroplating or electroless plating on the upper surface including the convex and concave portions of the polyimide plate, and then on the upper surface including the convex portions of the polyimide plate except the copper plating layer plated in the concave portion through electropolishing. By removing the coated copper plating layer, a substrate having a nanometer-level micropattern circuit was prepared. By the relatively complex and will be accurately formed while very fine class I for fine pattern circuit is relatively simple and easy are very useful, such as that can be more lightweight and miniaturization of various electronics inventors.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070026974A KR100871093B1 (en) | 2007-03-20 | 2007-03-20 | Nano ordered fine pattern curcuit and its manufacturing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070026974A KR100871093B1 (en) | 2007-03-20 | 2007-03-20 | Nano ordered fine pattern curcuit and its manufacturing process |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080085440A KR20080085440A (en) | 2008-09-24 |
KR100871093B1 true KR100871093B1 (en) | 2008-11-28 |
Family
ID=40025160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070026974A KR100871093B1 (en) | 2007-03-20 | 2007-03-20 | Nano ordered fine pattern curcuit and its manufacturing process |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100871093B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9028639B2 (en) | 2012-06-20 | 2015-05-12 | Korea Institute Of Machinery & Materials | Method of manufacturing stamp for plasmonic nanolithography apparatus and plasmonic nanolithography apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040118594A1 (en) | 2002-12-18 | 2004-06-24 | Intel Corporation | Imprinted substrate and methods of manufacture |
KR20040084325A (en) * | 2003-03-27 | 2004-10-06 | 한국기계연구원 | Nanoimprint lithography process using an elementwise embossed stamp |
JP2005108924A (en) | 2003-09-29 | 2005-04-21 | Ibiden Co Ltd | Multilayer printed wiring board and its manufacturing method |
KR100620384B1 (en) | 2005-06-30 | 2006-09-06 | 삼성전자주식회사 | Method for manufacturing board |
-
2007
- 2007-03-20 KR KR1020070026974A patent/KR100871093B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040118594A1 (en) | 2002-12-18 | 2004-06-24 | Intel Corporation | Imprinted substrate and methods of manufacture |
KR20040084325A (en) * | 2003-03-27 | 2004-10-06 | 한국기계연구원 | Nanoimprint lithography process using an elementwise embossed stamp |
JP2005108924A (en) | 2003-09-29 | 2005-04-21 | Ibiden Co Ltd | Multilayer printed wiring board and its manufacturing method |
KR100620384B1 (en) | 2005-06-30 | 2006-09-06 | 삼성전자주식회사 | Method for manufacturing board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9028639B2 (en) | 2012-06-20 | 2015-05-12 | Korea Institute Of Machinery & Materials | Method of manufacturing stamp for plasmonic nanolithography apparatus and plasmonic nanolithography apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20080085440A (en) | 2008-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4697156B2 (en) | Circuit board manufacturing method | |
KR100746360B1 (en) | Manufacturing method of stamper | |
JP4486660B2 (en) | Method for manufacturing printed circuit board | |
US20100126009A1 (en) | Method of enabling selective area plating on a substrate | |
JP2005079276A (en) | Circuit board and manufacturing method thereof | |
CN108738231A (en) | Circuit board structure and forming method thereof | |
KR100688869B1 (en) | Method for fabricating printed circuit board using imprint process | |
TW201008418A (en) | Method of manufacturing printed circuit board | |
KR100871093B1 (en) | Nano ordered fine pattern curcuit and its manufacturing process | |
US7922887B2 (en) | Metal structure and method of its production | |
JP4256870B2 (en) | Wiring board manufacturing method | |
US9549465B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5640667B2 (en) | Circuit board manufacturing method | |
JP2011139010A (en) | Circuit board and method of manufacturing the same | |
US20130068510A1 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
KR20170135357A (en) | A circuit pattern forming method to the metal material | |
KR100752016B1 (en) | Method for manufacturing printed circuit board | |
KR100771472B1 (en) | Pcb manufacturing method using stamper | |
KR100851068B1 (en) | Stamper and PCB manufacturing method using thereof | |
JP2007329325A (en) | Method for manufacturing interconnection substrate | |
JP2006175700A (en) | Mask for stencil printing and its manufacturing method | |
KR101493084B1 (en) | Elastic print master and manufacturing method thereof | |
JP2005501394A (en) | Method for manufacturing a conductive structure | |
KR100688756B1 (en) | Imprint mold for printed circuit board using polytetrafluoroethylene and manufacturing method thereof | |
JP2002314217A (en) | Manufacturing method of plastic formation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111004 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |