KR100866708B1 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR100866708B1 KR100866708B1 KR1020020042088A KR20020042088A KR100866708B1 KR 100866708 B1 KR100866708 B1 KR 100866708B1 KR 1020020042088 A KR1020020042088 A KR 1020020042088A KR 20020042088 A KR20020042088 A KR 20020042088A KR 100866708 B1 KR100866708 B1 KR 100866708B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- conductive layer
- plate electrode
- storage electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 51
- 238000003860 storage Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910003071 TaON Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 20
- 239000002184 metal Substances 0.000 abstract description 20
- 230000002093 peripheral effect Effects 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 10
- 239000007772 electrode material Substances 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 캐패시터의 플레이트전극 물질로서 Ru막을 이용하는 경우 반도체기판의 주변영역 상에 형성된 Ru막을 제거하고, 상기 Ru막 대신 TiN막 또는 다결정실리콘층으로 대체함으로써 후속 금속배선 형성공정 시 금속배선 내에 상기 Ru막 내의 Ru 원자가 확산되는 것을 방지하여 배선의 신뢰성을 향상시키는 기술이다. The present invention relates to a method of manufacturing a semiconductor device, in which, when a Ru film is used as a plate electrode material of a capacitor, a Ru film formed on a peripheral region of the semiconductor substrate is removed and replaced with a TiN film or a polycrystalline silicon layer instead of the Ru film. The Ru atoms in the Ru film are prevented from diffusing into the metal interconnection during the interconnection forming step, thereby improving the reliability of the interconnection.
Description
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의한 반도체소자의 단면도.1 is a cross-sectional view of a semiconductor device according to a conventional method of manufacturing a semiconductor device.
도 2a 및 도 2b 는 본 발명에 따른 반도체소자의 제조방법에 의한 공정 단면도. FIG. 2A and FIG. 2B are process cross-sectional views of a semiconductor device according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art
11, 41: 반도체기판 13, 43 : 제1층간절연막11, 41:
15, 45 : 랜딩 플러그 17, 47 :비트라인15, 45:
19, 49 : 제2층간절연막 21, 51 : 식각방지막19, 49: second interlayer
23, 53 : 코아절연막 25, 55 : 저장전극23, 53: Core
27, 57 : 유전체패턴 29 : 플레이트전극27, 57: Dielectric pattern 29: Plate electrode
31, 65 : 제3층간절연막 33, 67 : 확산방지막31, 65: third interlayer
35, 69 : 금속배선 콘택플러그 59 : 제1플레이트전극35, 69: metal wiring contact plug 59: first plate electrode
61 : 감광막패턴 63 : 제2플레이트전극61: photosensitive film pattern 63: second plate electrode
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게 루테늄(Ru)을 전극물질로 사용하는 경우 캐패시터 형성 후 주변회로영역 상에 형성되어 있는 Ru을 완전히 제거하여 금속배선 형성 시 금속배선에 Ru이 확산되는 것을 방지하는 반도체소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device. More specifically, when ruthenium (Ru) is used as an electrode material, Ru formed on a peripheral circuit region after the formation of a capacitor is completely removed, To a semiconductor device.
반도체소자가 고집적화됨에 따라 소자의 동작에 필요한 최소한의 캐패시터의 정전용량은 줄어드는데 한계가 있다. 이에 작은 면적에 최소한의 정전용량(C)을 확보하기 위하여 많은 노력을 기울이고 있다. 정전용량은 유전율(ε)과 저장전극 표면적(A)에 비례하고 유전막 두께(d)에 반비례하므로 정전용량을 증가시키는 방법으로는 여러가지가 있을 수 있다. 그 중에서 0.12㎛ 이하의 디자인 룰(design rule)을 갖는 고집적 소자는 고유전체인 BST((Ba1-xSrx)TiO3), PZT(Pb(ZrTi1-x )O3), Ta2O5 등을 이용하여 캐패시터의 정전용량을 증가시키는 방법이 현재 많이 연구되고 있다.As semiconductor devices become highly integrated, the capacitance of the minimum capacitor necessary for operation of the device is limited. Therefore, much effort is being made to secure a minimum capacitance (C) in a small area. The capacitance is proportional to the dielectric constant (ε) and the storage electrode surface area (A), and inversely proportional to the dielectric thickness (d), so there are various ways to increase the capacitance. Among them, high-density devices having a design rule (design rule) below is 0.12㎛ dielectric of BST ((Ba 1-x Sr x) TiO 3), PZT (Pb (ZrTi 1-x) O 3), Ta 2 O 5 < / RTI > to increase the capacitance of a capacitor.
그리고, 종래에는 전극 물질로서 다결정실리콘이 주로 사용되었으나, 상기 고유전체를 이용하여 캐패시터를 형성하는 경우 전극 물질과 고유전체 간의 계면 반응을 억제하기 위하여 루테늄(Ru), 이리듐(Ir) 또는 플라티늄(Pt) 등의 귀금속이 전극 물질로 사용되고 있다. However, in the case where a capacitor is formed using the high dielectric constant material, ruthenium (Ru), iridium (Ir), or platinum (Pt) is used to suppress the interfacial reaction between the electrode material and the high- ) Are used as electrode materials.
특히, 상기 전극 물질 중 Ru은 고유전체인 Ta2O5막과의 계면 안정성이 우수하고, 산화물인 RuO2가 전도체라는 장점 때문에 많이 사용되고 있다. 그러나, 상기 Ru은 막질이 치밀하지 못하여 여러 가지 공정에 사용되는 케미칼(chemical) 및 플라즈마(plasma) 등을 통과시켜 하부 박막을 손상시키는 문제점이 있다. Particularly, among the electrode materials, Ru is excellent in interfacial stability with the Ta 2 O 5 film, which is a high dielectric material, and RuO 2, which is an oxide, is widely used because it is a conductor. However, Ru has a problem of damaging the lower film by passing chemicals and plasma used in various processes because the film quality is insufficient.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 제조방법에 대하여 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to the related art will be described with reference to the accompanying drawings.
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의한 공정 단면도로서, 반도체기판(11)의 셀영역(Ⅰ) 및 주변회로영역(Ⅱ)을 도시한다. FIG. 1 is a process sectional view of a semiconductor device according to a conventional method, showing a cell region I and a peripheral circuit region II of a
먼저, 소정의 하부구조물이 구비되는 반도체기판(11) 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분에 접속되는 랜딩 플러그(15)가 구비되는 제1층간절연막(13)을 형성한다. 이때, 상기 랜딩 플러그(15)는 다결정실리콘층으로 형성된 것이다.First, a first
다음, 상기 랜딩플러그(15)에 접속되는 비트라인(17)을 형성한다. 이때, 상기 비트라인(17) 상부에 마스크절연막 패턴이 적층되어있다. Next, a
그 다음, 전체표면 상부에 제2층간절연막(19)을 형성한다. Then, a second
다음, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막(19)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다. Next, the second
다음, 전체표면 상부에 화학기상증착방법으로 TiN막을 증착한다. Next, a TiN film is deposited on the entire surface by a chemical vapor deposition method.
그 다음, 상기 TiN막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 저장전극 콘택플러그(20)를 형성한다. 이때, 상기 CMP공정은 상기 비트라인(17) 상부의 마스크절연막패턴을 연마장벽으로 이용하여 실시되고, 상기 CMP공정 후 상기 비트라인(17) 상부의 마스크절연막패턴이 500 ∼ 1500Å 정도 손실된다. Then, the TiN film is removed by a chemical mechanical polishing (CMP) process to form a storage
다음, 전체표면 상부에 식각방지막(21)을 증착한다. 이때, 상기 식각방지막(21)은 질화막을 사용하여 200 ∼ 1500Å두께로 형성한다. Next, an
그 다음, 상기 식각방지막(21) 상부에 코아절연막(23)을 형성한다. 이때, 상기 코아절연막(23)은 TEOS(tetra-ethyl ortho silicate)막, PSG(phospho silicate glass)막 또는 이들의 적층구조로 형성하되, 8000 ∼ 20000Å 두께로 형성한다. Next, a
다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막(23) 및 식각방지막(21)을 식각하여 상기 저장전극 콘택플러그(20)를 노출시킨다. Next, the storage
그 다음, 전체표면 상부에 저장전극용 도전층(도시안됨)을 형성한다. 이때, 상기 저장전극용 도전층은 화학기상증착방법을 이용하여 다결정실리콘층, Ru막, 플라티늄막, TiN막 또는 이리듐막을 50 ∼ 300Å로 형성한 것이다. Then, a conductive layer (not shown) for the storage electrode is formed on the entire surface. At this time, the conductive layer for the storage electrode is formed of a polycrystalline silicon layer, a Ru film, a platinum film, a TiN film or an iridium film in a thickness of 50 to 300 Å by a chemical vapor deposition method.
다음, 상기 저장전극용 도전층 상부에 감광막을 도포한다.Next, a photosensitive film is coated on the conductive layer for the storage electrode.
그 후, 상기 감광막 및 저장전극용 도전층을 평탄화식각하여 저장전극을 형성한다. Then, the photoresist layer and the conductive layer for the storage electrode are planarized and etched to form a storage electrode.
그 다음, 상기 저장전극 내에 잔류하는 감광막을 제거한다. Then, the photosensitive film remaining in the storage electrode is removed.
다음, 전체표면 상부에 유전체막(도시안됨)을 형성한다. 이때, 상기 유전체막은 화학기상증착법 또는 원자층증착(atom layer deposition, ALD)법을 이용하여 Ta2O5막, TaON막, BST막 또는 STO막을 50 ∼ 300Å 두께로 형성한 것이다. Next, a dielectric film (not shown) is formed on the entire surface. At this time, the dielectric film is formed by forming a Ta 2 O 5 film, a TaON film, a BST film, or an STO film to a thickness of 50 to 300 Å by chemical vapor deposition or atomic layer deposition (ALD).
그 후, 상기 구조를 400 ∼ 800Å에서 열처리한다. 이때, 상기 열처리공정은 상기 유전체막의 막질을 개선하기 위해 실시되는 것이다.The structure is then heat treated at 400 to 800 ANGSTROM. At this time, the heat treatment process is performed to improve the film quality of the dielectric film.
그 다음, 상기 유전체막 상부에 플레이트전극용 도전층(도시안됨)을 형성한 다. 이때, 상기 플레이트전극용 도전층은 Ru막, Pt막, Ir막, RuO2막 또는 IrO2막을 화학기상증착방법을 사용하여 증착한 것이다. Next, a conductive layer (not shown) for a plate electrode is formed on the dielectric film. At this time, the conductive layer for the plate electrode is formed by depositing a Ru film, a Pt film, an Ir film, a RuO 2 film, or an IrO 2 film using a chemical vapor deposition method.
다음, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전체막을 식각하여 플레이트전극(29) 및 유전체막패턴(27)을 형성한다. 이때, 상기 플레이트전극(29)은 반도체기판(11)의 셀영역(Ⅰ) 및 주변회로영역(Ⅱ)에 걸쳐 형성된다. Next, the
그 다음, 전체표면 상부에 제3층간절연막(31)을 형성한다. Then, a third
다음, 금속배선 콘택 마스크를 이용한 사진식각공정으로 하부 구조물들을 제거하여 금속배선 콘택홀을 형성한다. 상기 금속배선 콘택홀은 주변회로영역(Ⅱ) 상에 형성된 비트라인(17) 등의 도전배선 또는 반도체기판(11)의 활성영역을 노출시키도록 형성된다. Next, a metal wiring contact hole is formed by removing the underlying structures by a photolithography process using a metal wiring contact mask. The metal wiring contact hole is formed to expose a conductive wiring such as a
그 후, 전체표면 상부에 확산방지막(33) 및 금속층을 형성하여 상기 금속배선 콘택홀을 매립한 후 평탄화식각하여 상기 금속배선 콘택홀을 매립하는 금속배선 콘택플러그(35)를 형성한다. (도 1 참조)Thereafter, a
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 캐패시터의 플레이트전극이 주변회로영역까지 연장되어 형성되어 있으므로, 상기 플레이트전극을 구성하고 있는 Ru막이 후속 공정으로 형성되는 금속배선으로 확산되어 금속배선 및 캐패시터의 전기적 특성을 저해하는 문제점이 있다. Since the plate electrode of the capacitor extends to the peripheral circuit region, the Ru film constituting the plate electrode is diffused into the metal wiring formed in the subsequent process, And the electrical characteristics of the capacitor are deteriorated.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, Ru막을 이용하여 캐패시터의 플레이트전극을 형성하는 경우 반도체기판의 주변회로영역 상에 형성된 상기 Ru막을 완전히 제거하여 후속공정으로 형성되는 금속배선과 상기 Ru막 간의 접촉을 방지함으로써 캐패시터 및 금속배선의 전기적 특성을 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION In order to solve the problems of the prior art described above, it is an object of the present invention to provide a method of manufacturing a semiconductor device, in which, when a plate electrode of a capacitor is formed using a Ru film, the Ru film formed on the peripheral circuit region of the semiconductor substrate is completely removed, The present invention provides a method of manufacturing a semiconductor device which improves electrical characteristics of a capacitor and a metal wiring by preventing contact between Ru films.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은, According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device,
반도체기판 상부에 저장전극 콘택플러그를 구비하는 제1층간절연막을 형성하는 공정과,Forming a first interlayer insulating film having a storage electrode contact plug on a semiconductor substrate;
전체표면 상부에 식각방지막 및 코아절연막을 형성하는 공정과,A step of forming an etch stopping film and a core insulating film on the entire surface,
저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막 및 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 공정과,Etching the core insulating film and the etch stopping film to expose the storage electrode contact plug by a photo etching process using a storage electrode mask;
전체표면 상부에 저장전극용 도전층을 증착한 후 평탄화식각하여 상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 공정과,Forming a storage electrode to be connected to the storage electrode contact plug by planarizing and etching the storage electrode conductive layer on the entire surface,
전체표면 상부에 유전체막 및 제1플레이트전극용 도전층을 형성하는 공정과,A step of forming a dielectric film and a conductive layer for a first plate electrode on the entire surface,
플레이트전극 마스크를 이용한 사진식각공정으로 상기 제1플레이트전극용 도전층 및 유전체막을 식각하는 공정과,Etching the conductive layer and the dielectric film for the first plate electrode by a photolithography process using a plate electrode mask,
셀영역을 보호하는 셀마스크를 이용한 사진식각공정으로 제1플레이트전극용 도전층을 식각하는 공정과,Etching the conductive layer for the first plate electrode by a photolithography process using a cell mask for protecting the cell region,
전체표면 상부에 제2플레이트전극용 도전층을 형성하는 공정과, Forming a conductive layer for a second plate electrode on the entire surface,
플레이트전극 마스크를 이용한 사진식각공정으로 상기 제2플레이트전극용 도전층을 식각하는 공정과,Etching the conductive layer for the second plate electrode by a photolithography process using a plate electrode mask,
상기 식각방지막은 질화막을 사용하여 200 ∼ 1500Å두께로 형성하는 것과,The etch stop layer may be formed to a thickness of 200 ~ 1500 Å by using a nitride layer,
상기 코아절연막은 TEOS막, PSG막 또는 이들의 적층구조로 형성하되, 8000 ∼ 25000Å 두께로 형성되는 것과,The core insulating film is formed of a TEOS film, a PSG film, or a laminated structure thereof, and is formed to have a thickness of 8000 to 25000 占,
상기 저장전극용 도전층은 화학기상증착방법을 이용하여 다결정실리콘층, Ru막, 플라티늄막, TiN막 또는 이리듐막을 사용하여 50 ∼ 400Å 두께로 형성되는 것과, The conductive layer for the storage electrode may be formed to a thickness of 50 to 400 Å using a poly-silicon layer, a Ru film, a platinum film, a TiN film, or an iridium film by a chemical vapor deposition method,
상기 유전체막은 화학기상증착법 또는 원자층증착법을 이용하여 Ta2O5막, TaON막, BST막 또는 STO막을 50 ∼ 400Å 두께로 형성되는 것과,The dielectric film may be formed by forming a Ta 2 O 5 film, a TaON film, a BST film, or an STO film to a thickness of 50 to 400 Å by a chemical vapor deposition method or an atomic layer deposition method,
상기 저장전극용 도전층은 증착 후 400 ∼ 800Å에서 열처리되는 것과,The conductive layer for the storage electrode is heat-treated at 400 to 800 ANGSTROM after deposition,
상기 제1플레이트전극용 도전층은 Ru막, Pt막, Ir막, RuO2막 또는 IrO2막을 화학기상증착방법을 사용하여 50 ∼ 1000Å 두께로 형성되는 것과,The conductive layer for the first plate electrode is formed by forming a Ru film, a Pt film, an Ir film, a RuO 2 film or an IrO 2 film to a thickness of 50 to 1000 Å by a chemical vapor deposition method,
상기 제2플레이트전극용 도전층은 다결정실리콘층 또는 TiN막을 100 ∼ 2000Å두께로 형성되는 것을 특징으로 한다.The conductive layer for the second plate electrode is formed of a polycrystalline silicon layer or a TiN film with a thickness of 100 to 2000 Å.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2a 및 도 2b 는 본 발명에 따른 반도체소자의 제조방법에 의한 공정 단면도로서, 반도체기판(41)의 셀영역(Ⅰ) 및 주변회로영역(Ⅱ)을 도시한다. 2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention, which show a cell region I and a peripheral circuit region II of a
먼저, 소정의 하부구조물이 구비되는 반도체기판(41) 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분에 접속되는 랜딩 플러그(45)가 구비되는 제1층간절연막(43)을 형성한다. 이때, 상기 랜딩 플러그(45)는 다결정실리콘층으로 형성된 것이다.First, a first
다음, 상기 랜딩플러그(45)에 접속되는 비트라인(47)을 형성한다. 이때, 상기 비트라인(47) 상부에 마스크절연막 패턴이 적층되어있다. Next, a
그 다음, 전체표면 상부에 제2층간절연막(49)을 형성한다. Then, a second
다음, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 제2층간절연막(49)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다. Next, the second
다음, 전체표면 상부에 화학기상증착방법으로 TiN막을 증착한다. Next, a TiN film is deposited on the entire surface by a chemical vapor deposition method.
그 다음, 상기 TiN막을 CMP공정으로 제거하여 저장전극 콘택플러그(50)를 형성한다. 이때, 상기 CMP공정은 상기 비트라인(57) 상부의 마스크절연막패턴을 연마장벽으로 이용하여 실시되고, 상기 CMP공정 후 상기 비트라인(47) 상부의 마스크절연막패턴이 500 ∼ 1500Å 정도 손실된다. Then, the TiN film is removed by a CMP process to form a storage
다음, 전체표면 상부에 식각방지막(51)을 증착한다. 이때, 상기 식각방지막(51)은 질화막을 사용하여 200 ∼ 1500Å두께로 형성한다. Next, an
그 다음, 상기 식각방지막(51) 상부에 코아절연막(53)을 형성한다. 이때, 상기 코아절연막(53)은 TEOS막, PSG막 또는 이들의 적층구조로 형성하되, 8000 ∼ 20000Å 두께로 형성한다. Then, a
다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막(53) 및 식각방지막(51)을 식각하여 상기 저장전극 콘택플러그(50)를 노출시킨다.
Next, the storage
그 다음, 전체표면 상부에 저장전극용 도전층(도시안됨)을 형성한다. 이때, 상기 저장전극용 도전층은 화학기상증착방법을 이용하여 다결정실리콘층, Ru막, 플라티늄막, TiN막 또는 이리듐막을 50 ∼ 300Å로 형성한 것이다. Then, a conductive layer (not shown) for the storage electrode is formed on the entire surface. At this time, the conductive layer for the storage electrode is formed of a polycrystalline silicon layer, a Ru film, a platinum film, a TiN film or an iridium film in a thickness of 50 to 300 Å by a chemical vapor deposition method.
다음, 상기 저장전극용 도전층 상부에 감광막(도시안됨)을 도포한다.Next, a photosensitive film (not shown) is coated on the conductive layer for the storage electrode.
그 후, 상기 감광막 및 저장전극용 도전층을 평탄화식각하여 저장전극(55)을 형성한다. Thereafter, the photoresist layer and the conductive layer for the storage electrode are planarized and etched to form the
그 다음, 상기 저장전극(55) 내에 잔류하는 감광막을 제거한다. Then, the photosensitive film remaining in the
다음, 전체표면 상부에 유전체막(도시안됨)을 형성한다. 이때, 상기 유전체막은 화학기상증착법 또는 원자층증착법을 이용하여 Ta2O5막, TaON막, BST막 또는 STO막을 50 ∼ 300Å 두께로 형성한 것이다. Next, a dielectric film (not shown) is formed on the entire surface. At this time, the dielectric film is formed by forming a Ta 2 O 5 film, a TaON film, a BST film, or an STO film to a thickness of 50 to 300 Å by chemical vapor deposition or atomic layer deposition.
그 후, 상기 구조를 400 ∼ 800Å에서 열처리한다. 이때, 상기 열처리공정은 상기 유전체막의 막질을 개선하기 위해 실시되는 것이다.The structure is then heat treated at 400 to 800 ANGSTROM. At this time, the heat treatment process is performed to improve the film quality of the dielectric film.
그 다음, 상기 유전체막 상부에 제1플레이트전극용 도전층(도시안됨)을 형성한다. 이때, 상기 플레이트전극용 도전층은 Ru막, Pt막, Ir막, RuO2막 또는 IrO2막을 사용하여 화학기상증착방법으로 50 ∼ 1000Å 두께 형성한 것이다. Next, a conductive layer (not shown) for the first plate electrode is formed on the dielectric film. At this time, the conductive layer for the plate electrode is formed by a chemical vapor deposition method using a Ru film, a Pt film, an Ir film, an RuO 2 film or an IrO 2 film to a thickness of 50 to 1000 Å.
다음, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전체막을 식각하여 제1플레이트전극(59) 및 유전체막패턴(57)을 형성한다. 이때, 상기 제1플레이트전극(59)은 반도체기판(41)의 셀영역(Ⅰ) 및 주변회로영역(Ⅱ)에 걸쳐 형성된다.
Next, the
그 다음, 전체표면 상부에 상기 반도체기판(41)의 셀영역(Ⅰ)을 보호하는 감광막패턴(61)을 형성한다. (도 2a 참조)Then, a
다음, 상기 감광막패턴(61)을 식각마스크로 상기 제1플레이트전극(59)을 식각한다. Next, the
그 다음, 상기 감광막패턴(61)을 제거한다. Then, the
다음, 전체표면 상부에 제2플레이트전극용 도전층(도시안됨)을 형성한다. 이때, 상기 제2플레이트전극용 도전층은 다결정실리콘층 또는 TiN막을 100 ∼ 2000Å두께로 형성한 것이다. Next, a conductive layer (not shown) for the second plate electrode is formed on the entire surface. At this time, the conductive layer for the second plate electrode is formed of a polycrystalline silicon layer or a TiN film to a thickness of 100 to 2000 Å.
다음, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 제2플레이트전극용 도전층을 식각하여 제2플레이트전극(63)을 형성한다. 이때, 상기 반도체기판(41)의 셀영역(Ⅰ) 상에는 제1플레이트전극(59)과 제2플레이트전극(63)의 적층구조가 형성되고, 상기 주변회로영역(Ⅱ)에는 제2플레이트전극(63)만이 형성된다. Next, the
그 다음, 전체표면 상부에 제3층간절연막(65)을 형성한다. 이때, 상기 제3층간절연막(63)은 산화막계열의 절연막을 사용하여 1000 ∼ 5000Å 두께로 형성된 것이다. Then, a third
다음, 금속배선 콘택 마스크를 이용한 사진식각공정으로 제3층간절연막(65) 등의 하부 구조물들을 제거하여 금속배선 콘택홀을 형성한다. 이때, 상기 식각공정 시 식각 타겟(target)은 5000 ∼ 30000Å이고, 상기 금속배선 콘택홀은 주변회로영역(Ⅱ) 상에 형성된 비트라인(47) 등의 도전배선 또는 반도체기판(41)의 활성영역 을 노출시키도록 형성된다. Next, the underlying structures such as the third
그 후, 전체표면 상부에 확산방지막(67) 및 금속층을 형성하여 상기 금속배선 콘택홀을 매립한 후 평탄화식각하여 상기 금속배선 콘택홀을 매립하는 금속배선 콘택플러그(69)를 형성한다. (도 2b 참조)Thereafter, a
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 캐패시터의 플레이트전극 물질로서 Ru막을 이용하는 경우 반도체기판의 주변영역 상에 형성된 Ru막을 제거하고, 상기 Ru막 대신 TiN막 또는 다결정실리콘층으로 대체함으로써 후속 금속배선 형성공정 시 금속배선 내에 상기 Ru막 내의 Ru 원자가 확산되는 것을 방지하여 배선의 신뢰성을 향상시키는 이점이 있다. As described above, in the method of manufacturing a semiconductor device according to the present invention, when a Ru film is used as a plate electrode material of a capacitor, the Ru film formed on the peripheral region of the semiconductor substrate is removed and a TiN film or a polycrystalline silicon layer The Ru atoms in the Ru film are prevented from diffusing into the metal interconnection in the subsequent metal interconnection forming process, thereby improving the reliability of the interconnection.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042088A KR100866708B1 (en) | 2002-07-18 | 2002-07-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042088A KR100866708B1 (en) | 2002-07-18 | 2002-07-18 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040008450A KR20040008450A (en) | 2004-01-31 |
| KR100866708B1 true KR100866708B1 (en) | 2008-11-03 |
Family
ID=37317511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020042088A KR100866708B1 (en) | 2002-07-18 | 2002-07-18 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100866708B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116568031B (en) * | 2023-07-12 | 2023-11-17 | 长鑫存储技术有限公司 | Semiconductor structure and preparation method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236721A (en) * | 1995-02-28 | 1996-09-13 | Texas Instr Japan Ltd | Semiconductor device and method of its fabrication |
| KR980006312A (en) * | 1996-06-17 | 1998-03-30 | 김광호 | Semiconductor memory device having a dielectric dielectric and a manufacturing method thereof |
| KR20010068315A (en) * | 2000-01-04 | 2001-07-23 | 윤종용 | Method for manufacturing capacitor |
| JP2002164518A (en) * | 2000-11-28 | 2002-06-07 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
-
2002
- 2002-07-18 KR KR1020020042088A patent/KR100866708B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236721A (en) * | 1995-02-28 | 1996-09-13 | Texas Instr Japan Ltd | Semiconductor device and method of its fabrication |
| KR980006312A (en) * | 1996-06-17 | 1998-03-30 | 김광호 | Semiconductor memory device having a dielectric dielectric and a manufacturing method thereof |
| KR20010068315A (en) * | 2000-01-04 | 2001-07-23 | 윤종용 | Method for manufacturing capacitor |
| JP2002164518A (en) * | 2000-11-28 | 2002-06-07 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040008450A (en) | 2004-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233332B1 (en) | Process for fabricating nonvolatile semiconductor memory device | |
| US6929997B2 (en) | Triple metal line 1T/1C ferroelectric memory device and method for fabrication thereof | |
| US7465657B2 (en) | Method of manufacturing a semiconductor device having a capacitor | |
| US7223614B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| US6600185B1 (en) | Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof | |
| US7691704B2 (en) | Method for manufacturing semiconductor device having damascene MIM type capacitor | |
| US6602756B2 (en) | Semiconductor device and its manufacture | |
| KR20060127729A (en) | Semiconductor device having capacitor with upper electrode of conductive oxide and its manufacture method | |
| US6210979B1 (en) | Method for fabricating ferroelectric capacitor improving adhesive strength between upper electrode and capping layer without polymer in FRAM device | |
| JP2001185614A (en) | Semiconductor device and its manufacturing method | |
| KR100866708B1 (en) | Manufacturing method of semiconductor device | |
| US20040127015A1 (en) | Method for fabricating semiconductor device capable of improving gap-fill property | |
| KR0168339B1 (en) | Capacitor fabrication method | |
| KR100253368B1 (en) | Method for forming contact of semiconductor device | |
| KR100846384B1 (en) | Method for fabricating semiconductor device | |
| KR100255660B1 (en) | Method for etching ir electrode | |
| KR100843936B1 (en) | Forming method for storage node of semiconductor device | |
| KR100571674B1 (en) | Method For Forming Intermetal Dielectric Film Of Semiconductor Devices | |
| KR100313604B1 (en) | Method of planarizing an insulating layer in semiconductor devices | |
| KR100624926B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR19980040654A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR19990080855A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR100996163B1 (en) | Method for manufacturing semiconductor device | |
| KR100866709B1 (en) | Manufacturing method for capacitor of semiconductor device | |
| KR20070081704A (en) | Ferroelectric memory device and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |