KR100866702B1 - 반도체 노광장비의 유효광원 형상 추출방법 - Google Patents

반도체 노광장비의 유효광원 형상 추출방법 Download PDF

Info

Publication number
KR100866702B1
KR100866702B1 KR1020020027908A KR20020027908A KR100866702B1 KR 100866702 B1 KR100866702 B1 KR 100866702B1 KR 1020020027908 A KR1020020027908 A KR 1020020027908A KR 20020027908 A KR20020027908 A KR 20020027908A KR 100866702 B1 KR100866702 B1 KR 100866702B1
Authority
KR
South Korea
Prior art keywords
light source
function
image
mask
fourier
Prior art date
Application number
KR1020020027908A
Other languages
English (en)
Other versions
KR20030089971A (ko
Inventor
김희범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020027908A priority Critical patent/KR100866702B1/ko
Publication of KR20030089971A publication Critical patent/KR20030089971A/ko
Application granted granted Critical
Publication of KR100866702B1 publication Critical patent/KR100866702B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 노광장비의 유효광원 형상 추출방법에 관한 것으로, 특히 홀(Hole) 형상인 마스크(Mask)의 투광 영역을 형성하고 이를 마스크의 두께에 대한 각의 변수로 표현한 홀 함수(IP)를 구하고, 상기 마스크를 사용한 노광 공정으로 웨이퍼(Wafer)에 광원의 상을 전사하고, 상기 광원의 상을 측정한 측정치에 의해 상 함수(IW)를 구한 후, 상기 상 함수(IW)와 홀 함수(IP)를 각각 푸리에(Fourier) 변환시키고, 상기 푸리에 변환된 상 함수(IW)를 푸리에 변환된 홀 함수(IP)로 나눈 후, 역 푸리에 변환시켜 유효광원(IS)을 추출하므로서, 유효광원을 정확하고 쉽게 추출할 수 있어 OPC(Optical Proximity Correction)의 시뮬레이션(Simulation) 정확도를 향상시키므로 소자의 수율 및 신뢰성을 향상시키고 소자의 생산 단가를 절감시키는 기술이다.

Description

반도체 노광장비의 유효광원 형상 추출방법{Method for abstraction a effective illumination of exposure apparatus}
도 1은 노광장비에서 지정하는 광원과 실제 패턴의 유효광원간의 시뮬레이션 오차를 도시한 도면.
도 2는 종래의 반도체 노광장비의 유효광원 형상 추출방법을 도시한 도면.
도 3은 마스크 상부에 도 2의 제 1 투광 영역보다 큰 제 2 투광 영역을 형성할 경우의 광원의 상을 도시한 도면.
도 4는 도 3에서 웨이퍼 상에 형성되는 노광장비에서 지정하는 광원의 모양과 상이한 상의 구성도.
도 5a 내지 도 5d는 본 발명의 실시 예에 따른 반도체 노광장비의 유효광원 형상 추출방법을 도시한 도면.
도 6은 본 발명의 실시 예에 따른 반도체 노광장비의 유효광원 형상 추출방법에 사용되는 마스크를 도시한 단면도.
도 7은 도 6의 마스크를 사용한 노광 공정을 도시한 도면.
도 8은 본 발명의 실시 예에 따른 반도체 노광장비의 유효광원 형상 추출방법에 사용되는 어퍼쳐를 도시한 평면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 웨이퍼 31, 13 : 마스크
15 : 제 1 투광 영역 17, 37 : 광원의 상
19 : 제 2 투광 영역 21 : 유효광원과 상이한 상
23, 25, 27 : 제 2 투광 영역의 상 33 : 투광 영역
35 : 어퍼쳐
본 발명은 반도체 노광장비의 유효광원 형상 추출방법에 관한 것으로, 특히 유효광원을 정확하고 쉽게 추출하여 소자의 수율 및 신뢰성을 향상시키고 소자의 생산 단가를 절감시키는 반도체 노광장비의 유효광원 형상 추출방법에 관한 것이다.
패턴(Pattern)의 크기가 노광 장비의 해상력 근처가 되면 광근접 효과가 커져서 이에 대한 적절한 보상 즉 OPC(Optical Proximity Correction) 없이는 원하는 패턴을 형성할 수 없다.
상기 OPC는 컴퓨터 시뮬레이션(Computer simulation)을 통해 수행된다. 이때, 시뮬레이션의 오차는 입력하는 각종 시뮬레이션 변수에 의해 좌우되는데, 특히 중요한 것이 노광 시 사용하는 광원의 형태이다.
도 1은 노광장비에서 지정하는 광원과 실제 패턴의 유효광원간의 시뮬레이션 오차를 도시한 도면이다.
도 1을 참조하면, 상기 노광 시 사용하는 광원의 형태는 노광장비에서 지정하는 광원의 형태(가)와 실제 패턴의 유효광원의 형태(나)가 동일하지 않기 때문에 상기 OPC 오차가 발생된다.
상기 OPC 오차는 패턴 크기가 작아질수록 그 값이 커지고 있다.
상술한 바와 같이, 실제 패턴의 유효광원을 추출한 후, 상기 추출된 유효광원을 사용하여 상기 OPC의 시뮬레이션을 실시하므로 상기 OPC 오차를 방지할 수 있다.
도 2는 종래의 반도체 노광장비의 유효광원 형상 추출방법을 도시한 도면이다.
도 2를 참조하면, 홀(Hole) 형상의 제 1 투광 영역(15)을 갖는 마스크(13)를 웨이퍼(Wafer)(11) 상측에 위치시킨 후, 노광 공정을 진행하여 상기 웨이퍼(11)에 광원의 상(17)을 전사한다. 이때, 상기 광원의 상(17)은 유효광원의 상과 동일한 상을 갖는다.
여기서, 상기 제 1 투광 영역(15)을 점 형상으로 형성할 수 있다. 이때, 상기 점 형상의 투광 영역을 형성할 경우, 상기 홀 형상의 제 1 투광 영역(15)을 형성할 경우와 극성이 반대인 광원의 상을 상기 웨이퍼(11)에 전사한다.
도 3은 마스크 상부에 도 2의 제 1 투광 영역보다 큰 제 2 투광 영역을 형성할 경우의 광원의 상을 도시한 도면이다.
도 3을 참조하면, 상부에 도 2의 제 1 투광 영역(15)보다 큰 홀 형상의 제 2 투광 영역(19)을 갖는 마스크(13)를 웨이퍼(11) 상측에 위치시킨 후, 노광 공정을 진행할 경우, 유효광원의 상과 상이한 상(21)을 상기 웨이퍼(11)에 전사한다.
도 4a 내지 도 4d는 도 3에서 웨이퍼 상에 형성되는 노광장비에서 지정하는 광원의 모양과 상이한 상의 구성도이다.
도 4a 내지 도 4d를 참조하면, 마스크(13) 상부에 제 2 투광 영역(19)을 형성할 경우, 웨이퍼(11) 상에 형성되는 유효광원의 상과 상이한 상(21)은 광원의 형태에 따라 여러 각도로 입사하는 빛들이 만드는 제 2 투광 영역(19)의 상(23,25,27)들이 중첩되어 형성된 것이다.
종래의 반도체 노광장비의 유효광원 형상 추출방법은 홀 형성인 마스크의 투광 영역의 크기가 커지면 유효광원의 상과 상이한 상을 웨이퍼에 전사하기 때문에 상기 투광 영역의 크기가 작아야 하지만, 상기 투광 영역이 작아지면 광량이 저하되어 웨이퍼 상에 패턴을 형성하기 어렵다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 홀 형상인 마스크의 투광 영역을 형성하고 이를 마스크의 두께에 대한 각의 변수로 표현한 홀 함수를 구하고, 상기 마스크를 사용한 노광 공정으로 웨이퍼에 전사된 광원의 상을 측정한 측정치에 의해 상 함수를 구한 후, 상기 상 함수와 홀 함수를 각각 푸리에(Fourier) 변환시키고, 상기 푸리에 변환된 상 함수를 푸리에 변환된 홀 함수로 나눈 후, 역 푸리에 변환시켜 유효광원을 추출하는 반도체 노광장비의 유효광원 형상 추출방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명은 홀 형상인 마스크의 투광 영역을 형성하는 단계와,
상기 투광 영역을 상기 마스크의 두께에 대한 각의 변수로 표현한 홀 함수(IP)를 구하는 단계와,
상기 마스크를 사용한 노광 공정으로 웨이퍼에 광원의 상을 전사하는 단계와,
상기 광원의 상을 측정한 측정치에 의해 상 함수(IW)를 구하는 단계와,
상기 상 함수(IW)와 홀 함수(IP)를 각각 푸리에 변환시키는 단계와,
상기 푸리에 변환된 상 함수(IW)를 푸리에 변환된 홀 함수(IP)로 나눈 후, 역 푸리에 변환시켜 유효광원(IS)을 추출하는 단계를 포함하는 반도체 노광장비의 유효광원 형상 추출방법을 제공하는 것을 특징으로 한다.
본 발명의 원리는 홀 형상인 마스크의 투광 영역을 형성하고 이를 마스크의 두께에 대한 각의 변수로 표현한 홀 함수(IP)를 구하고, 상기 마스크를 사용한 노광 공정으로 웨이퍼에 광원의 상을 전사하고, 상기 광원의 상을 측정한 측정치에 의해 상 함수(IW)를 구한 후, 상기 상 함수(IW)와 홀 함수(IP)를 각각 푸리에 변환시키고, 상기 푸리에 변환된 상 함수(IW)를 푸리에 변환된 홀 함수(IP)로 나눈 후, 역 푸리에 변환시켜 유효광원(IS)을 추출하므로, 유효광원을 정확하고 쉽게 추출할 수 있어 OPC의 시뮬레이션 정확도를 향상시키기 위한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 5a 내지 도 5d는 본 발명의 실시 예에 따른 반도체 노광장비의 유효광원 형상 추출방법을 도시한 도면이다.
그리고, 도 6은 본 발명의 실시 예에 따른 반도체 노광장비의 유효광원 형상 추출방법에 사용되는 마스크를 도시한 단면도이고, 도 7은 도 6의 마스크를 사용한 노광 공정을 도시한 도면이며, 도 8은 본 발명의 실시 예에 따른 반도체 노광장비의 유효광원 형상 추출방법에 사용되는 어퍼쳐를 도시한 평면도이다.
도 5a를 참조하면, 홀 형상의 투광 영역(33)을 갖는 마스크(31)를 형성한다. 이때, 상기 투광 영역(33)은 원형, 삼각형, 사각형, 별 등 임의의 모든 형태를 갖는다.
그리고, 도 6에서와 같이, 상기 투광 영역(33)이 원형 형태인 경우, 상기 투광 영역(33)의 반경(rP)을 상기 마스크(31)의 두께(Lm)로 나누어 입사광의 최대 입사각(θmax)을 구한다. 그리고, 상기 최대 입사각(θmax)보다 입사각(θ)이 작으면 상기 입사광이 그대로 전사되어 홀 함수(IP)는 1의 값을 갖게 되고, 상기 입사각(θ)이 상기 최대 입사각(θmax)보다 크면 상기 입사광이 차단되어 홀 함수(IP)는 0의 값을 갖게 된다. 이때, 상기 θ ≪ 1 인 경우 tanθ(= x/Lm) ≒ θ 이므로 상기 θ는 x/Lm으로 구할 수 있다.
도 5b, 도 7 및 도 8을 참조하면, 상기 마스크(31)를 웨이퍼(도시하지 않음) 상측에 위치시킨 후, 이를 4극자 어퍼쳐(Aperture)(35)를 사용한 노광 공정으로 광원의 상(37)을 상기 웨이퍼(11)에 전사한다.
도 5c를 참조하면, 상기 광원의 상(37)을 측정장비로 측정한 측정치에 의해 상 함수(IW)가 얻어진다. 이때, 상기 상 함수(IW)는,
IW(θ)= IS*IP = ∫IS(θ-θ')IP(θ')dθ'와 같은 수학식을 갖는다.
그리고, 도 5c의 수학식에 의해 유효광원(IS)을 추출한다.
즉, 상기 홀 함수(IP)와 측정치에 의해 얻어진 상 함수(IW)를 각각 푸리에 변환시키고(IW= IS*IP⇔F(IW)=F(IS)×F(IP)), 상기 푸리에 변환된 상 함수(IW)를 푸리에 변환된 홀 함수(IP)로 나눈 후(F(IW)/F(IP)), 역 푸리에 변환시켜{IS =F-1(F(IW)/F(IP))} 상기 유효광원(IS)을 추출한다.
본 발명의 반도체 노광장비의 유효광원 형상 추출방법은 홀 형상인 마스크의 투광 영역을 형성하고 이를 마스크의 두께에 대한 각의 변수로 표현한 홀 함수(IP)를 구하고, 상기 마스크를 사용한 노광 공정으로 웨이퍼에 광원의 상을 전사하고, 상기 광원의 상을 측정한 측정치에 의해 상 함수(IW)를 구한 후, 상기 상 함수(IW)와 홀 함수(IP)를 각각 푸리에 변환시키고, 상기 푸리에 변환된 상 함수(IW)를 푸리 에 변환된 홀 함수(IP)로 나눈 후, 역 푸리에 변환시켜 유효광원(IS)을 추출하므로, 유효광원을 정확하고 쉽게 추출할 수 있어 OPC의 시뮬레이션 정확도를 향상시키므로 소자의 수율 및 신뢰성을 향상시키고 소자의 생산 단가를 절감시키는 효과가 있다.

Claims (1)

  1. 홀 형상인 마스크의 투광 영역을 형성하는 단계와,
    상기 투광 영역을 상기 마스크의 두께에 대한 각의 변수로 표현한 홀 함수(IP)를 구하는 단계와,
    상기 마스크를 사용한 노광 공정으로 웨이퍼에 광원의 상을 전사하는 단계와,
    상기 광원의 상을 측정한 측정치에 의해 상 함수(IW)를 구하는 단계와,
    상기 상 함수(IW)와 홀 함수(IP)를 각각 푸리에 변환시키는 단계와,
    상기 푸리에 변환된 상 함수(IW)를 푸리에 변환된 홀 함수(IP)로 나눈 후, 역 푸리에 변환시켜 유효광원(IS)을 추출하는 단계를 포함하는 반도체 노광장비의 유효광원 형상 추출방법.
KR1020020027908A 2002-05-20 2002-05-20 반도체 노광장비의 유효광원 형상 추출방법 KR100866702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020027908A KR100866702B1 (ko) 2002-05-20 2002-05-20 반도체 노광장비의 유효광원 형상 추출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020027908A KR100866702B1 (ko) 2002-05-20 2002-05-20 반도체 노광장비의 유효광원 형상 추출방법

Publications (2)

Publication Number Publication Date
KR20030089971A KR20030089971A (ko) 2003-11-28
KR100866702B1 true KR100866702B1 (ko) 2008-11-03

Family

ID=32383606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020027908A KR100866702B1 (ko) 2002-05-20 2002-05-20 반도체 노광장비의 유효광원 형상 추출방법

Country Status (1)

Country Link
KR (1) KR100866702B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827442B1 (ko) * 2006-09-22 2008-05-06 삼성전자주식회사 공정 관리 방법 및 공정 관리 시스템
KR101442401B1 (ko) * 2013-03-20 2014-09-23 (주) 아이씨티케이 Puf를 생성하는 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008870A (ko) * 1990-10-24 1992-05-28 가나이 쯔또무 패턴형성방법 및 투영노출장치
KR20020016598A (ko) * 2000-08-25 2002-03-04 미다라이 후지오 복수의 광원을 가진 조명장치와 이 조명장치를 가지는노광장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008870A (ko) * 1990-10-24 1992-05-28 가나이 쯔또무 패턴형성방법 및 투영노출장치
KR100213605B1 (ko) * 1990-10-24 1999-08-02 가나이 쓰도무 패턴형성방법 및 투영노출장치
KR20020016598A (ko) * 2000-08-25 2002-03-04 미다라이 후지오 복수의 광원을 가진 조명장치와 이 조명장치를 가지는노광장치

Also Published As

Publication number Publication date
KR20030089971A (ko) 2003-11-28

Similar Documents

Publication Publication Date Title
US20150043803A1 (en) Phase-controlled model-based overlay measurement systems and methods
CN110361926B (zh) 光学邻近效应修正模型及其建立方法和掩膜板的形成方法
US9047532B2 (en) System, method and computer program product for evaluating an actual structural element of an electrical circuit
JP4856047B2 (ja) マスクパターン寸法検査方法およびマスクパターン寸法検査装置
US10048603B2 (en) Alignment method and alignment system thereof
US8612903B2 (en) Technique for repairing a reflective photo-mask
EP1424595A2 (en) Automatic calibration of a masking process simulator
US20210292883A1 (en) Method and device for controlling stretching of mask, and stretching system
US9257351B2 (en) Metrology marks for bidirectional grating superposition patterning processes
US20160299420A1 (en) Mask, manufacturing method thereof and exposure apparatus
CN102692820A (zh) 一种测量投影物镜畸变的装置及方法
KR100866702B1 (ko) 반도체 노광장비의 유효광원 형상 추출방법
US10573531B2 (en) Method of manufacturing semiconductor device
US8873830B2 (en) Method for extracting contour of pattern on photo mask, contour extraction apparatus, method for guaranteeing photo mask, and method for manufacturing semiconductor device
CN107844644B (zh) 一种建立晶圆形貌opc模型的方法
JP2010109160A (ja) 測定装置、露光装置及びデバイス製造方法
TW202125113A (zh) 用於過濾影像的方法及相關度量衡設備
US9134628B2 (en) Overlay mark and application thereof
JP2008185970A (ja) パターンの形成方法、電子デバイスの製造方法および電子デバイス
US11456222B2 (en) Overlay correction method and semiconductor fabrication method including the same
US6835509B2 (en) Mask for estimating aberration in projection lens system of exposure apparatus
KR20200035307A (ko) 리소그래피 프로세스들에서의 계측
US6365302B1 (en) Pattern for measuring focus of light exposing apparatus and method thereof
KR20100001133A (ko) 광 근접 효과 보상 방법
US20050278155A1 (en) Method of simulation of an exposure process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee