KR100865188B1

KR100865188B1 - 메모리 제어기용 판독-기록 스위칭 방법

Info

Publication number: KR100865188B1
Application number: KR1020057012265A
Authority: KR
Inventors: 브루스 크리스텐슨
Original assignee: 인텔 코오퍼레이션
Priority date: 2002-12-31
Filing date: 2003-12-10
Publication date: 2008-10-23
Also published as: EP1579335B1; KR20050093809A; US7093059B2; US20040128428A1; CN100476985C; WO2004061672A8; EP1579335A2; AU2003294679A1; DE60323151D1; ATE405885T1; AU2003294679A8; CN1519854A; TW200413913A; WO2004061672A2; WO2004061672A3; TWI253563B

Abstract

시스템은 메모리 디바이스를 포함한다. 메모리 디바이스는 제1 뱅크와 제2 뱅크를 구비한다. 메모리 제어기는 기록 요구를 저장하는 기록 요구 큐를 갖는다. 제1 뱅크에 대한 제1 판독 요구와 제1 뱅크에 대한 제2 판독 요구 사이에 판독 뱅크 충돌이 존재할 때, 지연 중에 제2 뱅크에 대한 제1 기록 요구가 실행된다. 제1 판독 요구가 실행되고 제2 판독 요구가 실행되기 전에 지연이 발생한다.

메모리 제어기, 뱅크, 기록 요구 큐, 판독 요구 큐, 뱅크 충돌

Description

메모리 제어기용 판독-기록 스위칭 방법{READ-WRITE SWITCHING METHOD FOR A MEMORY CONTROLLER}

본 발명의 실시예들은 메모리를 판독하고 기록하기 위한 메모리 제어기 분야에 관련한다.

현재의 DDR(Double Data Rate) 및 DDR-II DRAM 서브시스템은 메모리 내의 동일 뱅크에서 백-투-백(back-to-back) 판독을 행할 때 상당한 지연을 나타낸다. 여러 서버 칩셋들은 총 4개의 독립 메모리 뱅크를 제공하는 메모리의 단일 랭크(rank) 내에서 작동할 수 있다. 이러한 구성에서 동일한 뱅크를 반복적으로 랜덤 트래픽 적중할 확률은 1:4(25%)이다. (서버 칩셋들에서 전형적인) 빈 페이지 액세스(page empty accesses)의 경우에, 총 뱅크 충돌(conflict) 시간은 "활성화에서 판독까지"(tRCD) 레이턴시 + "판독에서 프리 차지까지"(tRPD) 레이턴시 + "프리차지"에서 "활성화"까지(tRP) 레이턴시, 또는 "활성화에서 활성화 명령 주기까지"(tRC)의 총합이며, 어느 것이라도 타이밍 제약이 더욱 길어진다. DDR-266의 경우에, 2001년 8월 14일에 발간된 Intel DDR-266 JEDEC Specification Addendum, Rev.09에서, 이 뱅크 충돌 기간은 통상 65ns이다. 2001년 6월 25일 발간된, DDR-II-533의 경우에, 이 뱅크 충돌 기간은 통상 60ns이다. 대조적으로, 각 메모리 기 술에 있어서 4개의 버스트(32 bytes)에 대한 총 데이터 레이턴시는 각각 단지 15ns 및 7.5ns이다.

종래의 판독-기록 스위칭 방법은 기록 요구가 사전 설정 임계치(preset threshold)까지 대기할 때 까지 판독 요구를 우선시킨다. 이후에, 기록 요구의 양이 백-투-백 소모(drained)되어, 우선 순위는 (기록이 소모되길 기다리는 동안 대기했던) 판독 요구로 넘어간다. 그러나, 어떤 추가적인 판독 또는 기록도 뱅크 충돌 기간 동안 실행될 수 없기 때문에 이러한 판독-기록 스위칭 방법은 느리고 비효율적이다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 도시한다.

도 2는 본 발명의 실시예에 따른 메모리 제어기를 도시한다.

도 3은 본 발명의 실시예에 따른 타이밍도를 도시한다.

도 4는 본 발명의 실시예에 따라서, 동일한 랭크 내에서 기록 동작이 실행될 때 뱅크 충돌을 갖는 판독 동작의 타이밍도를 도시한다.

도 5는 본 발명의 실시에 따라서, 다른 랭크들에서 다중 기록 동작이 실행될 때 뱅크 충돌을 갖는 판독 동작의 타이밍도를 도시한다.

도 6은 본 발명의 실시예에 따라서, 판독 뱅크 충돌이 있는 다중 기록 명령들을 실행하는 방법을 도시한다.

도 7A는 본 발명의 실시예에 따른 기록 명령들을 실행하는 추가 방법의 제1 부분을 도시한다.

도 7B는 본 발명의 실시예에 따른 기록 명령들을 실행하는 추가 방법의 제2 부분을 도시한다.

본 발명의 실시예는 DRAM 메모리 채널들에서 더욱 빠르게 기록 요구를 서비스하는데 이용될 수 있다. 메모리 디바이스는 메모리에 기록 요구를 대기(queue)시킬 수 있다. 메모리로부터의 계속되는 판독이 동일 랭크, 동일 뱅크지만, 다른 페이지일 때, "메모리 뱅크 충돌"이 존재하고, 뱅크에 대한 활성화 명령들 간에 지연이 발생한다. 판독이 계획(scheduled)되는 동안, 기록 요구들은 기록 요구 큐(write request queue)에서 대기할 수 있다. 충돌이 있다면(즉, 계속되는 판독이 있으며, 제2 판독이 동일 랭크, 동일 뱅크지만, 다른 페이지라면), 판독 행위를 위한 페이지가 활성화되도록 기다리는 동안 동일 랭크 내의 다른 뱅크에서 기록 동작이 발생될 수 있다. 로우(row)의 활성화에 필요한 시간에 따라서, 추가 기록은 동일한 랭크 내의 다른 뱅크에서 실행될 수 있다. 이러한 방법으로 더욱 빠른 기록 명령들을 실행하여, DRAM 메모리 디바이스의 성능을 더욱 빠르게 할 수 있다.

대안으로, 메모리 디바이스는 기록이 실행되는 동안 판독 명령을 대기시킬 수 있다. 판독 명령은 기록 명령이 실행되는 동안 대기될 수 있다. 일단, 뱅크 충돌(즉, 동일 랭크내의 동일 뱅크이지만 다른 페이지에 대한 두개의 계속적인 기록)이 발생하면, 다음 페이지가 활성화되는 동안 판독이 실행될 수 있다. 따라서, DRAM은 더욱 효율적으로 판독 및 기록 동작을 서비스할 수 있다.

도 1은 본 발명의 실시예에 따른 메모리 시스템을 도시한다. 메모리 시스템은 메모리 제어기(100)와 메모리 랭크(105)를 포함할 수 있다. 메모리 랭크(105)는 수개의 메모리 뱅크들, 이를테면, 뱅크 A(110), 뱅크 B(115), 뱅크 C(120) 및 뱅크 D(125)를 포함할 수 있다. 메모리 제어기(100)는 뱅크 A(110), 뱅크 B(115), 뱅크 C(120) 및 뱅크 D(125) 각각과 통신할 수 있다. 도 1에는 단일 메모리 랭크(105)만이 도시되어 있지만, 다중 메모리 랭크가 또한 사용될 수 있다. 각 뱅크는 저장 위치의 다수의 페이지들(즉, 로우들) 및 컬럼들을 갖는 어레이를 포함할 수 있다. 특정 페이지를 활성화함으로써 어레이 내의 위치로부터 데이터를 판독하거나 이 위치로 데이터를 기록할 수 있다. 이후에, 데이터는 페이지 내의 위치들로부터 판독될 수 있다. 다른 페이지로부터 데이터를 판독하기 위해서는, 데이터를 제1 페이지로부터 판독한 후, 다른 페이지를 프리-차지하고 이후에 활성화할 수 있다.

도 2는 본 발명의 실시예에 따른 메모리 제어기(110)를 도시한다. 메모리 제어기(100)는 판독 요구 큐(read request queue; 200)를 포함할 수 있다. 판독 요구 큐(200)는 기록이 행해지고 있을 때 뿐만 아니라, 현재 판독이 행해지고 있을 때 판독 요구에 대기하기 위해서 이용될 수 있다. 메모리 제어기(100)는 또한 기록이 행해지고 있을 때 뿐만 아니라, 현재 판독이 행해지고 있을 때 기록 요구에 대기하기 위해 이용될 수 있는 기록 요구 큐(205)를 포함할 수 있다.

메모리 제어기(100)는 또한 일관성(coherent)있고/있거나 일치된(consistent) 방식으로 기록된 데이터를 저장(cache)할 수 있는, 기록 데이터 버퍼(210)를 포함할 수 있다. 기록 데이터 버퍼(210)는 메모리에 아직 기록되지 않은 기록 데이터를 저장할 수 있다. 기록 데이터 버퍼(210)는 하나의 깊은 엔트리(entry deep)일 수 있지만, 성능을 이유로 통상적으로 하나 이상의 깊은 엔트리일 수 있다. 동일한 메모리 어드레스에 대한 선행 기록 요구에 이은 판독 요구가 메모리 제어기(100)에 입력되면, 메모리 제어기(100)는 기록 데이터 버퍼(210)로부터 데이터를 사용하는 판독 요구를 서비스하거나, 기록 요구를 계획한 후 판독 요구를 계획할 수 있다.

메모리 제어기(100)는 로직(220)을 포함할 수 있다. 로직(220)은 다음의 보류중인 판독 명령이 이전에 계획된 명령과 프로토콜 충돌(protocol conflict)하는지를 결정하는데 사용될 수 있다. 프로토콜 충돌은, DRAM 타이밍 제약이 메모리 제어기(100)로 하여금 현재 클록 사이클에서 DRAM 명령을 계획하지 못하게 하는 조건일 수 있다. 프로토콜 충돌은 뱅크 충돌을 포함하며, 여기서, 동일 랭크, 뱅크, 다른 페이지로의 백-투-백 액세스는 (tRC DRAM 타이밍 제약으로 인해) 액티브 명령들 사이에서 특정량의 시간 지연된다.

메모리 제어기(100)는 판독 요구 큐(200), 기록 요구 큐(205), 기록 데이터 버퍼(210), 및 로직(220) 각각을 제어하기 위해서 프로세서(225)와 통신할 수 있다. 프로세서(225)는, 차례로, 명령 기억 장치(230)와 통신할 수 있다. 명령 기억 장치(230)는 프로세서(225)에 의해 실행가능한 명령들(예를 들면, 프로그램 코드)을 포함할 수 있다.

메모리 제어기(100)는 뱅크 충돌에의해 야기된 레이턴시 동안 기록이 행해지게 할 수 있다. 메모리 제어기(100)는 현재 판독 동작과 충돌하지 않는다면, 가장 오래 대기된 기록이 뱅크 충돌 동안 계획되도록 할 수 있다.

도 3은 본 발명의 실시예에 따른 타이밍 도를 예시한다. 도의 상부에서 스케일은 시간을 나타낸다. 각각의 숫치 단위는, 예를 들면, 10ns를 나타낼 수 있다. "ACT"는 활성화 명령을 나타낸다. 판독될 페이지가 선택될 때, 이 페이지는 "ACT" 명령에 의해 활성화될 수 있다. 예시한 바와 같이, "ACT" 명령은 활성화될 페이지에 대해서 3개 시간 단위(time unit)를 취할 수 있다. 이러한 활성화 레이턴시는 시간 지연 "tRCD"(tRCD는 "판독 명령에 대해 활성화되는 시간"의 약어임)로 나타낸다. 다음으로, 판독 명령("RD"로 도시됨)이 실행될 수 있다. RD 명령은 실행되기 위해서 1개 시간 단위를 취한 후, 데이터가 실제로 판독될 때까지 추가적으로 2개 시간 단위를 취할 수 있다. 이 레이턴시를 시간 지연 "tCL"("tCL"은 "CAS 지연에 대한 시간"을 나타낼 수 있으며, "CAS"는 "컬럼 어드레스 스트로브"의 약어임)로 나타낸다. 페이지가 활성화된 때로부터 데이터가 판독될 때까지 전체 시간은 tRCD와 tCL 타이밍 제약 및 RD 명령을 실행하기 위해 시간의 합이며, 6개 시간 단위를 취하여 도시된다.

다음으로, 프리차지 명령("PRE")이 실행되어, 이전 RD 명령으로부터 데이터를 판독한다(타이밍 도에서 "RD DATA"로 표시됨). 프리차지 프로세스는 시간 "RP"(프리차지 명령 기간의 약어)로 도시된, 3개 시간 유닛을 취한다. 프리차지("PRE") 명령은 뱅크 내의 페이지를 비활성화한다. 이는 동일 뱅크 내의 다른 페이지가 활성화("ACT") 명령으로 활성화되기 전에 일어나야한다. 페이지가 프리차지되지 않는다면, 그 뱅크로의 다음 액세스는 페이지 적중(동일 랭크, 뱅크, 페이지)이거나 페이지 부적중(동일 랭크, 뱅크, 다른 페이지)일 것이다. 페이지 적중은 "RD" 명령만을 필요로 한다. 페이지 부적중은 "PRE", "ACT", 그 다음에 "RD"를 필요로 한다. 페이지가 프리차지된다면, 다음 시간에 그 뱅크가 액세스되며 (다소 이후의 시간일수 있음) 그 후, 다음 액세스는 "ACT" 이후에 "RD"만을 필요로 하는 빈 페이지 액세스일 수 있다.

다음으로, 만약 데이터가 동일 뱅크 내의 다른 페이지로부터 판독된다면, 추가 tRC 지연이 발생된다. ACT 및 RD 명령들이 다시 실행될 수 있으며, 다음 페이지로부터의 데이터가 판독될 수 있기 전에 추가 6개 시간 유닛의 시간 주기가 경과할 수 있다. 이후에 추가 PRE 명령이 실행될 수 있다.

그러므로, 도시한 바와 같이, 동일 뱅크 내의 다른 페이지로부터 연속하여 판독될 때 시간 주기 tRCD로 도시한 상당한 레이턴시가 존재한다(tRCD 주기는 동일 뱅크 및 랭크 내의 동일 페이지로부터 연속하여 판독된다면 존재하지 않음). 메모리 제어기(100)는 이 시간 주기 동안 기록 명령을 실행함으로써 이 tRCD 레이턴시를 이용할 수 있으며, 그 결과 기록 명령들을 더욱 효율적이고 빠르게 계획한다.

도 4는 본 발명의 실시예에 따라서 동일 랭크 내에서 기록 동작이 실행될 때 뱅크 충돌을 갖는 판독 동작의 타이밍도를 예시한다. 도시한 바와 같이, 판독 명령 및 시간 지연들은 도 3에 도시한 것과 동일한다. 그러나, 도 4의 타이밍 도에서, 메모리 제어기(100)는 동일 랭크 내의 다른 메모리 뱅크에 데이터를 기록함으로써 tRCD 레이턴시를 이용한다. 예를 들면, 메모리 랭크(105)의 뱅크 A(110) 내의 페이지에 판독 동작이 행해지면, 기록 동작은 tRAS 시간 주기 동안 나머지 뱅크들(예를 들면, 뱅크 B(115), 뱅크 C(120), 또는 뱅크 D(125), 뱅크 A(110)는 제외) 중 하나의 뱅크에서 행해진다.

기록 명령("WR")은 프리차지 동작 중에 tRP 시간 주기 동안 실행될 수 있으며, 데이터는 실제적으로 다음의 tRCD 시간 주기 동안 기록될 수 있다("WR DATA"). tWTR은 "기록-판독 명령 지연"이라 불리며, 지연 제약은 동일 랭크에 기록된 후 판독되는지를 만족시켜야 한다. 이것은 메모리 제어기(100)가 다른 랭크에 최종 기록을 계획하는 것이 후속 판독보다 나은 이유이다. 따라서, WR 명령이 실행될 수 있으며, RD 명령의 실행에 반대로 작용하지 않으면서 또다른 뱅크에 데이터가 기록될 수 있다.

도 5는 본 발명의 실시예에 따라서, 다중 기록 동작이 다른 랭크들 내에서 실행될 때 뱅크 충돌을 갖는 판독 동작의 타이밍 도를 도시한다. 도시한 바와 같이, 기록 동작은 다른 랭크들 내의 뱅크들에 데이터를 기록하도록 실행될 수 있다. tWTR 지연으로 인한 제2 판독의 레이턴시 영향을 피하기 위해서, 최종 기록 트랜잭션은 제2 판독 보다는 다른 랭크를 타깃으로 할 필요가 있다. 도시한 바와 같이, 데이터는 랭크 "0" 내의 뱅크로부터 판독될 수 있다. tRCD 시간 주기 동안, 데이터는 먼저 랭크 "X" 내의 메모리 뱅크에 기록된 후, 랭크 "1" 내의 메모리 뱅크에 기록될 수 있다. 도시한 바와 같이, 랭크 "X" 내의 메모리 뱅크에 데이터를 기록하는 WR 명령은 tRP 주기의 끝에 실행될 수 있다. 이후에, 데이터가 메모리 뱅크에 실제로 기록되는 동안, 기록 명령 WR1이 실행된 후, 데이터가 랭크 "1" 내의 메모리 뱅크에 기록될 수 있다. 따라서, 2개의 기록 동작들이 RD 동작의 반대 영향없이 실행될 수 있다.

다른 실시예들은 뱅크 충돌을 갖는 두 개의 판독들 사이에 개재된 동일 랭크에 두 개의 기록을 실행할 수 있으며, 마지막 3개의 기록 명령들이 판독 명령들과 다른 랭크들에 주어진다면, (기술 프로토콜 타이밍에 의존하는) 5개 또는 6개 기록들이 뱅크 충돌을 갖는 두 개 판독들 사이에 개재된다. tRCD 타이밍 제약이 일정하게 된다면, DRAM 클록 주기가 증가한 후(즉, 클록이 더 빨라짐), 뱅크 충돌 중에 계획될 수 있는 트랜잭션의 수(tRCD)가 1 또는 2에서 보다 많이 증가될 수 있다. 제2 초기 트랜잭션의 레이턴시와 충돌하지 않고 얼마나 많이 계획될 수 있는지는 시스템에서 사용되고 있는 특정 DRAM 디바이스 타이밍 변수들에 의해 결정된다.

도 6은 본 발명의 실시예에 따라서, 판독 뱅크 충돌이 있을 때 다중 기록 명령을 실행하는 방법을 예시한다. 먼저, 시스템은 다음 판독 동작에 있어서 뱅크 충돌이 존재하는지 여부를 결정할 수 있다(600). "아니오"라면, 프로세싱은 동작 600에서 유지될 수 있다. "예"라면, 프로세싱은 동작 602로 진행할 수 있다. 동작 602에서, 시스템은 기록 요구 큐(205)에서 가장 오래 대기된 기록 명령을 로드할 수 있다. 이후에, 이 시스템은 부하 기록 명령들 모두가 동일 랭크에서 나온 것인지를 결정할 수 있다(605). "아니오"라면, 프로세싱은 동작 615로 진행한다. "예"라면, 프로세싱은 동작 610으로 진행하며, 더욱 새로운 명령이 제거되고 다음 대기된 기록 명령이 로드된다(610). 동작 610 후에, 프로세싱은 동작 605로 리턴할 수 있다. 동작 615에서, 시스템은 로드된 기록 명령이 다음 판독과 동일한 뱅크인지 여부를 결정할 수 있다. "아니오"라면, 프로세싱은 동작 625으로 진행한다. "예"라면, 프로세싱은 동작 620으로 진행하고, 충돌하는 기록 명령이 제거되고, 다음 대기하는 기록 명령이 로드된다(620). 동작 620 후에, 프로세싱은 동작 605으로 리턴할 수 있다. 동작 625에서, 데이터가 판독된 후, 시스템은 더 오래된 기록 명령을 먼저 실행한 후, 더 새로운 기록 명령을 실행할 수 있다. 다른 실시예들에서, 더 새로운 기록 명령이 먼저 실행될 수 있다. 추가 실시예들에서, 둘 이상의 기록 명령들은 판독 동작 뱅크 충돌 중에 실행될 수 있다. 동작 625 후에, 프로세싱은 동작 600으로 리턴할 수 있다.

도 7A는 본 발명의 실시예에 따라서 기록 명령들을 실행하는 추가적인 방법의 제1 부분을 예시한다. 도시한 바와 같이, 이 시스템은 먼저 판독 요구 큐(200) 및 기록 요구 큐(205)가 모두 비었는지 여부를 결정할 수 있다(700). "예"라면, 프로세싱은 동작 700에 남는다. "아니오"라면, 프로세싱은 동작 705으로 진행하며, 이 시스템은 기록 요구 큐(205) 내의 기록 요구의 수가 사전 설정 임계치를 초과했는지 여부를 결정한다(705). 이 시스템은 저장할 수 있는 기록 요구들의 수에 대한 사전 설정 임계치를 갖는다. 일단, 기록 요구의 수가 임계 레벨을 초과한다면, 이 시스템은 기록 요구들을 실행하는 우선 순위가 주어지고, 대기한 기록 요구의 수가 임계치 이하로 떨어질 때까지 가능한 한 빨리 이들을 실행할 수 있다. 동작 705에 대한 대답이 "예"라면, 프로세싱은 동작 710으로 진행한다. 동작 705에 대한 대답이 "아니오"라면, 프로세싱은 도 7B에 도시한 동작 730으로 진행한다.

동작 710에서, 시스템은 다음 기록 요구가 실행가능한지 여부를 결정할 수 있다. "예"라면, 프로세싱은 동작(715)으로 진행한다. "아니오"라면, 프로세싱은 동작 720으로 진행한다. 동작 715에서, 시스템은 다음 기록 요구를 실행한 후, 동작 700으로 리턴할 수 있다. 동작 720에서, 시스템은 다음 판독 요구가 실행 가능한지 여부를 결정할 수있다. "예"라면, 프로세싱은 동작 725로 진행한다. "아니오"라면, 프로세싱은 동작 700으로 리턴한다. 다음으로, 동작 725에서, 시스템은 다음 기록 요구를 실행한 후 동작 700으로 리턴한다.

도 7B는 본 발명에 따라서 기록 명령들을 실행하는 추가 방법의 제2 부분을 도시한다. 동작 730에서, 시스템은 다음 판독 요구가 실행가능한지 여부를 결정할 수 있다. "예"라면, 프로세싱은 동작 735로 진행한다. "아니오"라면, 프로세싱은 동작 740으로 진행한다. 동작 735에서, 시스템은 다음 판독 요구를 실행한 후 동작 700으로 진행한다. 다음으로, 동작 740에서, 시스템은 다음 기록 요구가 실행가능한지 여부를 결정할 수 있다. "예"라면, 프로세싱은 동작 745로 진행한다. "아니오"라면, 프로세싱은 동작 700으로 진행한다. 동작 745에서, 시스템은 다음 기록 요구를 실행한 후 프로세싱은 동작 700으로 리턴한다.

상기 설명은 본 발명의 특정 실시예들을 참조하지만, 그 정신을 벗어나지 않고 많은 변경들이 행해질 수 있음은 물론이다. 첨부한 특허청구범위는 본 발명의 진정한 범주 및 정신 내에 있는 이런한 변경들을 커버하도록 의도되었다. 그러므로, 현재 개시되어 있는 실시예들은 모든 점에서 예시적이지만 제한적이지 않으며, 본 발명의 범주는 전술한 설명보다는 첨부된 특허청구범위에 의해 나타내지면, 특허청구범위의 동등물의 의미와 범주 내에 있는 모든 변화들이 여기에 포함되어 있도록 의도된다.

Claims

메모리 시스템으로서,

제1 페이지와 제2 페이지를 가지는 제1 뱅크, 및 제2 뱅크를 구비한 메모리 디바이스, 및

상기 제1 뱅크의 상기 제1 페이지에 대한 제1 판독 요구의 실행을 시작하고,

상기 제1 뱅크의 상기 제1 페이지에 대한 상기 제1 판독 요구와 상기 제1 뱅크의 상기 제2 페이지에 대한 제2 판독 요구 사이에 판독 뱅크 충돌(read bank conflict)이 존재하는지를 판별하고, 상기 제1 판독 요구에 대한 데이터가 판독된 후이지만 상기 제2 판독 요구에 포함된 제2 판독 명령이 실행되기 전에, 상기 제2 뱅크에 대한 제1 기록 요구의 실행을 완료하며, 상기 제1 기록 요구에 대한 데이터 기록이 실행된 후에 다음 트랜잭션(transaction)으로 상기 제2 페이지에 대한 상기 제2 판독 요구를 완료하는 메모리 제어기를 포함하는 메모리 시스템.
제1항에 있어서, 상기 제1 판독 요구 및 상기 제2 판독 요구를 저장하는 판독 요구 큐(read request queue)를 더 포함하는 메모리 시스템.
제1항에 있어서, 상기 제1 기록 요구와 연관된 기록 데이터를 저장하는 기록 데이터 버퍼를 더 포함하는 메모리 시스템.
제1항에 있어서, 상기 제2 판독 요구 및 상기 제1 기록 요구 중 하나가 상기 제1 판독 요구와 프로토콜 충돌을 갖는지 여부를 결정하는 로직을 더 포함하는 메모리 시스템.
제1항에 있어서, 상기 메모리 디바이스는 DRAM인 메모리 시스템.
삭제
삭제
삭제
삭제
메모리 디바이스의 제1 뱅크에 대한 제1 판독 명령을 포함하는 제1 판독 요구의 실행을 시작하는 단계,

제2 판독 요구가 상기 메모리 디바이스의 상기 제1 뱅크의 제2 페이지를 액세스하기 전에, 상기 제1 판독 요구와 상기 제2 판독 요구 사이에 판독 뱅크 충돌이 존재하는 지를 판별하는 단계,

상기 제1 판독 요구에 대한 데이터가 판독된 후지만 상기 제2 판독 요구에 포함된 제2 판독 명령이 실행되기 전에, 제2 뱅크에 대한 제1 기록 요구를 완료하는 단계, 및

상기 제1 기록 요구에 대한 데이터 기록이 완료된 후에 상기 제1 뱅크의 상기 제2 페이지에 대한 상기 제2 판독 요구를 완료하는 단계

를 포함하는 방법.
제10항에 있어서, 상기 제1 뱅크 및 상기 제2 뱅크는 동일 랭크(rank) 내에 있는 방법.
제10항에 있어서, 상기 제1 뱅크는 상기 제2 뱅크와 동일 랭크 내에 있지 않는 방법.
제10항에 있어서, 상기 제1 기록 요구를 기록 요구 큐에 저장하는 단계를 더 포함하는 방법.
삭제
삭제
삭제
삭제
삭제
삭제
기계에 의해 실행될 때,

메모리 디바이스의 제1 뱅크의 제1 페이지에 대한 제1 판독 명령을 포함하는 제1 판독 요구의 실행을 시작하고,

제2 판독 요구가 상기 메모리 디바이스의 상기 제1 뱅크를 액세스하기 전에 상기 제1 판독 요구와 상기 제2 판독 요구 사이에 판독 뱅크 충돌이 존재하는 지를 판별하며,

상기 제1 판독 요구에 대한 데이터가 판독된 후이지만 상기 제2 판독 요구에 포함된 제2 판독 명령이 실행되기 전에, 제2 뱅크에 대한 제1 기록 요구를 완료하고,

상기 제1 기록 요구에 대한 데이터 기록이 완료된 후에 다음 트랜잭션으로서 상기 제1 뱅크의 제2 페이지에 대한 상기 제2 판독 요구를 완료하는 명령이 저장되어 있는 저장 매체를 포함하는 물건.
제20항에 있어서, 상기 제1 뱅크 및 상기 제2 뱅크는 동일 랭크 내에 있는 물건.
제20항에 있어서, 상기 제1 뱅크는 상기 제2 뱅크와 동일 랭크 내에 있지 않는 물건.
제20항에 있어서, 상기 명령은 상기 제1 기록 요구를 기록 요구 큐에 저장하는 결과를 더 내는 물건.
제20항에 있어서, 상기 명령은 상기 제2 판독 요구 및 상기 제1 기록 요구 중 하나가 상기 제1 판독 요구와 프로토콜 충돌을 갖는지 여부를 결정하는 결과를 더 내는 물건.
기계에 의해 실행될 때,

판독 요구들을 판독 요구 큐에 저장하고,

메모리 디바이스의 제1 뱅크에 대한 제1 기록 요구를 실행하고,

상기 제1 뱅크에 대한 제2 기록 요구를 실행하되, 상기 제1 기록 요구와의 사이에 기록 뱅크 충돌이 존재하는 경우에, 상기 제1 기록 요구를 실행한 후에, 지연 후에, 상기 제1 뱅크에 대한 제2 기록 요구를 실행하고,

상기 지연 중에 제2 뱅크에 대한 제1 판독 요구를 실행하는

결과를 내는 명령이 저장되어 있는 저장 매체를 포함하는 물건.
제25항에 있어서, 상기 제1 뱅크 및 상기 제2 뱅크는 동일 랭크 내에 있는 물건.
제25항에 있어서, 상기 제1 뱅크는 상기 제2 뱅크와 동일 랭크 내에 있지 않는 물건.
제25항에 있어서, 상기 명령은 상기 제1 판독 요구를 판독 요구 큐에 저장하 는 결과를 더 내는 물건.
제25항에 있어서, 상기 명령은 상기 제2 기록 요구 및 상기 제1 판독 요구 중 하나가 상기 제1 기록 요구와 프로토콜 충돌을 갖는지 여부를 결정하는 결과를 더 내는 물건.
메모리 제어기로서,

제1 기록 요구를 저장하는 기록 요구 큐; 및

메모리 디바이스의 제1 뱅크의 제1 페이지에 대한 제1 판독 명령을 포함하는 제1 판독 요구의 실행을 시작하고, 상기 메모리 디바이스의 상기 제1 뱅크의 상기 제1 페이지에 대한 상기 제1 판독 요구와 상기 제1 뱅크의 제2 페이지에 대한 제2 판독 요구 사이에 판독 뱅크 충돌(read bank conflict)이 존재하는 지를 판별하고, 상기 제1 판독 요구에 대한 데이터가 판독된 후지만 상기 제2 판독 요구에 포함된 제2 판독 명령이 실행되기 전에, 상기 메모리 디바이스의 제2 뱅크에 대한 제1 기록 요구를 완료하며, 상기 제1 기록 요구에 대한 데이터 기록이 완료된 후에 다음 트랜젝션으로 상기 제1 뱅크의 상기 제2 페이지에 대한 상기 제2 판독 요구를 완료하는 로직

을 포함하는 메모리 제어기.
제30항에 있어서, 상기 제1 판독 요구 및 상기 제2 판독 요구를 저장하는 판독 요구 큐를 더 포함하는 메모리 제어기.
제30항에 있어서, 상기 제1 기록 요구에 대한 데이터를 저장하는 기록 데이터 버퍼를 더 포함하는 메모리 제어기.
삭제
제30항에 있어서, 상기 메모리 디바이스는 DRAM(dynamic random access memory)인 메모리 제어기.
삭제
삭제
삭제
삭제
삭제
제10항에 있어서, 상기 제1 뱅크의 상기 제1 페이지를 비활성화시키는 프리차지 프로세스에 필요한 시간 동안에 상기 제1 기록 요구의 기록 명령이 실행되는 방법.
제10항에 있어서, 상기 메모리 디바이스의 상기 제1 뱅크의 상기 제2 페이지의 활성화에 필요한 시간 동안에, 상기 제1 기록 요구에 대한 데이터가 기록되는 방법.
제10항에 있어서, 상기 제1 판독 요구에 대한 데이터가 판독된 후이지만 상기 제2 판독 요구에 대한 데이터가 판독되기 전에, 제3 뱅크에 대한 제2 기록 요구를 완료하는 단계를 더 포함하는 방법.
제20항에 있어서, 상기 제1 뱅크의 상기 제1 페이지를 비활성화시키는 프리차지 프로세스에 필요한 시간 동안에 상기 제1 기록 요구의 기록 명령이 실행되는 물건.
제20항에 있어서, 상기 메모리 디바이스의 상기 제1 뱅크의 상기 제2 페이지의 활성화에 필요한 시간 동안에 상기 제1 기록 요구에 대한 데이터가 기록되는 물건.
제20항에 있어서, 실행시 상기 제1 판독 요구에 대한 데이터가 판독된 후이지만 상기 제2 판독 요구에 관한 데이터가 판독되기 전에, 제3 뱅크에 대한 제2 기록 요구를 완료하는 것을 기계가 수행하도록 하는 명령을 더 저장하고 있는 저장 매체를 포함하는 물건.