KR100861852B1 - 고효율 증폭기 - Google Patents

고효율 증폭기 Download PDF

Info

Publication number
KR100861852B1
KR100861852B1 KR1020067026339A KR20067026339A KR100861852B1 KR 100861852 B1 KR100861852 B1 KR 100861852B1 KR 1020067026339 A KR1020067026339 A KR 1020067026339A KR 20067026339 A KR20067026339 A KR 20067026339A KR 100861852 B1 KR100861852 B1 KR 100861852B1
Authority
KR
South Korea
Prior art keywords
amplifier
signal
input signal
circuit
output
Prior art date
Application number
KR1020067026339A
Other languages
English (en)
Other versions
KR20070015460A (ko
Inventor
겐이치 호리구치
마사토시 나카야마
다다시 다카기
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Priority to KR1020067026339A priority Critical patent/KR100861852B1/ko
Publication of KR20070015460A publication Critical patent/KR20070015460A/ko
Application granted granted Critical
Publication of KR100861852B1 publication Critical patent/KR100861852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

입력측 분기 회로(2)와 1／4파장 선로(6) 사이에 아날로그 프리디스토션 회로(5)를 접속한다. 이에 따라, 피크 증폭기(7)의 비선형 왜곡이 보상되기 때문에, 증폭기 전체의 선형성을 개선할 수 있는 효과를 나타낸다.

Description

고효율 증폭기{HIGH－EFFICIENCY AMPLIFIER}
본 발명은, 예컨대, RF(Radio Frequency) 신호를 높은 효율로 선형으로 증폭하는 고효율 증폭기에 관한 것이다.
방송 및 통신용 RF 증폭기는 입력 신호인 RF 신호를 높은 효율로 선형으로 증폭하는 것이 요구되고 있다.
그러나, 일반적으로 증폭기에서는, 효율을 높이는 것과, 선형성을 높이는 것이 양립하지 못한다.
증폭기의 효율은 입력 신호의 전력 레벨의 증가에 따라 높아지고, 증폭기가 포화 상태(saturation)를 맞은 부근에서 최대 효율이 실현된다. 또한, 입력 신호의 전력이 더욱 증가하여 완전히 포화된 영역에서는, 반대로 효율이 저하하는 특성을 갖는다.
최근, 방송 및 이동체 통신 등에서 사용되는 PAPR(Peak to Average Power Ratio)이 큰 변조파가 증폭기에 입력되는 경우, 포화점 부근의 동작점에서는, 증폭기의 포화에 따른 신호 파형의 클리핑(clipping)이 발생하기 때문에 선형성이 크게 저하된다.
이 때문에, 일반적으로 방송 및 통신용 RF 증폭기는, 포화로부터의 백오프(backoff)를 크게 잡은 동작 레벨에서 사용되고 있다. 따라서, 포화로부터의 백오프를 크게 잡은 동작 레벨에서의 고효율화가 중요해진다.
포화로부터의 백오프를 크게 잡은 동작 레벨에서의 효율을 높이고 있는 도허티 증폭기(Doherty amplifier)(고효율 증폭기)가 이하의 특허문헌 1에 개시되어 있다.
종래의 도허티 증폭기에서는, 입력 단자로부터 입력된 RF 신호가, 입력측 분기 회로에 의해 분기되어, 2개의 경로로 출력된다.
한쪽의 경로에서는, 캐리어 증폭기가 입력측 분기 회로에 의해 분기된 한쪽의 RF 신호를 증폭하고, 캐리어 증폭기의 출력 신호가 1／4파장 선로를 통과하여 출력측 합성 회로로 출력된다.
다른 쪽의 경로에서는, 입력측 분기 회로에 의해 분기된 다른 쪽의 RF 신호가 1／4파장 선로를 통과한 후, 피크 증폭기가 당해 RF 신호를 증폭하고, 피크 증폭기의 출력 신호가 출력측 합성 회로로 출력된다.
단, RF 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기가 오프 상태(RF 신호를 증폭하지 않는 상태)로 되어, 캐리어 증폭기로부터의 출력 신호만이 출력측 합성 회로로부터 출력된다.
이 때, 출력측 합성 회로로부터 출력 단자를 본 부하 임피던스를 R／2이라고 하면, 피크 증폭기의 출력 임피던스는, 이상적으로는 무한대(open)로 되기 때문에, 캐리어 증폭기의 후단의 1／4파장 선로로부터 출력측 합성 회로를 본 부하 임피던스가 R／2로 되고, 캐리어 증폭기로부터 후단의 1／4파장 선로를 본 부하 임피던스가 2R로 된다.
한편, RF 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로가 캐리어 증폭기의 출력 신호와 피크 증폭기의 출력 신호를 합성하여 출력한다.
이 때, 캐리어 증폭기 및 피크 증폭기로부터 출력측을 본 부하 임피던스는 모두 R로 된다.
여기서, 부하 임피던스가 2R일 때에, 캐리어 증폭기의 포화 전력이 적어도, 효율이 높게 되도록 설계하고, 부하 임피던스가 R일 때에, 캐리어 증폭기 및 피크 증폭기의 포화 전력이 커지도록 설계되어 있는 경우, RF 신호의 순시 신호 레벨이 작은 경우에는, 캐리어 증폭기가 고효율로 동작하는 한편, RF 신호의 순시 신호 레벨이 큰 경우에는, 캐리어 증폭기 및 피크 증폭기가 포화 전력이 커지도록 동작하는 것이 가능해진다.
이에 따라, RF 신호의 순시 신호 레벨에 따라 피크 증폭기의 출력 신호가 캐리어 증폭기의 출력 신호에 합성된다고 하는 효과와, RF 신호의 순시 신호 레벨에 따라 캐리어 증폭기 및 피크 증폭기로부터 출력측을 본 부하 임피던스가 변화한다고 하는 효과를 얻을 수 있다. 이 결과, 포화로부터의 백오프를 크게 잡은 동작 레벨에서, 고효율의 동작을 실현하는 것이 가능해진다.
(특허문헌 1) 특허 제 2945833호(단락 번호 [0018]로부터 [0021], 도 2)
종래의 고효율 증폭기는 이상과 같이 구성되어 있기 때문에, 피크 증폭기로서 B급 또는 C급으로 바이어스되어 있는 증폭기가 사용된다. 그 때문에, 피크 증폭기의 선형성이 저하하는 문제가 있었다. 또한, 캐리어 증폭기가 포화 근처의 최대 효율점 근방에서 동작하도록 설계되기 때문에 선형성이 저하하는 문제가 있었다. 또한, RF 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우, 캐리어 증폭기의 효율이 최대 효율을 초과하여 반대로 저하하는 문제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 포화로부터의 백오프를 크게 잡은 동작 레벨에 있어서의 선형성 및 효율을 개선할 수 있는 고효율 증폭기를 얻는 것을 목적으로 한다.
본 발명에 따른 고효율 증폭기는, 제 2 증폭기의 비선형 왜곡을 보상하는 왜곡 보상 회로를 제 2 증폭기의 전단에 배치하도록 한 것이다.
이에 따라, 포화로부터의 백오프를 크게 잡은 동작 레벨에 있어서의 선형성 및 효율을 개선할 수 있는 등의 효과가 있다.
도 1은 본 발명의 실시예 1에 따른 고효율 증폭기를 나타내는 구성도,
도 2는 증폭기의 입출력 특성을 나타내는 설명도,
도 3은 본 발명의 실시예 2에 따른 고효율 증폭기를 나타내는 구성도,
도 4는 본 발명의 실시예 3에 따른 고효율 증폭기를 나타내는 구성도,
도 5는 본 발명의 실시예 4에 따른 고효율 증폭기를 나타내는 구성도,
도 6은 본 발명의 실시예 5에 따른 고효율 증폭기를 나타내는 구성도,
도 7은 본 발명의 실시예 6에 따른 고효율 증폭기를 나타내는 구성도,
도 8은 본 발명의 실시예 7에 따른 고효율 증폭기를 나타내는 구성도,
도 9는 본 발명의 실시예 8에 따른 고효율 증폭기를 나타내는 구성도이다.
이하, 본 발명을 보다 상세히 설명하기 위해서, 본 발명을 실시하기 위한 최선의 형태에 대하여, 첨부한 도면에 따라 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 고효율 증폭기를 나타내는 구성도이다.
도면에서, 입력측 분기 회로(2)는 입력 단자(1)로부터, 예컨대, RF 신호(입력 신호)가 입력되면, 그 RF 신호를 분기하여 2개의 경로로 출력한다. 또, 입력측 분기 회로(2)는 입력 신호 분기 수단을 구성하고 있다.
제 1 증폭기인 캐리어 증폭기(3)는 입력측 분기 회로(2)에 의해 분기된 한쪽의 RF 신호를 증폭하고, 증폭 후의 RF 신호를 1／4파장 선로(4)로 출력한다.
아날로그 프리디스토션(predistortion) 회로(5)는 입력측 분기 회로(2)와 1／4파장 선로(6)의 사이에 접속되어, 피크 증폭기(7)의 비선형 왜곡을 보상하는 왜곡 보상 회로이다.
제 2 증폭기인 피크 증폭기(7)는 1／4파장 선로(6)를 통과한 RF 신호의 신호 레벨(전력)이 소정의 신호 레벨보다 큰 경우, 그 RF 신호를 증폭한다.
출력측 합성 회로(8)는 1／4파장 선로(4)를 통과한 RF 신호와 피크 증폭기(7)의 출력 신호인 RF 신호를 합성하고, 그 합성 신호를 출력 단자(9)로 출력한다.
다음에 동작에 대하여 설명한다.
입력측 분기 회로(2)는 입력 단자(1)로부터 RF 신호가 입력되면, 그 RF 신호를 분기하여, 2개의 경로로 출력한다.
한쪽의 경로에서는, 캐리어 증폭기(3)가 입력측 분기 회로(2)에 의해 분기된 한쪽의 RF 신호를 증폭한다.
캐리어 증폭기(3)의 출력 신호인 RF 신호는 1／4파장 선로(4)를 통과하여 출력측 합성 회로(8)로 출력된다.
다른 쪽의 경로에서는, 입력측 분기 회로(2)에 의해 분기된 다른 쪽의 RF 신호가 1／4파장 선로(6)를 통과한 후, 피크 증폭기(7)가 그 RF 신호를 증폭한다.
피크 증폭기(7)의 출력 신호인 RF 신호는 출력측 합성 회로(8)로 출력된다.
또, 다른 쪽의 경로에 있어서는, 1／4파장 선로(6)의 전단에 아날로그 프리디스토션 회로(5)가 접속되어 있기 때문에, 1／4파장 선로(6)를 통과한 RF 신호가 피크 증폭기(7)에 입력될 때에 있어서, 피크 증폭기(7)의 비선형 왜곡이 보상된다.
단, RF 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 오프 상태(RF 신호를 증폭하지 않는 상태)로 되고, 피크 증폭기(7)의 출력 신호는 출력측 합성 회로(8)로 출력되지 않게 된다.
따라서, 이 경우, 출력측 합성 회로(8)는 캐리어 증폭기(3)의 출력 신호인 RF 신호를 출력 단자(9)로 출력한다.
이 때, 출력측 합성 회로(8)로부터 출력 단자(9)를 본 부하 임피던스를 R／2이라고 하면, 피크 증폭기(7)의 출력 임피던스는, 이상적으로는 무한대(open)로 되기 때문에, 1／4파장 선로(4)로부터 출력측 합성 회로(8)를 본 부하 임피던스가 R／2로 되고, 캐리어 증폭기(3)로부터 1／4파장 선로(4)를 본 부하 임피던스가 2R로 된다.
한편, RF 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로(8)가 캐리어 증폭기(3)의 출력 신호(1／4파장 선로(4)를 통과한 RF 신호)와 피크 증폭기(7)의 출력 신호를 합성하여 출력 단자(9)로 출력한다.
이 때, 캐리어 증폭기(3) 및 피크 증폭기(7)로부터 출력측을 본 부하 임피던스는 모두 R로 된다.
여기서, 부하 임피던스가 2R일 때에, 캐리어 증폭기(3)의 포화 전력이 적더 라도, 효율이 높아지도록 설계하여, 부하 임피던스가 R일 때에 캐리어 증폭기(3) 및 피크 증폭기(7)의 포화 전력이 커지도록 설계되어 있는 경우, RF 신호의 순시 신호 레벨이 작은 경우에는, 캐리어 증폭기(3)가 고효율로 동작하는 한편, RF 신호의 순시 신호 레벨이 큰 경우에는, 캐리어 증폭기(3) 및 피크 증폭기(7)가 포화 전력이 커지도록 동작하는 것이 가능해진다(도 2를 참조).
이에 따라, RF 신호의 순시 신호 레벨에 따라 피크 증폭기(7)의 출력 신호가 캐리어 증폭기(3)의 출력 신호에 합성된다고 하는 효과와, RF 신호의 순시 신호 레벨에 따라 캐리어 증폭기(3) 및 피크 증폭기(7)로부터 출력측을 본 부하 임피던스가 변화한다고 하는 효과를 얻을 수 있다. 이 결과, 포화로부터의 백오프를 크게 잡은 동작 레벨에서, 고효율의 동작을 실현하는 것이 가능해진다.
또한, 본 실시예 1에 의하면, 입력측 분기 회로(2)와 1／4파장 선로(6) 사이에 아날로그 프리디스토션 회로(5)가 접속되어 있기 때문에, 피크 증폭기(7)의 비선형 왜곡이 보상되어, 증폭기 전체의 선형성을 개선할 수 있는 효과를 나타낸다.
(실시예 2)
도 3은 본 발명의 실시예 2에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로 설명을 생략한다.
아날로그 프리디스토션 회로(11)는 입력측 분기 회로(2)와 캐리어 증폭기(3) 사이에 접속되어, 캐리어 증폭기(3)의 비선형 왜곡을 보상하는 왜곡 보상 회로이 다.
상기 실시예 1에서는, 입력측 분기 회로(2)와 1／4파장 선로(6) 사이에 아날로그 프리디스토션 회로(5)를 접속하여, 피크 증폭기(7)의 비선형 왜곡을 보상하는 것에 대하여 나타내었지만, 또한, 입력측 분기 회로(2)와 캐리어 증폭기(3) 사이에 아날로그 프리디스토션 회로(11)를 접속하여, 캐리어 증폭기(3)의 비선형 왜곡을 보상하도록 하여도 좋다.
이에 따라, 상기 실시예 1보다 증폭기 전체의 선형성을 더욱 개선할 수 있는 효과를 나타낸다.
(실시예 3)
도 4는 본 발명의 실시예 3에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
레벨 제한 회로인 리미터 회로(12)는 입력측 분기 회로(2)에 의해 분기된 한쪽의 RF 신호의 진폭이 소정 레벨을 상회하는 경우, 그 RF 신호의 진폭을 소정 레벨 이하로 제한하여 캐리어 증폭기(3)로 출력한다.
위상 조정 회로(13)는 RF 신호가 캐리어 증폭기(3)를 통과하여 출력되기까지의 통과 위상과, 피크 증폭기(7)를 통과하여 출력되기까지의 통과 위상이 일치하도록, 그 RF 신호를 조정한다.
다음에, 동작에 대하여 설명한다.
레벨 제한 회로인 리미터 회로(12)는 포화 특성을 갖고 있고, 그 포화 특성에 의해 RF 신호의 진폭 레벨이 소망하는 레벨로 제한된다.
즉, 리미터 회로(12)는 입력측 분기 회로(2)로부터 출력된 RF 신호의 진폭이 소정 레벨보다 작으면, 그 RF 신호를 그대로 캐리어 증폭기(3)로 출력하지만, 그 RF 신호의 진폭이 소정 레벨보다 큰 경우, 그 RF 신호의 진폭을 소정 레벨로 감소시켜 캐리어 증폭기(3)로 출력한다.
이에 따라, 리미터 회로(12)에 의해 제한되는 RF 신호의 진폭의 상한을, 캐리어 증폭기(3)의 효율이 최대가 되는 영역(최대 효율은 캐리어 증폭기(3)의 포화점의 근처에 존재함) 부근으로 설계하면, 캐리어 증폭기(3)가 완전히 포화한 영역에서의 효율 저하를 방지하는 것이 가능해져, 증폭기 전체의 효율 및 선형성을 개선할 수 있는 효과를 나타낸다.
(실시예 4)
도 5는 본 발명의 실시예 4에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
레벨 제한 회로인 드라이버 증폭기(14)는 캐리어 증폭기(3)를 구동하기 위한 증폭기이며, 드라이버 증폭기(14)는 자기의 포화 특성에 의해 RF 신호의 진폭이 소정 레벨을 상회하는 경우, 그 RF 신호의 진폭을 소정 레벨 이하로 제한하여 캐리어 증폭기(3)로 출력한다.
드라이버 증폭기(15)는 피크 증폭기(7)를 구동하기 위한 증폭기이다.
다음에, 동작에 대하여 설명한다.
레벨 제한 회로인 드라이버 증폭기(14)는 포화 특성을 갖고 있고, 그 포화 특성에 의해 RF 신호의 진폭 레벨이 소망하는 레벨로 제한된다.
즉, 드라이버 증폭기(14)는 입력측 분기 회로(2)로부터 출력된 RF 신호의 진폭이 소정 레벨보다 작으면, 그 RF 신호를 그대로 캐리어 증폭기(3)로 출력하지만, 그 RF 신호의 진폭이 소정 레벨보다 큰 경우, 그 RF 신호의 진폭을 소정 레벨로 감소시켜 캐리어 증폭기(3)로 출력한다.
이에 따라, 드라이버 증폭기(14)에 의해 제한되는 RF 신호의 진폭의 상한을, 캐리어 증폭기(3)의 효율이 최대가 되는 영역(최대 효율은 캐리어 증폭기(3)의 포화점의 근처에 존재함) 부근으로 설계하면, 캐리어 증폭기(3)가 완전히 포화한 영역에서의 효율 저하를 방지하는 것이 가능해져, 증폭기 전체의 효율 및 선형성을 개선할 수 있는 효과를 나타낸다.
(실시예 5)
도 6은 본 발명의 실시예 5에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
레벨 제한 회로인 파형 정형 회로(21)는 입력측 분기 회로(2)에 의해 분기된 한쪽의 BB(Base Band) 신호를 DA 변환기(22)로 출력하지만, 그 BB 신호의 진폭이 임계값 A(소정 레벨)를 상회하는 경우, 그 BB 신호의 진폭을 임계값 A 이하로 제한하여, DA 변환기(22)로 출력한다.
DA 변환기(22)는 파형 정형 회로(21)의 출력 신호인 디지털 BB 신호를 아날로그 신호로 변환한다.
주파수 변환기(23)는 DA 변환기(22)의 출력 신호인 아날로그 신호의 주파수를 RF 주파수로 업 컨버트(up-convert)하여 캐리어 증폭기(3)로 출력한다.
파형 정형 회로(24)는 입력측 분기 회로(2)에 의해 분기된 다른 쪽의 BB 신호를 DA 변환기(25)로 출력하지만, 그 BB 신호의 진폭이 임계값 B(소정 레벨)를 하회하는 경우에는, DA 변환기(25)에 대하여 BB 신호를 출력하지 않는다.
DA 변환기(25)는 파형 정형 회로(24)의 출력 신호인 디지털 BB 신호를 아날로그 신호로 변환한다.
주파수 변환기(26)는 DA 변환기(25)의 출력 신호인 아날로그 신호의 주파수를 RF 주파수로 업 컨버트하여 피크 증폭기(7)로 출력한다.
다음에, 동작에 대하여 설명한다.
입력측 분기 회로(2)는 입력 단자(1)로부터 디지털 BB 신호가 입력되면, 디지털 BB 신호를 분기하여, 2개의 경로로 출력한다.
한쪽의 경로에서는, 파형 정형 회로(21)가 입력측 분기 회로(2)에 의해 분기된 한쪽의 BB 신호를 DA 변환기(22)로 출력하지만, 그 BB 신호의 진폭이 임계값 A를 상회하는 경우, 그 BB 신호의 진폭을 임계값 A 이하로 제한하여 DA 변환기(22)로 출력한다.
이와 같이, 파형 정형 회로(21)는 입력 신호의 진폭을 임계값 A 이하로 제한하는 파형 정형을 실시하지만, 그 입력 신호의 진폭이 임계값 A 이하이더라도, 그 입력 신호의 진폭이 커져, 임계값 A에 가까워지면, 그 입력 신호의 진폭을 낮추도록 하더라도 좋다(입력 신호의 진폭이 임계값 A에 가까울수록, 그 내림 폭을 크게 함).
또, 임계값 A는 캐리어 증폭기(3)의 효율이 최대가 되는 영역의 부근에 설정되어 있다.
DA 변환기(22)는 파형 정형 회로(21)의 출력 신호인 디지털 BB 신호를 아날로그 신호로 변환한다.
주파수 변환기(23)는 DA 변환기(22)의 출력 신호인 아날로그 신호의 주파수를 RF 주파수로 업 컨버트하여 캐리어 증폭기(3)로 출력한다.
캐리어 증폭기(3)는 주파수 변환기(23)의 출력 신호인 아날로그 신호를 증폭한다.
다른 쪽의 경로에서는, 파형 정형 회로(24)가 입력측 분기 회로(2)에 의해 분기된 다른 쪽의 BB 신호를 DA 변환기(25)로 출력하지만, 그 BB 신호의 진폭이 임계값 B를 하회하는 경우, DA 변환기(25)에 대하여 BB 신호를 출력하지 않는다.
또, 임계값 B는 피크 증폭기(7)의 효율이 최대가 되는 영역의 부근에 설정되어 있다.
DA 변환기(25)는 파형 정형 회로(24)의 출력 신호인 디지털 BB 신호를 아날로그 신호로 변환한다.
주파수 변환기(26)는 DA 변환기(25)의 출력 신호인 아날로그 신호의 주파수를 RF 주파수로 업 컨버트하여 피크 증폭기(7)로 출력한다.
피크 증폭기(7)는 주파수 변환기(26)의 출력 신호인 아날로그 신호를 증폭한다.
단, 입력 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 오프 상태(입력 신호를 증폭하지 않는 상태)로 되고, 피크 증폭기(7)의 출력 신호는 출력측 합성 회로(8)로 출력되지 않게 된다.
따라서, 이 경우, 출력측 합성 회로(8)는 캐리어 증폭기(3)의 출력 신호인 RF 신호를 출력 단자(9)로 출력한다.
한편, 입력 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로(8)가 캐리어 증폭기(3)의 출력 신호와 피크 증폭기(7)의 출력 신호를 합성하여 출력 단자(9)로 출력한다.
이상에서 명백한 바와 같이, 본 실시예 5에 따르면, 입력측 분기 회로(2)에 의해 분기된 한쪽의 BB 신호의 진폭이 임계값 A를 상회하는 경우, 파형 정형 회로(21)가 BB 신호의 진폭을 임계값 A 이하로 제한하여 DA 변환기(22)로 출력하도록 구성했기 때문에, 캐리어 증폭기(3)가 완전히 포화한 영역에서의 효율 저하를 방지하는 것이 가능해져, 증폭기 전체의 효율 및 선형성을 개선할 수 있는 효과를 나타낸다.
(실시예 6)
도 7은 본 발명의 실시예 6에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 6과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
디지털 프리디스토션 회로(27)는 파형 정형 회로(21)와 DA 변환기(22) 사이에 접속되어, 캐리어 증폭기(3)의 비선형 왜곡을 보상하는 제 1 왜곡 보상 회로이다.
디지털 프리디스토션 회로(28)는 파형 정형 회로(24)와 DA 변환기(25) 사이에 접속되어, 피크 증폭기(7)의 비선형 왜곡을 보상하는 제 2 왜곡 보상 회로이다.
상기 실시예 5에서는, 디지털 프리디스토션 회로(27, 28)가 실장되어 있지 않지만, 도 7에 나타내는 바와 같이, 디지털 프리디스토션 회로(27, 28)를 실장하도록 하더라도 좋다.
디지털 프리디스토션 회로(27)는 캐리어 증폭기(3)의 비선형 왜곡을 보상하고, 디지털 프리디스토션 회로(28)는 피크 증폭기(7)의 비선형 왜곡을 보상하기 때문에, 증폭기 전체로서의 선형성을 더욱 개선할 수 있다.
(실시예 7)
도 8은 본 발명의 실시예 7에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 7과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.
방향성 결합기(31)는 캐리어 증폭기(3)의 출력 신호인 RF 신호의 일부를 추출하여 감쇠기(32)로 출력한다. 감쇠기(32)는 방향성 결합기(31)로부터 출력된 RF 신호를 감쇠한다.
주파수 변환기(33)는 감쇠기(32)에 의해 감쇠된 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(34)로 출력한다. AD 변환기(34)는 주파수 변환기(33)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.
적응 제어 회로(35)(제 1 적응 제어 회로)는 AD 변환기(34)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(27)의 파라미터(동작 조건)를 적응적으로 변경한다.
방향성 결합기(36)는 피크 증폭기(7)의 출력 신호인 RF 신호의 일부를 추출하여 감쇠기(37)로 출력한다. 감쇠기(37)는 방향성 결합기(36)로부터 출력된 RF 신호를 감쇠한다.
주파수 변환기(38)는 감쇠기(37)에 의해 감쇠된 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(39)로 출력한다. AD 변환기(39)는 주파수 변환기(38)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.
적응 제어 회로(40)(제 2 적응 제어 회로)는 AD 변환기(39)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(28)의 파라미터(동작 조건)를 적응적으로 변경한다.
다음에, 동작에 대하여 설명한다.
방향성 결합기(31)는 상기 실시예 6과 마찬가지로 하여, 캐리어 증폭기(3)로 부터 RF 신호가 출력되면, 그 RF 신호의 일부를 추출하여 감쇠기(32)로 출력한다.
감쇠기(32)는 방향성 결합기(31)로부터 RF 신호를 수신하면, 후단의 적응 제어 회로(35)가 처리하기에 적합한 레벨까지 RF 신호를 감쇠한다.
주파수 변환기(33)는 감쇠기(32)로부터 감쇠된 RF 신호를 수신하면, 그 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(34)로 출력한다.
AD 변환기(34)는 주파수 변환기(33)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.
적응 제어 회로(35)는 AD 변환기(34)로부터 디지털 신호를 수신하면, 그 디지털 신호에 따라 디지털 프리디스토션 회로(27)의 파라미터를 적응적으로 변경한다.
즉, 적응 제어 회로(35)는, 온도 변화나 장치의 열화 등의 요인에 의해, 캐리어 증폭기(3)로부터 출력되는 RF 신호가 변동하는 경우가 있기 때문에, 그들 요인에 따른 RF 신호의 변동을 방지하기 위해서, 캐리어 증폭기(3)로부터 출력되는 RF 신호의 선형성이 유지되도록 디지털 프리디스토션 회로(27)의 파라미터를 적응적으로 변경한다.
방향성 결합기(36)는 상기 실시예 6과 마찬가지로 하여, 피크 증폭기(7)로부터 RF 신호가 출력되면, 그 RF 신호의 일부를 추출하여 감쇠기(37)로 출력한다.
감쇠기(37)는 방향성 결합기(36)로부터 RF 신호를 수신하면, 후단의 주파수 변환기(38)가 처리하기에 적합한 레벨까지 RF 신호를 감쇠한다.
주파수 변환기(38)는 감쇠기(37)로부터 감쇠된 RF 신호를 수신하면, 그 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(39)로 출력한다.
AD 변환기(39)는 주파수 변환기(38)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.
적응 제어 회로(40)는 AD 변환기(39)로부터 디지털 신호를 수신하면, 그 디지털 신호에 따라 디지털 프리디스토션 회로(28)의 파라미터를 적응적으로 변경한다.
즉, 적응 제어 회로(40)는 온도 변화나 장치의 열화 등의 요인에 의해, 피크 증폭기(7)로부터 출력되는 RF 신호가 변동하는 경우가 있기 때문에, 그들 요인에 따른 RF 신호의 변동을 방지하기 위해서, 피크 증폭기(7)로부터 출력되는 RF 신호의 선형성이 유지되도록 디지털 프리디스토션 회로(28)의 파라미터를 적응적으로 변경한다.
이상에서 명백한 바와 같이, 본 실시예 7에 따르면, 캐리어 증폭기(3) 및 피크 증폭기(7)로부터 출력된 RF 신호에 따라 디지털 프리디스토션 회로(27, 28)의 파라미터를 적응적으로 변경하도록 구성했기 때문에, 캐리어 증폭기(3)나 피크 증폭기(7)의 특성이 변동하더라도, 증폭기 전체로서 안정적인 저왜곡 특성을 실현할 수 있는 효과를 나타낸다.
(실시예 8)
도 9는 본 발명의 실시예 8에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 6과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한 다.
디지털 프리디스토션 회로(41)는 입력 단자(1)와 입력측 분기 회로(2) 사이에 접속되어, 고효율 증폭기 전체의 비선형 왜곡을 보상하는 왜곡 보상 회로이다.
방향성 결합기(42)는 출력측 합성 회로(8)의 출력 신호인 RF 신호의 일부를 추출하여 감쇠기(43)로 출력한다. 감쇠기(43)는 방향성 결합기(42)로부터 출력된 RF 신호를 감쇠한다.
주파수 변환기(44)는 감쇠기(43)에 의해 감쇠된 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(45)로 출력한다. AD 변환기(45)는 주파수 변환기(44)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.
적응 제어 회로(46)는 AD 변환기(45)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(41)의 파라미터(동작 조건)를 적응적으로 변경한다.
다음에, 동작에 대하여 설명한다.
상기 실시예 7에서는, 디지털 프리디스토션 회로(27, 28)가 파형 정형 회로(21, 24)의 후단에 접속되어 있는 것에 대하여 나타내었지만, 입력 단자(1)와 입력측 분기 회로(2) 사이에 디지털 프리디스토션 회로(41)가 접속되어 있더라도 좋다.
이 경우, 디지털 프리디스토션 회로(41)가 고효율 증폭기 전체의 비선형 왜곡을 보상하도록 작용한다.
본 실시예 8의 경우도, 상기 실시예 1과 마찬가지로, 입력 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭 기(7)가 오프 상태(입력 신호를 증폭하지 않는 상태)로 되고, 피크 증폭기(7)의 출력 신호는 출력측 합성 회로(8)로 출력되지 않게 된다.
따라서, 출력측 합성 회로(8)는 캐리어 증폭기(3)의 출력 신호인 RF 신호를 출력 단자(9)로 출력한다.
한편, 입력 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로(8)가 캐리어 증폭기(3)의 출력 신호와 피크 증폭기(7)의 출력 신호를 합성하여, 출력 단자(9)로 출력한다.
방향성 결합기(42)는 출력측 합성 회로(8)로부터 RF 신호가 출력되면, 그 RF 신호의 일부를 추출하여 감쇠기(43)로 출력한다.
감쇠기(43)는 방향성 결합기(42)로부터 RF 신호를 수신하면, 후단의 주파수 변환기(44)가 처리하기에 적합한 레벨까지 RF 신호를 감쇠한다.
주파수 변환기(44)는 감쇠기(43)로부터 감쇠된 RF 신호를 수신하면, 그 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(45)로 출력한다.
AD 변환기(45)는 주파수 변환기(44)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.
적응 제어 회로(46)는 AD 변환기(45)로부터 디지털 신호를 수신하면, 그 디지털 신호에 따라 디지털 프리디스토션 회로(41)의 파라미터를 적응적으로 변경한다.
즉, 적응 제어 회로(46)는, 온도 변화나 장치의 열화 등의 요인에 의해, 출 력측 합성 회로(8)로부터 출력되는 RF 신호가 변동하는 경우가 있기 때문에, 그들 요인에 따른 RF 신호의 변동을 방지하기 위해서, 출력측 합성 회로(8)로부터 출력되는 RF 신호의 선형성이 유지되도록 디지털 프리디스토션 회로(41)의 파라미터를 적응적으로 변경한다.
이상에서 명백한 바와 같이, 본 실시예 8에 따르면, AD 변환기(45)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(41)의 파라미터를 적응적으로 변경하도록 구성했기 때문에, 고효율 증폭기의 특성이 변동하더라도, 증폭기 전체의 안정적인 저왜곡 특성을 실현할 수 있는 효과를 나타낸다.
이상과 같이, 본 발명에 따른 고효율 증폭기는 RF 신호를 높은 효율로 선형으로 증폭할 필요가 있는 방송용이나 통신용 RF 증폭기 등에 이용하는 데 적합하다.

Claims (13)

  1. 입력 신호를 분기하는 입력 신호 분기 수단과,
    상기 입력 신호 분기 수단에 의해 분기된 한쪽의 입력 신호를 증폭하는 제 1 증폭기와,
    상기 입력 신호 분기 수단에 의해 분기된 다른 쪽의 입력 신호의 전력이 소정의 전력보다 큰 경우, 그 입력 신호를 증폭하는 제 2 증폭기와,
    상기 제 1 증폭기의 출력 신호와 상기 제 2 증폭기의 출력 신호를 합성하는 합성 회로
    를 구비한 고효율 증폭기에 있어서,
    상기 제 2 증폭기의 비선형 왜곡을 보상하는 왜곡 보상 회로가 상기 입력 신호 분기 수단의 전단에 설치되어 있는 것
    을 특징으로 하는 고효율 증폭기.
  2. 삭제
  3. 입력 신호를 분기하는 입력 신호 분기 수단과,
    상기 입력 신호 분기 수단에 의해 분기된 한쪽의 입력 신호를 증폭하는 제 1 증폭기와,
    상기 입력 신호 분기 수단에 의해 분기된 다른 쪽의 입력 신호의 전력이 소정의 전력보다 큰 경우, 그 입력 신호를 증폭하는 제 2 증폭기와,
    상기 제 1 증폭기의 출력 신호와 상기 제 2 증폭기의 출력 신호를 합성하는 합성 회로
    를 구비한 고효율 증폭기에 있어서,
    상기 입력 신호 분기 수단에 의해 분기된 한쪽의 입력 신호의 진폭이 소정 레벨을 상회하는 경우, 그 입력 신호의 진폭을 소정 레벨 이하로 제한하여 상기 제 1 증폭기로 출력하는 레벨 제한 회로가 상기 제 1 증폭기의 전단에 마련되어 있는 것을 특징으로 하는
    고효율 증폭기.
  4. 제 3 항에 있어서,
    상기 레벨 제한 회로가 리미터 회로인 것을 특징으로 하는 고효율 증폭기.
  5. 제 3 항에 있어서,
    상기 레벨 제한 회로가 포화 특성을 갖는 드라이버 증폭기인 것을 특징으로 하는 고효율 증폭기.
  6. 제 3 항에 있어서,
    상기 레벨 제한 회로가 파형 정형 회로인 것을 특징으로 하는 고효율 증폭기.
  7. 제 6 항에 있어서,
    입력 신호 분기 수단에 의해 분기된 다른 쪽의 입력 신호의 진폭이 소정 레벨을 하회하는 경우에 신호를 출력하지 않는 파형 정형 회로가 상기 제 2 증폭기의 전단에 마련되어 있는 것을 특징으로 하는 고효율 증폭기.
  8. 제 7 항에 있어서,
    제 1 증폭기의 비선형 왜곡을 보상하는 제 1 왜곡 보상 회로가 상기 제 1 증폭기의 전단에 마련되고, 또한, 제 2 증폭기의 비선형 왜곡을 보상하는 제 2 왜곡 보상 회로가 상기 제 2 증폭기의 전단에 마련되어 있는 것을 특징으로 하는 고효율 증폭기.
  9. 제 8 항에 있어서,
    제 1 증폭기의 출력 신호에 따라 제 1 왜곡 보상 회로의 파라미터를 변경하는 제 1 적응 제어 회로가 마련되고, 또한, 제 2 증폭기의 출력 신호에 따라 제 2 왜곡 보상 회로의 파라미터를 변경하는 제 2 적응 제어 회로가 마련되어 있는 것을 특징으로 하는 고효율 증폭기.
  10. 입력 신호를 분기하는 입력 신호 분기 수단과,
    상기 입력 신호 분기 수단에 의해 분기된 한쪽의 입력 신호를 증폭하는 제 1 증폭기와,
    상기 입력 신호 분기 수단에 의해 분기된 다른 쪽의 입력 신호를 증폭하는 제 2 증폭기와,
    상기 제 1 증폭기의 출력 신호와 상기 제 2 증폭기의 출력 신호를 합성하는 합성 회로
    를 구비한 고효율 증폭기에 있어서,
    상기 입력 신호 분기 수단에 의해 분기된 한쪽의 입력 신호의 진폭이 소정 레벨을 상회하는 경우 그 입력 신호의 진폭을 소정 레벨 이하로 제한하여 상기 제 1 증폭기로 출력하는 제 1 파형 정형 회로가 상기 제 1 증폭기의 전단에 마련되고, 또한, 상기 입력 신호 분기 수단에 의해 분기된 다른 쪽의 입력 신호의 진폭이 소정 레벨을 하회하는 경우 신호를 출력하지 않는 제 2 파형 정형 회로가 제 2 증폭기의 전단에 마련되어 있는 것을 특징으로 하는
    고효율 증폭기.
  11. 제 10 항에 있어서,
    상기 제 1 파형 정형 회로는 입력 신호의 진폭이 소정 레벨의 근방에 있는 경우, 서서히 입력 신호의 진폭을 제한하는 특성을 갖고 있는 것을 특징으로 하는 고효율 증폭기.
  12. 삭제
  13. 제 1 항에 있어서,
    합성 회로로부터 출력되는 합성 신호에 따라 왜곡 보상 회로의 파라미터를 변경하는 적응 제어 회로가 마련되어 있는 것을 특징으로 하는 고효율 증폭기.
KR1020067026339A 2006-12-14 2004-06-18 고효율 증폭기 KR100861852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067026339A KR100861852B1 (ko) 2006-12-14 2004-06-18 고효율 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067026339A KR100861852B1 (ko) 2006-12-14 2004-06-18 고효율 증폭기

Publications (2)

Publication Number Publication Date
KR20070015460A KR20070015460A (ko) 2007-02-02
KR100861852B1 true KR100861852B1 (ko) 2008-10-07

Family

ID=38080770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026339A KR100861852B1 (ko) 2006-12-14 2004-06-18 고효율 증폭기

Country Status (1)

Country Link
KR (1) KR100861852B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124840A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2004222151A (ja) * 2003-01-17 2004-08-05 Nec Corp ドハーティ増幅器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124840A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2004222151A (ja) * 2003-01-17 2004-08-05 Nec Corp ドハーティ増幅器

Also Published As

Publication number Publication date
KR20070015460A (ko) 2007-02-02

Similar Documents

Publication Publication Date Title
EP1959565A1 (en) High efficiency amplifier
JP4792273B2 (ja) 増幅器
US9030255B2 (en) Linearization circuit and related techniques
KR102505177B1 (ko) 동조가능 입력 네트워크를 가지는 도허티 전력 증폭기
US7560984B2 (en) Transmitter
US6646505B2 (en) Power amplifier array with same type predistortion amplifier
US20030095002A1 (en) N way phase cancellation power amplifier
US8952758B2 (en) Amplifier using nonlinear drivers
EP2426816A1 (en) Power amplifier
US20050181746A1 (en) Methods and systems for signal amplification through envelope removal and restoration
EP1653606B1 (en) High efficiency amplifier
EP2642660A2 (en) Linearization circuit and related techniques
JP7281933B2 (ja) 増幅装置
KR100861852B1 (ko) 고효율 증폭기
US10187018B2 (en) Wideband highly linear amplifier
CN111615788A (zh) 功率放大电路
US6940346B2 (en) Feedforward amplifier, communication apparatus, feedforward amplification method, program and medium
JP2010226249A (ja) 増幅装置
KR100459065B1 (ko) 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치
US20180152148A1 (en) Doherty amplifier
US20230421107A1 (en) Doherty amplifier
EP2472718A1 (en) Method and system to amplify a digital signal
JP4014404B2 (ja) 歪補償回路
KR100723541B1 (ko) 리미터를 구비한 피드포워드 선형화 장치
JP5010542B2 (ja) 高周波電力増幅器、および増幅方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee