KR100859686B1 - Plasma display device and method of generating clock signal - Google Patents

Plasma display device and method of generating clock signal Download PDF

Info

Publication number
KR100859686B1
KR100859686B1 KR1020050134206A KR20050134206A KR100859686B1 KR 100859686 B1 KR100859686 B1 KR 100859686B1 KR 1020050134206 A KR1020050134206 A KR 1020050134206A KR 20050134206 A KR20050134206 A KR 20050134206A KR 100859686 B1 KR100859686 B1 KR 100859686B1
Authority
KR
South Korea
Prior art keywords
dot clock
plasma display
frequency
dclk
image signal
Prior art date
Application number
KR1020050134206A
Other languages
Korean (ko)
Other versions
KR20070071058A (en
Inventor
손철기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050134206A priority Critical patent/KR100859686B1/en
Publication of KR20070071058A publication Critical patent/KR20070071058A/en
Application granted granted Critical
Publication of KR100859686B1 publication Critical patent/KR100859686B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치는 복수의 방전 셀을 포함하는 플라즈마 표시 패널, 플라즈마 표시 패널을 구동하는 구동부, 그리고 외부로부터 영상신호를 수신하여 구동부를 제어하는 제어 신호를 생성하는 제어부를 포함한다. 제어부는 영상 신호를 처리하여 영상 데이터를 생성하는 영상 신호 처리부, 영상 신호의 dot clock을 검출하여 소정의 범위에 포함되는 주파수를 갖는 dot clock인지 여부를 판단하며, 판단 결과에 대한 정보를 상기 영상 처리부로 전송하는 마이콤을 포함한다. The plasma display apparatus includes a plasma display panel including a plurality of discharge cells, a driver for driving the plasma display panel, and a controller for receiving a video signal from the outside and generating a control signal for controlling the driver. The controller detects a dot clock of the image signal by processing the image signal and generates the image data, and determines whether the dot clock has a frequency included in a predetermined range, and determines the information about the determination result. Includes microcomputer to transmit to.

PDP, 영상 신호, dot clock PDP, video signal, dot clock

Description

플라즈마 표시 장치 및 그 클록 생성 방법{PLASMA DISPLAY DEVICE AND METHOD OF GENERATING CLOCK SIGNAL} Plasma display and its clock generation method {PLASMA DISPLAY DEVICE AND METHOD OF GENERATING CLOCK SIGNAL}

도 1은 플라즈마 표시 장치를 나타낸 도면이다. 1 is a diagram illustrating a plasma display device.

도 2는 본 발명의 실시예에 따른 제어부를 나타내는 도면이다. 2 is a view showing a control unit according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 dot clock을 나타낸 도면이다.3 is a diagram illustrating a dot clock according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 과도 dot clock 판단 방법을 나타낸 도면이다. 4 is a diagram illustrating a transient dot clock determination method according to an exemplary embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 클록 생성 방법에 관한 것이다. 구체적으로 외부 과도 영상 dot clock이 플라즈마 표시 장치에 입력되는 것을 방지하는 것에 관한 플라즈마 표시 장치 및 그 클록 생성 방법에 관한 것이다. The present invention relates to a plasma display device and a clock generation method thereof. More particularly, the present invention relates to a plasma display device and a clock generation method thereof for preventing an external transient image dot clock from being input to the plasma display device.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다. The plasma display device is a display device using a plasma display panel that displays text or an image by using plasma generated by gas discharge. In the plasma display panel, dozens to millions or more pixels (discharge cells) are arranged in a matrix form according to their size.

이러한 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. The display panel of the plasma display device is driven by dividing one frame into a plurality of subfields having respective weights, and each subfield is configured for a reset period, an address period, and a sustain period. Is done.

종래 플라즈마 표시 장치는 외부 영상 보드로부터 입력되는 dot clock을 감지하지 않고, 이를 바로 내부 알고리즘 처리에 dot clock으로 사용했다. 그런데, 외부 영상 보드로부터 입력되는 영상 dot clock의 경우, 영상보드 제어 방식에 따라 규정 주파수를 벗어나는 일이 빈번하게 발생하고, 이런 dot clock은 플라즈마 표시 장치 모듈의 동작에 있어서 오동작을 발생시키고, 신뢰성을 떨어뜨릴 수 있다. Conventional plasma display devices do not detect a dot clock input from an external image board, and use this as a dot clock for internal algorithm processing. However, in the case of an image dot clock input from an external image board, a deviation from a prescribed frequency frequently occurs according to the image board control method, and such dot clock causes malfunction in the operation of the plasma display device module and improves reliability. You can drop it.

본 발명이 이루고자 하는 기술적 과제는 과도 dot clock를 감지하여 오동작을 방지하고, 신뢰성을 향상시킬 수 있는 플라즈마 표시 장치 및 그 클록 생성 방법을 제공하는 것이다. An object of the present invention is to provide a plasma display device and a clock generation method thereof that can detect a transient dot clock to prevent a malfunction and improve reliability.

본 발명의 한 특징에 따른 플라즈마 표시 장치는, 복수의 방전 셀을 포함하는 플라즈마 표시 패널, 상기 플라즈마 표시 패널을 구동하는 구동부, 그리고 외부로부터 영상신호를 수신하여 상기 구동부를 제어하는 제어 신호를 생성하는 제어부를 포함하고, 상기 제어부는, 상기 영상 신호를 처리하여 영상 데이터를 생성하는 영상 신호 처리부, 그리고 상기 영상 신호의 dot clock을 검출하여 소정의 범위에 포함되는 주파수를 갖는 dot clock인지 여부를 판단하며, 판단 결과에 대한 정보를 상기 영상 처리부로 전송하는 마이콤을 포함한다. According to an aspect of the present invention, a plasma display device includes a plasma display panel including a plurality of discharge cells, a driver for driving the plasma display panel, and a control signal for controlling the driver by receiving an image signal from the outside. And a controller, wherein the controller is configured to process the image signal to generate image data, and determine whether the dot clock has a frequency included in a predetermined range by detecting a dot clock of the image signal. And a microcomputer transmitting information on the determination result to the image processing unit.

본 발명의 다른 한 특징에 따른 플라즈마 표시 장치의 클록 생성 방법은, 외부로부터 입력되는 영상신호를 이용하여 내부 클록으로 생성하는 플라즈마 표시 장치의 클록 생성 방법에 있어서, 외부로부터 입력된 영상 신호의 dot clock의 주파수를 측정하는 단계 상기 dot clock의 주파수가 규정 주파수 범위 내인지 판단하는 단계 그리고 상기 판단 단계 결과 상기 dot clock의 주파수가 상기 규정 주파수 범위에 포함되는 경우, 상기 제어부가 상기 외부로부터 입력된 영상 신호의 dot clock을 사용하고, 상기 판단 단계 결과 상기 dot clock의 주파수가 상기 규정 주파수 범위에 포함되지 않는 경우, 상기 규정 주파수 범위 내의 dot clock 신호를 생성하여 사용하는 단계를 포함한다. According to another aspect of the present invention, there is provided a clock generation method of a plasma display device, wherein the clock generation method of a plasma display device generates an internal clock using an image signal input from an external source, and a dot clock of an image signal input from an external source. Measuring a frequency of the dot clock; determining whether the frequency of the dot clock is within a prescribed frequency range; and when the frequency of the dot clock is included in the prescribed frequency range, the controller inputs an image signal from the outside. Using a dot clock, and generating a dot clock signal within the prescribed frequency range when the frequency of the dot clock is not included in the prescribed frequency range.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention.

명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1을 참고로 하여 상세하게 설명한다. First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 1.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사전극 구동부(400) 및 유지전극 구동부(500)를 포함한다. As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. It includes.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 어드레스 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다. The plasma display panel 100 includes a plurality of address electrodes A1 to Am extending in the column direction, and a plurality of sustain electrodes X1 to Xn and scan electrodes Y1 to Yn extending in pairs in the row direction. Include. The sustain electrodes X1 to Xn are formed corresponding to the scan electrodes Y1 to Yn, and generally have one end connected to each other in common. The plasma display panel 100 includes a substrate (not shown) on which the sustain and scan electrodes X1 to Xn and Y1 to Yn are arranged, and a substrate (not shown) on which the address electrodes A1 to Am are arranged. The two substrates are disposed to face each other with the discharge space therebetween so that the scan electrodes Y1 to Yn and the address electrodes A1 to Am and the sustain electrodes X1 to Xn and the address electrodes A1 to Am are orthogonal to each other. At this time, the discharge space at the intersection of the address electrodes A1 to Am and the sustain and scan electrodes X1 to Xn and Y1 to Yn forms a discharge cell. The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 또한, 제어부(200)는 입력된 dot clock(이하, 'dclk'라 함)을 검출하여 과도 dclk인지 판단하며, 판단 결과에 따라 외부모드 또는 내부 보호모드를 결정한다. 외부모드는 외부 dclk이 과도 dclk이 아닌 경우로 제어부(200)는 외부 dclk을 그대로 사용한다. 반면, 내부 보호모드는 외부 dclk이 과도 dclk인 경우로, 외부 dclk을 사용하지 않고, 내부 구동에 의해 생성된 dclk을 사용한다. The controller 200 receives an image signal from the outside and outputs an address electrode driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period. In addition, the controller 200 detects an input dot clock (hereinafter, referred to as 'dclk') to determine whether it is a transient dclk and determines an external mode or an internal protection mode according to the determination result. In the external mode, when the external dclk is not transient dclk, the controller 200 uses the external dclk as it is. On the other hand, the internal protection mode is a case in which the external dclk is a transient dclk, and does not use the external dclk, but uses the dclk generated by the internal driving.

어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address electrode driver 300 receives an address electrode driving control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

주사전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다. The scan electrode driver 400 receives a scan electrode driving control signal from the controller 200 and applies a driving voltage to the scan electrode.

유지전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다. The sustain electrode driver 500 receives the sustain electrode driving control signal from the controller 200 and applies a driving voltage to the sustain electrode.

이하, 도 2를 참조하여 외부에서 입력되는 dclk이 과도 dclk인지를 판단하여 구동 모드를 결정하는 제어부에 대해서 설명한다. Hereinafter, a controller for determining a driving mode by determining whether dclk input from the outside is transient dclk will be described with reference to FIG. 2.

도 2는 본 발명의 실시예에 따른 제어부(200)의 구성을 도시한 블록도이다. 도 2에서는 편의상 제어부(200)에서 dclk를 판단하여 구동 모드를 결정하는 부분의 구성에 대해서만 나타내었다. 2 is a block diagram showing the configuration of the control unit 200 according to an embodiment of the present invention. In FIG. 2, only the configuration of a portion in which the control unit 200 determines a driving mode by determining dclk is shown.

도 2에 도시한 바와 같이, 제어부(200)는 영상신호 처리부(210) 및 마이콤(220)을 포함한다. As shown in FIG. 2, the controller 200 includes an image signal processor 210 and a microcomputer 220.

영상신호 처리부(210)는 외부로부터 입력되는 영상 신호에 대한 기본적인 신호 처리, 구체적으로 감마보정 처리 및 오차 확산 처리 등을 수행하여 RGB 영상 데이터를 출력한다. 영상신호 처리부(210)는 마이콤(220)으로부터 호스트 인터페이스(host interface)를 통해 입력되는 구동 모드 제어 신호(DMC)에 따라 외부 구동모드 또는 내부 구동모드로 동작한다. 외부 구동모드는 영상신호 처리부(210)가 외부 영상 신호에 포함된 외부 dclk을 클록 소스(clock source)로 사용하는 모드이며, 내부 구동모드는 영상신호 처리부(210)가 외부 dclk를 사용하지 않고 내부에서 자체적으로 생성한 내부 dclk를 클록 소스(clock source)로 사용하는 모드이다. 영상신호 처리부(210)는 클록생성부(도시하지 않음)를 포함할 수 있는데, 클록생성부는 구동 모드 제어 신호(DMC)가 내부 구동모드를 지시하면 영상 신호 처리에 적합한 소정의 주파수 대역에 포함되는 dclk을 생성할 수 있다.The image signal processor 210 outputs RGB image data by performing basic signal processing, specifically, gamma correction processing and error diffusion processing, on the image signal input from the outside. The image signal processor 210 operates in an external driving mode or an internal driving mode according to a driving mode control signal DMC input from the microcomputer 220 through a host interface. The external driving mode is a mode in which the image signal processing unit 210 uses an external dclk included in the external image signal as a clock source. In the internal driving mode, the image signal processing unit 210 does not use external dclk. This mode uses the internal dclk generated by itself as a clock source. The image signal processor 210 may include a clock generator (not shown). When the driving mode control signal DMC indicates an internal driving mode, the image signal processor 210 may be included in a predetermined frequency band suitable for image signal processing. Can generate dclk

마이콤(220)은 외부 dclk 검출부(221), 프리스켈러부(222), 과도 dclk 판단부(223)를 포함한다. 외부 dclk 검출부(221)는 입력되는 영상 신호로부터 외부 dclk을 검출하여 프리스켈러부(222)로 전송한다. 프리스켈러부(222)는 수신한 외부 dclk의 노이즈를 제거하고, 주파수를 분주하여 보다 정확한 외부 dclk의 주파수를 정확하게 측정할 수 있게 한다. 과도 dclk 판단부(223)는 영상신호 제어부(210)에서 사용하기에 적합한 규정 주파수 범위를 미리 설정하고, 타이머 인터럽트를 이용하여 분주된 외부 dclk의 주파수를 측정하여, 규정 주파수 범위에 포함되는지 판단 한다. 판단결과 외부 dclk의 주파수가 규정 주파수 범위를 벗어나면 과도 dclk으로 결정한다. 과도 dclk 판단부(223)는 분주된 외부 dclk의 주파수 측정을 위해 타이머를 포함할 수 있다. 마이콤(220)은 과도 dclk 판단부(223)의 결정결과에 따라 과도 dclk인 경우, 내부 구동모드를 개시하는 구동 모드 제어 신호(DMC)를 영상신호 처리부(210)로 전송한다. 반면, 마이컴(220)은 과도 dclk이 아닌 경우 즉, 외부 dclk을 그대로 사용하는 때에는 외부 구동 모드를 지시하는 구동 모드 제어 신호(DMC)를 영상신호 처리부(210)로 전송한다. 이때, 마이콤(220)은 호스트 인터페이스를 통해 영상신호 처리부(210)로 구동 모드 제어 신호(DMC)를 전송할 수 있다. The microcomputer 220 includes an external dclk detector 221, a prescaler 222, and a transient dclk determiner 223. The external dclk detector 221 detects the external dclk from the input image signal and transmits the external dclk to the prescaler 222. The prescaler 222 removes the noise of the received external dclk and divides the frequency so that a more accurate frequency of the external dclk can be accurately measured. The transient dclk determination unit 223 presets a prescribed frequency range suitable for use by the image signal controller 210, measures the frequency of the divided external dclk by using a timer interrupt, and determines whether it is included in the specified frequency range. . As a result of the determination, if the frequency of the external dclk is outside the specified frequency range, it is determined as transient dclk. The transient dclk determination unit 223 may include a timer for measuring the frequency of the divided external dclk. The microcomputer 220 transmits a driving mode control signal (DMC) to start the internal driving mode to the image signal processor 210 when the transient dclk is determined according to the determination result of the transient dclk determination unit 223. On the other hand, the microcomputer 220 transmits a driving mode control signal (DMC) indicating an external driving mode to the image signal processor 210 when it is not transient dclk, that is, when the external dclk is used as it is. In this case, the microcomputer 220 may transmit the driving mode control signal DMC to the image signal processor 210 through the host interface.

이하, 도 3 및 도 4를 참조하여 마이콤(220)이 외부로부터 입력된 외부 dclk을 검출하여 과도 dclk인지 여부를 판단하는 플라즈마 표시 장치의 클록 생성 방법에 대해서 설명한다. Hereinafter, a clock generation method of the plasma display apparatus in which the microcomputer 220 detects an external dclk input from the outside and determines whether it is a transient dclk will be described with reference to FIGS. 3 and 4.

도 3은 본 발명의 실시예에 따른 외부로부터 입력된 외부 dclk 및 분주된 외부 dclk을 도시한 도면이다. 도 4는 과도 dclk 여부를 판단하는 방법을 나타낸 도면이다. 3 is a diagram illustrating an external dclk and a divided external dclk input from an external device according to an embodiment of the present invention. 4 is a diagram illustrating a method of determining whether or not a transient dclk.

도 3에 도시된 바와 같이, (a)는 영상보드에서 마이콤(220)으로 입력되는 외부 dclk을 도시하고 있다. 마이콤(220)은 영상 신호에서 외부 dclk를 검출한다(S100). 마이콤(220)은 (a)에 도시된 외부 dclk의 주파수를 정확하게 측정하기 위해서 높은 주파수를 갖고 있는 외부 dclk을 전치 분주기값(prescaler)으로 나누어 분주하여 '카운트 dclk'를 생성한다(S200). 마이콤(220)이 외부 dclk을 분주한 것을 '카운트 dclk'라 하고, (b)는 이를 도시한 것이다. 마이콤(220)은 분주된 외부 dclk의 규정 주파수 범위를 미리 설정하여, 외부 dclk이 규정 주파수 범위를 벗어나는지 판단할 수 있다. As shown in FIG. 3, (a) illustrates an external dclk input to the microcomputer 220 from the image board. The microcomputer 220 detects an external dclk in the image signal (S100). In order to accurately measure the frequency of the external dclk shown in (a), the microcomputer 220 divides the external dclk having a high frequency into a prescaler and generates a count dclk (S200). The division of the external dclk by the microcomputer 220 is called 'count dclk', and (b) illustrates this. The microcomputer 220 may preset the prescribed frequency range of the divided external dclk to determine whether the external dclk is outside the specified frequency range.

마이콤(220)은 (b)에 도시된 카운트 dclk을 일정한 시간간격으로 주파수를 측정하여 과도 여부를 결정한다. 마이콤(220)은 (b)에 도시된 카운트 dclk이 생성되면, 그와 동시에 dclk check timer를 구동하여, 최초 측정시점부터 타이머 인터럽트(timer interrupt)를 발생시킨다(S300). 다음번 타이머 인터럽트 발생 전까지 카운트 dclk의 주파수를 측정한다(S400). 이때, 마이콤(220)은 이전 타이머 인터럽트 발생부터 다음번 타이머 인터럽트 발생시까지의 시간(T)동안 카운트 dclk의 수를 측정하여 카운트 dclk의 주파수를 측정한다. 타이머 인터럽트의 발생 주기(T)는 마이콤(220)에서 임의로 정할 수 있다. 마이콤(220)은 측정된 카운트 dclk의 주파수가 규정 주파수 범위 조건을 만족하는지 판단한다(S500). 판단결과 규정 주파수 범위를 만족하면, 외부 dclk을 사용하는 외부 구동 모드 제어 신호를 생성한다(S510). 반면, 규정 주파수 범위 조건을 만족하지 않는 경우, 즉 주파수가 조건보다 높거나 낮으면, 과도 dclk로 판단하여 내부 구동모드 제어 신호를 생성한다(S520). 마이콤(220)은 생성된 구동 모드 제어 신호(DMC)를 영상 처리 신호부(210)로 전송한다(S600). 마이콤(220)은 다음번 타이머 인터럽트를 발생시켜 다시 새로운 구간의 카운트 dclk을 측정한다. 이런 동작을 반복하여 일정한 시간 간격을 갖고 각 시간 구간마다 카운트 dclk의 주파수를 측정하고 과도 dclk 여부를 판단한다. 이렇게 반복하면, 도 3에 도시된 ①, ② 구간은 정상 적인 외부 dclk로 판단되어 외부 구동 모드 제어신호가 생성되고, ③, ④, ⑤ 구간은 과도 dclk로 판단되어 내부 구동 모드 제어 신호가 생성된다. 마이콤(220)은 생성된 구동 모드 제어 신호를 영상 신호 처리부(210)로 전송한다. The microcomputer 220 determines the frequency by measuring the frequency of the count dclk shown in (b) at regular time intervals. When the count dclk shown in (b) is generated, the microcomputer 220 drives a dclk check timer at the same time to generate a timer interrupt from the initial measurement time (S300). The frequency of the count dclk is measured until the next timer interrupt occurs (S400). At this time, the microcomputer 220 measures the frequency of the count dclk by measuring the number of count dclk during the time T from the previous timer interrupt occurrence to the next timer interrupt occurrence. The occurrence period T of the timer interrupt may be arbitrarily determined by the microcomputer 220. The microcomputer 220 determines whether the frequency of the measured count dclk satisfies a prescribed frequency range condition (S500). If it is determined that the prescribed frequency range is satisfied, an external driving mode control signal using an external dclk is generated (S510). On the other hand, if the prescribed frequency range condition is not satisfied, that is, if the frequency is higher or lower than the condition, it is determined as a transient dclk to generate an internal drive mode control signal (S520). The microcomputer 220 transmits the generated driving mode control signal DMC to the image processing signal unit 210 (S600). The microcomputer 220 generates the next timer interrupt and measures the count dclk of the new section again. By repeating this operation, the frequency of the count dclk is measured at each time interval, and it is determined whether or not the transient dclk. Repeatedly, the sections ① and ② shown in FIG. 3 are determined to be normal external dclk, and the external drive mode control signal is generated, and the sections ③, ④ and ⑤ are determined to be transient dclk, and the internal drive mode control signal is generated. . The microcomputer 220 transmits the generated driving mode control signal to the image signal processor 210.

영상 신호 처리부(210)는 구동 모드 제어 신호(DMC)에 따라 구동 모드를 결정한다. 외부 구동모드는 외부 dclk을 그대로 사용할 수 있다. 반면 내부 구동모드는 외부 dclk 대신 영상 신호 처리부(210)에 미리 설정된 규정 주파수 범위를 만족하는 dclk를 생성하여 이를 사용할 수 있다. The image signal processor 210 determines the driving mode according to the driving mode control signal DMC. External drive mode can use external dclk as it is. In contrast, the internal driving mode may generate and use a dclk that satisfies a preset frequency range in the image signal processor 210 instead of the external dclk.

이와 같이, 외부 dclk 가 규정 주파수 범위를 벗어나는 것을 미리 차단하고, 내부 dclk를 생성함으로써, 플라즈마 표시 장치의 내부 모듈을 보호하여 플라즈마 표시 장치의 신뢰성을 향상시킬 수 있다. As described above, by blocking the external dclk outside the prescribed frequency range and generating the internal dclk, the internal module of the plasma display device can be protected to improve the reliability of the plasma display device.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 의하면, 플라즈마 표시 장치의 내부 모듈을 보호하고, 플라즈마 표시 장치에서 왜곡현상을 방지하여, 화면 노이즈를 개선할 수 있다. 따라서 이를 통해 신뢰성 있는 플라즈마 표시 장치 및 그 클록 생성 방법을 제공한다. According to the present invention, screen noise can be improved by protecting the internal module of the plasma display device, preventing distortion in the plasma display device. Accordingly, this provides a reliable plasma display device and a clock generation method thereof.

Claims (6)

복수의 방전 셀을 포함하는 플라즈마 표시 패널, A plasma display panel including a plurality of discharge cells, 상기 플라즈마 표시 패널을 구동하는 구동부, 그리고 A driving unit driving the plasma display panel; 외부로부터 영상신호를 수신하여 상기 구동부를 제어하는 제어 신호를 생성하는 제어부를 포함하고, A control unit for receiving a video signal from the outside and generating a control signal for controlling the driving unit; 상기 제어부는, The control unit, 상기 영상 신호를 처리하여 영상 데이터를 생성하는 영상 신호 처리부, 그리고 An image signal processor configured to process the image signal to generate image data; and 상기 영상 신호의 dot clock을 검출하여 소정의 범위에 포함되는 주파수를 갖는 dot clock인지 여부를 판단하며, 판단 결과에 대한 정보를 상기 영상 신호 처리부로 전송하는 마이콤을 포함하며,Detecting the dot clock of the video signal to determine whether the dot clock having a frequency included in a predetermined range, and includes a microcomputer to transmit information on the determination result to the video signal processor, 상기 마이콤은, The microcomputer, 상기 dot clock의 노이즈를 제거하고, 상기 dot clock을 분주하는 프리스켈러부 및 A prescaler for removing noise of the dot clock and dividing the dot clock; 제1 타이머 인터럽트 및 제2 타이머 인터럽트를 발생시키고, 상기 제1 타이머 인터럽트와 상기 제2 타이머 인터럽트 발생 사이에 상기 분주된 dot clock의 주파수를 측정하여 상기 소정의 범위에 속하는지 판단하는 과도 dclk 판단부를 포함하는 플라즈마 표시 장치. A transient dclk determination unit configured to generate a first timer interrupt and a second timer interrupt, and determine whether the frequency falls within the predetermined range by measuring a frequency of the divided dot clock between the first timer interrupt and the occurrence of the second timer interrupt; Plasma display device comprising. 제1항에 있어서, The method of claim 1, 상기 영상 신호 처리부는, The video signal processor, 상기 마이콤으로부터 상기 영상 신호의dot clock이 상기 소정의 범위에 포함된다는 정보를 전송받은 경우 상기 영상 신호의 dot clock을 사용하고, 상기 마이컴으로부터 상기 영상 신호의 dot clock이 상기 소정의 범위에 포함되지 않는다는 정보를 전송받은 경우 상기 소정의 범위에 포함되는 dot clock을 생성하여 사용하는 플라즈마 표시 장치. The dot clock of the video signal is used when the information indicating that the dot clock of the video signal is included in the predetermined range is received from the micom, and the dot clock of the video signal is not included in the predetermined range from the micom. The plasma display device generates and uses a dot clock included in the predetermined range when the information is received. 제2항에 있어서, The method of claim 2, 상기 판단 결과에 대한 정보는 상기 영상 신호처리부를 제어하기 위한 구동 모드 제어 신호인 플라즈마 표시 장치. The information about the determination result is a driving mode control signal for controlling the image signal processor. 삭제delete 외부로부터 입력되는 영상신호를 이용하여 내부 클록으로 생성하는 플라즈마 표시 장치의 클록 생성 방법에 있어서, A clock generation method of a plasma display device which generates an internal clock using an image signal input from an external device, 외부로부터 입력된 영상 신호의 dot clock의 주파수를 측정하는 단계; Measuring a frequency of a dot clock of an image signal input from the outside; 상기 dot clock의 주파수가 규정 주파수 범위 내인지 판단하는 단계; 그리고 Determining whether a frequency of the dot clock is within a prescribed frequency range; And 상기 판단 단계 결과 상기 dot clock의 주파수가 상기 규정 주파수 범위에 포함되는 경우, 상기 외부로부터 입력된 영상 신호의 dot clock을 내부 클록으로 생성하고, 상기 판단 단계 결과 상기 dot clock의 주파수가 상기 규정 주파수 범위에 포함되지 않는 경우, 상기 규정 주파수 범위 내의 dot clock을 내부 클록으로 생성하는 단계를 포함하며,When the frequency of the dot clock is included in the prescribed frequency range as a result of the determining step, the dot clock of the image signal input from the outside is generated as an internal clock, and as a result of the determining step, the frequency of the dot clock is within the prescribed frequency range. If not included, the step of generating a dot clock within the prescribed frequency range as an internal clock, 상기 dot clock의 주파수 측정 단계는,Frequency measurement step of the dot clock, 상기 외부로부터 입력된 영상 신호의 dot clock을 분주하는 단계; 그리고Dividing a dot clock of the image signal input from the outside; And 상기 분주된 dot clock을 제1 타이머 인터럽트와 제2 타이머 인터럽트 사이의 기간동안 카운트하여 측정하는 단계를 포함하는 플라즈마 표시 장치의 클록 생성방법. And counting and measuring the divided dot clocks for a period between a first timer interrupt and a second timer interrupt. 삭제delete
KR1020050134206A 2005-12-29 2005-12-29 Plasma display device and method of generating clock signal KR100859686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134206A KR100859686B1 (en) 2005-12-29 2005-12-29 Plasma display device and method of generating clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134206A KR100859686B1 (en) 2005-12-29 2005-12-29 Plasma display device and method of generating clock signal

Publications (2)

Publication Number Publication Date
KR20070071058A KR20070071058A (en) 2007-07-04
KR100859686B1 true KR100859686B1 (en) 2008-09-23

Family

ID=38506255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134206A KR100859686B1 (en) 2005-12-29 2005-12-29 Plasma display device and method of generating clock signal

Country Status (1)

Country Link
KR (1) KR100859686B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000051480A (en) 1999-01-22 2000-08-16 구자홍 Driving circuit of Plasma Display Panel
KR20010029587A (en) 1999-05-31 2001-04-06 가부시끼가이샤 히다찌 가조 죠호 시스템 A display system and a display device
KR20050036258A (en) 2003-10-15 2005-04-20 삼성에스디아이 주식회사 Panel driving apparatus
KR20050114055A (en) 2004-05-31 2005-12-05 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000051480A (en) 1999-01-22 2000-08-16 구자홍 Driving circuit of Plasma Display Panel
KR20010029587A (en) 1999-05-31 2001-04-06 가부시끼가이샤 히다찌 가조 죠호 시스템 A display system and a display device
KR20050036258A (en) 2003-10-15 2005-04-20 삼성에스디아이 주식회사 Panel driving apparatus
KR20050114055A (en) 2004-05-31 2005-12-05 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20070071058A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101006140B1 (en) Electronic pen for detecting touch location, touch location detecting method and touch location detecting apparatus
US7701415B2 (en) Display device
JP4267603B2 (en) Plasma display device and driving method thereof
US20060176248A1 (en) Flat display panel having internal lower supply circuit for reducing power consumption
JP2007188482A (en) Display device and driving method thereof
KR20080086744A (en) Display device and control method of the same
JP4965825B2 (en) Display device
US9406282B2 (en) Display protection for invalid timing signals
KR100859686B1 (en) Plasma display device and method of generating clock signal
EP0644505B1 (en) Display device having a coordinate input mechanism
KR20050023777A (en) Plasma display panel and Driving method thereof
KR101993387B1 (en) Display device and driving method thereof
KR101016671B1 (en) Plasma display device and driving method thereof
KR20080004785A (en) Plasma display device and image signal management method thereof
KR100739639B1 (en) Plasma display device and driving method thereof
KR20050110730A (en) Method for monitoring the state of plasma display panel
KR100798869B1 (en) Plasma display panel its control method
KR100839736B1 (en) Plasma display device and driving method thereof
KR20080004975A (en) Plasma display device and driving method thereof
KR100482319B1 (en) Plasma display panel and driving method thereof
KR100637515B1 (en) Plasma display device and driving method thereof
KR100599655B1 (en) Plasma display device and driving method thereof
KR100425482B1 (en) Plasma display panel and driving method thereof
KR20050041049A (en) Driving method of plasma display panel and apparatus thereof
JPH05265393A (en) Control system for display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee