KR100850945B1 - LED package and method of manufacturing the same - Google Patents
LED package and method of manufacturing the same Download PDFInfo
- Publication number
- KR100850945B1 KR100850945B1 KR1020060109901A KR20060109901A KR100850945B1 KR 100850945 B1 KR100850945 B1 KR 100850945B1 KR 1020060109901 A KR1020060109901 A KR 1020060109901A KR 20060109901 A KR20060109901 A KR 20060109901A KR 100850945 B1 KR100850945 B1 KR 100850945B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- forming
- substrate
- layer
- light emitting
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 description 20
- 239000010408 film Substances 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 Gallium nitride compound Chemical class 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 발광 면적을 확대하고 양산성을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 실리콘 기판에 복수의 반도체층을 형성하는 단계와; 상기 반도체층의 소자 분리 영역을 식각하는 단계와; 상기 기판의 소자 분리 영역에 관통홀을 형성하는 단계와; 상기 기판의 외측면 및 상기 관통홀에 절연막을 형성하는 단계와; 상기 반도체층과 연결되는 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.The present invention relates to a light emitting device package and a method for manufacturing the same, and more particularly, to a light emitting device package and a method for manufacturing the same, which can expand the light emitting area and improve mass productivity. This invention comprises the steps of forming a plurality of semiconductor layers on a silicon substrate; Etching the device isolation region of the semiconductor layer; Forming a through hole in the device isolation region of the substrate; Forming an insulating film on an outer surface of the substrate and the through hole; It is preferably configured to include the step of forming an electrode connected to the semiconductor layer.
발광 소자, 패키지, 전극, 관통홀, LED. Light emitting element, package, electrode, through hole, LED.
Description
도 1은 일반적인 발광 소자 패키지의 일례를 나타내는 단면도이다.1 is a cross-sectional view showing an example of a general light emitting device package.
도 2 내지 도 9는 본 발명의 제조방법의 일 실시예를 나타내는 단면도로서,2 to 9 are cross-sectional views showing an embodiment of the manufacturing method of the present invention,
도 2는 기판 상에 반도체층을 형성한 단계를 나타내는 단면도이다.2 is a cross-sectional view illustrating a step of forming a semiconductor layer on a substrate.
도 3은 반도체층의 세부를 나타내는 확대도이다.3 is an enlarged view showing the details of the semiconductor layer.
도 4는 반도체층과 기판에 마스크층을 형성한 단계를 나타내는 단면도이다.4 is a cross-sectional view illustrating a step of forming a mask layer on a semiconductor layer and a substrate.
도 5는 반도체층을 패터닝한 상태를 나타내는 단면도이다.5 is a cross-sectional view illustrating a state in which a semiconductor layer is patterned.
도 6은 마스크층을 패터닝한 상태를 나타내는 단면도이다.6 is a cross-sectional view illustrating a state in which a mask layer is patterned.
도 7은 관통홀을 형성한 단계를 나타내는 단면도이다.7 is a cross-sectional view illustrating a step of forming a through hole.
도 8은 마스크층을 제거한 상태를 나타내는 단면도이다.8 is a cross-sectional view illustrating a state in which a mask layer is removed.
도 9는 절연막을 형성한 상태를 나타내는 단면도이다.9 is a cross-sectional view showing a state in which an insulating film is formed.
도 10은 본 발명의 발광 소자 패키지의 일 실시예를 나타내는 단면도이다.10 is a cross-sectional view showing an embodiment of a light emitting device package of the present invention.
도 11은 도 10의 B 부분 확대도이다.FIG. 11 is an enlarged view of a portion B of FIG. 10.
<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
100 : 기판 110 : 버퍼층100 substrate 110 buffer layer
120, 130 : 관통홀 200 : 반도체층120, 130: through hole 200: semiconductor layer
300 : 제1마스크층 400 : 제2마스크층300: first mask layer 400: second mask layer
500 : 절연막 600 : 전극500: insulating film 600: electrode
610 : n-형 전극 620 : p-형 전극610: n-type electrode 620: p-type electrode
본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 발광 면적을 확대하고 양산성을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting device package and a method for manufacturing the same, and more particularly, to a light emitting device package and a method for manufacturing the same, which can expand the light emitting area and improve mass productivity.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices, including.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)에 의해 고출력 전자소자 개발 분야에서 많은 주목을 받아왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.Gallium nitride compound semiconductors (Gallium Nitride (GaN)) have attracted much attention in the field of high power electronics development due to their high thermal stability and wide bandgap (0.8-6.2 eV). One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.
이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create white LEDs that can replace incandescent and blue LEDs that are beneficial for optical recording.
또한, 종래의 녹색 LED의 경우에는 처음에는 GaP로 구현이 되었는데, 이는 간접 천이형 재료로서 효율이 떨어져서 실용적인 순녹색 발광을 얻을 수 없었으나, InGaN 박박성장이 성공함에 따라 고휘도 녹색 LED 구현이 가능하게 되었다.In addition, in the case of the conventional green LED, it was initially implemented as GaP, which was inefficient as an indirect transition type material, and thus practical pure green light emission could not be obtained. However, as InGaN thin film growth succeeded, high brightness green LED could be realized. It became.
이와 같은 이점 및 다른 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Because of these and other benefits, the GaN series LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.
GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다. Since the efficiency of GaN light emitting diodes outperformed the efficiency of incandescent lamps and is now comparable to that of fluorescent lamps, the GaN LED market is expected to continue to grow rapidly.
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL; Cold Cathode Fluorescence Lamp)을 대체하는 LED 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광 다이오드 조명 장치 및 신호 등에까지 응용이 확대되고 있다. The development of this technology replaces not only display devices but also LED backlights, fluorescent lamps, and incandescent lamps, which replace the Cold Cathode Fluorescence Lamp (CCFL), which forms the backlight of optical communication means, transmission modules, and liquid crystal display (LCD) displays. Applications are expanding to white light emitting diode lighting devices and signals.
이러한 LED는 칩 단위로 제조되어 실리콘이나 세라믹으로 제작한 서브 마운 트에 접합되어 패키지 형태로 사용하거나, 다른 패키지에 실장되어 사용된다. These LEDs are manufactured in chip units and bonded to a submount made of silicon or ceramic and used as a package, or mounted in another package.
도 1은 실리콘 서브 마운트를 이용하여 패키징된 LED 칩을 나타낸다.1 shows an LED chip packaged using a silicon submount.
이러한 서브 마운트를 이용한 LED 패키지는, 장착홈(11)이 형성된 실리콘 서브 마운트(10)에 전극(20)과 반사막(30)이 형성되고, 이러한 장착홈(11)에는 별도의 제조 공정에 의하여 제작된 LED 칩(40)이 솔더링(soldering)에 의하여 장착된다.In the LED package using the submount, the
상기 LED 칩(40)은 도시하는 바와 같이, 플립칩 본딩 되거나 와이어를 이용하여 전극(20)과 연결된다. 또한, LED 칩(40) 상측에는 봉지재(50)가 채워지며, 이러한 봉지재(50)에는 색 변환을 위한 형광체가 포함될 수도 있다.As illustrated, the LED chip 40 is flip chip bonded or connected to the
이와 같이, 종래의 실리콘 서브 마운트를 이용한 패키지는, LED 칩을 별도의 과정으로 제작하고, 이러한 LED 칩을 서브 마운트에 부착하기 위해서는 서브 마운트의 장착홈에 솔더링을 이용하여 부착하여야 하는 등 복잡한 공정이 필요한 단점이 있었다.As described above, a package using a conventional silicon submount has a complicated process such as manufacturing an LED chip as a separate process and attaching the LED chip to the submount by soldering to the mounting groove of the submount. There was a disadvantage.
본 발명이 이루고자 하는 기술적 과제는, 실리콘 기판 위에 직접 발광 소자를 성장시키고 패키징 함으로써, 공정이 간단하고 발광 면적을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting device package and a method of manufacturing the same, which can simplify the process and improve a light emitting area by growing and packaging a light emitting device directly on a silicon substrate.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 실리콘 기판에 복수의 반도체층을 형성하는 단계와; 상기 반도체층의 소자 분리 영역을 식각하는 단계와; 상기 기판의 소자 분리 영역에 관통홀을 형성하는 단계와; 상기 기판의 외측면 및 상기 관통홀에 절연막을 형성하는 단계와; 상기 반도체층과 연결되는 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.As a first aspect for achieving the above technical problem, the present invention comprises the steps of forming a plurality of semiconductor layers on a silicon substrate; Etching the device isolation region of the semiconductor layer; Forming a through hole in the device isolation region of the substrate; Forming an insulating film on an outer surface of the substrate and the through hole; It is preferably configured to include the step of forming an electrode connected to the semiconductor layer.
상기 관통홀을 형성하는 단계는, 상기 기판의 양측면을 식각함으로써 형성할 수 있다.The forming of the through hole may be formed by etching both side surfaces of the substrate.
또한, 상기 반도체층을 형성하는 단계는, 제1전도성 반도체층을 형성하는 단계와; 상기 제1전도성 반도체층 상에 발광층을 형성하는 단계와; 상기 발광층 상에 제2전도성 반도체층을 형성하는 단계를 포함하여 구성될 수 있다.The forming of the semiconductor layer may include forming a first conductive semiconductor layer; Forming a light emitting layer on the first conductive semiconductor layer; And forming a second conductive semiconductor layer on the light emitting layer.
한편, 상기 전극을 형성하는 단계는, 일측 단부가 상기 제1전도성 반도체층에 연결되고 타측 단부가 상기 기판의 후면에 연결되는 제1전극을 형성하는 단계와; 일측 단부가 상기 제2전도성 반도체층에 연결되고 타측 단부가 상기 기판의 후면에 연결되는 제2전극을 형성하는 단계를 포함하여 구성될 수 있다.Meanwhile, the forming of the electrode may include forming a first electrode having one end connected to the first conductive semiconductor layer and the other end connected to a rear surface of the substrate; And forming a second electrode having one end connected to the second conductive semiconductor layer and the other end connected to the rear surface of the substrate.
이때, 상기 제1전극은, 상기 제2전도성 반도체층과 발광층을 관통하는 홀을 통하여 상기 제1전도성 반도체층에 연결되는 것이 바람직하다.In this case, the first electrode may be connected to the first conductive semiconductor layer through a hole passing through the second conductive semiconductor layer and the light emitting layer.
또한, 상기 제1전극 또는 제2전극은, 코-스퍼터링(co-sputtering) 방법에 의하여 상기 기판의 전면과 후면에 동시에 형성될 수 있으며, 관통홀을 통하여 형성될 수 있다.In addition, the first electrode or the second electrode may be simultaneously formed on the front and rear surfaces of the substrate by a co-sputtering method, and may be formed through the through holes.
상기 실리콘 기판에 복수의 반도체층을 형성하는 단계 이후에는 상기 기판의 전면 또는 후면에 마스크층을 형성하는 단계를 더 포함할 수 있고, 상기 마스크층은, 건식 식각되어 패터닝될 수 있으며, 실리콘 질화물로 형성될 수 있다.After the forming of the plurality of semiconductor layers on the silicon substrate may further comprise the step of forming a mask layer on the front or rear of the substrate, the mask layer may be dry etched and patterned, silicon nitride Can be formed.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 실리콘으로 형성된 패키지 바디와; 상기 패키지 바디 상에 형성되는 복수의 반도체층과; 상기 반도체층의 테두리부와 상기 패키지 바디의 외측면과 후면을 덮는 절연막과; 상기 절연층의 외측면에 위치하며, 일측 단부가 상기 반도체층과 연결되고 타측 단부가 상기 기판의 후면과 연결되는 한 쌍의 전극을 포함하여 구성되는 것이 바람직하다.As a second aspect for achieving the above technical problem, the present invention, the package body formed of silicon; A plurality of semiconductor layers formed on the package body; An insulating film covering an edge of the semiconductor layer and an outer surface and a rear surface of the package body; Located on the outer surface of the insulating layer, preferably comprises a pair of electrodes that one end is connected to the semiconductor layer and the other end is connected to the rear surface of the substrate.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention allows for various modifications and variations, specific embodiments thereof are illustrated by way of example in the drawings and will be described in detail below. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.
동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. Like reference numerals denote like elements throughout the description of the drawings. In the drawings the dimensions of layers and regions are exaggerated for clarity.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being on another component "on", it will be understood that it may be directly on another element or there may be an intermediate element in between. . If a part of a component, such as a surface, is expressed as 'inner', it will be understood that this means that it is farther from the outside of the device than other parts of the element.
나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영 역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. Furthermore, relative terms such as "beneath" or "overlies" refer to the relationship of one layer or region to one layer or region and another layer or region with respect to the substrate or reference layer, as shown in the figures. Can be used to describe.
이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.It will be understood that these terms are intended to include other directions of the device in addition to the direction depicted in the figures. Finally, the term 'directly' means that there is no element in between. As used herein, the term 'and / or' includes any and all combinations of one or more of the recorded related items.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.
이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.These terms are only used to distinguish one element, component, region, layer or region from another region, layer or region. Thus, the first region, layer or region discussed below may be referred to as the second region, layer or region.
도 2에서 도시하는 바와 같이, 발광 소자 패키지의 제작은 먼저, 실리콘(Si) 기판(100) 상에 발광 소자 구조를 이루는 복수의 반도체층(200)을 형성한다.As shown in FIG. 2, in manufacturing a light emitting device package, first, a plurality of
이러한 복수의 반도체층(200)은, 도 3에서와 같이, n-형 질화물 반도체층(210)과, 이 n-형 질화물 반도체층(210) 상에 형성되는 활성층(220) 및 이 활성층(220) 상에 형성되는 p-형 질화물 반도체층(230)을 포함하여 이루어진다.As shown in FIG. 3, the plurality of
또한, 이러한 반도체층(200: 210, 220, 230)의 적층 순서는 반대로 될 수 있다. 즉, p-형 질화물 반도체층(230)이 기판(100) 상에 먼저 형성되고, 활성층(220)과 n-형 질화물 반도체층(210)이 차례로 형성될 수도 있다.In addition, the stacking order of the semiconductor layers 200, 210, 220, and 230 may be reversed. That is, the p-type
이러한 n-형 질화물 반도체층(210)과 p-형 질화물 반도체층(230)은 각각 제1전도성 반도체층과 제2전도성 반도체층으로 표현될 수 있음은 물론이다.Of course, the n-type
또한, 경우에 따라서는 상기 기판(100)과 반도체층(200) 사이에 버퍼층(110)이 위치할 수 있다.In some cases, the buffer layer 110 may be located between the
이러한 반도체층(200) 상과 기판(100)의 하측면에는 도 4에서와 같이, 각각 제1마스크층(300)과 제2마스크층(400)이 형성된다. 이 마스크층(300, 400)은 각각 반도체층(200)을 식각하기 위한 마스크와, 기판(100)을 식각하여 관통홀(120, 130: 도 7 참고)을 형성하기 위한 마스크로 이용될 수 있다.The
이때, 상기 제1마스크층(300)과 제2마스크층(400)은 동시에 형성될 수 있고, 별도의 과정으로 형성될 수도 있다. 즉, 제2마스크층(400)은 추후에 형성될 수도 있다.In this case, the
또한, 이러한 제1마스크층(300)과 제2마스크층(400)은 산화물 또는 질화물로 형성될 수 있으며, 동일 물질 또는 다른 물질로 형성될 수도 있다. 본 실시예에서는 실리콘 질화물(SiNx)을 이용한다.In addition, the
이후, 소자 분리 영역(A)을 식각하기 위하여 제1마스크층(300)은 패터닝되는데, 이때, 건식 식각에 의하여 패터닝 될 수 있으며, 이러한 제1마스크층(300)을 이용하여 반도체층(200)을 건식 식각하여 도 5와 같은 구조를 이루게 된다.Subsequently, the
다음, 도 6에서 도시하는 바와 같이, 상기 제2마스크층(400)은 소자 분리 영역(A)이 식각된다.Next, as shown in FIG. 6, the device isolation region A is etched in the
이와 같은 제1마스크층(300)과 제2마스크층(400)을 마스크로 하여 상기 기판(100)을 습식 식각함으로써 도 7과 같이, 소자 분리 영역(A)에서 기판(100)을 관통하는 관통홀(120, 130)을 형성한다.By wet etching the
이와 같은 관통홀(120, 130)은 상측 관통홀(120)과 하측 관통홀(130)이 동시에 식각되어 서로 만나도록 형성할 수 있다.The through
이후, 도 8에서와 같이, 상기 제1마스크층(300)과 제2마스크층(400)은 식각에 의하여 제거된다.Thereafter, as shown in FIG. 8, the
상술한 과정에 의하여 형성된 관통홀(120, 130)과, 반도체층(200)의 측면 및 기판(100)의 하측면에는 절연막(500)이 형성되어, 도 9에서 도시하는 바와 같이, 상기 반도체층(200)과 기판(100)을 절연한다.An insulating
이와 같이 형성된 절연막(500) 상에는, 도 10에서와 같이, 상기 반도체층(200)과 기판(100)의 하측을 연결하는 한 쌍의 전극(610, 620)이 형성된다. On the insulating
이러한 전극은 상기 반도체층(200)의 n-형 질화물 반도체층(210)과 연결되는 n-형 전극(610)과, p-형 질화물 반도체층(230)과 연결되는 p-형 전극(620)으로 이루어진다.The electrode is an n-
상기 전극(610, 620)의 형성은 코-스퍼터링(co-sputtering) 방법에 의하여 상기 기판(100)의 전면과 후면에 동시에 형성하는 것이 바람직하다.The
이러한 전극(610, 620)은 관통홀(120, 130)과 기판(100)의 상측에 형성된 반도체층(200) 및 기판(100)의 하측의 일부에 형성되고, 소자 분리 영역을 분리함으로써 개개의 칩으로 분리되어 도 10과 같은 구조를 이룬다.These
도 11은 n-형 전극(610)과 n-형 질화물 반도체층(210)의 연결의 일례를 나타내는 도 10의 B 부분 확대도로서, 상기 n-형 전극(610)과 n-형 질화물 반도체층(210)의 연결은, 활성층(220)과 p-형 질화물 반도체층(230)을 관통하는 홀(240)을 형성하여, 이 홀(240)을 통하여 연결될 수 있다. 이때, 이 홀(240)의 주변부에는 절연막(510)을 형성하는 것이 바람직하다.FIG. 11 is an enlarged view of a portion B of FIG. 10 illustrating an example of a connection between the n-
또한, 반도체층(200)의 형성 이전에 미리 전극의 일부를 형성하고(도시되지 않음), 이후 상기 n-형 전극(610)과 상기 전극의 일부가 접촉하도록 함으로써 n-형 질화물 반도체층(210)을 n-형 전극(610)과 연결할 수도 있다.In addition, the n-type
한편, 도 12는 n-형 전극(610)과 n-형 질화물 반도체층(210)의 연결의 다른 예를 나타내는 도 10의 B 부분 확대도로서, 도시하는 바와 같이, 반도체층(200)의 측면을 절연하는 절연막(510)의 일부에 개구부(520)를 형성함으로써, 이 개구부(520)를 통하여 n-형 전극(610)과 n-형 질화물 반도체층(210)이 연결되도록 할 수 있다.FIG. 12 is an enlarged view of a portion B of FIG. 10 illustrating another example of the connection between the n-
즉, 절연막(510)이 일부 개구된 개구부(520)를 n-형 질화물 반도체층(210)의 측면에 형성하는데, 이 개구부(520)는 절연막(510) 형성시 마스크를 이용하거나 패터닝하여 형성할 수 있다.That is, an
그리고 이 개구부(520)가 형성된 절연막(510) 상에 n-형 전극(610)을 형성하 게 되면, 이 개부부(520)를 통하여 n-형 전극(610)과 n-형 질화물 반도체층(210)이 전기적으로 연결되는 것이다.When the n-
한편, p-형 전극(620)과 p-형 질화물 반도체층(230) 또한 절연막(510)을 개구한 상태에서 p-형 질화물 반도체층(230)의 측면에서 접촉할 수 있음은 물론이다.On the other hand, the p-
이와 같이, 전극(610, 620)과 반도체층(200)이 측면에서 접촉할 수 있으면 발광 면적이 증가될 수 있고, 절연막(510)을 형성하는 면적도 축소되어 공정이 간소해질 수 있다.As such, when the
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.
이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.The present invention as described above has the following effects.
첫째, 발광 소자 칩 부분이 실리콘 기판에 직접 형성되어, 서로 직접 붙어 있기 때문에 소자의 구동시 발생하는 열의 발산이 용이하다.First, since the light emitting device chip portions are directly formed on the silicon substrate and directly attached to each other, heat dissipation generated when the device is driven is easy.
둘째, 대면적으로 발광 소자 칩을 패터닝 함으로써 발광 면적을 확대할 수 있다.Second, the light emitting area can be enlarged by patterning the light emitting device chip in a large area.
셋째, 발광 소자 칩과 기판의 접합 공정이 필요 없으므로 제작 공정이 단순해져서 양산성을 향상시킬 수 있다.Third, since the bonding process between the light emitting device chip and the substrate is not necessary, the manufacturing process can be simplified, and the mass productivity can be improved.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060109901A KR100850945B1 (en) | 2006-11-08 | 2006-11-08 | LED package and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060109901A KR100850945B1 (en) | 2006-11-08 | 2006-11-08 | LED package and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080041816A KR20080041816A (en) | 2008-05-14 |
KR100850945B1 true KR100850945B1 (en) | 2008-08-08 |
Family
ID=39648771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060109901A KR100850945B1 (en) | 2006-11-08 | 2006-11-08 | LED package and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100850945B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101114592B1 (en) | 2009-02-17 | 2012-03-09 | 엘지이노텍 주식회사 | Lighting emitting device and fabrication method thereof |
KR100933920B1 (en) * | 2009-06-05 | 2009-12-28 | 주식회사 케이아이자이맥스 | Light emitting unit and manufacturing thereof |
KR101081055B1 (en) * | 2009-07-24 | 2011-11-07 | 엘지이노텍 주식회사 | Light emitting device package and method for fabricating the same |
KR101039939B1 (en) * | 2010-04-28 | 2011-06-09 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system including the same |
KR101685110B1 (en) | 2015-07-16 | 2016-12-09 | 건국대학교 산학협력단 | Method for manufacturing electronic device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1184180A (en) | 1997-09-09 | 1999-03-26 | Oki Electric Ind Co Ltd | Packaging substrate of optical module and its production |
KR20050060479A (en) * | 2003-12-16 | 2005-06-22 | 엘지전자 주식회사 | Light emitting diode lighting apparatus and manufacturing method thereof |
KR20060076159A (en) * | 2004-12-29 | 2006-07-04 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | Light emitting diode package and process of making the same |
-
2006
- 2006-11-08 KR KR1020060109901A patent/KR100850945B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1184180A (en) | 1997-09-09 | 1999-03-26 | Oki Electric Ind Co Ltd | Packaging substrate of optical module and its production |
KR20050060479A (en) * | 2003-12-16 | 2005-06-22 | 엘지전자 주식회사 | Light emitting diode lighting apparatus and manufacturing method thereof |
KR20060076159A (en) * | 2004-12-29 | 2006-07-04 | 인더스트리얼 테크놀로지 리써치 인스티튜트 | Light emitting diode package and process of making the same |
Also Published As
Publication number | Publication date |
---|---|
KR20080041816A (en) | 2008-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100845856B1 (en) | LED package and method of manufacturing the same | |
US10326059B2 (en) | Thin film light emitting diode | |
JP5209881B2 (en) | Lead frame and light emitting device package using the same | |
US7414271B2 (en) | Thin film led | |
KR100845864B1 (en) | LED package and method of manufacturing the same | |
KR100850945B1 (en) | LED package and method of manufacturing the same | |
KR100670929B1 (en) | Flip chip light-emitting device and Method of manufacturing the same | |
KR100646635B1 (en) | Light-emitting device having arrayed cells and method of manufacturing the same | |
KR100813070B1 (en) | Led package and method of manufacturing the same | |
KR100450514B1 (en) | White light emitting diode | |
KR101155033B1 (en) | Led package | |
KR20120011198A (en) | Light emitting device, light emitting device package and method for fabricating light emitting device | |
KR100781285B1 (en) | Lead frame for led and led package | |
KR100760131B1 (en) | Method for manufacturing white light emitting diode | |
KR20030082282A (en) | White light emitting diode | |
KR20140077657A (en) | Light emitting diode and manufacturing method thereof | |
KR20050117166A (en) | Method of an optical device using organic substance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160624 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190711 Year of fee payment: 12 |