KR100850909B1 - Plasma Display Panel - Google Patents
Plasma Display Panel Download PDFInfo
- Publication number
- KR100850909B1 KR100850909B1 KR1020060074442A KR20060074442A KR100850909B1 KR 100850909 B1 KR100850909 B1 KR 100850909B1 KR 1020060074442 A KR1020060074442 A KR 1020060074442A KR 20060074442 A KR20060074442 A KR 20060074442A KR 100850909 B1 KR100850909 B1 KR 100850909B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge
- discharge cell
- front substrate
- display panel
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/38—Exhausting, degassing, filling, or cleaning vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/48—Sealing, e.g. seals specially adapted for leading-in conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/38—Exhausting, degassing, filling, or cleaning vessels
- H01J9/385—Exhausting vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/38—Exhausting, degassing, filling, or cleaning vessels
- H01J9/395—Filling vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/40—Closing vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
- H01J2211/323—Mutual disposition of electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/36—Spacers, barriers, ribs, partitions or the like
- H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/36—Spacers, barriers, ribs, partitions or the like
- H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
- H01J2211/365—Pattern of the spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/42—Fluorescent layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
- H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/54—Means for exhausting the gas
Abstract
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 배기 유닛을 생략하고, 아울러 전면 기판에 형성되는 제 1 전극과 제 2 전극을 단일 층으로 형성함으로써 제조 공정을 단순화할 수 있으며, 또한 제조 단가를 낮출 수 있고, 또한 방전을 안정시켜 구동 효율을 향상시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, which omits the exhaust unit, and may simplify the manufacturing process by forming the first electrode and the second electrode formed on the front substrate as a single layer. It is possible to lower the unit cost and to stabilize the discharge, thereby improving the driving efficiency.
이러한, 본 발명의 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 형성되고, 전면 기판과 대향되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극 및 제 2 전극은 단일 층(One Layer)으로 형성되고, 후면 기판에는 배기 유닛(Unit)이 생략된 것이 바람직하다.The plasma display panel according to the present invention has a front substrate on which first and second electrodes parallel to each other are formed, and a third electrode intersecting the first and second electrodes is formed and is disposed to face the front substrate. It includes a partition wall partitioning the discharge cell between the substrate and the front substrate and the rear substrate, the first electrode and the second electrode is formed in a single layer, the exhaust unit (Unit) is omitted in the rear substrate desirable.
Description
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.1A to 1D are diagrams for explaining an example of the structure of a plasma display panel according to one embodiment of the present invention;
도 2는 배기 홀이 생략된 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제조 공정의 일례를 설명하기 위한 도면.2 is a view for explaining an example of the manufacturing process of the plasma display panel according to an embodiment of the present invention, the exhaust hole is omitted.
도 3은 배기 팁이 생략된 구조에서 제 1 전극과 제 2 전극이 단일 층 구조를 갖는 이유에 대해 설명하기 위한 도면.3 is a view for explaining the reason why the first electrode and the second electrode has a single layer structure in the structure in which the exhaust tip is omitted.
도 4는 제 1 전극 및 제 2 전극과 전면 기판 사이에 블랙 층이 더 추가된 구조의 일례를 설명하기 위한 도면.4 is a view for explaining an example of a structure in which a black layer is further added between the first electrode and the second electrode and the front substrate.
도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 1 실시예에 대해 설명하기 위한 도면.FIG. 5 is a view for explaining a first embodiment of a first electrode and a second electrode of a plasma display panel according to an embodiment of the present invention; FIG.
도 6a 내지 도 6c는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 2 실시예에 대해 설명하기 위한 도면.6A to 6C are diagrams for describing a second embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention.
도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 3 실시예에 대해 설명하기 위한 도면.FIG. 7 is a view for explaining a third embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention; FIG.
도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 4 실시예에 대해 설명하기 위한 도면.8 is a view for explaining a fourth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention;
도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 5 실시예에 대해 설명하기 위한 도면.FIG. 9 is a view for explaining a fifth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention; FIG.
도 10은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 6 실시예에 대해 설명하기 위한 도면.FIG. 10 is a view for explaining a sixth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention; FIG.
도 11a 내지 도 11b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 7 실시예에 대해 설명하기 위한 도면.11A to 11B are views for explaining a seventh embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention.
도 12는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 8 실시예에 대해 설명하기 위한 도면.12 is a view for explaining an eighth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention;
도 13은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 9 실시예에 대해 설명하기 위한 도면.FIG. 13 is a view for explaining a ninth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention; FIG.
도 14는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 10 실시예에 대해 설명하기 위한 도면.FIG. 14 is a view for explaining a tenth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention; FIG.
도 15a 내지 도 15b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 11 실시예에 대해 설명하기 위한 도면.15A to 15B are views for explaining an eleventh embodiment of a first electrode and a second electrode of a plasma display panel according to an embodiment of the present invention.
도 16은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면.FIG. 16 is a diagram for explaining a frame for implementing grayscale of an image in a plasma display panel according to one embodiment of the present invention; FIG.
도 17은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.17 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention;
도 18a 내지 도 18b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.18A to 18B are diagrams for explaining another form of the rising ramp signal or the second falling ramp signal.
도 19는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.19 is a diagram for explaining another type of the sustain signal.
<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>
101 : 전면 기판 102 : 제 1 전극101: front substrate 102: first electrode
103 : 제 2 전극 104 : 상부 유전체 층103: second electrode 104: upper dielectric layer
105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate
112 : 격벽 113 : 제 3 전극112: partition wall 113: third electrode
114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell (Cell) partitioned by a partition, and a plurality of electrodes are formed in the plasma display panel.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.The driving signal is supplied to the discharge cell through the electrode.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.Then, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.
한편, 종래의 플라즈마 디스플레이 패널에서는 방전 셀 내에서의 방전 가스 의 분포가 불균일한 문제점이 있다.On the other hand, in the conventional plasma display panel, there is a problem that the distribution of the discharge gas in the discharge cell is nonuniform.
이러한 방전 가스의 불균일한 분포는 방전을 불안정하게 하고, 아울러 방전 전압을 상승시켜 구동 효율을 저하시키는 문제점을 발생시킨다.This non-uniform distribution of the discharge gas causes a problem of destabilizing the discharge and raising the discharge voltage to lower the driving efficiency.
상술한 문제점을 해결하기 위해 본 발명은 방전 가스의 주입 공정을 개선하여 방전 셀 내에서 방전 가스의 분포가 실질적으로 균일한 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a plasma display panel having an even distribution of discharge gas in a discharge cell by improving a discharge gas injection process.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 형성되고, 전면 기판과 대향되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극 및 제 2 전극은 단일 층(One Layer)으로 형성되고, 후면 기판에는 배기 유닛(Unit)이 생략된 것이 바람직하다.According to an embodiment of the present invention, a plasma display panel includes a front substrate on which first and second electrodes are parallel to each other, and a third electrode intersecting the first and second electrodes is formed. And a barrier rib partitioning a discharge cell between the front substrate and the rear substrate, the rear substrate disposed to face the front substrate, and the first electrode and the second electrode formed of a single layer. It is preferable that the exhaust unit is omitted.
또한, 상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 또 다른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 형성되고, 전면 기판과 대향되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극 및 제 2 전극은 단일 층(One Layer)으로 형성되고, 후면 기판은 홀(Hole)이 없는 구조이고, 납(Pb) 성분의 함량이 1000PPM(Parts Per Million)이하인 것이 바람직하다.In addition, another plasma display panel according to an embodiment of the present invention for achieving the above object is a front substrate formed with a first electrode and a second electrode parallel to each other, and a third crossing the first electrode and the second electrode; An electrode is formed and includes a rear substrate disposed opposite the front substrate and a partition wall defining a discharge cell between the front substrate and the rear substrate, wherein the first electrode and the second electrode are formed of a single layer; The back substrate has a structure without a hole, and the content of lead (Pb) is preferably 1000 parts per million (PPM) or less.
또한, 상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 또 다른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 형성되고, 전면 기판과 대향되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극 및 제 2 전극은 단일 층(One Layer)으로 형성되고, 후면 기판은 홀(Hole)이 없는 구조이고, 방전 셀은 제 1 방전 셀과 제 2 방전 셀을 포함하고, 제 1 방전 셀에는 제 1 형광체 층이 형성되고, 제 2 방전 셀에는 제 1 형광체 층과 다른 색의 광을 방출하는 제 2 형광체 층이 형성되고, 제 1 방전 셀의 피치(Pitch)는 제 2 방전 셀의 피치와 다른 것이 바람직하다.In addition, another plasma display panel according to an embodiment of the present invention for achieving the above object is a front substrate formed with a first electrode and a second electrode parallel to each other, and a third crossing the first electrode and the second electrode; An electrode is formed and includes a rear substrate disposed opposite the front substrate and a partition wall defining a discharge cell between the front substrate and the rear substrate, wherein the first electrode and the second electrode are formed of a single layer; The back substrate has a structure without a hole, the discharge cell includes a first discharge cell and a second discharge cell, a first phosphor layer is formed on the first discharge cell, and a first phosphor on the second discharge cell. It is preferable that a second phosphor layer is formed which emits light of a different color from the layer, and the pitch of the first discharge cell is different from the pitch of the second discharge cell.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.1A to 1D are views for explaining an example of the structure of a plasma display panel according to an embodiment of the present invention.
먼저, 도 1a를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성되는 전면 기판(101)과, 전술한 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 형성되는 후면 기판(111)이 합착되어 이루어질 수 있다.First, referring to FIG. 1A, a plasma display panel according to an exemplary embodiment of the present invention may include a
여기서, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 단일 층(One Layer)으로 형성된다. 예를 들면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 투명 전극이 생 략된(ITO-Less) 전극인 것이 바람직하다.Here, the first electrode 102 (Y) and the second electrode 103 (Z) are formed in a single layer. For example, the
아울러, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 어느 하나는 이후에 설명될 상부 유전체 층(104)보다 색이 어두운 것이 바람직하다.In addition, it is preferable that at least one of the
아울러 후면 기판(111)에는 배기 유닛(Unit)이 생략된다. 더욱 바람직하게는 후면 기판(111) 및 전면 기판(101)에 각각 배기 유닛이 생략된다. 여기서, 배기 유닛은 배기 홀(Hole), 배기 팁(Tip) 또는 배기관 중 적어도 하나 이상일 수 있다.In addition, an exhaust unit is omitted in the
이에 대해서는 도 2 이후에서 보다 상세히 설명하기로 한다.This will be described in more detail later with reference to FIG. 2.
여기서, 전면 기판(101) 상에 형성되는 전극, 바람직하게는 제 1 전극(102, Y)과 제 2 전극(103, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.Here, the electrode formed on the
이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(104)이 형성될 수 있다.The dielectric layer covers the
이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.This upper
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성된다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성될 수 있다.A
한편, 후면 기판(111) 상에는 전극, 바람직하게는 제 3 전극(113, X)이 형성 되고, 이러한 제 3 전극(113, X)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113, X)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(115)이 형성될 수 있다.On the other hand, the electrode, preferably the third electrode (113, X) is formed on the
이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.The lower
이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 방전 셀이 형성될 수 있다.On top of the lower
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) discharge cells, it is also possible to further form a white (W) or yellow (Yellow: Y) discharge cell.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀에서의 색 온도를 맞추기 위해 도 1b에서와 같이 적색(R), 녹색(G) 및 청색(B) 방전 셀의 피치가 다르게 할 수도 있다.Meanwhile, although the pitches of the red (R), green (G), and blue (B) discharge cells in the plasma display panel according to an embodiment of the present invention may be substantially the same, red (R) and green In order to match the color temperature in the (G) and blue (B) discharge cells, the pitches of the red (R), green (G) and blue (B) discharge cells may be different as shown in FIG. 1B.
이러한 경우 적색(R), 녹색(G) 및 청색(B) 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 하나 이상의 방전 셀의 피치를 다른 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 도 1b에서와 같이 적색(R) 방전 셀의 피치(a)가 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 피치(b, c)를 적색(R) 방전 셀의 피치보다 크게 할 수도 있을 것이다.In this case, the pitch may be different for each of the red (R), green (G), and blue (B) discharge cells, but the pitch of one or more discharge cells among the red (R), green (G), and blue (B) discharge cells. May be different from the pitch of other discharge cells. For example, as shown in FIG. 1B, the pitch (a) of the red (R) discharge cells is the smallest, and the pitch (b, c) of the green (G) and blue (B) discharge cells is smaller than the pitch of the red (R) discharge cells. You could make it bigger.
여기서, 녹색(G) 방전 셀의 피치(b)는 청색(B) 방전 셀의 피치(c)와 실질적으로 동일하거나 상이할 수 있다.Here, the pitch (b) of the green (G) discharge cell may be substantially the same as or different from the pitch (c) of the blue (B) discharge cell.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1a에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, the plasma display panel according to the exemplary embodiment of the present invention may have not only the structure of the
여기서, 차등형 격벽 구조인 경우에는 도 1c에서와 같이 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이(h1)가 제 2 격벽(112a)의 높이(h2)보다 더 낮은 것이 바람직하다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(112b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition structure, the height h1 of the
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.On the other hand, in the plasma display panel according to an embodiment of the present invention, although the red (R), green (G), and blue (B) discharge cells are shown and described as being arranged on the same line, they may be arranged in different shapes. It will be possible. For example, a delta type arrangement in which red (R), green (G) and blue (B) discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워지는 것이 바람직하다.Here, it is preferable that a predetermined discharge gas is filled in the discharge cell partitioned by the
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.In addition, a
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.In addition to the red (R), green (G), and blue (B) phosphors, it is also possible to further form a white (W) and / or yellow (Y) phosphor layer.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀의 형광체 층(114)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이한 경우에는 도 1d에서와 같이 녹색(G) 또는 청색(B) 방전 셀에서의 형광체 층(114)의 두께(t2, t3)가 적색(R) 방전 셀에서의 형광체 층(114)의 두께(t1)보다 더 두꺼울 수 있다. 여기서, 녹색(G) 방전 셀에서의 형광체 층(114)의 두께(t2)는 청색(B) 방전 셀에서의 형광체 층(114)의 두께(t3)와 실질적으로 동일하거나 상이할 수 있다.In addition, the phosphor layers 114 of the red (R), green (G), and blue (B) discharge cells may have substantially the same thickness or may differ from one or more. For example, when the thickness of the
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In the above description, only one example of the plasma display panel according to an exemplary embodiment of the present invention is illustrated and described. However, the present invention is not limited to the plasma display panel having the above-described structure. For example, the description hereinabove illustrates only the case where the top
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.In addition, a black layer (not shown) may be further formed on the upper part of the
또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, a black layer (not shown) may be further formed at a specific position on the
또한, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, the width or thickness of the third electrode 113 formed on the
이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.As such, the structure of the plasma display panel according to the exemplary embodiment may be variously changed.
도 2는 배기 홀이 생략된 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제조 공정의 일례를 설명하기 위한 도면이다.2 is a view for explaining an example of the manufacturing process of the plasma display panel according to an embodiment of the present invention in which the exhaust hole is omitted.
도 2를 살펴보면, 번호 200은 전면 기판(220)과 후면 기판(230)이 배치되는 챔버이고, 번호 210a는 챔버(200) 내의 가스를 배기시키는 배기부이고, 번호 210b는 챔버(200) 내에 방전 가스를 주입하는 가스 주입부이고, 번호 250은 실재 층(240)을 소성시키는 소성부이다.Referring to FIG. 2, the
먼저, 소정의 제조 공정을 거친 전면 기판(220)과 후면 기판(230)이 챔버(Chamber, 200) 내에 배치될 수 있다.First, the
여기서, 전면 기판(220) 및/또는 후면 기판(230)의 일부에는 전면 기판(220)과 후면 기판(230)을 합착하는 실재 층(240)이 형성될 수 있다. 바람직하게는 후면 기판(230) 상에 형성될 수 있다.Here, a
이후, 배기부(210a)가 전면 기판(220)과 후면 기판(230)이 배치된 챔버(200) 내의 가스를 배기시킨다. 즉, 챔버(200) 내의 불순 가스를 외부로 배기시키는 것이다.Thereafter, the
이후, 가스 주입부(210b)가 챔버(200) 내에 방전 가스를 주입할 수 있다. 예를 들면, 챔버(200) 내의 온도가 대략 200℃이상 400℃이하인 분위기에서 챔버(200)의 압력이 대략 4×10-2torr이상 2torr이하가 되도록 크세논(Xe), 네온(Ne), 아르곤(Ar) 등의 방전 가스를 주입할 수 있다.Thereafter, the
이후, 도시하지 않은 소정의 합착 수단을 이용하여 전면 기판(220)과 후면 기판(230)을 합착할 수 있다. 여기서, 소성부(250)는 실재 층(240)에 열 또는 광을 가하여 실재 층(240)을 경화시킴으로써 전면 기판(220)과 후면 기판(230)이 충분히 강하게 합착되도록 할 수 있다.Thereafter, the
여기서, 실재 층(240)은 광 경화성 재질을 포함하는 것이 바람직하다. 그러면 소성부(250)는 전면 기판(220)과 후면 기판(230)의 합착 시 실재 층(240)에 소정의 광을 가하여 실재 층(240)을 경화시켜 소성할 수 있다. 이러한 공정을 거치면, 실재 층(240)의 소성 시 불순 가스의 발생을 방지할 수 있다.Here, the
이상에서 설명한 방법으로 전면 기판(220)과 후면 기판(230)을 합착하여 플 라즈마 디스플레이 패널을 형성하게 되면, 합착 공정 시 방전 셀 내에 방전 가스를 함께 주입할 수 있게 됨으로써 전면 기판(220) 및 후면 기판(230)에 배기 홀을 형성할 필요가 없다. 이로 인해 배기 홀을 생략할 수 있다.When the plasma display panel is formed by bonding the
이와 같이, 배기 홀이 생략됨에 따라 배기 홀을 통해 방전 가스를 주입하는 가스 주입부를 연결하기 위한 종래의 배기 팁(Tip)의 형성도 생략된다. 여기서 배기 팁은 배기관으로 해석될 수 있다.As such, since the exhaust hole is omitted, the formation of the conventional exhaust tip Tip for connecting the gas injection unit for injecting the discharge gas through the exhaust hole is also omitted. Here the exhaust tip can be interpreted as an exhaust pipe.
종래 기술에 따라, 배기 팁을 이용하여 플라즈마 디스플레이 패널의 내부의 불순 가스를 배기시키며 방전 가스를 주입하는 경우에는, 배기 팁이 플라즈마 디스플레이 패널 상의 특정 위치에만 형성되고 아울러 전면 기판과 후면 기판이 합착된 이후에 배기 및 가스 주입 공정이 실시되기 때문에 플라즈마 디스플레이 패널 내부에, 즉 방전 셀 내에 불순 가스가 잔존할 가능성이 상대적으로 크다. 이에 따라, 종래 배기 팁이 포함된 구조에서는 불순 가스가 방전을 방해함으로써 방전 전압이 더욱 상승할 수 있고, 또한, 배기의 편차로 인해 방전이 불안정해지고, 이에 따라 구동 효율이 저감될 수 있다.According to the related art, when the discharge tip is injected while exhausting impurity gas inside the plasma display panel using the exhaust tip, the exhaust tip is formed only at a specific position on the plasma display panel, and the front substrate and the rear substrate are bonded together. Since the exhaust and gas injection processes are carried out afterwards, there is a relatively high possibility that impurity gas remains inside the plasma display panel, that is, within the discharge cell. Accordingly, in the structure in which the conventional exhaust tip is included, the discharge voltage may further increase because impurity gas interrupts the discharge, and the discharge may become unstable due to the deviation of the exhaust, thereby reducing driving efficiency.
반면에, 앞선 도 2에서와 같이 합착 공정 시 가스 주입을 함께 실시하게 되면, 불순 가스가 충분히 제거될 수 있고 아울러 방전 가스도 충분히 고르게 주입될 수 있다.On the other hand, when gas injection is performed together during the bonding process as shown in FIG. 2, the impurity gas may be sufficiently removed and the discharge gas may be sufficiently evenly injected.
이에 따라, 종래 배기 팁을 포함하는 구조에 비해 도 2와 같이 배기 팁이 생략된 구조, 즉 Tip-Less 구조의 플라즈마 디스플레이 패널에서는 방전 전압, 즉 구동 전압을 상대적으로 낮추더라도 충분히 안정된 방전을 발생시킬 수 있다.Accordingly, in the plasma display panel having the exhaust tip omitted, that is, the tip-less structure, as shown in FIG. 2, the discharge voltage, that is, the driving voltage is relatively low, as compared with the conventional structure including the exhaust tip. Can be.
아울러, 종래 배기 팁을 포함하는 구조에서는 합착 공정, 배기 팁의 결합 공정, 배기 공정, 가스 주입 공정 등의 공정이 순차적으로 포함되어야 한다.In addition, in a structure including a conventional exhaust tip, processes such as a bonding process, a coupling process of the exhaust tip, an exhaust process, and a gas injection process should be sequentially included.
반면에, Tip-Less 구조의 플라즈마 디스플레이 패널에서는 합착 공정 시 배기 공정과 가스 주입 공정을 함께 실시하기 때문에 제조 공정 수 및 공정 시간이 단축될 수 있다. 이에 따라 제조 단가가 더욱 저감될 수 있다.On the other hand, in the tip-less plasma display panel, the exhaust process and the gas injection process are performed together during the bonding process, thereby reducing the number of manufacturing processes and the process time. Accordingly, the manufacturing cost can be further reduced.
다음, 도 3은 배기 팁이 생략된 구조에서 제 1 전극과 제 2 전극이 단일 층 구조를 갖는 이유에 대해 설명하기 위한 도면이다.Next, FIG. 3 is a view for explaining the reason why the first electrode and the second electrode have a single layer structure in the structure in which the exhaust tip is omitted.
도 3을 살펴보면, 본 발명과는 다르게 전면 기판(101) 상에 형성된 제 1 전극(400)과 제 2 전극(410)이 복수의 층(Layer)으로 이루어지는 경우의 일례가 나타나 있다.Referring to FIG. 3, unlike the present invention, an example in which the
예를 들면, 제 1 전극(400)과 제 2 전극(410)은 투명 전극(400a, 410a)과 버스 전극(400b, 410b)을 포함할 수 있다.For example, the
한편, 도 3의 경우에서는 제 1 전극(400)과 제 2 전극(410)의 형성 공정 시 투명 전극(400a, 410a)을 형성한 이후에 버스 전극(400b, 410b)을 또 다시 형성하여야 한다.Meanwhile, in the case of FIG. 3, the
이에 따라, 도 3의 경우는 본 발명에서와 같이 제 1 전극과 제 2 전극을 단일 층으로 형성하는 경우에 비해 제조 공정의 수가 더 많게 되고, 이에 따라 제조 단가의 상승을 야기할 수 있다.Accordingly, in the case of FIG. 3, as in the present invention, the number of manufacturing processes is greater than that of forming the first electrode and the second electrode as a single layer, and thus, the manufacturing cost may increase.
또한, 도 3의 경우는 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등을 사용하기 때문에 제조 단가가 더욱 상승할 수 있다.In addition, in the case of Figure 3, because the use of relatively expensive indium tin oxide (ITO), etc., the manufacturing cost can be further increased.
반면에, 본 발명에서와 같이 제 1 전극과 제 2 전극을 단일 층으로 형성하게 되면 제조 공정이 단순해지고, 아울러 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있는 것이다.On the other hand, when forming the first electrode and the second electrode as a single layer as in the present invention, the manufacturing process is simplified, and because a relatively expensive material such as indium-tin oxide (ITO) is not required, The manufacturing cost can be reduced.
한편, 제 1 전극과 제 2 전극을 단일 층으로 형성하게 되면 실질적으로 투명한 재질을 사용하지 않기 때문에 전면 기판상에 형성되는 상부 유전체 층보다 더 어두운 색을 가질 수 있고, 이로 인해 개구율이 낮아질 수 있다. 여기서, 개구율을 높이기 위해 제 1 전극과 제 2 전극의 폭을 감소시키게 되면 방전 전압이 상승하게 되어 구동 효율이 저감될 수 있다.On the other hand, when the first electrode and the second electrode is formed as a single layer, since the transparent material is not substantially used, the first electrode and the second electrode may have a darker color than the upper dielectric layer formed on the front substrate, thereby lowering the aperture ratio. . In this case, when the widths of the first and second electrodes are reduced to increase the aperture ratio, the discharge voltage is increased to reduce the driving efficiency.
그러나 본 발명에서와 같이 배기 팁이 생략된 구조에서는 앞서 상세히 설명한 바와 같이 패널 내에서 방전 가스의 분포가 균일해짐으로써 방전 전압이 낮아질 수 있기 때문에, 제 1 전극과 제 2 전극을 단일 층으로 형성하고 심지어는 제 1 전극과 제 2 전극의 폭을 감소시키더라도 방전 전압이 급격히 상승하는 것을 방지할 수 있다. 결국, 제조 단가를 저감시키는 것은 물론 개구율의 저감 및 구동 효율의 저감을 방지할 수 있다.However, in the structure in which the exhaust tip is omitted as in the present invention, since the discharge voltage can be lowered by the uniform distribution of the discharge gas in the panel as described above, the first electrode and the second electrode are formed as a single layer. Even reducing the width of the first electrode and the second electrode can prevent the discharge voltage from rising sharply. As a result, not only the manufacturing cost can be reduced, but also the reduction of the aperture ratio and the driving efficiency can be prevented.
이러한 단일 층 구조의 제 1 전극과 제 2 전극은 실질적으로 불투명한 전기 전도성의 금속 재질을 포함하는 것이 바람직하다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.It is preferable that the first electrode and the second electrode of this single layer structure include a substantially opaque electrically conductive metal material. For example, it may include a material having excellent electrical conductivity, such as silver (Ag), copper (Cu), aluminum (Al), and the like, which is less expensive than indium tin oxide (ITO).
도 4는 제 1 전극 및 제 2 전극과 전면 기판 사이에 블랙 층이 더 추가된 구조의 일례를 설명하기 위한 도면이다.4 is a view for explaining an example of a structure in which a black layer is further added between the first electrode and the second electrode and the front substrate.
도 4를 살펴보면, 전면 기판(101) 상에 형성되는 전극, 즉 제 1 전극(102) 및 제 2 전극(103)과 전면 기판(101) 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 어느 하나보다 더 어두운 색을 갖는 블랙 층(Black Layer : 500a, 500b)이 더 구비될 수 있다. 즉, 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)이 직접 접촉하는 경우에는 제 1 전극(102) 또는 제 2 전극(103)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(500a 500b)은 이러한 마이크레이션 현상을 방지함으로써 전면 기판(101)의 변색을 방지할 수 있는 것이다.Referring to FIG. 4, an electrode formed on the
이러한 블랙 층(500a, 500b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Rb)을 포함하는 것이 바람직하다.The
이와 같이, 전면 기판(101)과 제 1 전극(102) 및 제 2 전극(103)의 사이에 블랙 층(500a, 500b)을 구비하게 되면, 제 1 전극(102)과 제 2 전극(103)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.As such, when the
도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 1 실시예에 대해 설명하기 위한 도면이다.5 is a view for explaining a first embodiment of the first electrode and the second electrode of the plasma display panel according to an embodiment of the present invention.
도 5를 살펴보면, 제 1 전극(600) 및 제 2 전극(610)은 하나 이상의 라인부(600a, 600b, 600c, 610a, 610b, 610c)를 포함할 수 있다.Referring to FIG. 5, the
이러한 라인부(600a, 600b, 600c, 610a, 610b, 610c)는 격벽(630)에 의해 구획된 방전 셀 내에서 제 3 전극(620)과 교차하도록 형성되는 것이 바람직하다.The
이러한 라인부(600a, 600b, 600c, 610a, 610b, 610c)는 방전 셀 내에서 소정 거리 이격되는 것이 바람직하다.The
예를 들어, 제 1 전극(600)의 제 1 라인부(600a)와 제 2 라인부(600b)는 d1의 간격을 두고 이격되고, 제 2 라인부(600b)와 제 3 라인부(600c)는 d2의 간격을 두고 이격될 수 있다. 여기서, 간격 d1과 d2는 동일한 것도 가능하고, 서로 상이한 경우도 가능하다.For example, the
또는, 두 개 이상의 라인부가 서로 인접하는 것도 가능한 것이다.Alternatively, two or more line portions may be adjacent to each other.
아울러, 이러한 라인부(600a, 600b, 600c, 610a, 610b, 610c)는 소정의 폭을 갖는다,In addition, the
예를 들어, 제 1 전극(600)의 제 1 라인부(600a)는 W1의 폭을 갖고, 제 2 라인부(600b)는 W2의 폭을 갖고, 제 3 라인부(600c)는 W3의 폭을 가질 수 있다. 여기서 W1, W2, W3은 모두 동일할 수 있다.For example, the
여기서, 제 1 전극(600)과 제 2 전극(610)의 형상은 방전 셀 내에서 서로 대칭일 수 있다.Here, the shapes of the
이러한 구조에서는 d3의 거리를 두고 서로 마주보는 제 1 전극(600)의 제 1 라인부(600a)와 제 2 전극(610)의 제 1 라인부(610a)의 사이에서 방전이 발생하게 되고, 이렇게 발생한 방전이 제 1 전극(600)의 제 2 라인부(600b)와 제 2 전극(610)의 제 2 라인부(610b) 및 제 1 전극(600)의 제 3 라인부(600c)와 제 2 전극(610)의 제 3 라인부(610c)로 확산될 수 있다.In this structure, a discharge is generated between the
한편, 이상에서는 제 1 전극(600)과 제 2 전극(610)의 형상이 대칭인 경우만 을 설명하였지만, 이와는 다르게 제 1 전극(600)과 제 2 전극(610)이 비대칭인 것도 가능한 것이다.In the above description, only the case where the shapes of the
예를 들면, 제 1 전극(600)은 3개의 라인부를 포함하고, 반면에 제 2 전극(610)은 2개의 라인부를 포함할 수 있는 것이다.For example, the
아울러, 이러한 라인부의 개수도 조절될 수 있다. 예를 들면, 제 1 전극 또는 제 2 전극이 4개 또는 5개의 라인부를 포함할 수 있는 것이다.In addition, the number of such line portions may be adjusted. For example, the first electrode or the second electrode may include four or five line portions.
다음, 도 6a 내지 도 6c는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 2 실시예에 대해 설명하기 위한 도면이다. 여기 도 6a 내지 도 6c에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.6A to 6C are diagrams for describing a second embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention. 6A to 6C, descriptions of the above-described details will be omitted.
먼저, 도 6a를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 제 1 전극(730) 또는 제 2 전극(760)은 제 3 전극(770)과 교차하는 하나 이상의 라인부(710a, 710b, 740a, 740b)와 제 3 전극(770)과 나란한 하나 이상의 돌출부(720, 750)를 포함할 수 있다.First, referring to FIG. 6A, in a plasma display panel according to an exemplary embodiment, one or
이러한 돌출부(720, 750)는 복수의 라인부(710a, 710b, 740a, 740b) 중 하나 이상으로부터 돌출되어 형성되는 것이 바람직하다. 예를 들면, 제 1 전극(730)의 돌출부(720)는 번호 710a의 라인부로부터 돌출되고, 제 2 전극(760)의 돌출부(750)는 번호 740a의 라인부로부터 돌출되는 것이 바람직하다.The
이러한 돌출부(720, 750)는 격벽(700)에 의해 구획된 방전 셀 내에서 돌출부(720, 750)가 형성된 부분에서의 제 1 전극(730)과 제 2 전극(760)간의 간격(g1) 을 다른 부분에서의 간격(g2)보다 더 짧게 한다. 이에 따라, 제 1 전극(730)과 제 2 전극(760)간에 발생하는 방전의 개시 전압, 즉 방전 전압을 낮출 수 있다.The
아울러, 이러한 돌출부(720, 750)는 방전 셀 내에서 제 3 전극(770)과 중첩(Overlap)되는 것이 바람직하다. 이와 같이 형성하게 되면, 제 1 전극(730)과 제 3 전극(770)간의 방전 전압 및 제 2 전극(760)과 제 3 전극(770)간의 방전 전압을 낮출 수 있다.In addition, the
다음 도 6b를 살펴보면 돌출부(720a, 720b, 720c, 750a, 750b, 750c)는 복수개일 수 있다. 예를 들면, 제 1 전극(730)은 총 3개의 돌출부, 예컨대 제 1, 2, 3 돌출부(720a, 720b, 720c)를 포함할 수 있고, 제 2 전극(760)도 총 3개의 돌출부, 예컨대 제 1, 2, 3 돌출부(750a, 750b, 750c)를 포함할 수 있다.Next, referring to FIG. 6B, the
이러한 돌출부의 개수는 다양하게 조절될 수 있다.The number of such protrusions can be variously adjusted.
다음, 도 6c를 살펴보면 돌출부(750a, 750b, 750c)는 다양한 형태를 가질 수 있다.Next, referring to FIG. 6C, the
예를 들면, 번호 750a의 돌출부와 같이 그 끝단부가 곡면을 포함할 수 있고, 또는 번호 750b 또는 750c와 같이 다각형 형태를 가질 수도 있다.For example, an end portion thereof may include a curved surface, such as a
또한, 돌출부가 복수개인 경우에, 복수의 돌출부 중 하나 이상은 다른 돌출부와 다른 형상을 갖는 것도 가능하다. 예를 들면, 돌출부가 두 개인 경우에 하나의 돌출부는 도 6c의 번호 750a와 같이 그 끝단부가 곡면을 포함하고, 나머지 하나는 도 6c의 번호 750d의 사각형 형태를 가질 수 있는 것이다.In the case where there are a plurality of protrusions, it is also possible that at least one of the plurality of protrusions has a shape different from that of the other protrusions. For example, in the case of two protrusions, one protrusion may have a curved surface as shown at
다음, 도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 3 실시예에 대해 설명하기 위한 도면이다. 여기 도 7에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIG. 7 is a view for explaining a third embodiment of the first electrode and the second electrode of the plasma display panel according to an embodiment of the present invention. In FIG. 7, the description of the above-described details will be omitted.
도 7을 살펴보면, 복수의 라인부(810a, 810b, 840a, 840b) 중 두 개 이상을 연결하는 연결부(820b, 850b)가 더 형성된다.Referring to FIG. 7,
예를 들면, 제 1 전극(830)의 연결부(820b)는 제 1 전극(830)의 제 1 라인부(810a)와 제 2 라인부(810b)를 연결하고, 아울러 제 2 전극(860)의 연결부(850b)는 제 2 전극(860)의 제 1 라인부(840a)와 제 2 라인부(840b)를 연결한다.For example, the
이와 같이, 연결부(820b, 850b)가 두 개의 라인부(810a, 810b, 840a, 840b)를 연결하게 되면, 격벽(800)에 의해 구획된 방전 셀 내에서 방전이 더욱 용이하게 확산될 수 있다.As such, when the
다음, 도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 4 실시예에 대해 설명하기 위한 도면이다. 여기 도 8에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIG. 8 is a view for explaining a fourth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention. In FIG. 8, the description of the contents already described in detail above will be omitted.
도 8을 살펴보면, 복수의 돌출부(820a, 820c, 850a, 850c) 중 하나 이상은 복수의 라인부(810a, 810b, 840a, 840b) 중 하나 이상에서 제 1 방향으로 돌출되고, 나머지 돌출부 중 하나 이상은 복수의 라인부(810a, 810b, 840a, 840b) 중 하나 이상에서 제 1 방향과 다른 제 2 방향으로 돌출된다.Referring to FIG. 8, at least one of the plurality of protrusions 820a, 820c, 850a, and 850c may protrude in a first direction from at least one of the plurality of
여기서, 제 1 방향과 제 2 방향은 서로 역방향인 것이 바람직하다.Here, the first direction and the second direction are preferably opposite to each other.
예를 들면, 번호 820a의 돌출부는 번호 810a의 라인부에서 방전 셀의 중심방향으로 돌출되고, 번호 820c의 돌출부는 번호 810b의 라인부에서 방전 셀의 중심방 향과 반대의 방향으로 돌출된다.For example, the
이러한 번호 820c의 돌출부 및 850c의 돌출부는 방전 셀 내에서 방전이 더욱 넓게 확산되도록 할 수 있다.The
한편, 도 8에서는 제 1 전극(830) 및 제 2 전극(860)에서 방전 셀의 중심 방향으로 돌출되는 돌출부(820a, 850a)가 각각 하나인 것만 도시되어 있지만, 하나 이상도 가능할 것이다. 특히, 방전 개시 전압을 낮추고, 방전을 효율적으로 확산시키기 위해서는 돌출부(820a, 850a)가 2개인 것이 바람직할 것이다.Meanwhile, in FIG. 8, only one
다음, 도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 5 실시예에 대해 설명하기 위한 도면이다. 여기 도 9에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIG. 9 is a diagram for describing a fifth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention. In FIG. 9, the description of the above-described details will be omitted.
도 9를 살펴보면, 제 1 전극(1030)과 제 2 전극(1060)은 각각 4개의 라인부(1010a, 1010b, 1010c, 1010d, 1040a, 1040b, 1040c, 1040d)를 포함하고, 아울러 각각 3개의 연결부(1020a, 1020b, 1020c, 1050a, 1050b, 1050c)를 포함한다.9, the
아울러, 각각의 연결부(1020a, 1020b, 1020c, 1050a, 1050b, 1050c)는 두 개 이상의 라인부를 연결한다.In addition, each
예를 들면, 제 1 전극(1030)에서 제 1 연결부(1020a)는 제 1 라인부(1010a)와 제 2 라인부(1010b)를 연결하고, 제 2 연결부(1020b)는 제 2 라인부(1010b)와 제 3 라인부(1010c)를 연결하고, 제 3 연결부(1020c)는 제 3 라인부(1010c)와 제 4 라인부(1010d)를 연결할 수 있다.For example, in the
다음, 도 10은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 6 실시예에 대해 설명하기 위한 도면이다. 여기 도 10에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIG. 10 is a diagram for describing a sixth embodiment of a first electrode and a second electrode of a plasma display panel according to an embodiment of the present invention. In FIG. 10, the description of the above-described details will be omitted.
도 10을 살펴보면, 제 1 전극(1130)과 제 2 전극(1160)은 각각 4개의 라인부(1110a, 1110b, 1110c, 1110d, 1140a, 1140b, 1140c, 1140d)를 포함하고, 아울러 각각 3개의 연결부(1120a, 1120b, 1120c, 1150a, 1150b, 1150c)를 포함하고, 아울러 연결부(1120a, 1120b, 1120c, 1150a, 1150b, 1150c) 중 하나 이상의 연결부가 다른 연결부와 다른 위치에 배치된다.Referring to FIG. 10, the
예를 들면, 여기 도 10에서와 같이 제 1 전극(1130)에서 제 1 연결부(1120a)가 배치된 위치가 제 2 연결부(1120b)가 배치된 위치와 다르고, 아울러 제 2 연결부(1120b)가 배치된 위치가 제 3 연결부(1120c)가 배치된 위치와 다르다.For example, as shown in FIG. 10, the position where the
다음, 도 11a 내지 도 11b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 7 실시예에 대해 설명하기 위한 도면이다. 여기 도 11a 내지 도 11b에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIGS. 11A to 11B are diagrams for describing a seventh embodiment of a first electrode and a second electrode of a plasma display panel according to an embodiment of the present invention. Here, in FIG. 11A to FIG. 11B, the description of the details already described above will be omitted.
먼저, 도 11a를 살펴보면, 제 1 전극(1230)과 제 2 전극(1260)의 라인부(1210a, 1210b, 1240a, 1240b) 중 하나 이상은 다른 라인부와 다른 형상을 갖는다.First, referring to FIG. 11A, one or more of the
예를 들면, 제 2 전극(1260)에서 제 1 라인부(1240a)의 폭이 W1인 경우에 제 2 라인부(1240b)의 폭은 W1보다 더 큰 W2인 것이 가능하다.For example, when the width of the
반면에, 다음 도 11b를 살펴보면, 앞선 도 11a와는 반대로 제 2 전극(1260) 에서 제 1 라인부(1240a)의 폭이 W3인 경우에 제 2 라인부(1240b)의 폭은 W3보다 더 작은 W4인 것이 가능하다.On the other hand, referring to FIG. 11B, in contrast to FIG. 11A, when the width of the
이와 같이, 라인부의 폭은 다양하게 조절될 수 있다.As such, the width of the line portion may be adjusted in various ways.
다음, 도 12는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 8 실시예에 대해 설명하기 위한 도면이다. 여기 도 12에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIG. 12 is a view for explaining an eighth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention. Here, in FIG. 12, the description of the details already described above will be omitted.
도 12를 살펴보면, 제 1 전극(1330)과 제 2 전극(1360)의 라인부(1310a, 1310b, 1340a, 1340b) 중 하나 이상은 다른 라인부와 다른 형상을 갖는다.12, at least one of the
예를 들면, 제 2 전극(1360)에서 제 1 라인부(1340a)의 폭이 길이가 L1인 경우에 제 2 라인부(1340b)의 폭은 L1보다 더 긴 L2인 것이 가능하다.For example, when the width of the
또는, 여기 도 12와는 다르게 L1이 L2보다 더 긴 것도 가능한 것이다.Alternatively, unlike FIG. 12, L1 may be longer than L2.
다음, 도 13은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 9 실시예에 대해 설명하기 위한 도면이다. 여기 도 13에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIG. 13 is a view for explaining a ninth embodiment of the first electrode and the second electrode of the plasma display panel according to the embodiment of the present invention. In FIG. 13, the description of the contents already described in detail above will be omitted.
도 13을 살펴보면, 제 1 전극(1430)과 제 2 전극(1460)은 각각 제 1 라인부(1410a, 1440a)와 이러한 제 1 라인부(1410a, 1440a)보다 길이가 더 긴 제 2 라인부(1410b, 1440b)를 포함한다.Referring to FIG. 13, the
아울러, 제 1 전극(1430)과 제 2 전극(1460)은 각각 제 1 연결부(1420a, 1450a)와 제 2 연결부(1420b, 1450b)를 포함하고, 이러한 제 1 연결부(1420a, 1450a)와 제 2 연결부(1420b, 1450b)는 각각 제 1 라인부(1410a, 1440a)로부터 사 선 방향으로 돌출되어 제 1 라인부(1410a, 1440a)와 제 2 라인부(1410b, 1440b)를 연결할 수 있다.In addition, the
이에 따라, 제 1 전극(1430)과 제 2 전극(1460)이 사다리꼴 형태를 갖는 것이 가능해진다.Accordingly, the
다음, 도 14는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 10 실시예에 대해 설명하기 위한 도면이다. 여기 도 14에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIG. 14 is a diagram for describing a tenth embodiment of a first electrode and a second electrode of a plasma display panel according to an embodiment of the present invention. In FIG. 14, the description of the contents already described above in detail will be omitted.
도 14를 살펴보면, 제 1 전극(1530)과 제 2 전극(1560)이 사각형 형태를 갖는다.Referring to FIG. 14, the
이상의 도 13 내지 도 14에서와 같이 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 제 1 전극과 제 2 전극이 다양한 다각형 형태를 가질 수 있다.13 to 14, in the plasma display panel according to the exemplary embodiment, the first electrode and the second electrode may have various polygonal shapes.
다음, 도 15a 내지 도 15b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극의 제 11 실시예에 대해 설명하기 위한 도면이다. 여기 도 15a 내지 도 15b에서는 앞서 이미 상세히 설명한 내용에 대해서는 그 설명을 생략하는 것으로 한다.Next, FIGS. 15A to 15B are diagrams for describing an eleventh embodiment of a first electrode and a second electrode of a plasma display panel according to an embodiment of the present invention. Here, in FIG. 15A to FIG. 15B, the description of the above-described details will be omitted.
먼저, 도 15a를 살펴보면, 제 1 전극(1630)과 제 2 전극(1660)의 라인부(1610, 1640)는 중심부분이 격벽(1600)에 의해 구획된 방전 셀의 중심방향으로 돌출된 부분을 포함할 수 있다.First, referring to FIG. 15A, the
아울러, 돌출부(1620a, 16020b, 1650a, 1650b)는 이러한 라인부(1610, 1640) 의 돌출된 부분에서 돌출되어 형성될 수 있다.In addition, the
다음, 도 15b를 살펴보면, 제 1 전극(1630)과 제 2 전극(1660)의 라인부(1610, 1640)는 중심부분이 격벽(1600)에 의해 구획된 방전 셀의 중심방향의 반대방향으로 돌출된 부분을 포함할 수 있다.Next, referring to FIG. 15B, the
아울러, 돌출부(1620a, 16020b, 1650a, 1650b)는 이러한 라인부(1610, 1640)의 돌출된 부분의 반대부분에서 돌출되어 형성될 수 있다.In addition, the
이상에서 상세히 설명한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 납(Pb) 성분의 함량이 1000PPM(Parts Per Million)이하인 것이 바람직하다.In the plasma display panel according to the exemplary embodiment of the present invention described above, the content of lead (Pb) is preferably 1000 parts per million (PPM) or less.
여기서, 플라즈마 디스플레이 패널의 전체 성분에서 납의 함량을 1000PPM이하로 함으로써 납 성분의 전체 함량을 1000PPM이하로 할 수 있다.Here, the total content of lead in the total components of the plasma display panel may be 1000 PPM or less, so that the total content of lead may be 1000 ppm or less.
또는, 플라즈마 디스플레이 패널의 특정 구성 요소에서의 납 성분의 함량을 1000PPM이하로 하는 것도 가능하다. 예를 들면, 격벽의 납 성분 및/또는 유전체 층의 납 성분의 함량을 1000PPM이하로 하는 것이다.Alternatively, the content of lead in specific components of the plasma display panel may be 1000 PPM or less. For example, the content of the lead component of the partition and / or the lead component of the dielectric layer is 1000 ppm or less.
또는, 플라즈마 디스플레이 패널의 구성 요소 각각의 납 성분의 함량을 1000PPM이하로 하는 것도 가능하다. 즉, 플라즈마 디스플레이 패널의 격벽, 유전체 층, 전극, 형광체 층, 실재 층 등의 구성 요소의 납 성분의 함량을 각각 1000PPM이하로 하는 것이다.Alternatively, the content of lead in each component of the plasma display panel may be 1000 PPM or less. That is, the content of lead in the components of the partition wall, the dielectric layer, the electrode, the phosphor layer, and the real layer of the plasma display panel is set to 1000 PPM or less, respectively.
이와 같이, 납 성분의 전체 함량을 1000PPM이하로 설정하는 이유는, 플라즈마 디스플레이 패널에 과도한 양의 납이 포함되는 경우에는 인체에 악영향을 끼칠 수 있기 때문이다.As such, the reason for setting the total content of the lead component to 1000 PPM or less is because it may adversely affect the human body when an excessive amount of lead is included in the plasma display panel.
도 16은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 프레임(Frame)에 대해 설명하기 위한 도면이다.FIG. 16 is a diagram illustrating a frame for implementing grayscale of an image in a plasma display panel according to an embodiment of the present invention.
또한, 도 17은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.17 is a view for explaining an example of the operation of the plasma display panel according to an embodiment of the present invention.
먼저, 도 16을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.First, referring to FIG. 16, a frame for implementing gray levels of an image in a plasma display panel according to an embodiment of the present invention is divided into several subfields having different emission counts.
아울러, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.In addition, although not shown, each subfield may further include a reset period for initializing all discharge cells, an address period for selecting discharge cells to be discharged, and a sustain period for implementing gray levels according to the number of discharges. Sustain Period).
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 하나의 프레임은 예컨대, 도 16과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.For example, in the case of displaying an image with 256 gray levels, one frame is divided into eight subfields SF1 to SF8 as shown in FIG. 16, and each of the eight subfields SF1 to SF8 is represented. The reset period, the address period and the sustain period are further divided.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법 으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, the number of sustain signals supplied in the sustain period of each subfield is adjusted according to the gray scale weight in each subfield, thereby implementing gray levels of various images.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다. 이러한 경우에 하나의 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.The plasma display panel according to an embodiment of the present invention uses a plurality of frames to implement an image, for example, to display an image of 1 second. For example, 60 frames are used to display an image of 1 second. In this case, the length T of one frame may be 1/60 second, that is, 16.67 ms.
여기 도 16에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.In FIG. 16, only one frame includes eight subfields. However, the number of subfields forming one frame may be variously changed. For example, one frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one frame may be configured with 10 subfields.
또한, 여기 도 16에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 16, subfields are arranged in the order of increasing magnitude of gray scale weight in one frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one frame, or gray scale. Subfields may be arranged regardless of the weight.
다음, 도 17을 살펴보면 앞선 도 16과 같은 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 플라즈마 디스플레이 패널의 동작의 일례가 나타나 있다.Next, referring to FIG. 17, an example of an operation of the plasma display panel of the present invention in any one of the subfields included in the same frame as in FIG. 16 is shown.
먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.First, the first ramp-down signal may be supplied to the first electrode Y in the pre-reset period before the reset period.
아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.In addition, while the first falling ramp signal is supplied to the first electrode Y, a pre-sustain signal in a polarity opposite to the first falling ramp signal may be supplied to the second electrode Z.
여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강하는 것이 바람직하다.Here, it is preferable that the first falling ramp signal supplied to the first electrode Y gradually descends to the tenth voltage V10.
아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지하는 것이 바람직하다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압인 것이 바람직하다.In addition, it is preferable that the pre-sustain signal maintain the pre-sustain voltage Vpz substantially constant. Here, it is preferable that the pre-sustain voltage Vpz is approximately the same voltage as the voltage of the sustain signal SUS supplied in the subsequent sustain period, that is, the sustain voltage Vs.
이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓이게 된다.As such, when the first falling ramp signal is supplied to the first electrode Y and the presuspension signal is supplied to the second electrode Z in the pre-reset period, a wall of a predetermined polarity is formed on the first electrode Y. Wall charges are accumulated, and wall charges of opposite polarity to the first electrode Y are accumulated on the second electrode Z. For example, positive wall charges are accumulated on the first electrode Y, and negative wall charges are accumulated on the second electrode Z.
이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.This makes it possible to generate a set-up discharge of sufficient intensity in the subsequent reset period, which in turn makes it possible to perform the initialization sufficiently stably.
아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.In addition, even when the voltage of the rising ramp signal Ramp-Up supplied to the first electrode Y becomes smaller in the reset period, it is possible to generate the setup discharge of sufficient intensity.
구동 시간을 확보하는 관점에서 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.From the viewpoint of securing the driving time, the pre-reset period is included before the reset period in the subfield arranged in time among the subfields of the frame, or the pre-reset before the reset period in two or three subfields of the subfield of the frame. It is also possible to include a period.
또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.Alternatively, this pre-reset period may be omitted in all subfields.
프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.After the pre-reset period, in a set-up period of a reset period for initialization, a ramp-up signal in a direction opposite to that of the first falling ramp signal may be supplied to the first electrode Y.
여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.Here, the rising ramp signal may include a first rising ramp signal gradually increasing with a first slope from the twentieth voltage V20 to the thirtieth voltage V30 and the second rising ramp signal from the thirtieth voltage V30 to the forty-th voltage V40. It may include a second rising ramp signal rising to the slope.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.In this setup period, a weak dark discharge, that is, setup discharge, occurs in the discharge cell by the rising ramp signal. This setup discharge causes a certain amount of wall charges to accumulate in the discharge cell.
여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으 로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.Here, it is preferable that the second slope of the second rising ramp signal is gentler than the first slope. As such, when the second slope is gentler than the first slope, the voltage is increased relatively quickly until the setup discharge occurs, and the voltage is increased relatively slowly while the setup discharge occurs. The amount of light generated by the setup discharge can be reduced.
이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.Accordingly, the contrast characteristic can be improved.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.In a set-down period after the set-up period, a second ramp-down signal in a direction opposite to that of the ramp ramp signal may be supplied to the first electrode Y after the ramp ramp signal.
여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강하는 것이 바람직하다.Here, it is preferable that the second falling ramp signal gradually decreases from the twentieth voltage V20 to the fifty voltage V50.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.As a result, weak erase discharge, that is, set-down discharge, occurs in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated in the discharge cells remain uniformly.
도 18a 내지 도 18b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.18A to 18B are views for explaining another form of the rising ramp signal or the second falling ramp signal.
먼저, 도 18a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.First, referring to FIG. 18A, the rising ramp signal gradually increases from the thirtieth voltage V30 to the forty-th voltage V40 after rapidly rising to the thirtieth voltage V30.
이와 같이, 상승 램프 신호는 도 17에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 18a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As such, the rising ramp signal may be gradually raised at different inclinations over two stages as in FIG. 17, and may be gradually raised in one stage as shown here in FIG. 18A, in various forms. It is possible to change.
다음, 도 18b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.Next, referring to FIG. 18B, the second falling ramp signal has a form in which the voltage gradually decreases from the thirtieth voltage V30.
이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.As described above, the second falling ramp signal may be changed in various forms, such as a different point in time at which the voltage falls.
한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.Meanwhile, in the address period after the reset period, a scan bias signal that substantially maintains a voltage higher than the 50 th voltage V50 of the second falling ramp signal may be supplied to the first electrode Y. FIG.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.In addition, the scan signal Scan, which decreases from the scan bias signal by the scan voltage ΔVy, may be supplied to all of the first electrodes Y1 to Yn.
예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.For example, the first
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.On the other hand, the width of the scan signal in units of subfields may vary. That is, the width of the scan signal Scan in at least one subfield may be different from the width of the scan signal Scan in other subfields. For example, the width of the scan signal Scan in the subfield located later in time may be smaller than the width of the scan signal Scan in the subfield located earlier. In addition, the scan signal scan width decreases according to the arrangement order of the subfields gradually, such as 2.6 ms (microseconds), 2.3 ms (microseconds), 2.1 ms (microseconds), 1.9 ms (microseconds), and the like. Or 2.6 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.3 ㎲ (microseconds), 2.1 ㎲ (microseconds) ... 1.9 ㎲ (microseconds), 1.9 ㎲ (microseconds) It could be done.
이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.As such, when the scan signal Scan is supplied to the first electrode Y, a data signal rising by the magnitude ΔVd of the data voltage may be supplied to the third electrode X to correspond to the scan signal.
이러한 스캔 신호(Scan)와 데이터 신호(Data) 신호가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생된다.As the scan signal Scan and the data signal Data are supplied, the voltage difference between the voltage of the scan signal and the data voltage Vd of the data signal and the wall voltage due to the wall charges generated in the reset period. In addition, address discharge is generated in the discharge cells to which the voltage Vd of the data signal is supplied.
여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급되는 것이 바람직하다.Here, it is preferable that the sustain bias signal is supplied to the second electrode Z in order to prevent the address discharge from becoming unstable due to the interference of the second electrode Z in the address period.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지하는 것이 바람직하다.Here, it is preferable that the sustain bias signal maintain a substantially constant sustain bias voltage Vz smaller than the voltage of the sustain signal supplied in the sustain period and larger than the voltage of the ground level GND.
이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및/또는 제 2 전극(Z)에 서스테인 신호(SUS)가 교호적으로 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 갖는 것이 바람직하다.Thereafter, the sustain signal SUS may be alternately supplied to the first electrode Y and / or the second electrode Z in the sustain period for displaying an image. The sustain signal SUS preferably has a magnitude of a voltage of ΔVs.
이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.When the sustain signal SUS is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal SUS, and the first electrode when the sustain signal SUS is supplied. A sustain discharge, that is, a display discharge, occurs between (Y) and the second electrode Z.
도 19는 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.19 is a diagram for explaining another type of the sustain signal.
도 19를 살펴보면, 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극, 예를 들면 제 1 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 공급된다.Referring to FIG. 19, a positive sustain signal and a negative sustain signal are alternately supplied to any one of the first electrode Y and the second electrode Z, for example, the first electrode. do.
이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 제 2 전극(Z)에는 바이어스 신호가 공급되는 것이 바람직하다.As described above, it is preferable that the bias signal is supplied to the other electrode, for example, the second electrode Z, while the positive sustain signal and the negative sustain signal are supplied to any one electrode.
여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지하는 것이 바람직하다.Here, the bias signal preferably maintains the voltage at the ground level GND substantially constant.
여기 도 19에서와 같이 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.As shown in FIG. 19, when the sustain signal is supplied only to one of the first electrode Y and the second electrode Z, one of the first electrode Y and the second electrode Z may be used. Only one driving board in which circuits for supplying a sustain signal is arranged is required.
이에 따라, 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.As a result, the overall size of the driving unit can be reduced, thereby reducing the manufacturing cost.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the foregoing description, and the meaning and scope of the claims. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
이상에서 상세히 설명한 바와 같이 본 발명의 플라즈마 디스플레이 패널은 배기 유닛을 생략하고, 아울러 전면 기판에 형성되는 제 1 전극과 제 2 전극을 단일 층으로 형성함으로써 제조 공정을 단순화할 수 있으며, 또한 제조 단가를 낮출 수 있고, 또한 방전을 안정시켜 구동 효율을 향상시키는 효과가 있다.As described in detail above, the plasma display panel of the present invention can simplify the manufacturing process by omitting the exhaust unit and by forming the first electrode and the second electrode formed on the front substrate as a single layer. It is possible to lower and stabilize the discharge, thereby improving the driving efficiency.
Claims (22)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060074442A KR100850909B1 (en) | 2006-08-07 | 2006-08-07 | Plasma Display Panel |
US11/607,988 US20080030136A1 (en) | 2006-08-07 | 2006-12-04 | Plasma display panel |
EP06025484A EP1887603A3 (en) | 2006-08-07 | 2006-12-08 | Plasma display panel |
JP2007037849A JP2008041642A (en) | 2006-08-07 | 2007-02-19 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060074442A KR100850909B1 (en) | 2006-08-07 | 2006-08-07 | Plasma Display Panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080013229A KR20080013229A (en) | 2008-02-13 |
KR100850909B1 true KR100850909B1 (en) | 2008-08-07 |
Family
ID=38740485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060074442A KR100850909B1 (en) | 2006-08-07 | 2006-08-07 | Plasma Display Panel |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1887603A3 (en) |
JP (1) | JP2008041642A (en) |
KR (1) | KR100850909B1 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990004158A (en) * | 1997-06-27 | 1999-01-15 | 구자홍 | Upper electrode structure of color plasma display panel |
KR20010072239A (en) * | 1999-06-04 | 2001-07-31 | 마츠시타 덴끼 산교 가부시키가이샤 | Gas discharge display and method for producing the same |
JP2002075197A (en) * | 2000-07-25 | 2002-03-15 | Lg Electronics Inc | Plasma display panel and apparatus and process for manufacturing |
KR20030026712A (en) * | 2001-09-26 | 2003-04-03 | 김영조 | The Sealing Method and Its Processing System of Plasma Display Panel Using Organic Materials |
KR20030069358A (en) * | 2002-02-20 | 2003-08-27 | 엘지전자 주식회사 | Plasma display panel |
US7009587B2 (en) * | 2000-08-18 | 2006-03-07 | Matsushita Electric Industrial Co., Ltd. | Gas dischargeable panel |
JP2006134772A (en) | 2004-11-08 | 2006-05-25 | Pioneer Electronic Corp | Manufacturing method of display panel, its manufacturing device and display panel |
KR20060080406A (en) * | 2005-01-05 | 2006-07-10 | 삼성에스디아이 주식회사 | Photosensitive paste composition, a pdp electrode prepared therefrom, and a pdp comprising the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT300121B (en) * | 1968-11-22 | 1972-07-10 | Egyesuelt Izzolampa | Process for producing discharge lamps without suction tubes |
US3778126A (en) * | 1971-12-30 | 1973-12-11 | Ibm | Gas display panel without exhaust tube structure |
US6992440B2 (en) * | 2004-02-26 | 2006-01-31 | Asahi Glass Company, Limited | Light-emitting device and process for its production |
KR100869102B1 (en) * | 2004-10-19 | 2008-11-17 | 삼성에스디아이 주식회사 | Plasma display panel assembly and the fabrication method the such |
-
2006
- 2006-08-07 KR KR1020060074442A patent/KR100850909B1/en not_active IP Right Cessation
- 2006-12-08 EP EP06025484A patent/EP1887603A3/en not_active Withdrawn
-
2007
- 2007-02-19 JP JP2007037849A patent/JP2008041642A/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990004158A (en) * | 1997-06-27 | 1999-01-15 | 구자홍 | Upper electrode structure of color plasma display panel |
KR20010072239A (en) * | 1999-06-04 | 2001-07-31 | 마츠시타 덴끼 산교 가부시키가이샤 | Gas discharge display and method for producing the same |
JP2002075197A (en) * | 2000-07-25 | 2002-03-15 | Lg Electronics Inc | Plasma display panel and apparatus and process for manufacturing |
US7009587B2 (en) * | 2000-08-18 | 2006-03-07 | Matsushita Electric Industrial Co., Ltd. | Gas dischargeable panel |
KR20030026712A (en) * | 2001-09-26 | 2003-04-03 | 김영조 | The Sealing Method and Its Processing System of Plasma Display Panel Using Organic Materials |
KR20030069358A (en) * | 2002-02-20 | 2003-08-27 | 엘지전자 주식회사 | Plasma display panel |
JP2006134772A (en) | 2004-11-08 | 2006-05-25 | Pioneer Electronic Corp | Manufacturing method of display panel, its manufacturing device and display panel |
KR20060080406A (en) * | 2005-01-05 | 2006-07-10 | 삼성에스디아이 주식회사 | Photosensitive paste composition, a pdp electrode prepared therefrom, and a pdp comprising the same |
Also Published As
Publication number | Publication date |
---|---|
KR20080013229A (en) | 2008-02-13 |
EP1887603A3 (en) | 2009-10-21 |
EP1887603A2 (en) | 2008-02-13 |
JP2008041642A (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080013230A (en) | Plasma display panel | |
KR100844818B1 (en) | Plasma Display Apparatus | |
KR100850909B1 (en) | Plasma Display Panel | |
KR100836563B1 (en) | Plasma Display Panel | |
KR100811605B1 (en) | Plasma Display Panel | |
KR100872366B1 (en) | Plasma Display Panel | |
KR100835763B1 (en) | Plasma Display Panel | |
KR100835764B1 (en) | Plasma Display Panel | |
KR100836561B1 (en) | Plasma Display Panel | |
KR100862566B1 (en) | Plasma Display Panel | |
KR100820964B1 (en) | Plasma display panel | |
KR100836556B1 (en) | Plasma Display Panel | |
KR100820683B1 (en) | Plasma display panel | |
KR100811589B1 (en) | Plasma Display Panel | |
KR100835765B1 (en) | Plasma Display Panel | |
KR100844827B1 (en) | Plasma Display Panel | |
KR100837160B1 (en) | Plasma Display Apparatus | |
KR100820963B1 (en) | Plasma display panel | |
JP2007324116A (en) | Plasma display device | |
KR100811696B1 (en) | Plasma display apparatus | |
KR100820977B1 (en) | Plasma display panel | |
KR100647649B1 (en) | Plasma display panel | |
KR100877828B1 (en) | Plasma Display Panel | |
KR20080032771A (en) | Plasma display panel | |
KR20080017204A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130724 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |