KR100850703B1 - 샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를결정하는 장치 및 ｉ번째 랭크 오더 필터 - Google Patents

샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를결정하는 장치 및 ｉ번째 랭크 오더 필터 Download PDF

Info

Publication number
KR100850703B1
KR100850703B1 KR1020010082492A KR20010082492A KR100850703B1 KR 100850703 B1 KR100850703 B1 KR 100850703B1 KR 1020010082492 A KR1020010082492 A KR 1020010082492A KR 20010082492 A KR20010082492 A KR 20010082492A KR 100850703 B1 KR100850703 B1 KR 100850703B1
Authority
KR
South Korea
Prior art keywords
sample
rank
sample values
sample value
value
Prior art date
Application number
KR1020010082492A
Other languages
English (en)
Other versions
KR20030052507A (ko
Inventor
김영택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010082492A priority Critical patent/KR100850703B1/ko
Publication of KR20030052507A publication Critical patent/KR20030052507A/ko
Application granted granted Critical
Publication of KR100850703B1 publication Critical patent/KR100850703B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0286—Combinations of filter structures
    • H03H17/0291—Digital and sampled data filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0261—Non linear filters
    • H03H17/0263—Rank order filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Abstract

랭크-결정 디바이스는 비교기에 의해 구현된 두 개의 다른 임계값 계산부를 사용함으로써 한 집합의 디지털 샘플 값으로부터 특정한 샘플의 랭크를 결정한다. 샘플 값의 랭크는 한 집합의 디지털 샘플 값에서 모든 샘플 값을 가지는 샘플 값을 임계화 함으로써 분석하고, 이 방법은 저장 동작의 필요성을 배제한다. 랭크의 분석은 자가-임계화 분석으로 언급된다. 이러한 복수의 랭크 결정 디바이스는 한 집합의 디지털 샘플에서 각 디지털 샘플의 랭크를 찾기 위해 랭크 결정 장치를 형성하도록 결합 될 수 있다. 왜냐하면, 자가-임계화 분석, 미디언 필터와 같은 필터를 기반으로 하는 랭크- 및 오더-통계학을 구현하는 랭크-결정 장치는 가능한 방법으로 구현될 수 있기 때문이다.

Description

샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를 결정하는 장치 및 ｉ번째 랭크 오더 필터{A device for determining the rank of a sample, an apparatus for determining the rank of a plurality of samples, and the i-th rank ordered filter}
도 1은 주어진 짧은 시간에서 복수의 입력 신호를 샘플링하기 위한 복수의 A/D 컨버터를 도시한 것이다.
도 2는 복수의 샘플들이 저장된 메모리를 도시한 것이다.
도 3은 제1 타입 비교기를 도시한 것이다.
도 4는 제2 타입 비교기를 도시한 것이다.
도 5는 샘플의 랭크를 결정하는 랭크 결정 디바이스를 도시한 것이다.
도 6은 복수의 샘플 중에서 각각의 샘플의 랭크를 결정하는 랭크 결정 장치를 도시한 것이다.
도 7은 ith째 랭크 오더 필터를 도시한 것이다.
본 발명은 주어진 집합의 디지털 샘플들 중 특정한 하나의 샘플의 랭크(Rank, 순위)를 결정하기 위한 장치에 관련된 것이다. 또한 본 발명은 상기 집합에서 샘플들 중 각각의 랭크를 결정하는 장치, 그리고 그러한 장치에 통합된 샘플들의 집합을 필터링 하는 미디언 필터에 관한 것이다. 자가-임계값 분석(Self-threshold decomposition)은 미디언 필터가 가능한 방법으로 실현될 수 있도록 하기 위해서 이용된다.
선형 필터들은 단순한 수학적 연산 및 단순한 하드웨어 구조이기 때문에 많은 산업 어플리케이션에서 광범위하게 사용되고 있다. 수많은 영역에서 발생하는 선형 필터들의 몇몇 결점을 극복하기 위해서, 많은 대처 방법이 랭크- 및 오더-통계학을 사용하는 비선형 디지털 필터들을 발전시키는 방향으로 향하고 있다. 선형 필터들이 주변 노이즈에 의해서 잘 동작되지 않는다는 것은 잘 알려져 있다. 예를 들어, 영상이 임펄스 노이즈, 또는 헤비-테일드(heavy-tailed) 분포를 가지는 노이즈에 의해서 열화 되었을 때, 적용하는 Wiener 필터는 MSE(Mean Squared Estimation) 표준 하에서 최적의 선형 필터이고, Wiener 필터가 임펄스 노이즈를 억제시키는 동안 영상의 에지와 같은 임퍼스 노이즈가 중요한 가시 신호(Visual cue)를 손상시키기 때문에 영상을 선명하지 않게 하는 경향이 있다.
선형 필터들이 주변 노이즈에 의해 잘 동작되지 않는 것을 해결하기 위해서, 필터들은 랭크- 및 오더- 통계학에 기초를 두고, 지난 십 년 동안 연구 되어온 통계학을 기반으로 이론적인 배경기술들을 가지고 있다. 미디언 필터링은 랭크-오더 필터링에서 가장 단순하고 가장 잘 아려진 예이고, 미디언 필터링은 세부적인 영상을 보존하는 동안 효과적으로 주변에서 발생하는 노이즈를 억제할 수 있다.
두 번째 예로, 이퀄라이저는 멀티-패스 전송 또는 내부-심볼 간섭으로 발생하는 시스템의 열화를 감소시키기 위해서 디지털 TV 수신 시스템에서 필수적이다. 그러나, 선형-타입 필터들의 조합에 기반을 둔 이퀄라이저는 채널에 임펄스 노이즈가 존재하면, 제대로 동작하지 않는다. 에러 정정 코딩안은 전형적으로 심볼 에러와 알파벳 에러를 재생하기 위해 사용된다. 그러나 이 방법은 심볼의 개수 또는 정정할 수 있는 알파벳의 개수에 대해 에러 정정 시스템의 H/W가 확대되기 때문에 단순히 사용이 제한된다. 만약에 랭크- 및 오더- 통계학에 기반을 둔 필터를 사용한다면, 임펄스 타입의 노이즈를 쉽게 처리할 수 있고, 이것을 토픽으로 하는 논문에서 많이 증명되고 있다. 따라서, 임펄스 제거기 및 이퀄이저의 조합은 비트 에러 레이트 또는 심볼 에러 레이트에 관하여 두드러지게 디지털 통신 시스템의 동작을 상승시킬 것이다.
이론에서 랭크- 및 오더- 통계학에 기반을 둔 필터 등급의 발전이 성공적임에도 불구하고, 그와 관련된 H/W가 복잡하기 때문에 실제적으로 산업 어플리케이션에서는 좀처럼 사용되지 않는다고 하였다. 그러한 필터들을 구현하기 위해서, 입력 샘플들을 소팅 및 랭킹하는 것은 기본적이다.
본 발명은 주어진 집합의 디지털 샘플 값 중 특별한 한 샘플 값의 랭크를 결정하는 장치를 제공하는 것을 목적으로 한다. 또한 본 발명은 집합에서 각각의 샘플 값의 랭크가 결정될 수 있도록 복수의 랭크-결정 디바이스를 통합하는 장치를 제공하는 것을 목적으로 한다. 부가적으로, 본 발명은 샘플 값의 집합을 필터링 하는 i번 째 랭크 오더 필터를 제공하는 것을 목적으로 한다.
랭크-결정 디바이스는 비교기에 의해 구현되는 두 개의 다른 임계 값을 사용함으로써 샘플 값 중에서 특정한 한 샘플 값의 랭크를 결정한다. 샘플의 랭크는 디지털 샘플 값 집합에서 모든 샘플 값에 대하여 샘플 값을 임계화 함으로서 분석되고, 그리고 이 방법에서 소팅 동작의 필요성이 없어진다. 이 랭크의 분석은 하기에서 상세하게 설명될 것이고, 자가-임계값 분석으로 언급될 것이다. 복수의 랭크 결정 디바이스는 디지털 샘플 집합에서 각각의 디지털 샘플의 랭크를 표시하기 위해 랭크 결정 장치 형태로 결합시킬 수 있다. 왜냐하면 자가-임계값 분석, 미디언 필터와 같은 필터를 기초로 하는 랭크- 및 오더- 통계학을 수행하는 랭크-결정 장치는 가능한 방법으로 구현될 수 있기 때문이다.
상술한 목적들을 달성하기 위해서 본 발명은 복수의 샘플 값 중 한 샘플 값의 랭크를 결정하는 장치를 제공한다. 랭크 결정 디바이스는 복수의 샘플 값 중에서 특정한 샘플 값의 랭크를 나타내는 결과를 제공하는 출력부를 구비한 가산기를 구비한다. 랭크 결정 디바이스는 제1 입력부 및 제2 입력부를 구비한 적어도 하나의 제1 타입 비교기를 구비한다. 제1 입력부는 복수의 샘플 값 중의 또 다른 샘플 값을 수신한다. 제1 타입 비교기는 복수의 샘플 값 중 다른 한 샘플 값이 복수의 샘플 값 중 특정한 샘플 값 보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하는 출력부를 구비한다. 그렇지 않은 경우 그 출력 신호는 로직 0을 나타내는 추력 신호를 제공하는 출력부를 구비한다. 랭크-결정 디바이스는 또한 적어도 하나의 제2 타입 비교기를 구비한다. 제2 타입 비교기는 제1 입력부 및 제2 입력부를 구비한다. 제2 타입 비교기의 제2 입력부는 복수의 샘플 값 중 특정한 샘플 값을 수신한다. 제2 타입 비교기의 제1 입력부는 복수의 샘플 값 중 또 다른 샘플 값을 수신한다. 제2 타입 비교기는 복수의 샘플 값 중 또 다른 샘플 값이 복수의 샘플 값 중 특정한 샘플 값 보다 작은 경우에 로직 1을 나타내는 출력 신호를 제공하는 출력부를 구비한다. 그렇지 않은 경우 제2 타입 비교기는 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한다. 가산기는 복수의 샘플 값 중 특정한 샘플 값의 랭크를 표시하기 위해 로직 1, 제1 타입 비교기의 출력부로부터의 출력 신호 및 제2 타입 비교기의 출력부로부터의 출력 신호를 함께 가산한다. 가산기의 출력은 그 결과를 제공한다.
본 발명의 가산된 특징에 일치하여, 제1 입력부 및 제2 입력부를 구비한 또 하나의 제1 타입 비교기가 제공된다. 또 하나의 제1 타입 비교기의 제2 입력부는 복수의 샘플 값 중에서 특정한 샘플 값을 수신한다. 또 하나의 제1 타입 비교기의 제1 입력부는 복수의 샘플 값 중 또 다른 샘플 값을 수신한다. 또 하나의 제1 타입 비교기는 복수의 샘플 값 중 또 다른 샘플 값이 복수의 샘플 값 중 특정한 샘플 값 보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하는 출력부를 구비한다. 그렇지 않은 경우 또 하나의 제1 타입 비교기는 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한다. 가산기는 복수의 샘플 값 중 특정한 샘플 값의 랭크를 표시하는 결과로 또 하나의 제1 비교기의 출력 신호를 가산한다.
본 발명의 부가적인 특징에 일치하여, 제1 입력부 및 제2 입력부를 구비한 또 하나의 제2 타입 비교기가 제공된다. 또 하나의 제2 타입 비교기의 제2 입력부는 복수의 샘플 값 중에서 특정한 샘플 값을 수신한다. 또 하나의 제2 타입 비교기의 제1 입력부는 복수의 샘플 값 중 또 다른 샘플 값을 수신한다. 또 하나의 제2 타입 비교기는 복수의 샘플 값 중 또 다른 샘플 값이 복수의 샘플 값 중 특정한 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하는 출력부를 구비한다. 그렇지 않은 경우 또 하나의 제2 타입 비교기는 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한다. 가산기는 복수의 샘플 값 중 특정한 샘플 값의 랭크를 표시하는 결과로 또 하나의 제2 비교기의 출력 신호를 가산한다.
본 발명의 또 다른 특징에 일치해서, 랭크-결정 디바이스는 복수의 샘플 값을 획득하기 위해 특정한 순간에 복수의 신호를 샘플링 하기 위해 구성된 복수의 A/D 변환기와 결합하여 구성된다.
본 발명의 또 다른 특징에 일치해서, 랭크-결정 디바이스는 복수의 샘플 값을 저장하는 메모리와 결합하여 구성된다.
랭크-결정 디바이스의 구조는 샘플 값의 총 개수(n개의 샘플 값), 그리고 랭크가 결정되기 위한 샘플 값 중 특정한 샘플 값에 의존한다. 랭크 결정 디바이스는 n개의 샘플 값을 수신하고, n개의 샘플 값 중 i번째 샘플 값의 랭크를 결정한다.
따라서, 랭크-결정 디바이스는 n개의 샘플 값 중 i번째 샘플 값의 랭크를 지적하는 결과를 출력하는 가산기를 구비한다. 랭크-결정 디바이스는 또한 다수의 제1 타입 비교기를 구비한다. 각각의 제1 타입 비교기는 각각의 샘플 값을 수신하 는 제1 입력부 가지는데, 그 각각의 샘플 값은 n개의 샘플 값 중 첫 번째 샘플 값에서 시작하여 i-1번째 샘플 값으로 끝나는 샘플 값들로 구성된 그룹에서 선택된다. 제2 입력부를 가지는 각각의 제1 타입 비교기는 n개의 샘플 값 중에서 i번째 샘플 값을 수신한다. 각각의 제1 타입 비교기는 제1 입력에서의 각 샘플 값이 n개의 샘플 값 중 i번째 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고, 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한다.
랭크-결정 디바이스는 또한 다수의 제2 타입 비교기를 포함한다. 각각의 제2 타입 비교기는 각각의 샘플 값을 수신하는 제1 입력부를 가지는데, 그 각각의 샘플 값은 n개의 샘플 값 중 i+1번째 샘플 값에서 시작하여 n번째 샘플 값으로 끝나는 샘플 값들로 구성된 그룹에서 선택된다. 각각의 제2 타입 비교기는 n개의 샘플 값 중 i번째 샘플 값을 수신하는 제2 입력부를 가진다. 각각의 제2 타입 비교기는 제1 입력에서의 각 샘플 값이 n개의 샘플 값 중 i번째 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한다.
가산기는 로직 1, 각각의 제1 타입 비교기의 출력부로부터의 출력 신호 및 각각의 제2 타입 비교기로부터의 출력 신호를 가산한다. 가산기의 출력은 n개의 샘플 값 중 i번째 샘플 값의 랭크를 지적하는 결과로 제공된다.
제1 타입 비교기의 수는 i-1과 같고, n개의 샘플 값 중 i번째 샘플 값이 n깨의 샘플 값 중 첫 번째 샘플 값이면 0과 같다. 제2 타입 비교기의 수는 n-i와 같 고, n개의 샘플 값 중에서 i번째 샘플 값이 n개의 샘플 값 중 n번째 샘플 값이면 0과 같다.
상술한 목적들을 달성하기 위해서, 본 발명은 n개의 샘플 값 수신 및 n개의 샘플 값 중 각 샘플 값의 랭크를 결정하는 장치를 제공한다. 랭크-결정 장치는 복수의 랭크-결정 디바이스를 구비한다. 각각의 랭크-결정 디바이스는 n개의 샘플 값 중에서 각각의 샘플 값의 랭크를 결정하기 위해 자가-임계값 분석을 사용한다.
상술한 목적들을 달성하기 위해서, 복수의 샘플 값의 랭크를 찾기 위해 자가-임계값 분석을 이용하는 랭크-결정 디바이스를 구비하는 i번째 랭크 오더 필터를 제공한다. i번째 랭크 오더 필터는 또한 정수 값을 수신하는 가중(Weighting) 디바이스를 포함한다. 가중 디바이스는 복수의 샘플 값의 랭크를 수신하는 랭크-결정 디바이스에 접속된 입력부를 구비한다. 가중 디바이스는 복수의 샘플 값을 수신하는 입력부를 구비한다. 가중 디바이스는 또한 그 값이 복수의 샘플 값 중의 한 샘플 값과 같은 출력을 가지는데, 복수의 샘플 값은 랭크가 정수 값과 같다.
본 발명의 수반되는 특징에 일치해서, 가중 디바이스는 랭크가 정수 값과 같은 복수의 샘플 값 중 하나를 출력하기 위해 넌-제로(Non-zero) 정수 값을 가지는 복수의 샘플 값의 랭크 중 단지 하나에 가중치를 부여한다.
본 발명은 소팅 동작이 필요하지 않은 두 개의 다른 임계 값을 사용함으로써 특정한 디지털 샘플의 랭크를 계산하는 방법을 기본으로 한다. 그 다음에 이 방법은 샘플의 랭크를 결정하는 디바이스를 구성할 때 계산을 이용한다. 서두에서처럼 랭킹 프로세스에 관하여 방법, 정보가 설명될 것이다.
소팅 및 랭킹 프로세는 샘플 값에 따라 주어진 입력 샘플들을 소트하고 랭크한다. 현재의 설명은 샘플 값의 올림 차순(ascending order)에서 주어진 입력 샘플을 랭크하는 랭킹 프로세스를 가리킨다. 소팅 및 랭킹 프로세스의 예로서, 소트되고 랭크되기 위해 획득된 세 개의 샘플을 {5, -6, 2}라고 하자. 만약에 세 개의 샘플들을 올림차순으로 재 정렬하면, {-6, 2, 5}가 된다. 소팅된 데이터를 기초로하여, 5, -6, 2 샘플은 각각 3, 1, 2로 랭크되며, 그것은 {5, -6, 2} 중에서 5는 가장 큰 샘플이고, -6은 가장 작은 샘플이고, 2는 두 번째로 가장 작은 샘플임을 의미한다. 따라서, 소팅은 샘플 값을 기초로 하여 (5, -6, 2}를 {-6, 2, 5}로 재배열하는 동작을 의미하는 반면에, 랭킹은 샘플 값을 기초로 하여 {5, -6, 2}를 {3, 1, 2}로 재배열하는 동작을 의미한다.
랭킹 프로세스를 수학적으로 설명하기 위해서, k 번째 시간 간격에서 주어진 입력 샘플들을
Figure 112001034016009-pat00001
로 나타내기로 하고, 입력 샘플들이 올림 차순으로 소팅된 버전을
Figure 112001034016009-pat00002
로 나타내기로 하자. 이 표기법을 기초로 해서, 소팅 프로세스는 맵핑으로 표현될 수 있다.
Figure 112001034016009-pat00003
(1)
소팅된 샘플들은
Figure 112001034016009-pat00004
(2)
을 만족하고,
Figure 112001034016009-pat00005
는
Figure 112001034016009-pat00006
중에서 i 번째로 가장 작은 샘플이다.
Figure 112001034016009-pat00007
는 전형적으로 i 번째 오더 통계로 알려져 있다. 수학식(1)에서 설명된 소팅을 기초로 하여
Figure 112001034016009-pat00008
에 의해 표현된
Figure 112001034016009-pat00009
의 랭크는 다음과 같이 정의된다.
Figure 112001034016009-pat00010
(3)
수학식(2)로부터 알 수 있는 것처럼, 랭크
Figure 112001034016009-pat00011
는 기본적으로
Figure 112001034016009-pat00012
보다 작거나 같은
Figure 112001034016009-pat00013
에서 복수의 샘플을 나타낸다.
그러나, 수학식(2) 및 (3)에 의해 정의된 샘플의 랭크 결정이 확실치 않은 몇몇 경우에도 랭크를 확실하게 표현해야 한다. 바꿔 말하면,
Figure 112001034016009-pat00014
에서 몇몇 샘플이 동일하거나 또는 같은 값을 가지게 되면, 각 샘플에서 랭크를 지정하는 방법은 유일하지 않다. 예를 들어,
Figure 112001034016009-pat00015
에서 두 개의 샘플
Figure 112001034016009-pat00016
및
Figure 112001034016009-pat00017
이 같은 값,
Figure 112001034016009-pat00018
여기서
Figure 112001034016009-pat00019
을 가진다고 생각하기로 하자. 수학식(1) 및 (2)에서 정의된 소팅에 의하면, 우리는 이 샘플들을
Figure 112001034016009-pat00020
또는
Figure 112001034016009-pat00021
로 소팅할 수 있고, 그 후에 이 샘플들의 랭크는 다르다.
Figure 112001034016009-pat00022
로 소팅한 경우, 정의에 의해,
Figure 112001034016009-pat00023
의 랭크는
Figure 112001034016009-pat00024
의 랭크 보다 크다. 반대로 말하면,
Figure 112001034016009-pat00025
로 소팅된 경우에,
Figure 112001034016009-pat00026
의 랭크는
Figure 112001034016009-pat00027
의 랭크보다 크다. 그 때문에, 이 예에서 샘플의 랭크 결정은 유일하지 않다. 이러한 모호성은
Figure 112001034016009-pat00028
에서 같은 값을 가지는 샘플의 수가 증가함에 따라 증가한다. 그러한 모호성을 가지는 이유는 두 개 의 같은 값을 가지는 샘플들의 차순이 수학식(2)에서 유일하게 정의되지 않은 점에 기인한다.
샘플들이 수학식(1) 및 (2)에 일치하여 배열되었을 때, 같은 값을 가지는 샘플의 순차적인 차순이 보호되는 스테이블 소팅(Stable sorting)이라 불리우는 방법을 소개함으로써, 앞서 말한 모호성은 피할 수 있게 된다. 즉, 같은 값을 가지는 샘플들은
Figure 112001034016009-pat00029
에서 발생하는 차순에 대해 신중히 고려함으로써 유일한 방법으로 소팅될 수 있다. 쳬계적인 스테이블 소팅을 기반으로 하여 랭킹 프로세스를 명확히 하기 위해, 수학식(4)로서
Figure 112001034016009-pat00030
와
Figure 112001034016009-pat00031
두 샘플 사이의 차순 관계를 "
Figure 112001034016009-pat00032
"로 정의한다.
Figure 112001034016009-pat00033
(4)
수학식(4)는 동등하게 수학식(5) 또는 수학식(6)으로 표현되며, 차순 관계가
Figure 112001034016009-pat00034
로 정의되어 있음을 주목해야 한다.
Figure 112001034016009-pat00035
(5)
Figure 112001034016009-pat00036
(6)
수학식(4), (5) 또는 (6)에서 정의된 차순 관계를 이용하여, 스테이블 소팅 동작은 맵핑으로 표현될 수 있다.
Figure 112001034016009-pat00037
(7)
소팅된 샘플들은
Figure 112001034016009-pat00038
(8)
을 만족하며, 수학식(8)에서 스테이블 소팅에 따라
Figure 112001034016009-pat00039
샘플들의 배열이 유일한 것임을 주목해야 한다.
위에서 정의된 스테이블 소팅을 기초로 하여,
Figure 112001034016009-pat00040
,
Figure 112001034016009-pat00041
의 랭크는 이제 다시 다음과 같이 정의된다.
Figure 112001034016009-pat00042
(9)
따라서, 스테이블 소팅에서,
Figure 112001034016009-pat00043
일 때,
Figure 112001034016009-pat00044
이면
Figure 112001034016009-pat00045
는
Figure 112001034016009-pat00046
보다 더 높게 랭크되고,
Figure 112001034016009-pat00047
이면
Figure 112001034016009-pat00048
는
Figure 112001034016009-pat00049
보다 더 높게 랭크된다.
스테이블 소팅을 보다 잘 이해하기 위해서, 위에서 제시된 예를 다시 고려해 보자. 즉,
Figure 112001034016009-pat00050
라고 가정하며,
Figure 112001034016009-pat00051
는 두 번째 위치에서 샘플 값 3을 나타내고,
Figure 112001034016009-pat00052
는 다섯 번째 위치에서 샘플 값 3을 나타낸다. 수학식(8)을 기반으로 하여 샘플들에 대해 스테이블 소팅을 하면,
Figure 112001034016009-pat00053
이므로
Figure 112001034016009-pat00054
가 획득된다. 따라서,
Figure 112001034016009-pat00055
의 랭크는 각각 4, 1, 5, 3, 2로 주어진다.
수학식(9)에서 정의된 랭크
Figure 112001034016009-pat00056
는 실질적으로
Figure 112001034016009-pat00057
를 만족하는 복수의 예인
Figure 112001034016009-pat00058
로 나타난다.
Figure 112001034016009-pat00059
의 랭크를 표현하기 위해서, 함수
Figure 112001034016009-pat00060
를 정의하고, 다음 수학식으로 차순 관계 "
Figure 112001034016009-pat00061
"를 기반으로 하 여 b와 a를 비교한다.
Figure 112001034016009-pat00062
(10)
이때 랭크
Figure 112001034016009-pat00063
는 아래 수학식으로 단순하게 표현될 수 있다.
Figure 112001034016009-pat00064
(11)
Figure 112001034016009-pat00065
에 의한 샘플
Figure 112001034016009-pat00066
는 상기와 같이 지정된다. 수학식11에 수학식6에서 주어진 관계를 사용함으로써 아래 수학식이 된다.
Figure 112001034016009-pat00067
(12)
따라서,
Figure 112001034016009-pat00068
는 다음과 같이 씌여 질 수 있다.
Figure 112001034016009-pat00069
(13)
Figure 112001034016009-pat00070
(14)
Figure 112001034016009-pat00071
(15)
Figure 112001034016009-pat00072
및
Figure 112001034016009-pat00073
는 다음 수학식과 같이 정의된다.
Figure 112001034016009-pat00074
(16)
Figure 112001034016009-pat00075
(17)
정의에 의해
Figure 112001034016009-pat00076
이라고 가정한다면, 수학식15에서 유도된 랭크 r_i (k)는 다음 수학식과 같이 표현될 수 있다.
Figure 112001034016009-pat00077
(18)
수학식 16과 17가 결합되었을 때 수학식18에서 유도된 표현은 샘플의 랭크를 계산하는 방법을 나타내며, 그 샘플은 주어진 복수의 데이터 샘플 n 중에 있고, 샘플의 랭크는 소팅 동작을 이용하지 않고 두 개의 다른 임계 값의 결합을 통하여 계산된다. 수학식 15에서 주어진 관계는 랭크
Figure 112001034016009-pat00078
가 랭크된 모든 샘플과 함께 샘플
Figure 112001034016009-pat00079
를 임계화함으로서 분석될 수 있다는 것을 나타낸다. 이러한 이유로, 수학식15에서 임계화 동작을 사용하는 랭크의 분석은 자가-임계값 분석으로 언급될 것이다.
n개의 디지털 샘플
Figure 112001034016009-pat00080
부터
Figure 112001034016009-pat00081
까지의 한 집합 또는 그룹 중에 하나인 디지털 샘플
Figure 112001034016009-pat00082
의 랭크를 결정하는 디바이스에 대해 설명하기로 한다. n개의 디지털 샘플은 예를 들어 도 1에 도시된 바와 같이 주어진 짧은 시간에서 복수(n)의 아날로그 입력 신호
Figure 112001034016009-pat00083
의 샘플링함으로서 얻을 수 있다. 도 1은 각각의 아날로그 입력 신호
Figure 112001034016009-pat00084
에 공급된 각각의 A/D 변환기 10을 도시한다.
도 2는 이전에 획득된 디지털 샘플
Figure 112001034016009-pat00085
부터
Figure 112001034016009-pat00086
이 저장되는 디지털 메모리 14를 도시한다. 샘플
Figure 112001034016009-pat00087
(k)부터
Figure 112001034016009-pat00088
는 메모리 16으로부터 독출되어 레지스터 16에 저장되고, 하나 이상의 다른 디바이스로 입력이 가능해 진다.
도 3은 수학식16에 의해 표현된 함수를 구현하기 위해 사용된 제1 타입 비교 기 18를 도시한 것이다 도 4는 수학식 17에 의해 표현된 함수를 표현하기 위해 사용된 제2 타입 비교기 20을 도시한 것이다. 제1 타입 비교기 18 및 제2 타입 비교기 20에서, 입력 "a"는 수학식 16 및 17에서
Figure 112001034016009-pat00089
에 의해 표현된 신호를 수신하고, 입력 "b"는
Figure 112001034016009-pat00090
에 의해 표현된 신호를 수신한다.
도 5를 설명하면, 제1 타입 비교기 18과 제2 타입 비교기 20은 n개의 디지털 샘플 중에
Figure 112001034016009-pat00091
의 랭크를 결정하기 위한 랭크 결정 디바이스 22의 기본 설계 블록을 형성한다. 두 개의 제1 타입 비교기 18 및 두 개의 제2 타입 비교기가 도시되었음에도 불구하고, 제1 타입 비교기 18과 제2 타입 비교기 20의 실제 개수는 샘플 n의 총 개수와 랭크
Figure 112001034016009-pat00092
가 결정될 n개의 샘플 중 특정한 한 샘플
Figure 112001034016009-pat00093
에 의존하여 달라진다. 가산기 24는 n개의 디지털 샘플 중 한 샘플인
Figure 112001034016009-pat00094
의 랭크
Figure 112001034016009-pat00095
를 나타내는 결과를 출력한다. 랭크
Figure 112001034016009-pat00096
를 나타내는 결과를 얻기 위해서, 가산기 24는 하나의 로직, 각각의 제1 타입 비교기 18 출력 및 각각의 제2 타입 비교기 20 출력을 가산한다.
앞서 언급한 것처럼, 실제 제1 타입 비교기 18의 개수와 실제 제2 타입 비교기 20의 개수는 샘플 n의 총 개수와 랭크
Figure 112001034016009-pat00097
가 결정될 n개의 샘플 중 특정한 한 샘플
Figure 112001034016009-pat00098
에 의존하여 달라진다. 제1 타입 비교기 18의 개수는 i-1개이고, n개의 디지털 샘플 중 i 번째 샘플이 n개의 디지털 샘플 중에서 첫 번째 샘플일 때 제1 타입 비교기 18의 개수는 0이다. 제2 타입 비교기 20의 개수는 n-i개이고, n개의 디지털 샘플 중 i 번째 샘플이 n개의 디지털 샘플 중에서 마지막 샘플일 때 제2 타 입 비교기 20의 개수는 0이다.
예를 들어, 3개의 디지털 샘플이 있는 경우에, 두 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00099
를 찾는다고 가정해 보자. 이러한 경우, 한 개의 제1 타입 비교기 18과 한 개의 제2 타입 비교기 20이 존재할 것이다. 가산기 24는 두 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00100
을 나타내는 결과를 제공하기 위해 하나의 로직, 한 개의 제1 타입 비교기 18의 출력과 한 개의 제2 타입 비교기 20의 출력을 가산할 것이다.
예를 들어, 3개의 디지털 샘플이 있는 경우에, 세 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00101
를 찾는다고 가정해 보자. 이러한 경우, 두 개의 제1 타입 비교기 18이 존재하고, 제2 타입 비교기 20은 존재하지 않는다. 가산기 24는 세 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00102
을 지적하는 결과를 제공하기 위해 로직 1, 두 개의 제2 타입 비교기 20의 출력을 가산할 것이다.
또한 3개의 디지털 샘플이 있는 경우에, 첫 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00103
을 찾는다고 가정해 보자. 이러한 경우, 제1 타입 비교기 18은 존재하지 않고, 두 개의 제2 타입 비교기 20만이 존재할 것이다. 가산기 24는 첫 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00104
을 지적하는 결과를 제공하기 위해 로직 1, 두 개의 제1 타입 비교기 18의 출력을 가산할 것이다.
n개의 디지털 샘플에서 각 샘플의 랭크
Figure 112001034016009-pat00105
을 획득하기 위해 랭크-결정 디바이스 22가 n개의 디지털 샘플의 각 샘플을 제공할 수 있다는 것을 이해해야 한다. 도 6은 n개의 디지털 샘플에서 각 샘플의 랭크
Figure 112001034016009-pat00106
을 계산하기 위한 장치 26 을 도시한 것이다. 이 예에서, 4개의 디지털 샘플 즉, n=4인 경우에, n은 원하는 한정된 값일 수 있다. 장치 26은 첫 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00107
을 결정하기 위한 제1 랭크 결정 디바이스 28, 두 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00108
을 결정하기 위한 제2 랭크 결정 디바이스 30, 세 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00109
을 결정하기 위한 제3 랭크 결정 디바이스 32, 네 번째 디지털 샘플의 랭크
Figure 112001034016009-pat00110
을 결정하기 위한 제4 랭크 결정 디바이스 34를 나타낸다.
n 개의 샘플에 대한 랭크
Figure 112001034016009-pat00111
을 결정하는 장치 26은 오더-통계 필터로 구현될 수 있다. 오더-통계 필터를 기초로 하는 몇몇 종류의 비 선형 필터들이 있다. 그와 같은 비 선형 필터는 잘 알려진 많은 어플리케이션을 가지고 있다. 아마도, 가장 일반적인 오더-통계 필터는 입력 샘플의 중간 값을 출력하는 미디언 필터를 예로 들 수 있다. 사실, i 번째 랭크 오더 필터의 특별한 케이스인 미디언 필터는 다음과 같이 표현될 수 있는 이다.
Figure 112001034016009-pat00112
여기서, i는 1, 2에서 n까지
만약 i=1인 경우,
Figure 112001034016009-pat00113
는 최소 필터가 되고, i=n인 경우
Figure 112001034016009-pat00114
는 최대 필터가 되며,
Figure 112001034016009-pat00115
인 경우,
Figure 112001034016009-pat00116
는 미디언 필터가 되는데, 여기서 n은 우수(odd)라고 가정한다.
도 7은 랭크 결정 장치 26을 사용하여 구현된 i 번째 랭크 오더 필터 36을 도시한 것이다.
가산기의 출력을 다음 식과 같이 표현된다.
Figure 112001034016009-pat00117
여기서,
Figure 112001034016009-pat00118
따라서, 기본적으로 n개의 입력 디지털 샘플 중의 한 샘플
Figure 112001034016009-pat00119
을 말하는 가산기 38의 출력은 i의 랭크를 가진다.
Figure 112001034016009-pat00120
중의 한 구성 요소만이 1의 값을 갖고, 나머지는 모두 0이다. 0이 아닌 값을 가지는 구성요소의 위치는 랭크가 i인 입력 샘플의 위치이다. 그래서 다음과 같이 나타낼 수 있다.
Figure 112001034016009-pat00121
i번째 랭크 오더 필터 36은 각 입력 값이 같은 경우 하나의 로직을 출력하는 비교기 유닛 40을 포함한다. 이 방법에서, 비교기 유닛 40은 다음 함수를 구현하기 위해 사용된다.
Figure 112001034016009-pat00122
각 비교기 유닛 40에서 한 개의 입력은 i값을 수신하고, 다른 입력은 랭크 결정 장치 26에 의해 결정된 랭크
Figure 112001034016009-pat00123
중의 하나를 각각 수신한다. 각각의 승산기 42는 각 비교기 유닛 40의 출력과 n개의 샘플 중 각각의
Figure 112001034016009-pat00124
값을 승산하기 위해 사용된다. 모든 승산기 42의 출력은 바람직한 랭크 i를 가지는 샘플 값을 제공하 는 가산기 38에 의해 합산된다. 하나의 로직을 출력하는 비교기 유닛 40은 입력 랭크
Figure 112001034016009-pat00125
가 입력 정수 i와 같은 것이다. 따라서, 가산기 38에 의해 수행되는 합산으로 Non-zero 값을 가지는 샘플은 i의 랭크를 가지는 샘플이다.
상술한 바와 같이 본 발명에 따르면, 주어진 집합의 디지털 샘플 값 중 특별한 한 샘플 값의 랭크를 결정할 수 있고, 집합에서 각각의 샘플 값의 랭크가 결정될 수 있도록 복수의 랭크-결정 디바이스를 통합할 수 있는 효과를 창출한다.

Claims (11)

  1. 복수의 샘플 값 중 한 샘플 값의 랭크를 결정하기 위한 장치에 있어서,
    상기 복수의 샘플 값 중 특정한 한 샘플 값의 랭크를 나타내는 결과를 제공하는 출력부를 구비하는 가산기;
    상기 복수의 샘플 값 중 특정한 한 샘플 값을 수신하는 제2 입력부 및 상기 복수의 샘플 값 중 또 다른 한 샘플 값을 수신하는 제1 입력부를 구비하고, 상기 복수의 샘플 값 중 다른 한 샘플 값이 상기 복수의 샘플 값 중 특정한 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고, 그렇지 않은 경우 로직 0을 나타내는 출력신호를 제공하는 출력부를 구비하는 적어도 하나의 제1 타입 비교기; 및
    상기 복수의 샘플 값 중 특정한 한 샘플 값을 수신하는 제2 입력부 및 상기 복수의 샘플 값 중 또 다른 한 샘플 값을 수신하는 제1 입력부를 구비하고, 상기 복수의 샘플 값 중 또 다른 샘플 값이 상기 복수의 샘플 값 중 특정한 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고, 그렇지 않은 경우 로직 0으로 나타내는 출력신호를 제공하는 출력부를 구비하는 적어도 하나의 제2 타입 비교기를 포함하며,
    상기 가산기는 로직 1, 상기 제1 타입 비교기의 상기 출력부로부터의 출력 신호 및 상기 제2 타입 비교기의 상기 출력부로부터의 출력신호를 함께 가산하여 복수의 샘플 값 중 특정한 샘플 값의 랭크를 표시하는 결과를 출력하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서, 상기 장치는
    상기 복수의 샘플 값 중에서 특정한 샘플 값을 수신하는 제2 입력부 및 상기 복수의 샘플 값 중 또 다른 샘플 값을 수신하는 제1 입력부를 구비하고, 상기 복수의 샘플 값 중 또 다른 샘플 값이 상기 복수의 샘플 값 중 특정한 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를, 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비하는 또 하나의 제1 타입 비교기를 포함하며,
    상기 가산기는 상기 결과에 상기 또 하나의 제1 타입 비교기의 출력 신호를 가산하는 것을 특징으로 하는 장치.
  3. 제 1항에 있어서, 상기 장치는
    상기 복수의 샘플 값 중에서 특정한 샘플 값을 수신하는 제2 입력부 및 상기 복수의 샘플 값 중 또 다른 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 복수의 샘플 값 중 또 다른 샘플 값이 상기 복수의 샘플 값 중 특정한 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를, 그 밖의 경우에 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비하는 또 하나의 제2 타입 비교기를 포함하며,
    상기 가산기는 상기 결과에 상기 또 하나의 제2 타입 비교기의 출력 신호를 가산하는 것을 특징으로 하는 장치.
  4. 제 1항에 있어서, 상기 장치는
    상기 복수의 샘플 값을 획득하기 위해 특정한 순간에 복수의 신호를 샘플링 하기 위해 구성된 복수의 A/D 변환기와 결합하여 구성되는 것을 특징으로 하는 장치.
  5. 제 1항에 있어서, 상기 장치는 상기 복수의 샘플 값을 저장하는 메모리와 결합하여 구성되는 것을 특징으로 하는 장치.
  6. n개의 샘플 값을 수신하고 n개의 샘플 값 중 i번째 샘플 값의 랭크를 결정하기 위한 장치에 있어서,
    n개의 샘플 값 중 i번째 샘플 값의 랭크를 나타내는 결과를 제공하는 출력부를 구비한 가산기;
    n개의 샘플 값 중 첫 번째 샘플 값에서 시작하여 i-1번째 샘플 값으로 끝나 는 샘플 값들로 구성된 그룹에서 선택된 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 i번째 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 제1 입력에서의 각 각각의 샘플 값이 n개의 샘플 값 중 i번째 샘플 값보다 작은 경우로직1을 나타내는 출력 신호를 제공하고, 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한 다수의 제1 타입 비교기; 및
    상기 n개의 샘플 값 중 i+1번째 샘플 값에서 시작하여 n번째 샘플 값으로 끝나는 샘플 값들로 구성된 그룹에서 선택된 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 i번째 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 제1 입력에서의 각 샘플 값이 n개의 샘플 값 중 i번째 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고, 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한 다수의 제2 타입 비교기를 포함하고,
    상기 가산기는 로직 1, 상기 각각의 제1 타입 비교기의 상기 출력부로부터의 출력 신호 및 상기 각각의 제2 타입 비교기의 상기 출력부로부터의 출력 신호를 가산하고, 상기 n개의 샘플 값 중 i번째 샘플 값의 랭크를 표시하는 결과를 출력하며,
    상기 제1 타입 비교기의 수는 i-1과 같고, 상기 n개의 샘플 값 중 i번째 샘플 값이 상기 n개의 샘플 값 중 첫 번째 샘플 값이면 0이며,
    상기 제2 타입 비교기의 수는 n-i와 같고, 상기 n개의 샘플 값 중에서 i번째 샘플 값이 사익 n개의 샘플 값 중 n번째 샘플 값이면 0인 것을 특징으로 하는 장치.
  7. n개의 샘플 값들을 수신하고, 상기 n개의 샘플 값들 중 각각의 샘플 값의 랭크를 결정하기 위한 장치에 있어서,
    복수의 랭크-결정 디바이스를 포함하며,
    상기 복수의 랭크-결정 디바이스 중 각각의 랭크-결정 디바이스는 상기 n개의 샘플 값 중에서 각각의 샘플 값의 랭크를 결정하기 위해 자가-임계값 분석(Self-threshold decomposition)을 사용하는 것을 특징으로 하는 랭크 결정 장치.
  8. 제 7항에 있어서,
    상기 n 개의 샘플 값 중 각각의 샘플 값은 n 개의 샘플 값 중 i 번째 샘플 값을 정의하고,
    상기 복수의 랭크-결정 디바이스 중 각각의 랭크-결정 디바이스는
    n 개의 샘플 값 중 i번째 샘플 값의 랭크를 나타내는 결과를 제공하는 출력부를 구비한 가산기;
    상기 n개의 샘플 값 중 첫 번째 샘플 값에서 시작하여 i-1번째 샘플 값으로 끝나는 샘플 값들로 구성된 그룹에서 선택된 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 i번째 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 제1 입력부에서의 각 샘플 값이 n개의 샘플 값 중 i번째 샘플보다 작은 경우에 로직 1을 나타내는 출력 신호를 제공하고, 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한 다수의 제1 타입 비교기;
    상기 n개의 샘플 값 중 i+1번째 샘플 값에서 시작하여 n번째 샘플 값으로 끝나는 샘플 값들로 구성된 그룹에서 선택된 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 i번째 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 제1 입력부에서의 각각의 샘플 값이 n개의 샘플 값 중 i번째 샘플 값보다 작은 경우에 로직 1을 나타내는 출력 신호를 제공하고, 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한 다수의 제2 타입 비교기를 포함하고,
    상기 복수의 랭크-결정 디바이스 중 각각의 랭크-결정 디바이스에 포함되는 상기 가산기는 로직 1, 상기 각각의 제1 타입 비교기의 상기 출력부로부터의 출력 신호 및 상기 각각의 제2 타입 비교기의 상기 출력부로부터의 출력 신호를 함께 가산하여 상기 n개의 샘플 값 중 i번째 샘플 값의 랭크를 표시하는 결과를 상기 각각의 랭크-결정 디바이스로 출력하며,
    상기 다수의 랭크-결정 디바이스 중 각각의 랭크-결정 디바이스에 속하는 상기 제1 타입 비교기 수는 i-1과 같고, 상기 n개의 샘플 값 중 i번째 샘플 값이 상기 n개의 샘플 값 중 첫 번째 샘플 값이면 0이며,
    상기 다수의 랭크-결정 디바이스 중 각각의 랭크-결정 디바이스에 속하는 상기 제2 타입 비교기의 수는 n-i와 같고, 상기 n개의 샘플 값 중에서 i번째 샘플 값이 상기 n개의 샘플 값 중 n번째 샘플 값이면 0인 것을 특징으로 하는 랭크 결정 장치.
  9. 제 7항에 있어서,
    상기 n개의 샘플 값 중 마지막 샘플 값의 랭크를 결정하는 제1 디바이스를 포함하며, 상기 제1 디바이스는
    상기 n개의 샘플 값 중 마지막 샘플 값의 랭크를 나타내는 결과를 제공하는 출력부를 구비한 가산기; 및
    상기 n개의 샘플 값 중 마지막 샘플 값 이외에 상기 n개의 샘플 값 중 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 마지막 샘플 값을 수신하는 제2 입력부 구비하고, 상기 n개의 샘플 값 중 각 샘플 값이 상기 n개의 샘플 값 중 마지막 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비하는 적어도 두 개의 제1 타입 비교기를 포함하며,
    상기 가산기는 로직 1, n개의 샘플 값 중의 마지막 샘플 값의 랭크를 나타내는 결과를 획득한 상기 적어도 두 개의 제1 타입 비교기의 각각의 상기 출력부로부터의 출력 신호를 함께 가산하고, n개의 샘플 중 값 중 마지막 샘플 값의 랭크를 나타내는 결과를 출력하고,
    상기 n개의 샘플 값 중의 첫 번째 샘플 값의 랭크를 결정하는 제2 디바이스를 포함하며, 상기 제2 디바이스는
    상기 n개의 샘플 값 중 첫 번째 샘플 값의 랭크를 나타내는 결과를 제공하는 출력부를 구비한 가산기; 및
    상기 n개의 샘플 값 중 첫 번째 샘플 값 이외에 상기 n개의 샘플 값 중 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 첫 번째 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 n개의 샘플 값 중 각 샘플 값이 이 상기 n개의 샘플 값 중 첫 번째 샘플 값보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한 적어도 두 개의 제2 타입 비교기를 포함하며,
    상기 가산기는 로직 1, n개의 샘플 값 중의 첫 번째 샘플 값의 랭크를 나타내는 결과를 획득한 상기 적어도 두 개의 제2 타입 비교기의 각각의 상기 출력부로부터의 출력 신호를 함께 가산하고, n개의 샘플 중 값 중 첫 번째 샘플 값의 랭크를 나타내는 결과를 출력하고,
    상기 n개의 샘플 값 중 중간 샘플 값의 랭크를 결정하는 제3 디바이스를 포함하며, 상기 제3 디바이스는
    상기 n개의 샘플 값 중 중간 샘플 값의 랭크를 나타내는 결과를 제공하는 출력부를 구비한 가산기;
    상기 n개의 샘플 값 중 중간 샘플 값보다 우선으로 상기 n개의 샘플 값 중 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 중간 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 n개의 샘플 값 중 중간 샘플 값 보다 우선으로 하는 상기 n개의 샘플 값 중 각 샘플 값이 이 상기 n개의 샘플 값 중 중간 샘플 값 보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비하는 적어도 두 개의 제1 타입 비교기; 및
    상기 n개의 샘플 값 중 중간 샘플 값 다음의 n개의 샘플 값 중 각각의 샘플 값을 수신하는 제1 입력부 및 상기 n개의 샘플 값 중 중간 샘플 값을 수신하는 제2 입력부를 구비하고, 상기 n개의 샘플 값 중 중간 샘플 값 보다 우선으로 하는 상기 n개의 샘플 값 중 각 샘플 값이 이 상기 n개의 샘플 값 중 중간 샘플 값 보다 작은 경우 로직 1을 나타내는 출력 신호를 제공하고 그렇지 않은 경우 로직 0을 나타내는 출력 신호를 제공하는 출력부를 구비한 적어도 두 개의 제2 타입 비교기를 포함하며,
    상기 가산기는 로직 1, 적어도 한 개의 제1 타입 비교기의 출력 신호 및 n개의 샘플 값 중 중간 샘플 값의 랭크를 나타내는 결과를 획득한 상기 적어도 한 개의 제1 타입 비교기의 각 출력 신호를 함께 가산하고, n개의 샘플 중 값 중 중간 샘플 값의 랭크를 나타내는 결과를 출력하는 것을 특징으로 하는 랭크 결정 장치.
  10. i번째 랭크 오더 필터에 있어서,
    복수의 샘플 값 중에서 랭크를 찾기 위해 자가-임계값 분석을 이용하는 랭크-결정 디바이스; 및
    정수 값을 수신하기 위한 입력부, 상기 복수의 샘플 값의 랭크를 수신하기 위해 상기 랭크 결정 디바이스와 연결된 입력부 및 상기 복수의 샘플 값을 수신하기 위한 입력부를 구비한 가중(Weighting) 디바이스를 포함하며,
    상기 가중 디바이스는 정수 값과 같은 랭크를 가지는 복수의 샘플 값 중 한 샘플 값을 제공하는 출력부를 구비한 것을 특징으로 하는 필터.
  11. 제 10항에 있어서, 상기 가중 디바이스는 정수 값과 같은 랭크를 가지는 복수의 샘플 값 중 한 샘플 값을 상기 출력부으로 제공하기 위해 넌-제로(Non-zero) 정수 값을 가지는 복수의 샘플 값의 랭크 중 단지 하나에 가중치를 부여하는 것을 특징으로 하는 필터.
KR1020010082492A 2001-12-21 2001-12-21 샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를결정하는 장치 및 ｉ번째 랭크 오더 필터 KR100850703B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010082492A KR100850703B1 (ko) 2001-12-21 2001-12-21 샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를결정하는 장치 및 ｉ번째 랭크 오더 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010082492A KR100850703B1 (ko) 2001-12-21 2001-12-21 샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를결정하는 장치 및 ｉ번째 랭크 오더 필터

Publications (2)

Publication Number Publication Date
KR20030052507A KR20030052507A (ko) 2003-06-27
KR100850703B1 true KR100850703B1 (ko) 2008-08-06

Family

ID=29577267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082492A KR100850703B1 (ko) 2001-12-21 2001-12-21 샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를결정하는 장치 및 ｉ번째 랭크 오더 필터

Country Status (1)

Country Link
KR (1) KR100850703B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782389A (en) * 1987-04-30 1988-11-01 Rca Licensing Corporation Adaptive M-tile sample producer
JPH0522637A (ja) * 1991-07-11 1993-01-29 Nippon Hoso Kyokai <Nhk> ランクオーダフイルタ装置
JPH06215129A (ja) * 1993-01-13 1994-08-05 Sumitomo Metal Ind Ltd ランクオーダフィルタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4782389A (en) * 1987-04-30 1988-11-01 Rca Licensing Corporation Adaptive M-tile sample producer
JPH0522637A (ja) * 1991-07-11 1993-01-29 Nippon Hoso Kyokai <Nhk> ランクオーダフイルタ装置
JPH06215129A (ja) * 1993-01-13 1994-08-05 Sumitomo Metal Ind Ltd ランクオーダフィルタ

Also Published As

Publication number Publication date
KR20030052507A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
US7260593B2 (en) Device for determining the rank of a sample, an apparatus for determining the rank of a plurality of samples, and the ith rank ordered filter
KR100529245B1 (ko) 적응 스파스 등화 필터 시스템 및 이 필터 시스템에서의 탭 위치 할당 방법
Dong et al. A new directional weighted median filter for removal of random-valued impulse noise
EP0736205B1 (en) Method and apparatus for performing a fast hadamard transform
CN1764175B (zh) 自适应均衡器及其方法
CA2020804C (en) Adaptive echo canceller
US5191547A (en) Decimating digital finite impulse response filter
US5987487A (en) Methods and apparatus for the processing of digital signals
US6304133B1 (en) Moving average filter
KR100850703B1 (ko) 샘플의 랭크를 결정하는 디바이스, 복수 샘플들의 랭크를결정하는 장치 및 ｉ번째 랭크 오더 필터
US4970676A (en) Digital word-serial multiplier circuitry
EP0990305B1 (en) System for varying the dynamic range of coefficients in a digital filter
KR970011794B1 (ko) 메모리 소자를 이용한 하다마드 변환기
EP1215819A2 (en) Digital finite impulse response filter
EP1282228A2 (en) Digital filter circuit
EP0791242B1 (en) Improved digital filter
US3794974A (en) Digital flow processor
US5128886A (en) Using long distance filters in the presence of round-off errors
US5886911A (en) Fast calculation method and its hardware apparatus using a linear interpolation operation
US5130942A (en) Digital filter with front stage division
US4831576A (en) Multiplier circuit
KR100277948B1 (ko) 필터 계수 갱신 방법 및 회로
US6680981B1 (en) π/4 shift QPSK modulator and communication device
JPH0310425A (ja) トランスバーサルフィルタ制御回路
US20020176484A1 (en) Vector tree correlator for variable spreading rates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 9