KR100850098B1 - Method for fabricating a semiconductor - Google Patents

Method for fabricating a semiconductor Download PDF

Info

Publication number
KR100850098B1
KR100850098B1 KR1020060135964A KR20060135964A KR100850098B1 KR 100850098 B1 KR100850098 B1 KR 100850098B1 KR 1020060135964 A KR1020060135964 A KR 1020060135964A KR 20060135964 A KR20060135964 A KR 20060135964A KR 100850098 B1 KR100850098 B1 KR 100850098B1
Authority
KR
South Korea
Prior art keywords
well
temperature
semiconductor substrate
gate oxide
forming
Prior art date
Application number
KR1020060135964A
Other languages
Korean (ko)
Other versions
KR20080061446A (en
Inventor
조영후
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135964A priority Critical patent/KR100850098B1/en
Publication of KR20080061446A publication Critical patent/KR20080061446A/en
Application granted granted Critical
Publication of KR100850098B1 publication Critical patent/KR100850098B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판을 퍼니스 장비에 로딩시키는 단계와, 퍼니스 장비의 온도를 웰 어닐 공정을 위한 온도로 상승시키는 단계와, 상승된 온도로 반도체 기판에 대해 웰 어닐 공정을 실시하는 단계와, 퍼니스 장비의 온도를 게이트 산화막 형성을 위한 온도로 다운시키는 단계와, 다운된 온도로 웰이 형성된 반도체 기판 상에 게이트 산화막을 형성하는 단계를 포함한다.The method of manufacturing a semiconductor device according to the present invention includes the steps of loading a semiconductor substrate into a furnace equipment, raising the temperature of the furnace equipment to a temperature for a well annealing process, and performing a well annealing process on the semiconductor substrate at an elevated temperature. And a step of lowering the temperature of the furnace equipment to a temperature for forming the gate oxide film, and forming a gate oxide film on the semiconductor substrate on which the well is formed at the down temperature.

이와 같이, 본 발명은 하나의 장비를 이용하여 웰과 게이트 사산화막을 형성함으로서, 공정을 단순화시켜 반도체 수율을 향상시킬 수 있다.As described above, the present invention can simplify the process and improve the semiconductor yield by forming a well and a gate tetraoxide film using a single device.

반도체, 웰, 게이트 산화막, RTP, 퍼니스 Semiconductor, Well, Gate Oxide, RTP, Furnace

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING A SEMICONDUCTOR}Semiconductor device manufacturing method {METHOD FOR FABRICATING A SEMICONDUCTOR}

도 1은 일반적으로 웰 어닐 및 게이트 산화막을 형성하는 과정을 설명하기 위해 적용되는 장비를 도시한 도면이며,FIG. 1 is a diagram generally illustrating equipment applied to explain a process of forming a well anneal and a gate oxide film.

도 2는 본 발명의 바람직한 실시 예에 따른 웰 어닐 및 게이트 산화막 형성 과정을 도시한 흐름도이다.2 is a flowchart illustrating a process of forming a well annealing and gate oxide layer according to an exemplary embodiment of the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

100 : RTP 장비 110 : 퍼니스 장비100: RTP equipment 110: furnace equipment

본 발명은 반도체 제조 방법에 관한 것으로, 특히 웰 어닐 공정과 게이트 산화막 형성 공정을 하나의 장비를 이용하여 실시하는 반도체 소자 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor, and more particularly, to a method for manufacturing a semiconductor device in which a well annealing process and a gate oxide film forming process are performed using a single device.

일반적으로 반도체 소자, 예컨대 트랜지스터를 형성하기 위해서는 반도체 기판 상에 소자 분리막을 형성한 후 소자 분리막에 의해 드러난 반도체 기판에 대해 불순물 이온 주입 공정을 실시함으로서, 반도체 기판에 웰(well)을 형성하게 된다.In general, in order to form a semiconductor device, for example, a transistor, a well is formed in the semiconductor substrate by forming an isolation layer on the semiconductor substrate and then performing an impurity ion implantation process on the semiconductor substrate exposed by the isolation layer.

도 1은 일반적으로 웰 및 게이트 산화막을 형성하는 과정을 설명하기 위해 적용되는 장비를 도시한 도면이다.FIG. 1 is a diagram generally illustrating equipment applied to explain a process of forming a well and a gate oxide layer.

이와 같이 웰 구조를 활성화시키기 위해서는 이온 주입된 불순물 원자의 활성화 및 불순물 이온 주입 공정 시 반도체 기판의 실리콘 격자를 회복시키기 위해 RTP 장비(100)를 이용하여 웰 어닐 공정을 실시한다.In order to activate the well structure, the well annealing process is performed using the RTP device 100 to restore the silicon lattice of the semiconductor substrate during the activation of the ion implanted impurity atoms and the impurity ion implantation process.

이와 같은 웰 어닐 공정을 실시하기 위해 RTP 장비(110)에 소자 분리막이 형성된 반도체 기판을 로딩시키고, 1095℃ 온도 및 N2 가스를 이용한 후 RTP 어닐 공정을 실시한 후 반도체 기판을 언로딩시킨다.In order to perform the well annealing process, the semiconductor substrate having the device isolation layer formed thereon is loaded on the RTP device 110, and the semiconductor substrate is unloaded after performing the RTP annealing process using a temperature of 1095 ° C. and N 2 gas.

이후, 결과물 상에 게이트 산화막을 형성하게 되는데, 게이트 산화막은 RTP 장비가 아닌 퍼니스(furnace) 장비(110)를 이용하여 반도체 기판 상에 형성된다. 즉, 퍼니스 장비에 RTP 장비에서 언로딩된 반도체 기판을 로딩시킨 후 750℃의 온도를 이용하여 습식 산화막을 반도체 기판 상에 형성함으로서, 게이트 산화막을 형성한다.Thereafter, a gate oxide film is formed on the resultant, which is formed on the semiconductor substrate using the furnace equipment 110 rather than the RTP equipment. That is, a gate oxide film is formed by loading a semiconductor substrate unloaded in an RTP apparatus into a furnace equipment and then forming a wet oxide film on the semiconductor substrate using a temperature of 750 ° C.

이와 같이, 종래에서는 웰 어닐 공정과 게이트 산화막 형성 공정을 각각의 다른 장비, 예컨대 RTP 장비 및 퍼니스 장비를 이용하여 진행하기 때문에 공정 시간이 길 뿐만 아니라 이송간에 불순물의 침투에 의해 반도체 수율을 떨어뜨리는 문제점이 있다.As described above, in the related art, the well annealing process and the gate oxide film forming process are performed using different equipment such as an RTP equipment and a furnace equipment, so that the process time is long and the semiconductor yield is reduced due to the infiltration of impurities between transfers. There is this.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 게이트 산화막을 형성하기 위한 퍼니스 장비를 이용하여 웰 어닐 공정을 수행함으로서, 반도체 소자의 제조 공정을 단순화시킬 수 있는 반도체 소자 제조 방법을 제공하는데 있다.An object of the present invention is to solve the problems of the prior art, by performing a well annealing process using a furnace equipment for forming a gate oxide film, a semiconductor device manufacturing method that can simplify the manufacturing process of the semiconductor device To provide.

상기와 같은 목적을 달성하기 위하여 본 발명은, (a) 반도체 기판을 퍼니스 장비에 로딩시키는 단계와, (b) 상기 퍼니스 장비의 온도를 웰 어닐 공정을 위한 온도로 상승시키는 단계와, (c) 상기 상승된 온도로 상기 반도체 기판에 대해 상기 웰 어닐 공정을 실시하는 단계와, (d) 상기 퍼니스 장비의 온도를 게이트 산화막 형성을 위한 온도로 다운시키는 단계와, (e) 상기 다운된 온도로 상기 웰이 형성된 반도체 기판 상에 게이트 산화막을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device, the method comprising: (a) loading a semiconductor substrate into a furnace equipment, (b) raising the temperature of the furnace equipment to a temperature for a well annealing process, and (c) Performing the well annealing process on the semiconductor substrate at the elevated temperature, (d) lowering the temperature of the furnace equipment to a temperature for forming a gate oxide layer, and (e) Forming a gate oxide film on the well formed semiconductor substrate.

상기 웰 어닐 공정은, N2 가스를 이용하여 15초∼25초 동안 상기 어닐 공정을 진행하는 것을 특징으로 한다.The well annealing process is characterized in that the annealing process is performed for 15 seconds to 25 seconds using N2 gas.

또한, 상기 게이트 산화막을 형성하는 단계는, N2 가스, H2 가스 및 HCl를 이용하여 상기 웰 어닐 공정을 거친 반도체 기판의 상부에 상기 게이트 산화막을 형성하는 것을 특징으로 한다.The forming of the gate oxide layer may include forming the gate oxide layer on the semiconductor substrate that has undergone the well annealing process using N2 gas, H2 gas, and HCl.

이하, 첨부한 도 2를 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명한다. Hereinafter, with reference to the accompanying Figure 2 will be described in detail a preferred embodiment of the present invention.

도 2는 본 발명의 바람직한 실시 예에 따른 웰 및 게이트 산화막 형성 과정을 도시한 흐름도이다.2 is a flowchart illustrating a process of forming a well and a gate oxide layer according to an exemplary embodiment of the present invention.

도 2를 참조하면, 퍼니스 장비의 공정 챔버에 반도체 기판을 로딩시킨다(S200). 이때, 퍼니스 장비 내 램프는 소정 전압을 공급받아 챔버 내부의 온도를 600℃로 유지된 상태, 예컨대 스탠바이 상태에서 반도체 기판이 로딩된다.Referring to FIG. 2, a semiconductor substrate is loaded into a process chamber of the furnace equipment (S200). At this time, the lamp in the furnace equipment is supplied with a predetermined voltage and the semiconductor substrate is loaded in a state in which the temperature inside the chamber is maintained at 600 ° C., for example, a standby state.

이후, 램프에 공급되는 전압을 제어하여 퍼니스 장비의 온도를 1095℃까지 상승시킴과 더불어 N2 가스를 퍼니스 장비의 챔버에 N2 가스를 공급함으로서, 반도체 기판에 대해 웰 어닐공정을 실시하여 반도체 기판의 내부에 형성된 웰 내에 이온 주입된 불순물 원자들을 활성화시킴과 더불어 반도체 기판의 실리콘 격자를 회복시킨다(S202, S204). 이때, 웰 어닐 공정 시간은 대략 15초∼25초 정도 진행되며, 4.7∼5.2ℓ의 N2 가스가 챔버 내부로 공급된다.Then, the voltage supplied to the lamp is controlled to raise the temperature of the furnace equipment to 1095 ° C, and N2 gas is supplied to the chamber of the furnace equipment to carry out a well annealing process on the semiconductor substrate, thereby forming the inside of the semiconductor substrate. In addition to activating the impurity atoms implanted in the wells formed in the cell, the silicon lattice of the semiconductor substrate is restored (S202 and S204). At this time, the well annealing process time is approximately 15 seconds to 25 seconds, and 4.7 to 5.2 L of N2 gas is supplied into the chamber.

즉, 웰 어닐 공정 시간, 예컨대 15초∼25초 동안만 램프에 공급되는 전압을 제어하여 퍼니스 장비의 챔버 내부 온도를 1095℃까지 급상승시킨다.That is, the voltage supplied to the lamp is controlled only during the well annealing process time, for example 15 to 25 seconds, to rapidly raise the chamber internal temperature of the furnace equipment to 1095 ° C.

공정 시간이 경과하면, 램프에 공급되는 전압을 줄여 챔버의 내부 온도를 750℃로 다운시킨다(S206).When the process time elapses, the voltage supplied to the lamp is reduced to lower the internal temperature of the chamber to 750 ° C. (S206).

챔버의 내부 온도를 750℃로 다운시킨 상태에서 챔버 내부에 O2 가스와 H2 가스 및 HCl를 공급하여 웰 어닐 공정을 거친 반도체 기판 상에 게이트 산화막을 형성한다(S208).In operation S208, a gate oxide film is formed on a semiconductor substrate through a well annealing process by supplying O 2 gas, H 2 gas, and HCl into the chamber while the internal temperature of the chamber is reduced to 750 ° C.

게이트 산화막을 형성하기 위해서 챔버 내부에는 7ℓ∼7.7ℓ의 O2 가스와 8.7ℓ∼9.2ℓ의 H2 가스 및 580cc∼680cc의 HCl이 공급된다. 공정 시간은 대략 11분 20초 정도 진행한다.In order to form the gate oxide film, 7 L to 7.7 L O2 gas, 8.7 L to 9.2 L H2 gas, and 580 cc to 680 cc HCl are supplied into the chamber. The process time is approximately 11 minutes 20 seconds.

그런 다음, 게이트 산화막과 웰이 형성된 반도체 기판을 외부로 언로딩시킨다(S210).Then, the semiconductor substrate on which the gate oxide film and the well are formed is unloaded to the outside (S210).

본 발명의 바람직한 실시 예에 따르면, 퍼니스 장비를 이용하여 웰과 게이트 산화막을 형성함으로서, 반도체 소자의 제조 공정을 단순화시킬 수 있다.According to a preferred embodiment of the present invention, by forming the well and the gate oxide film using the furnace equipment, it is possible to simplify the manufacturing process of the semiconductor device.

본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.The present invention is not limited to the above-described specific preferred embodiments, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention claimed in the claims. Of course, such changes will fall within the scope of the claims.

이상 설명한 바와 같이, 본 발명은 하나의 장비를 이용하여 웰과 게이트 사산화막을 형성함으로서, 공정을 단순화시켜 반도체 수율을 향상시킬 수 있다.As described above, the present invention can simplify the process and improve the semiconductor yield by forming a well and a gate tetraoxide film using one device.

Claims (3)

(a) 반도체 기판을 퍼니스 장비에 로딩시키는 단계와,(a) loading the semiconductor substrate into the furnace equipment; (b) 상기 퍼니스 장비의 온도를 웰 어닐 공정을 위한 온도로 상승시키는 단계와,(b) raising the temperature of the furnace equipment to a temperature for a well anneal process; (c) 상기 상승된 온도로 상기 반도체 기판에 대해 상기 웰 어닐 공정을 실시하는 단계와,(c) performing the well annealing process on the semiconductor substrate at the elevated temperature; (d) 상기 퍼니스 장비의 온도를 게이트 산화막 형성을 위한 온도로 다운시키는 단계와,(d) lowering the temperature of the furnace equipment to a temperature for forming a gate oxide film; (e) 상기 다운된 온도로 상기 웰이 형성된 반도체 기판 상에 게이트 산화막을 형성하는 단계(e) forming a gate oxide film on the semiconductor substrate on which the well is formed at the down temperature 를 포함하는 반도체 소자 제조 방법.Semiconductor device manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 (c) 단계는, N2 가스를 이용하여 15초∼25초 동안 상기 어닐 공정을 진행하는 것을 특징으로 하는 반도체 소자 제조 방법.In the step (c), the annealing process is performed for 15 to 25 seconds using N2 gas. 제 1 항에 있어서,The method of claim 1, 상기 (e) 단계는, N2 가스, H2 가스 및 HCl를 이용하여 상기 웰 어닐 공정을 거친 반도체 기판의 상부에 상기 게이트 산화막을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.In the step (e), the gate oxide film is formed on the semiconductor substrate subjected to the well annealing process using N2 gas, H2 gas and HCl.
KR1020060135964A 2006-12-28 2006-12-28 Method for fabricating a semiconductor KR100850098B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135964A KR100850098B1 (en) 2006-12-28 2006-12-28 Method for fabricating a semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135964A KR100850098B1 (en) 2006-12-28 2006-12-28 Method for fabricating a semiconductor

Publications (2)

Publication Number Publication Date
KR20080061446A KR20080061446A (en) 2008-07-03
KR100850098B1 true KR100850098B1 (en) 2008-08-04

Family

ID=39813698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135964A KR100850098B1 (en) 2006-12-28 2006-12-28 Method for fabricating a semiconductor

Country Status (1)

Country Link
KR (1) KR100850098B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002258A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method of manufacturing in semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002258A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method of manufacturing in semiconductor device

Also Published As

Publication number Publication date
KR20080061446A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US9646850B2 (en) High-pressure anneal
US20110079884A1 (en) Hydrogen Passivation of Integrated Circuits
US6017806A (en) Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation
US8263501B2 (en) Silicon dioxide film fabricating process
KR100537554B1 (en) Method of manufacturing oxide film for semiconductor device
US20060063391A1 (en) Method of forming silicon oxynitride layer in semiconductor device and apparatus of forming the same
KR100850098B1 (en) Method for fabricating a semiconductor
KR100677986B1 (en) Method for manufacturing semiconductor device with nitrogen rich oxide gate oxide
JP5508701B2 (en) Semiconductor processing apparatus and processing method
JP2008047752A (en) Method and apparatus of manufacturing semiconductor device
JP2000216156A (en) Formation of silicon nitride oxide film and manufacture of p type semiconductor element
KR100545990B1 (en) How to remove metal impurities in silicon wafer
KR100653976B1 (en) Formation method of silicon wafer for gate oxide integrity test
CN113394094B (en) Method for forming semiconductor device
JP6351079B2 (en) Integrated circuit hydrogen passivation
KR101055756B1 (en) Tunnel oxide film formation method of flash memory device
JP2006108404A (en) Manufacturing method for soi wafer
KR100687410B1 (en) Method of forming the gate oxide in semiconductor device
KR100332129B1 (en) Method for forming oxide layer in semiconductor device
US7592274B2 (en) Method for fabricating semiconductor element
KR101107656B1 (en) Method of manufacturing semiconductor device
KR100713332B1 (en) Method for forming salicide of semiconductor device
TWI487028B (en) Silicon dioxide film fabricating process
JPH11340238A (en) Manufacture of semiconductor device
KR100588217B1 (en) Method for forming gate oxide in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee