KR100848290B1 - Amplifier with damping resistor in constant current load - Google Patents

Amplifier with damping resistor in constant current load Download PDF

Info

Publication number
KR100848290B1
KR100848290B1 KR1020070044526A KR20070044526A KR100848290B1 KR 100848290 B1 KR100848290 B1 KR 100848290B1 KR 1020070044526 A KR1020070044526 A KR 1020070044526A KR 20070044526 A KR20070044526 A KR 20070044526A KR 100848290 B1 KR100848290 B1 KR 100848290B1
Authority
KR
South Korea
Prior art keywords
transistor
constant current
voltage
amplifier
collector
Prior art date
Application number
KR1020070044526A
Other languages
Korean (ko)
Other versions
KR20080063019A (en
Inventor
진옥상
Original Assignee
진옥상
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진옥상 filed Critical 진옥상
Priority to PCT/KR2007/004704 priority Critical patent/WO2008082059A1/en
Publication of KR20080063019A publication Critical patent/KR20080063019A/en
Application granted granted Critical
Publication of KR100848290B1 publication Critical patent/KR100848290B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/3432DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/78A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

정전류회로를 부하로 사용하는 증폭기에서 급격한 변화하는 신호에서 발생하는 링깅을 줄여 신호의 왜곡을 줄이고 보다 깨끗한 신호를 얻을 수 있도록 한 정전류부하에 댐핑저항이 설치된 증폭기를 제시한다. 제시된 정전류부하에 댐핑저항이 설치된 증폭기는 드라이브증폭단, 제 1 및 제 2트랜지스터의 상보성 트랜지스터를 포함하고 제 1 및 제 2트랜지스터의 베이스가 드라이브증폭단의 출력측에 각각 연결된 출력단, 드라이브증폭단의 출력측에 연결된 정전류부하단, 및 정전류부하단에 병렬로 접속된 댐핑저항을 포함한다. 정전류부하에 댐핑저항을 병렬로 접속시킴으로써 증폭 이득을 크게 하고 링깅 발생을 줄여 보다 깨끗한 출력신호를 얻게 된다.In this paper, we propose an amplifier with a damping resistor installed at a constant current load to reduce the distortion of the signal and obtain a cleaner signal by reducing the ringing occurring in the rapidly changing signal in the amplifier using the constant current circuit as a load. An amplifier provided with a damping resistor at a given constant current load includes a drive amplifier stage, complementary transistors of the first and second transistors, and an output terminal of which the bases of the first and second transistors are respectively connected to the output side of the drive amplifier stage and the constant current connected to the output side of the drive amplifier stage. And a damping resistor connected in parallel to the load stage and the constant current load stage. By connecting the damping resistors in parallel to the constant current load, the amplification gain is increased and the ringing occurs, resulting in a cleaner output signal.

Description

정전류부하에 댐핑저항이 설치된 증폭기{Amplifier with damping resistor in constant current load}Amplifier with damping resistor in constant current load

도 1은 일반적인 저항부하에 의한 A급 증폭기의 회로예이다.1 is a circuit example of a class A amplifier with a general resistance load.

도 2는 도 1에 도시된 저항부하의 동작특성도이다.FIG. 2 is an operation characteristic diagram of the resistance load shown in FIG. 1.

도 3은 일반적인 정전류부하에 의한 A급 증폭기의 회로예이다.3 is a circuit example of a class A amplifier with a general constant current load.

도 4는 도 3에 도시된 정전류부하에 대한 동작특성도이다.4 is an operation characteristic diagram of the constant current load shown in FIG.

도 5는 정전류부하로 구성된 종래의 부궤환증폭기의 일예이다.5 is an example of a conventional negative feedback amplifier configured with a constant current load.

도 6은 도 5에 도시된 정전류부하 양단의 신호파형을 도시한 그래프이다.FIG. 6 is a graph illustrating signal waveforms at both ends of the constant current load shown in FIG. 5.

도 7은 본 발명의 제 1실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기의 회로도이다.7 is a circuit diagram of an amplifier provided with a damping resistor in a constant current load according to the first embodiment of the present invention.

도 8은 도 7에 도시된 댐핑저항에 의한 효과를 설명하기 위한 신호파형 그래프이다.8 is a signal waveform graph for explaining the effect of the damping resistance shown in FIG.

도 9는 본 발명의 제 2실시예에 따른 정전류부하에 댐핑저항에 설치된 증폭기의 회로도이다.9 is a circuit diagram of an amplifier installed in a damping resistor under a constant current load according to a second embodiment of the present invention.

도 10은 본 발명의 제 3실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기의 회로도이다.10 is a circuit diagram of an amplifier provided with a damping resistor in a constant current load according to a third embodiment of the present invention.

도 11은 본 발명의 변형예에 따른 회로도이다.11 is a circuit diagram according to a modification of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10 : 드라이브증폭단 12 : 정전류부하단10: drive amplifier stage 12: constant current load stage

14 : 차동증폭단 16 : 피드백단14: differential amplifier 16: feedback stage

18 : 정전류단 20 : 출력단 18: constant current stage 20: output stage

본 발명은 정전류부하에 댐핑저항이 설치된 증폭기에 관한 것으로, 보다 상세하게는 정전류부하에서 발생하는 고주파 노이즈를 저감시키기 위한 정전류부하에 댐핑저항이 설치된 증폭기에 관한 것이다.The present invention relates to an amplifier provided with a damping resistor in a constant current load, and more particularly, to an amplifier provided with a damping resistor in a constant current load for reducing high frequency noise generated from the constant current load.

트랜지스터를 사용한 A급 증폭기에서 베이스에 입력된 신호 전압이 컬렉터와 에미터에 흐르는 전류를 변화시켜 컬렉터에 접속된 부하에서 전압으로 변환되어 증폭 신호로 나타난다. 이때 사용되는 부하는 저항, 코일, 트랜스, 정전류회로 등이 있다. 코일이나 트랜스를 부하로 사용할 경우에는 직류적으로 동작전류를 설정하고, 실제 동작은 교류부하로서 동작하게 된다. 이때, 교류부하 설계에 따라서 부하의 임피던스를 자유롭게 설계할 수 있으나 코일에 의한 주파수 대역이 좁고, 코어 등에 의한 신호의 왜곡이 있으며 부피가 큰 관계로 부하로서 잘 사용되지 않고 있다. In a class A amplifier using a transistor, the signal voltage input to the base changes the current flowing through the collector and the emitter, and is converted into a voltage at the load connected to the collector to appear as an amplified signal. The load used at this time is a resistance, a coil, a transformer, a constant current circuit, and the like. When using a coil or a transformer as a load, the operating current is set in DC, and the actual operation is performed as an AC load. At this time, the impedance of the load can be freely designed according to the design of the AC load, but the frequency band by the coil is narrow, the signal is distorted by the core, etc., and it is not used as a load because it is bulky.

이러한 이유로 인해 일반적으로 부하에 저항을 주로 사용한다. A급 증폭기에서 사용하는 저항부하는 동작조건이 정해지면 특성곡선이 고정되고 증폭도의 조정이 어려우며, 전압이득이 낮은 편이다. 특히, 동작 전류에 따라서 부하저항 값의 범위가 좁아 고 이득을 얻을 수 없는 단점이 있다.For this reason, resistors are commonly used for loads. The resistance load used in class A amplifier is fixed when the operating conditions are determined, the characteristic curve is difficult to adjust, and the voltage gain is low. In particular, there is a disadvantage in that the range of the load resistance value is narrow and gain cannot be obtained according to the operating current.

도 1은 일반적인 저항부하에 의한 A급 증폭기의 회로예이다. 트랜지스 터(Q31)의 베이스에는 정상적인 바이어스가 공급된다. 콘덴서(C31)는 입력신호원과 트랜지스터(Q31)의 베이스와 직류적으로 분리하는 결합 콘덴서이다. 트랜지스터(Q31)의 컬렉터전압은 정극성전원(VPP3)의 1/2 전압으로 세트되어 있다고 가정하고 설명한다. 도 2는 도 1의 저항(R31)에 대한 특성곡선 그래프이다. 트랜지스터(Q31)의 컬렉터와 에미터 사이의 전압강하와 저항(R32) 양단의 전압 강하가 없다고 가정하고 도시하였다.1 is a circuit example of a class A amplifier with a general resistance load. Normal bias is supplied to the base of the transistor Q31. The capacitor C31 is a coupling capacitor which directly separates the input signal source from the base of the transistor Q31. It is assumed that the collector voltage of the transistor Q31 is set to 1/2 the voltage of the positive polarity power supply VPP3. FIG. 2 is a characteristic curve graph of the resistor R31 of FIG. 1. It is assumed that there is no voltage drop between the collector and emitter of transistor Q31 and no voltage drop across resistor R32.

도 1에서, 입력단자(IN3)에 입력신호가 0일 때 트랜지스터(Q31)는 정상 바이어스가 공급되고 있음으로 트랜지스터(Q31)의 컬렉터 전압은 정극성전원(VPP3)의 1/2 로 된다. 이때 트랜지스터(Q31)의 컬렉터 전류 ice_Q31은In FIG. 1, when the input signal is zero to the input terminal IN3, the normal bias is supplied to the transistor Q31 so that the collector voltage of the transistor Q31 becomes 1/2 of the positive polarity power supply VPP3. At this time, the collector current ice_Q31 of the transistor Q31 is

ice_Q31 = VPP3 / 2 / R31 ice_Q31 = VPP3 / 2 / R31

가 되고, 도 2의 그래프에서 B 점이 된다.And point B in the graph of FIG. 2.

입력단자(IN3)에 입력신호가 "-" 극성의 최저 신호가 입력되면, 트랜지스터(Q31)의 베이스전류가 흐르지 않음으로 컬렉터와 에미터 사이가 오프(OFF)되어 저항(R31)에 전류가 흐르지 않게 되어 저항(R31) 양단의 전압은 0(ZERO)이며, 저항(R31)에 흐르는 전류는 0(ZERO)이 된다. (도 2의 A 점) When the input signal is input to the input terminal IN3, when the lowest signal of the polarity is input, the base current of the transistor Q31 does not flow, so that the collector and the emitter are turned off, so that the current flows through the resistor R31. The voltage across the resistor R31 is 0 (ZERO), and the current flowing through the resistor R31 is 0 (ZERO). (A point in Fig. 2)

반대로, 입력단자(IN3)에 입력신호가 "+" 극성의 최고 신호가 입력되면, 트랜지스터(Q31)의 베이스전류가 최대로 흘러 컬렉터와 에미터 사이가 온(ON)되어 저항(R31)에 전류가 최대로 흐르게 된다. 저항(R31) 양단의 전압은 정극성전원(VPP3)과 같으며, 저항(R31)에 흐르는 전류도 최대가 되어 VPP3 / R31이 된다. (도 2의 C 점)On the contrary, when the input signal having the highest signal of "+" polarity is input to the input terminal IN3, the base current of the transistor Q31 flows to the maximum, and the collector and the emitter are turned on to turn on the current to the resistor R31. Will flow to the maximum. The voltage across the resistor R31 is the same as the positive polarity power supply VPP3, and the current flowing through the resistor R31 also becomes the maximum, resulting in VPP3 / R31. (C point of Figure 2)

도 1의 회로에서, 저항(R31)의 임피던스를 도 2의 그래프에 의해서 구하면 In the circuit of FIG. 1, the impedance of resistor R31 is obtained from the graph of FIG. 2.

R31 = 전압변화 값 / 전류변화 값 R31 = voltage change value / current change value

R31 = (VPP3 - 0) / (VPP3/R31 - 0) ------------------------- 수학식 1R31 = (VPP3-0) / (VPP3 / R31-0) ------------------------- Equation 1

이 된다.Becomes

도 1에서 전압 증폭도 A3은 In Figure 1 the voltage amplification degree A3

A3 = R31 / R32 --------------------------------------------- 수학식 2A3 = R31 / R32 --------------------------------------------- Equation 2

가 된다.Becomes

도 1의 증폭기에서 입력신호에 의해서 출력신호가 최대신호를 얻기 위해서는 트랜지스터(Q31)의 컬렉터 전류가 0에서 VPP3/R31까지 최대로 변화해야만 한다. 트랜지스터(Q31)의 컬렉터 전류를 0에서 100% 전 범위로 동작하는 것은 0%와 100% 부근에서 트랜지스터(Q31)의 동작이 불안정하며, 증폭된 출력신호가 왜율이 심하게 된다. (설명1)In order to obtain the maximum signal by the input signal in the amplifier of FIG. 1, the collector current of transistor Q31 must vary from 0 to VPP3 / R31 to the maximum. Operating the collector current of the transistor Q31 in the entire range from 0 to 100% causes the operation of the transistor Q31 to be unstable at around 0% and 100%, and the amplified output signal becomes severely distorted. (Description 1)

그리고, 트랜지스터 A급 증폭기에서 전압이득은 상술한 수학식 2에 의해서 계산된다.In the transistor class A amplifier, the voltage gain is calculated by the above equation (2).

트랜지스터(Q31)의 에미터에 연결된 저항(R32)은 해당 트랜지스터 A급 증폭기의 안정도에 관계가 있음으로 너무 낮게 할 수 없다. 그러므로, 저항(R31)의 저항값을 크게 해야만 증폭도를 올릴 수 있다. (설명2)The resistor R32 connected to the emitter of the transistor Q31 cannot be too low because it is related to the stability of the transistor class A amplifier. Therefore, the amplification degree can be increased only by increasing the resistance value of the resistor R31. (Description 2)

동일 부하저항일 경우, 설명1의 컬렉터 전류의 동작범위를 좁게 하는 것이 증폭기의 동작을 안정화시키고 출력 파형의 왜율을 줄일 수 있지만, 출력전압이 작아지게 된다. (설명3) In the case of the same load resistance, narrowing the operating range of the collector current in Description 1 can stabilize the operation of the amplifier and reduce the distortion of the output waveform, but the output voltage becomes small. (Description 3)

또, 설명2의 부하저항을 가능하면 크게 하는 것이 증폭도를 높일 수 있지만 동일 전원전압에서 부하저항을 높이면(즉, 저항(R31)의 저항값을 높이면) 트랜지스터(Q31)의 컬렉터 동작전류가 작아지게 되어 부하 구동력이 떨어지게 된다. (설명4) In addition, increasing the load resistance of Description 2 can increase the amplification degree, but increasing the load resistance at the same power supply voltage (that is, increasing the resistance value of the resistor R31) causes the collector operating current of the transistor Q31 to decrease. As a result, the load driving force drops. (Description 4)

그래서, 부하저항을 높이려면 전원전압을 높일 수밖에 없다. (설명5) 그런데, 전원전압이 설정되어 설계되면 이후에는 실질적으로 전원전압을 높이기가 어렵다. 설령 전원전압을 높였다고 하더라도 회로의 임피던스가 높아지게 되어 문제가 발생한다.Therefore, in order to increase the load resistance, the power supply voltage can only be increased. (Description 5) However, if the power supply voltage is set and designed, it is difficult to substantially increase the power supply voltage afterwards. Even if the power supply voltage is increased, a problem arises because the impedance of the circuit becomes high.

상술한 설명3, 설명4, 설명5에 의해서 증폭신호의 왜율이 적으면서 증폭도를 높이는 데 부하저항을 높이는 것이 자유롭지 못하다. 즉, 도 2의 그래프에서 굵은 점선과 같이 부하저항 특성곡선을 가파르게 조정하는 것이 쉽지가 않다.According to the above descriptions 3, 4, and 5, it is not free to increase the load resistance while increasing the degree of amplification while the distortion of the amplified signal is small. That is, it is not easy to steeply adjust the load resistance characteristic curve as shown in the thick dotted line in the graph of FIG.

통상적으로, 증폭도를 높이는 방법으로는 다음과 같은 방법이 있다.In general, a method of increasing the amplification degree is as follows.

도 3에서처럼 부하에 정전류회로를 사용하는 방법이 있다. 도 3은 정전류부하(CC4)에 의한 A급 증폭기의 회로예이다. 트랜지스터(Q42)의 베이스에는 정상적인 바이어스가 공급되고, 콘덴서(C41)는 입력신호원과 트랜지스터(Q42)의 베이스와 직류적으로 분리하는 결합 콘덴서이다. 트랜지스터(Q42)의 컬렉터전압은 정극성전원(VPP4)의 1/2 전압으로 세트되어 있다고 가정하고 설명한다.As shown in FIG. 3, there is a method of using a constant current circuit for a load. 3 is a circuit example of a class A amplifier with a constant current load CC4. A normal bias is supplied to the base of the transistor Q42, and the capacitor C41 is a coupling capacitor which directly separates the input signal source from the base of the transistor Q42. It is assumed that the collector voltage of transistor Q42 is set to 1/2 the voltage of positive polarity power supply VPP4.

저항(R41)에 의해서 제너다이오드(Z41) 양단의 정전압이 트랜지스터(Q41)의 베이스에 공급된다. 트랜지스터(Q41)의 에미터에 연결된 저항(R42)에 의해서 트랜 지스터(Q41)의 에미터와 컬렉터에 흐르는 전류는 항상 일정하게 제어된다.The constant voltage across the zener diode Z41 is supplied to the base of the transistor Q41 by the resistor R41. The current flowing through the emitter and the collector of the transistor Q41 is always controlled constantly by the resistor R42 connected to the emitter of the transistor Q41.

도 4는 도 3의 정전류부하(CC4)에 대한 특성곡선 그래프이다. 트랜지스터(Q42)의 컬렉터와 에미터사이의 전압강하와 저항(R43) 양단의 전압 강하가 없다고 가정하고 도시하였다.FIG. 4 is a characteristic curve graph of the constant current load CC4 of FIG. 3. It is assumed that there is no voltage drop between the collector and emitter of transistor Q42 and no voltage drop across resistor R43.

도 3에서 입력단자(IN4)에 입력신호가 0일 때 트랜지스터(Q42)는 정상 바이어스가 공급되고 있음으로 트랜지스터(Q42)의 컬렉터 전압은 정극성전원(VPP4)의 1/2 로 된다. (도 4의 B 점) In FIG. 3, when the input signal is zero to the input terminal IN4, the normal bias is supplied to the transistor Q42, so that the collector voltage of the transistor Q42 becomes 1/2 of the positive polarity power supply VPP4. (B point in Fig. 4)

이때, 컬렉터 전류 ice_Q42는 트랜지스터(Q41)의 컬렉터전류와 동일하다.At this time, the collector current ice_Q42 is equal to the collector current of the transistor Q41.

정전류부하(CC4)의 전류 ice_Q41은The current ice_Q41 of the constant current load (CC4)

ice_Q41 = ( V_Z41 - Vbe_Q41) / R42ice_Q41 = (V_Z41-Vbe_Q41) / R42

가 된다.Becomes

입력단자(IN4)에 입력된 신호의 극성이 "-" 극성이면, 트랜지스터(Q42)의 베이스전류가 감소하여 트랜지스터(Q42)의 컬렉터와 에미터간 임피던스가 증가되고 정전류부하(CC4)의 전류는 일정하게 흐르려고 한다. 그에 따라, 정전류부하(CC4)의 트랜지스터(Q41)의 컬렉터와 에미터간 전압이 최소로 된다. (도 4의 A 점)If the polarity of the signal input to the input terminal IN4 is "-" polarity, the base current of the transistor Q42 decreases, the impedance between the collector and emitter of the transistor Q42 increases, and the current of the constant current load CC4 is constant. Try to flow. As a result, the voltage between the collector and the emitter of the transistor Q41 of the constant current load CC4 is minimized. (A point in Fig. 4)

반대로, 입력단자(IN4)에 입력된 신호의 극성이 "+" 극성이면, 트랜지스터(Q42)의 베이스전류가 증가하여 트랜지스터(Q42)의 컬렉터와 에미터 사이의 임피던스가 감소되고 정전류부하(CC4)의 전류는 일정하게 흐르려고 한다. 그에 따라, 정전류부하(CC4)의 트랜지스터(Q41)의 컬렉터와 에미터간 전압이 최대로 된다. (도 4의 C 점)On the contrary, if the polarity of the signal input to the input terminal IN4 is "+" polarity, the base current of the transistor Q42 is increased to decrease the impedance between the collector and the emitter of the transistor Q42 and the constant current load CC4. The current of tries to flow constantly. As a result, the voltage between the collector and the emitter of the transistor Q41 of the constant current load CC4 is maximized. (C point in Figure 4)

이와 같이, 도 3의 증폭기의 부하 특성곡선은 도 4와 같이 정전류 부근에서 급격히 변화하는 특성으로 나타나는 것은 알려진 사실이다. 즉, 증폭기에서 정전류부하는 높은 저항을 접속한 것과 같은 동작을 한다. 이때, 트랜지스터(Q41)의 컬렉터 전류는 저항(R42)을 조절하여 자유롭게 설정할 수 있다. 상기의 설명4의 문제점이 해소되면서 설명5의 전원전압을 높일 필요가 없는 장점이 있다. 그러나, 설명3의 컬렉터 전류의 동작범위가 도 4에서와 같이 급경사로서 너무 좁아 정상적인 증폭동작을 할 수가 없다. As described above, it is known that the load characteristic curve of the amplifier of FIG. 3 appears as a characteristic that changes rapidly around the constant current as shown in FIG. 4. In other words, the constant current load in the amplifier acts as if a high resistance was connected. At this time, the collector current of the transistor Q41 may be freely set by adjusting the resistor R42. As the problem of the above description 4 is solved, there is no need to increase the power supply voltage of the description 5. However, the operating range of the collector current in the explanation 3 is too narrow as a steep slope as shown in Fig. 4, so that the normal amplification operation cannot be performed.

도 3의 증폭기에서 증폭도 A4는Amplification degree A4 in the amplifier of FIG.

A4 = CC4의 임피던스 / R43 A4 = Impedance of CC4 / R43

A4 = 무한대 / R43 A4 = infinity / R43

A4 = 무한대A4 = infinity

가 되며, 입력신호에 대해서 출력신호는 온(ON)-오프(OFF)동작을 하게 된다. The output signal is turned on and off with respect to the input signal.

이와 같이 아날로그 신호 증폭용으로 정전류부하에 의한 A급 증폭기는 단독으로 사용하지를 않고, 부궤환증폭기 내부에 사용하여 부궤환에 의해서 증폭을 안정화시킨 증폭기로 사용하고 있다. 또 다른 용도로써 컬렉터접지 증폭기(에미터폴로워)의 에미터 부하로 사용되고 있다. In this way, the A class amplifier using the constant current load for analog signal amplification is not used alone, but is used inside the negative feedback amplifier as an amplifier stabilized by negative feedback. Another application is the emitter load of a collector ground amplifier (emitter follower).

부궤환증폭기 내부에 정전류부하를 사용하면 적은 증폭단수로 높은 전압이득을 얻을 수 있으며 회로가 간단해진다. 그리고, 외부에서 부궤환량을 조절하여 전압이득을 자유롭게 조정할 수 있는 장점이 있다.Using a constant current load inside the negative feedback amplifier results in high voltage gain with a small number of amplifier stages and simplifies the circuit. In addition, there is an advantage that the voltage gain can be freely adjusted by adjusting the negative feedback amount from the outside.

또한, 컬렉터접지 증폭기(에미터폴로워)의 에미터 부하에 사용함으로써 큰 동작전류와 높은 입력임피던스를 얻을 수 있어 입력신호의 변화에 충실히 추종하게 되어 왜곡이 작은 것이 특징이다. In addition, by using it for the emitter load of the collector ground amplifier (emitter follower), a large operating current and a high input impedance can be obtained, which faithfully follows the change of the input signal, and is characterized by low distortion.

도 5는 드라이브증폭단(10)의 트랜지스터(Q24)의 부하로서 트랜지스터(Q25)와 저항(R26)을 포함한 정전류부하단(12)을 사용하고 있다. 트랜지스터(Q25)의 베이스에는 제너다이오드(ZD21)에 의해서 항상 일정한 전압이 공급되고 있음으로 트랜지스터(Q25)의 에미터에 설치된 저항(R26)의 양단에는 일정한 전압을 유지하도록 트랜지스터(Q25)가 동작한다.FIG. 5 uses the constant current load stage 12 including the transistor Q25 and the resistor R26 as the load of the transistor Q24 of the drive amplifier stage 10. Since a constant voltage is always supplied to the base of the transistor Q25 by the zener diode ZD21, the transistor Q25 operates to maintain a constant voltage across the resistor R26 provided at the emitter of the transistor Q25. .

제너다이오드(ZD21) 양단의 전압을 V_ZD21이라 하고, 트랜지스터(Q25)의 베이스와 에미터간 전압을 Vbe_Q25 라 하고, 저항(R26) 양단의 전압을 V_R26 이라 가정하면Assume that the voltage across the zener diode ZD21 is V_ZD21, the voltage between the base and emitter of the transistor Q25 is Vbe_Q25, and the voltage across the resistor R26 is V_R26.

V_R26 = V_ZD21 - Vbe_Q25 이고,V_R26 = V_ZD21-Vbe_Q25,

저항(R26)에 흐르는 전류 I_R26은 I_R26 = V_R26 / R26 이다.The current I_R26 flowing through the resistor R26 is I_R26 = V_R26 / R26.

트랜지스터(Q25)의 컬렉터와 에미터 사이에는 항상 일정한 전류 I_R26 이 흐르도록 동작한다. 드라이브증폭단(10)의 트랜지스터(Q24)의 컬렉터와 에미터간 전압이 도 4의 실선과 같은 특성으로 증폭신호에 따라서 변화하게 된다. 드라이브증폭단(10)의 전압이득은 정전류부하를 사용함으로써 상당히 높기 때문에 트랜지스터(Q21, Q22)를 포함한 차동증폭단(14)과 부궤환저항(Rf21, Rf22)에 의한 피드백단(16)에 의해서 출력의 신호를 피드백하여 전압이득을 낮추어 사용하고 있다. 도 5에서, 미설명 부호 18은 차동증폭단(14)에 일정한 전압이 공급될 수 있도록 하는 차동증폭단(14)용 정전류단이고, 20은 드라이브증폭단(10)에서 출력되는 신호를 출력시키는 출력단이다.It operates so that a constant current I_R26 always flows between the collector and the emitter of the transistor Q25. The voltage between the collector and the emitter of the transistor Q24 of the drive amplifier stage 10 changes in accordance with the amplified signal with the same characteristics as the solid line of FIG. 4. Since the voltage gain of the drive amplifier stage 10 is considerably high by using a constant current load, the output of the output by the differential amplifier stage 14 including the transistors Q21 and Q22 and the feedback stage 16 by the negative feedback resistors Rf21 and Rf22. The signal is fed back to reduce the voltage gain. In FIG. 5, reference numeral 18 denotes a constant current stage for the differential amplifier stage 14 to supply a constant voltage to the differential amplifier stage 14, and 20 denotes an output stage for outputting a signal output from the drive amplifier stage 10.

현재의 정전류부하는 여러 가지 증폭기에 광범위하게 사용되고 있다.Current constant current loads are widely used in many amplifiers.

그러나, 정전류회로를 부하로 사용하는 경우에는 다음과 같은 문제점이 있다. 도 5의 회로도를 참조하여 설명한다. However, when using a constant current circuit as a load, there are the following problems. It demonstrates with reference to the circuit diagram of FIG.

첫째, 도 5는 트랜지스터(Q24)의 컬렉터와 트랜지스터(Q25)의 컬렉터가 접속된 것으로(바이어스용 전압원인 바이어스전원(BV21)은 정전압원임으로 교류적인 설명에서는 생략이 가능하다) 정전류부하로 구성된 에미터접지형 증폭기이다. 도 5의 에미터접지형 증폭기는 트랜지스터(Q24)의 컬렉터와 트랜지스터(Q25)의 컬렉터에는 항상 일정한 전류만 흐르도록 동작하는 것이 특징이다. 그러므로, 트랜지스터(Q24)의 베이스로 입력되는 신호변화에 따라 트랜지스터(Q24)의 컬렉터는 전류는 일정하고 트랜지스터(Q24)의 컬렉터와 에미터 사이의 임피던스가 변화하는 동작을 한다. 예를 들어, 트랜지스터(Q24)의 컬렉터와 에미터 사이의 임피던스가 낮아지면 반대로 트랜지스터(Q25)의 컬렉터와 에미터 사이의 임피던스가 높아진다. 트랜지스터(Q24)의 컬렉터와 에미터 사이의 임피던스가 높아지면 반대로 트랜지스터(Q25)의 컬렉터와 에미터 사이의 임피던스가 낮아지게 된다.First, FIG. 5 shows that the collector of the transistor Q24 and the collector of the transistor Q25 are connected (the bias power source BV21, which is a bias voltage source, is a constant voltage source and can be omitted in an alternating description). It is a terrestrial amplifier. The emitter grounding amplifier of FIG. 5 is characterized in that only a constant current flows through the collector of transistor Q24 and the collector of transistor Q25 at all times. Therefore, in response to a signal change input to the base of transistor Q24, the collector of transistor Q24 operates in which the current is constant and the impedance between the collector and emitter of transistor Q24 changes. For example, the lower the impedance between the collector and emitter of transistor Q24, the higher the impedance between the collector and emitter of transistor Q25. As the impedance between the collector and emitter of transistor Q24 increases, the impedance between the collector and emitter of transistor Q25 decreases.

즉, 입력신호에 근거하여 트랜지스터(Q24)와 트랜지스터(Q25)의 임피던스 변화가 전압으로 변환되어 출력된다. 이렇게 임피던스 변화로 생성되는 전압 신호는 전류 변화로 생성되는 전압 신호보다 빠르다. 왜냐하면, 컬렉터 전류가 변화하기 위해서는 베이스와 에미터에 흐르는 전류가 변화해주어야 한다. 베이스전류가 변화 하기 위해서 베이스와 에미터 사이의 정전용량에 축적되어 있는 전하가 변화해야 하고, 이 전하가 변화하는데 시간이 소요되기 때문에 컬렉터 전류가 변화하기까지 시간이 지연된다. 그러므로, 도 5의 드라이브증폭단(10)은 임피던스의 변화로 생성되는 전압 신호이기 때문에 출력신호 발생 시간이 빠르다. 그로 인해, 드라이브증폭단(10)과 정전류부하단(12)이 접속된 B 점에서는 다음과 같은 현상이 발생된다. That is, the impedance change of the transistors Q24 and Q25 is converted into a voltage based on the input signal and output. The voltage signal generated by the impedance change is faster than the voltage signal generated by the current change. Because the current in the base and the emitter must change in order for the collector current to change. In order for the base current to change, the charge accumulated in the capacitance between the base and the emitter must change, and since the charge takes time to change, the time is delayed until the collector current changes. Therefore, since the drive amplifier stage 10 of FIG. 5 is a voltage signal generated by a change in impedance, the output signal generation time is fast. Therefore, the following phenomenon occurs at point B where the drive amplifier stage 10 and the constant current load stage 12 are connected.

도 5에서, 입력단자(IN2)의 신호 전압이 변화하게 되면 그에 상응하여 차동증폭단(14)에서 1차 증폭이 행해지고, 드라이브증폭단(10)에서 2차 증폭이 행해진 후에 출력단(20)의 출력단자(OUT2)를 통해 출력된다. 이와 같이, 출력단(20)은 입력단자(IN2)의 신호 전압의 변화에 근거하여 변화된 신호 전압을 출력시킨다. (동작1) In FIG. 5, when the signal voltage of the input terminal IN2 is changed, the primary amplification is performed in the differential amplifier stage 14 correspondingly, and the output terminal of the output terminal 20 after the secondary amplification is performed in the drive amplifier stage 10. Output via (OUT2). In this way, the output terminal 20 outputs the changed signal voltage based on the change of the signal voltage of the input terminal IN2. (Operation 1)

그리고, 출력단자(OUT2)의 출력 전압은 피드백단(16)을 경유하여 차동증폭단(14)의 트랜지스터(Q22)의 베이스로 피드백된다. 차동증폭단(14)은 입력단자(IN2)로 입력된 전압과 피드백전압이 동일하도록 보정하는 동작을 한다. (동작2) The output voltage of the output terminal OUT2 is fed back to the base of the transistor Q22 of the differential amplifier stage 14 via the feedback stage 16. The differential amplifier stage 14 operates to correct the feedback voltage and the voltage input to the input terminal IN2. (Operation 2)

다시 상술한 동작1과 동작2의 과정을 반복하면서 입력단자(IN2)로 입력된 전압과 피드백전압이 동일할 때까지 반복 동작한다. (동작3) The operation 1 and 2 described above are repeated again, and the operation is repeated until the voltage inputted to the input terminal IN2 and the feedback voltage are the same. (Operation 3)

이후, 출력단자(OUT2)의 전압이 안정되었다고 하면, 출력단자(OUT2)를 통해 출력되는 전압 V_OUT 은Subsequently, if the voltage of the output terminal OUT2 is stabilized, the voltage V_OUT output through the output terminal OUT2 is

V_OUT = V_IN * (1 + Rf21 / Rf22)V_OUT = V_IN * (1 + Rf21 / Rf22)

이 되며, Will be

전압증폭도 A2는Voltage Amplitude A2

A2 = 1 + Rf21 / Rf22 가 된다. A2 = 1 + Rf21 / Rf22

도 5에서, 상기의 동작1과 같이 입력단자(IN2)의 신호 전압이 변화하였을 때부터 출력단자(OUT2)의 출력 전압이 변화할 때까지 입출력지연시간을 T_IO 라 하고, 상기의 동작2와 같이 출력단자(OUT2)에서 전압이 변화하였을 때부터 차동증폭단(14)에서 입력단자(IN2)의 입력전압과 피드백전압을 비교하여 보정 동작을 할 때까지의 피드백지연시간을 T_fb 라고 가정한다.In FIG. 5, the input / output delay time is T_IO from when the signal voltage of the input terminal IN2 changes to the output voltage of the output terminal OUT2 as in operation 1, and T_IO. It is assumed that the feedback delay time from the time when the voltage at the output terminal OUT2 changes to the compensation operation by comparing the input voltage of the input terminal IN2 with the feedback voltage in the differential amplifier stage 14 is T_fb.

도 5에서, 도 6의 A 와 같이 상승하는 신호가 입력단자(IN2)에 입력되면 입출력지연시간 T_IO 이후에 도 5의 B 점에서 상기의 동작1에 의한 전압변화가 생기게 된다. 이때, B 점의 전압은 A 점의 상승 방향과 방향은 같지만 전압크기는 아직 피드백에 의해서 보정되지 않았으므로 증폭비보다 더 높게 변화한다. 즉, B 점의 전압변화는 입력신호가 상승하는 방향으로 상승하여 증폭비 전압보다 높게 상승한다. 상기의 동작2와 같이 피드백지연시간 T_fb 이후에 피드백 신호에 의해서 차동증폭단(14)에서 입력전압과 비교하면 피드백 신호는 입력단자(IN2)의 입력신호 보다 높아졌음으로 차동증폭단(14)은 반대로 출력을 하강시키는 동작을 한다. (동작4)In FIG. 5, when the rising signal is input to the input terminal IN2 as shown in FIG. 6, the voltage change according to the operation 1 is generated at the point B of FIG. 5 after the input / output delay time T_IO. At this time, the voltage of the point B is the same as the rising direction and the direction of the point A, but because the voltage size is not yet corrected by the feedback is changed higher than the amplification ratio. That is, the voltage change at point B rises in the direction in which the input signal rises and rises higher than the amplification ratio voltage. Compared to the input voltage at the differential amplifier stage 14 by the feedback signal after the feedback delay time T_fb as in the operation 2, the differential amplifier stage 14 outputs the feedback signal higher than the input signal of the input terminal IN2. Lower the operation. (Action 4)

이때, B 점의 전압은 A 점의 상승 방향과 반대 방향으로 변화하며, 전압크기는 아직 피드백에 의해서 보정되지 않았으므로 증폭비보다 더 낮게 변화한다. 즉, B 점의 전압변화는 입력신호와 반대 방향으로 하강하여 증폭비 전압보다 낮게 하강한다. 상기의 동작2와 같이 피드백지연시간 T_fb 이후에 피드백 신호에 의해서 차 동증폭단(14)에서 입력전압과 비교하면 피드백 신호는 입력단자(IN2)의 입력신호 보다 낮아졌음으로 차동증폭단(14)은 반대로 출력을 상승시키는 동작을 한다. (동작5)At this time, the voltage of the point B changes in the opposite direction to the rising direction of the point A, and the voltage size is lower than the amplification ratio because it is not yet corrected by the feedback. That is, the voltage change at the point B drops in the opposite direction to the input signal and falls below the amplification ratio voltage. Compared to the input voltage at the differential amplifier stage 14 by the feedback signal after the feedback delay time T_fb as in operation 2, the differential amplifier stage 14 is reversed because the feedback signal is lower than the input signal of the input terminal IN2. Raise the output. (Operation 5)

상기의 동작4와 동작5를 수회 반복하면서 증폭비의 전압으로 안정될 때까지 일정한 주기에 의해서 상승 하강을 반복하는 도 6과 같은 링깅(RINGING)현상이 생기게 된다. While repeating the operations 4 and 5 several times, the ringing phenomenon as shown in FIG. 6 is repeated such that the rising and falling is repeated by a certain period until the voltage of the amplification ratio is stabilized.

이렇게 발생하는 링깅의 주파수는 트랜지스터(Q24)의 컬렉터용량 Cob_Q24 과 트랜지스터(Q25)의 컬렉터용량 Cob_Q25 이 작을수록 높게 되며, 진폭은 피드백지연시간 T_fb 가 길수록 커지게 된다. The frequency of ringing thus generated is higher as the collector capacity Cob_Q24 of the transistor Q24 and the collector capacity Cob_Q25 of the transistor Q25 are smaller, and the amplitude becomes larger as the feedback delay time T_fb is longer.

둘째, 상기 첫째에서 설명된 입력신호가 급격히 변하는 부분에서 발생하는 링깅은 수 MHz 대의 고주파로 나타나며 진폭도 무시할 수 없을 정도여서 증폭된 신호에 노이즈로 혼합되어 출력된다. 특히, 음향기기에서는 재생음이 자극적이고 오래 들으면 피곤함을 느끼게 된다.Second, the ringing occurring at the portion where the input signal described above is rapidly changed appears at a high frequency of several MHz and the amplitude is not negligible so that the amplified signal is mixed with noise and output. In particular, in the audio device, the reproducing sound is irritating, and if you listen long, you will feel tired.

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 정전류회로를 부하로 사용하는 증폭기에서 급격한 변화하는 신호에서 발생하는 링깅을 줄여 신호의 왜곡을 줄이고 보다 깨끗한 신호를 얻을 수 있도록 한 정전류부하에 댐핑저항이 설치된 증폭기를 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned conventional problems, and the constant current load to reduce the distortion of the signal and obtain a cleaner signal by reducing the ringing generated in the rapidly changing signal in the amplifier using the constant current circuit as a load The purpose is to provide an amplifier with a damping resistor installed in the circuit.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 정 전류부하에 댐핑저항이 설치된 증폭기는, 정전류부하단; 및 정전류부하단에 병렬로 접속된 댐핑저항을 포함한다.In order to achieve the above object, an amplifier provided with a damping resistor in a constant current load according to a preferred embodiment of the present invention includes a constant current load stage; And a damping resistor connected in parallel to the constant current load stage.

본 발명의 다른 실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기는, 다수의 드라이브증폭단; 드라이브증폭단과 동일 개수로 구성되되 드라이브증폭단 각각에 일대일로 연결된 다수의 정전류부하단; 및 다수의 정전류부하단의 개수에 비해 적게 구성되고, 다수의 정전류부하단중에서 일부의 정전류부하단 각각에 병렬로 접속된 다수의 댐핑저항을 포함한다.According to another embodiment of the present invention, an amplifier in which a damping resistor is installed at a constant current load includes: a plurality of drive amplifier stages; A plurality of constant current load stages configured in the same number as the drive amplifier stages and connected one to one to each of the drive amplifier stages; And a plurality of damping resistors configured to be smaller than the number of the plurality of constant current load stages, and connected in parallel to each of the plurality of constant current load stages.

본 발명의 또 다른 실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기는, 드라이브증폭단; 제 1 및 제 2트랜지스터의 상보성 트랜지스터를 포함하고, 제 1 및 제 2트랜지스터의 베이스가 드라이브증폭단의 출력측에 각각 연결된 출력단; 드라이브증폭단의 출력측에 연결된 정전류부하단; 및 정전류부하단에 병렬로 접속된 댐핑저항을 포함한다.An amplifier provided with a damping resistor in a constant current load according to another embodiment of the present invention, a drive amplifier stage; An output stage including complementary transistors of the first and second transistors, the bases of the first and second transistors being respectively connected to the output side of the drive amplifier stage; A constant current load stage connected to the output side of the drive amplifier stage; And a damping resistor connected in parallel to the constant current load stage.

여기서, 정전류부하단은 드라이브증폭단의 출력측에 일단이 연결된 제 3트랜지스터를 포함하고, 댐핑저항은 일단이 제 3트랜지스터의 일단에 연결되고 타단이 제 3트랜지스터의 다른단에 연결된다.Here, the constant current load stage includes a third transistor having one end connected to the output side of the drive amplifier stage, and the damping resistor is connected to one end of the third transistor and the other end thereof to the other end of the third transistor.

다르게는, 드라이브증폭단은 일단이 제 1 및 제 2트랜지스터의 베이스에 연결된 제 4트랜지스터를 포함하고, 정전류부하단은 일단이 제 4트랜지스터의 일단에 연결된 제 5트랜지스터를 포함하며, 댐핑저항은 일단이 제 4트랜지스터의 일단에 연결되고 타단이 제 5트랜지스터의 다른단에 연결된다.Alternatively, the drive amplifier stage includes a fourth transistor, one end of which is connected to the bases of the first and second transistors, and the constant current load stage includes a fifth transistor, one end of which is connected to one end of the fourth transistor, and the damping resistor has one end. It is connected to one end of the fourth transistor and the other end is connected to the other end of the fifth transistor.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기에 대하여 설명하면 다음과 같다.Hereinafter, an amplifier installed with a damping resistor in a constant current load according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 7은 본 발명의 제 1실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기의 회로도이고, 도 8은 도 7에 도시된 댐핑저항에 의한 효과를 설명하기 위한 신호파형 그래프이다. 도 7에 도시된 증폭기는 부궤환증폭기이다. 도 7에 도시된 회로는 상술한 도 5에 도시된 회로와 거의 유사하고, 정전류부하에 댐핑저항이 병렬로 접속되어 있다는 점에서 차이난다. 도 7에서 각 소자의 참조부호를 도 5에서 대응되는 해당 소자의 참조부호와 동일하게 할 수도 있었으나, 편의상 본 발명의 명세서에서는 다르게 하였다.FIG. 7 is a circuit diagram of an amplifier provided with a damping resistor in a constant current load according to the first embodiment of the present invention, and FIG. 8 is a signal waveform graph for explaining the effect of the damping resistor shown in FIG. The amplifier shown in FIG. 7 is a negative feedback amplifier. The circuit shown in Fig. 7 is almost similar to the circuit shown in Fig. 5 described above, and differs in that the damping resistor is connected in parallel to the constant current load. In FIG. 7, the reference numerals of the elements may be the same as the reference numerals of the corresponding elements in FIG. 5, but are different in the specification of the present invention for convenience.

제 1실시예는, 입력단자(IN1); 트랜지스터(Q11)와 트랜지스터(Q12)를 포함하는 차동증폭단(14); 트랜지스터(Q14)와 저항(R15)으로 이루어진 드라이브증폭단(10); 제너다이오드(ZD11)와 저항(R14, R16)과 트랜지스터(Q15)로 이루어진 정전류부하단(12); 부궤환저항(Rf11)과 부궤환저항(Rf12)으로 구성된 피드백단(16); 트랜지스터(Q16)와 트랜지스터(Q17)의 상보성 트랜지스터를 포함하여 부하를 구동하기 위한 출력단(20); 출력단(20)의 트랜지스터(Q16)와 트랜지스터(Q17)의 베이스에 바이어스 전압을 공급하기 위한 바이어스전압원(BV11); 및 정전류부하단(12)과 병렬로 접속된 댐핑저항(R19)으로 구성된다.The first embodiment includes an input terminal IN1; A differential amplifier stage 14 including a transistor Q11 and a transistor Q12; A drive amplifier stage 10 including a transistor Q14 and a resistor R15; A constant current load stage 12 consisting of a zener diode ZD11, resistors R14 and R16, and a transistor Q15; A feedback stage 16 composed of a negative feedback resistor Rf11 and a negative feedback resistor Rf12; An output stage 20 for driving a load including a transistor Q16 and a complementary transistor of transistor Q17; A bias voltage source BV11 for supplying a bias voltage to the transistor Q16 and the base of the transistor Q17 of the output terminal 20; And a damping resistor R19 connected in parallel with the constant current load end 12.

여기서, 바이어스전압원(BV11)을 바이어스단이라고 하여도 된다. Here, the bias voltage source BV11 may be referred to as a bias stage.

그리고, 정전류부하단(12)의 저항(R14)은 정전류부하단의 구성요소로 하지 않아도 된다. 이는 다른 실시예에서도 그대로 적용된다.In addition, the resistor R14 of the constant current load stage 12 may not be a component of the constant current load stage. This also applies to other embodiments.

상술한 제 1실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기는 드라이브증폭단(10)에 정전류부하단(12)과 병렬로 댐핑저항(R19)을 설치한 부궤환증폭기이다. 바이어스용 바이어스전압원(BV11)은 정전압원임으로 교류적인 설명에서는 생략이 가능하므로, 드라이브증폭단(10)의 트랜지스터(Q14)의 컬렉터와 정전류부하단(12)의 트랜지스터(Q15)의 컬렉터가 접속된 것으로 볼 수 있다. The amplifier in which the damping resistor is installed in the constant current load according to the first embodiment described above is a negative feedback amplifier in which the damping resistor R19 is provided in parallel with the constant current load stage 12 in the drive amplifier stage 10. Since the bias bias voltage source BV11 is a constant voltage source and can be omitted in an alternating description, the collector of the transistor Q14 of the drive amplifier stage 10 and the collector of the transistor Q15 of the constant current load stage 12 are connected. can see.

도 7에서는 댐핑저항(R19)을 정전류부하단(12)과 병렬로 접속시키기 위해 댐핑저항(R19)의 일단을 트랜지스터(Q15)의 컬렉터와 연결시켰으나, 드라이브증폭단(10)의 트랜지스터(Q14)의 컬렉터와 연결시켜도 된다.In FIG. 7, one end of the damping resistor R19 is connected to the collector of the transistor Q15 to connect the damping resistor R19 in parallel with the constant current load stage 12, but the transistor Q14 of the drive amplifier stage 10 is connected. It may be connected to the collector.

상술한 제 1실시예의 동작에 대해 설명하면 다음과 같다. 제 1실시예는 트랜지스터(Q14)의 컬렉터와 트랜지스터(Q15)의 컬렉터가 접속되어 정전류부하로 구성된 에미터접지형 증폭기라고 할 수 있다. 트랜지스터(Q14)의 컬렉터와 트랜지스터(Q15)의 컬렉터에는 항상 일정한 전류만 흐르도록 동작하는 것이 특징이다. 그러므로, 트랜지스터(Q14)의 베이스로 입력되는 신호변화에 따라 트랜지스터(Q14)의 컬렉터 전류는 일정하고 트랜지스터(Q14)의 컬렉터와 에미터 사이의 임피던스가 변화하는 동작을 한다. 예를 들어, 트랜지스터(Q14)의 컬렉터와 에미터 사이의 임피던스가 낮아지면 반대로 트랜지스터(Q15)의 컬렉터와 에미터 사이의 임피던스가 높 아진다. 트랜지스터(Q14)의 컬렉터와 에미터 사이의 임피던스가 높아지면 반대로 트랜지스터(Q15)의 컬렉터와 에미터 사이의 임피던스가 낮아지게 된다.The operation of the first embodiment described above will be described below. In the first embodiment, the collector of transistor Q14 and the collector of transistor Q15 are connected to each other and can be referred to as an emitter grounding amplifier composed of a constant current load. The collector of the transistor Q14 and the collector of the transistor Q15 operate so that only a constant current flows at all times. Therefore, the collector current of transistor Q14 is constant and the impedance between the collector and emitter of transistor Q14 changes according to the signal change input to the base of transistor Q14. For example, when the impedance between the collector and emitter of transistor Q14 is lowered, the impedance between the collector and emitter of transistor Q15 becomes higher. As the impedance between the collector and emitter of transistor Q14 increases, the impedance between the collector and emitter of transistor Q15 decreases.

즉, 입력신호에 따라 트랜지스터(Q14)와 트랜지스터(Q15)의 임피던스 변화가 전압으로 변환되어 출력된다. 이렇게 임피던스 변화로 생성되는 전압 신호는(컬렉터 임피던스 변화로 동작하는 증폭기) 전류 변화로 생성되는 전압 신호 (컬렉터 전류 변화로 동작하는 증폭기)보다 빠르다. 왜냐하면, 컬렉터 전류가 변화하기 위해서는 베이스와 에미터에 흐르는 전류가 변화해주어야 한다. 베이스전류가 변화하기 위해서 베이스와 에미터 사이의 정전용량에 축적되어 있는 전하가 변화해야 하고, 이 전하가 변화하는데 시간이 소요되기 때문에 컬렉터 전류가 변화하기까지 시간이 소요된다. (정리11)That is, the impedance change of the transistors Q14 and Q15 is converted into a voltage and output according to the input signal. The voltage signal generated by this impedance change (an amplifier operating with a change in collector impedance) is faster than the voltage signal (an amplifier operating with a change in collector current) generated by a change in current. Because the current in the base and the emitter must change in order for the collector current to change. In order for the base current to change, the charge accumulated in the capacitance between the base and the emitter must change, and since the charge takes time to change, it takes time for the collector current to change. (Theorem 11)

그러므로, 도 7의 정전류부하단(12)을 부하로 사용하는 드라이브증폭단(10)은 임피던스 변화로 동작하는 증폭기이기 때문에 출력신호의 상승 및 하강 시간이 빠르다. 그래서, 정전류부하단(12)에 병렬로 댐핑저항(R19)을 설치하였다. 드라이브증폭단(10)의 트랜지스터(Q14)의 컬렉터에 흐르는 전류의 일부를 댐핑저항(R19)으로 흐르게 하여 트랜지스터(Q14)를 컬렉터 전류 변화로 동작하는 증폭기로 동작시킨다. 이에 의해, 트랜지스터(Q14)의 베이스로 입력되는 신호를 증폭시킴에 있어서 트랜지스터(Q14)의 컬렉터로 출력되는 신호의 상승 및 하강 시간을 지연시켜 링깅의 발생을 감소시킨다. Therefore, since the drive amplifier stage 10 using the constant current load stage 12 of FIG. 7 is an amplifier that operates with impedance change, the rise and fall time of the output signal is fast. Thus, the damping resistor R19 is provided in parallel with the constant current load stage 12. A portion of the current flowing through the collector of transistor Q14 of drive amplifier stage 10 flows to damping resistor R19 to operate transistor Q14 as an amplifier operating with a collector current change. As a result, in amplifying the signal input to the base of the transistor Q14, the rise and fall time of the signal output to the collector of the transistor Q14 is delayed to reduce the occurrence of ringing.

도 7의 동작을 보다 상세히 설명하면 다음과 같다.Referring to the operation of Figure 7 in more detail as follows.

입력단자(IN1)의 신호 전압이 변화하게 되면 그에 상응하여 차동증폭단(14)에서 1차 증폭이 행해지고, 드라이브증폭단(10)에서 2차 증폭이 행해진 후에 출력단(20)의 출력단자(OUT1)를 통해 출력된다. 이와 같이, 출력단(20)은 입력단자(IN1)의 신호 전압의 변화에 근거하여 변화된 신호 전압을 출력시킨다. (동작11)When the signal voltage of the input terminal IN1 changes, the first amplification is performed in the differential amplifier stage 14, and after the second amplification is performed in the drive amplifier stage 10, the output terminal OUT1 of the output terminal 20 is changed. Is output via In this way, the output terminal 20 outputs the changed signal voltage based on the change of the signal voltage of the input terminal IN1. (Operation 11)

그리고, 출력단자(OUT1)의 전압은 피드백단(16)을 경유하여 차동증폭단(14)의 트랜지스터(Q12)의 베이스로 피드백되고, 차동증폭단(14)은 입력단자(IN1)로 입력된 전압과 피드백전압이 동일하도록 보정하는 동작을 한다. (동작12) The voltage at the output terminal OUT1 is fed back to the base of the transistor Q12 of the differential amplifier 14 via the feedback terminal 16, and the differential amplifier 14 is equal to the voltage input to the input terminal IN1. The operation of correcting the feedback voltage is the same. (Action 12)

다시 상술한 동작11과 동작12의 과정을 반복하면서 입력단자(IN1)로 입력된 전압과 피드백전압이 동일할 때까지 반복 동작한다. (동작13) The above operations 11 and 12 are repeated, and the operation is repeated until the voltage inputted to the input terminal IN1 and the feedback voltage are the same. (Operation 13)

도 7에서, 상기의 동작11과 같이 입력단자(IN1)에 신호 전압이 변화했을 때부터 출력단자(OUT1)의 출력 전압이 변화할 때까지의 입출력지연시간을 T_IO1 이라 하고, 상기의 동작12와 같이 출력단자(OUT1)에서 전압이 변화했을 때부터 차동증폭단(14)에서 입력단자(IN1)의 입력전압과 피드백전압과 비교하여 보정 동작을 할 때까지의 피드백지연시간을 T_fb1 라고 가정한다.In Fig. 7, the input / output delay time from when the signal voltage is changed to the input terminal IN1 to the output voltage of the output terminal OUT1 is changed to T_IO1 as in the operation 11, and the operation 12 and Likewise, it is assumed that the feedback delay time from the time when the voltage at the output terminal OUT1 changes to the correction operation compared with the input voltage and the feedback voltage of the input terminal IN1 at the differential amplifier stage 14 is T_fb1.

도 7에서 드라이브증폭단(10)과 정전류부하단(12)간의 접속점 B에서는 다음과 같은 현상이 발생한다. In FIG. 7, the following phenomenon occurs at the connection point B between the drive amplifier stage 10 and the constant current load stage 12.

도 7에서 입력단자(IN1)에 도 8의 A 와 같이 상승하는 신호가 입력되면 입출력지연시간 T_IO1 이후에 도 7의 B 점에서 상기의 동작11에 의한 전압변화가 생기게 된다. 이때, B 점의 전압은 A 점의 상승 방향과 방향은 같지만 전압크기는 아직 피드백에 의해서 보정되지 않았으므로 증폭비보다 더 높게 변화하려고 한다. 그렇 지만, 댐핑저항(R19)이 정전류부하단(12)과 병렬로 접속되어 있어서 B 점의 전압변화에 의해서 댐핑저항(R19)에 흐르는 전류가 변하게 된다. 이 변하는 전류가 드라이브증폭단(10)의 트랜지스터(Q14)의 컬렉터전류를 변화시키고, 이 컬렉터전류가 변하는데 정리11과 같이 시간이 소요된다.In FIG. 7, when the rising signal is input to the input terminal IN1 as shown in A of FIG. 8, the voltage change by the operation 11 is generated at the point B of FIG. 7 after the input / output delay time T_IO1. At this time, the voltage of the point B is the same as the rising direction and the direction of the point A, but the voltage size has not yet been corrected by the feedback, and tries to change higher than the amplification ratio. However, the damping resistor (R19) is connected in parallel with the constant current load stage 12, the current flowing through the damping resistor (R19) is changed by the voltage change at the point B. This changing current changes the collector current of the transistor Q14 of the drive amplifier stage 10, and it takes time as shown in Theorem 11 to change the collector current.

그러므로, 트랜지스터(Q14)는 컬렉터 임피던스 변화로 동작하는 증폭기에서 컬렉터 전류 변화로 동작하는 증폭기로 동작하게 되고, 댐핑저항(R19)에 흐르는 전류가 변화하는데 다소 시간이 걸리게 되어 B 점의 전압이 상승하는데 시간이 길어지게 된다. 전압이 상승하는데 시간이 길어지게 되면 단위시간당 전압변화가 낮아짐으로써 오버슈트된 전압이 작게 된다.Therefore, the transistor Q14 operates from the amplifier operating with the collector impedance change to the amplifier operating with the collector current change, and it takes some time for the current flowing through the damping resistor R19 to change, so that the voltage at the point B increases. It will take longer. If the time increases as the voltage rises, the overshoot voltage becomes smaller due to the lower voltage change per unit time.

그 뒤, 상기 동작12와 같이 피드백지연시간 T_fb1 이후에 피드백 신호에 의해서 차동증폭단(14)에서 입력전압과 비교하면 피드백 신호는 입력단자(IN1)의 신호보다 높아졌으므로, 차동증폭단(14)은 반대로 출력을 하강시키는 동작을 하게 된다. (동작14) Thereafter, the feedback signal is higher than the signal of the input terminal IN1 due to the feedback signal after the feedback delay time T_fb1 after the feedback delay time T_fb1, so that the differential amplifier stage 14 is reversed. The action is to lower the output. (Action 14)

이때, B 점의 전압은 A 점의 상승 방향과 방향이 반대이며 전압크기는 아직 피드백에 의해서 보정되지 않았으므로 증폭비보다 더 낮게 변화하려고 한다. 그렇지만, 댐핑저항(R19)이 정전류부하단(12)과 병렬로 접속되어 있어서 B 점의 전압변화에 의해서 댐핑저항(R19)에 흐르는 전류가 변하게 된다. 이 변하는 전류가 드라이브증폭단(10)의 트랜지스터(Q14)의 컬렉터전류를 변화시키고, 이 컬렉터전류가 변하는데 정리11과 같이 시간이 소요된다.At this time, the voltage of point B is opposite to the rising direction of the point A, and the voltage size is not yet corrected by the feedback, so it tries to change lower than the amplification ratio. However, the damping resistor R19 is connected in parallel with the constant current load stage 12, so that the current flowing through the damping resistor R19 is changed by the voltage change at the point B. This changing current changes the collector current of the transistor Q14 of the drive amplifier stage 10, and it takes time as shown in Theorem 11 to change the collector current.

그러므로, 트랜지스터(Q14)는 컬렉터 임피던스 변화로 동작하는 증폭기에서 컬렉터 전류 변화로 동작하는 증폭기로 동작하게 되고, 댐핑저항(R19)에 흐르는 전류가 변화하는데 다소 시간이 걸리게 되어 B 점의 전압이 하강하는데 시간이 길어지게 된다. 전압이 하강하는데 시간이 길어지게 되면 단위시간당 전압변화가 낮아짐으로써 오버슈트된 전압이 작게 된다.Therefore, the transistor Q14 operates from an amplifier operating at a collector impedance change to an amplifier operating at a collector current change, and it takes some time for the current flowing through the damping resistor R19 to change, so that the voltage at point B drops. It will take longer. If the time goes down while the voltage falls, the voltage change per unit time is lowered, thereby making the overshoot voltage small.

그 뒤에는, 상술한 동작12와 같이 피드백지연시간 T_fb1 이후에 피드백 신호에 의해서 차동증폭단(14)에서 입력전압과 비교하면 피드백 신호는 입력단자(IN1)의 신호보다 낮아졌으므로, 차동증폭단(14)은 반대로 출력을 상승시키는 동작을 한다. (동작15)Subsequently, since the feedback signal is lower than the signal of the input terminal IN1 by the feedback signal after the feedback delay time T_fb1 as in operation 12 described above, the differential amplifier stage 14 On the contrary, it raises the output. (Operation 15)

상기의 동작14와 동작15를 수회 반복하면서 증폭비의 전압으로 안정될 때까지 일정한 주기에 의해서 상승 하강을 반복하는 링깅(RINGING)현상이 생기게 되지만, 도 8과 같이 링깅의 오버슈트되는 진폭은 종래와 비교하여 보면 현저히 작다.While repeating operations 14 and 15 several times, a ringing phenomenon occurs in which the rising and falling is repeated by a predetermined period until the voltage of the amplification ratio is stabilized. However, as shown in FIG. Compared with, it is significantly smaller.

즉, 정전류부하단(12)과 병렬로 댐핑저항(R19)을 설치함으로써 드라이브증폭단(10)의 트랜지스터(Q14)를 임피던스 변화로 동작하는 증폭기의 컬렉터 전류의 일부를 전류 변화로 동작하도록 하여 출력신호의 상승 및 하강 시간을 길게 함으로서 출력신호에서 발생하는 링깅을 줄이는 효과를 얻을 수 있다.That is, by providing the damping resistor R19 in parallel with the constant current load stage 12, a part of the collector current of the amplifier operating the transistor Q14 of the drive amplifier stage 10 with the impedance change is operated by the change of the output signal. By prolonging the rise and fall times of, it is possible to reduce the ringing occurring in the output signal.

도 9는 본 발명의 제 2실시예에 따른 정전류부하에 댐핑저항에 설치된 증폭기의 회로도이다.9 is a circuit diagram of an amplifier installed in a damping resistor under a constant current load according to a second embodiment of the present invention.

제 2실시예의 증폭기는 컬렉터접지 증폭기(에미터플로워)이다. 제 2실시예의 증폭기는 입력단자(IN5)에서 입력신호가 베이스로 입력되고 버퍼링된 신호가 에미 터에서 출력되는 트랜지스터(Q51)로 구성된 드라이브증폭단(30); 트랜지스터(Q51)의 에미터에 접속되고 제너다이오드(ZD51)와 저항(R51, R52)과 트랜지스터(Q52)로 이루어진 정전류부하단(32); 및 정전류부하단(32)과 병렬로 접속된 댐핑저항(R53)으로 이루어진다. The amplifier of the second embodiment is a collector ground amplifier (emitter follower). The amplifier of the second embodiment includes a drive amplifier stage 30 composed of a transistor Q51 having an input signal input to a base at an input terminal IN5 and a buffered signal output at an emitter; A constant current load stage 32 connected to the emitter of the transistor Q51 and composed of a zener diode ZD51, resistors R51 and R52, and a transistor Q52; And a damping resistor R53 connected in parallel with the constant current load end 32.

제 2실시예의 증폭기의 동작에 대해 설명하면 다음과 같다.The operation of the amplifier of the second embodiment is as follows.

제 2실시예의 증폭기는 기본적으로 입력단자(IN5)에 입력된 신호가 트랜지스터(Q51)의 베이스로 입력되고, 버퍼링된 출력신호가 트랜지스터(Q51)의 에미터에서 출력단자(OUT5)로 출력되는 컬렉터접지증폭기(에미터폴로워)이다. In the amplifier of the second embodiment, basically, the collector in which the signal input to the input terminal IN5 is input to the base of the transistor Q51, and the buffered output signal is output from the emitter of the transistor Q51 to the output terminal OUT5. Ground amplifier (emitter follower).

입력단자(IN5)에 신호 전압이 변화하면 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V(트랜지스터(Q51)의 베이스와 에미터의 전압을 나타내며, 이후 편의상 0.6V로 표기한다)가 되도록 트랜지스터(Q51)가 동작한다. 트랜지스터(Q51)의 동작에 의해 해당 트랜지스터(Q51)의 에미터 전압이 변하여 출력단자(OUT5)로 출력된다. (동작51) When the signal voltage changes at the input terminal IN5, the voltage between the base and emitter of transistor Q51 is 0.6V (indicated by the voltage of base and emitter of transistor Q51, and is expressed as 0.6V for convenience). The transistor Q51 is operated so as to be effective. By the operation of the transistor Q51, the emitter voltage of the transistor Q51 is changed and output to the output terminal OUT5. (Operation 51)

그리고, 출력단자(OUT5)의 전압 변화가 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V 가 되는 것을 트랜지스터(Q51)가 확인하는 피드백 동작을 한다(이것을 트랜지스터의 내부에서 작용하는 피드백으로서 국부피드백이라 한다). 즉, 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V 가 되도록 보정하는 동작을 한다. (동작52) Then, the transistor Q51 checks that the voltage change of the output terminal OUT5 is 0.6V between the base and the emitter of the transistor Q51 (this is used as feedback acting inside the transistor). Local feedback). That is, an operation of correcting the voltage between the base and the emitter of the transistor Q51 to be 0.6V is performed. (Action 52)

다시 동작51과 동작52의 과정을 반복하면서 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V 가 될 때까지 반복해서 동작한다. (동작53) The operation 51 and 52 are repeated again until the voltage between the base of the transistor Q51 and the emitter becomes 0.6V. (Operation 53)

도 9에서, 상기의 동작51과 같이 입력단자(IN5)에 신호 전압이 변화했을 때부터 출력단자(OUT5)의 출력 전압이 변화할 때까지 입출력지연시간을 T_IO5 이라 하고, 상기의 동작52와 같이 출력단자(OUT5)에서 전압이 변화했을 때부터 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V 가 되도록 보정 동작을 할 때까지의 피드백지연시간을 T_fb5 라고 가정한다.In Fig. 9, the input / output delay time is T_IO5 from when the signal voltage is changed to the input terminal IN5 to when the output voltage of the output terminal OUT5 is changed as in operation 51 above. It is assumed that the feedback delay time is T_fb5 from the time when the voltage is changed at the output terminal OUT5 until the correction operation is performed such that the voltage between the base of the transistor Q51 and the emitter is 0.6V.

제 2실시예는 트랜지스터(Q51)의 에미터와 트랜지스터(Q52)의 컬렉터가 접속되어 정전류부하로 구성된 컬렉터접지증폭기이다. 트랜지스터(Q51)의 에미터와 트랜지스터(Q52)의 컬렉터에는 항상 일정한 전류만 흐르도록 동작한다. 그러므로, 트랜지스터(Q51)의 베이스로 입력되는 신호변화에 따라서 트랜지스터(Q51)의 에미터 전류는 일정하고 트랜지스터(Q51)의 컬렉터와 에미터 사이의 임피던스가 변화하는 동작을 한다. 예를 들어, 트랜지스터(Q51)의 컬렉터와 에미터 사이의 임피던스가 낮아지면 반대로 트랜지스터(Q52)의 컬렉터와 에미터 사이의 임피던스가 높아지고, 트랜지스터(Q51)의 컬렉터와 에미터 사이의 임피던스가 높아지면 반대로 트랜지스터(Q52)의 컬렉터와 에미터 사이의 임피던스가 낮아지게 된다.The second embodiment is a collector ground amplifier in which the emitter of transistor Q51 and the collector of transistor Q52 are connected to constitute a constant current load. The emitter of transistor Q51 and the collector of transistor Q52 always operate to flow a constant current. Therefore, the emitter current of transistor Q51 is constant and the impedance between the collector and emitter of transistor Q51 changes according to the signal change input to the base of transistor Q51. For example, if the impedance between the collector and emitter of transistor Q51 is low, the impedance between the collector and emitter of transistor Q52 is high, and the impedance between the collector and emitter of transistor Q51 is high. Conversely, the impedance between the collector and emitter of transistor Q52 is lowered.

즉, 입력신호에 따라서 트랜지스터(Q51)와 트랜지스터(Q52)의 임피던스 변화가 전압으로 변환되어 출력된다. 이렇게 임피던스 변화로 생성되는 전압 신호는(컬렉터 임피던스 변화로 동작하는 증폭기) 전류 변화로 생성되는 전압 신호 (컬렉터 전류 변화로 동작하는 증폭기)보다 빠르다. 왜냐하면, 컬렉터 전류가 변화하기 위해서는 베이스와 에미터에 흐르는 전류가 변화해주어야 한다. 베이스전류가 변화하 기 위해서 베이스와 에미터 사이의 정전용량에 축적되어 있는 전하가 변화해야 하고, 이 전하가 변화하는데 시간이 소요되기 때문에 컬렉터 전류가 변화하기까지 시간이 소요된다. (정리51)That is, the impedance changes of the transistors Q51 and Q52 are converted into voltages and output according to the input signals. The voltage signal generated by this impedance change (an amplifier operating with a change in collector impedance) is faster than the voltage signal (an amplifier operating with a change in collector current) generated by a change in current. Because the current in the base and the emitter must change in order for the collector current to change. In order for the base current to change, the charge accumulated in the capacitance between the base and the emitter must change, and since the charge takes time to change, it takes time for the collector current to change. (Theorem 51)

그러므로, 도 9의 트랜지스터(Q51)는 임피던스 변화로 동작하는 증폭기이기 때문에 출력신호의 상승 및 하강 시간이 빠르다. 그래서, 정전류부하단(32)에 병렬로 댐핑저항(R53)을 설치하였다. 드라이브증폭단(30)의 트랜지스터(Q51)의 에미터에 흐르는 전류의 일부를 댐핑저항(R53)으로 흐르게 하여 트랜지스터(Q51)를 컬렉터 전류 변화로 동작하는 증폭기로 동작시킴으로써 증폭신호의 상승 및 하강 시간을 지연시켜 링깅의 발생을 감소시킨다. Therefore, since the transistor Q51 of Fig. 9 is an amplifier which operates with an impedance change, the rise and fall time of the output signal is fast. Thus, the damping resistor R53 is provided in parallel with the constant current load stage 32. A portion of the current flowing in the emitter of the transistor Q51 of the drive amplifier stage 30 flows to the damping resistor R53 to operate the transistor Q51 as an amplifier operating with a collector current change, thereby increasing the rise and fall time of the amplified signal. Delay to reduce the occurrence of ringing.

도 9에서 트랜지스터(Q51)의 에미터와 트랜지스터(Q52)의 컬렉터간의 접속점 B에서는 다음과 같은 현상이 발생한다. In FIG. 9, the following phenomenon occurs at the connection point B between the emitter of the transistor Q51 and the collector of the transistor Q52.

입력단자(IN5)에 도 8의 A 와 같이 상승하는 신호가 입력되면 입출력지연시간 T_IO5 이후에 도 9의 B 점에서 상기의 동작51에 의한 전압변화가 생기게 된다. 이때, B 점의 전압은 A 점의 상승 방향과 방향은 같지만 전압크기는 아직 피드백에 의해서 보정되지 않았으므로 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V 보다 감소하려고 한다. (B점의 전위는 높아진다) 그렇지만, 정전류부하단(32)과 병렬로 댐핑저항(R53)이 접속되어 있어서 B 점의 전압변화에 의해 댐핑저항(R53)에 흐르는 전류가 변하게 되고, 이 전류가 트랜지스터(Q51)의 에미터전류를 변화시킨다. 이 에미터전류가 변하는데 정리51과 같이 시간이 소요된다.When a rising signal is input to the input terminal IN5 as shown in A of FIG. 8, the voltage change by the operation 51 described above occurs at the point B of FIG. 9 after the input / output delay time T_IO5. At this time, the voltage of point B is the same as the rising direction and the direction of the point A, but the voltage is not yet corrected by the feedback, so the voltage between the base and the emitter of the transistor Q51 is about to decrease than 0.6V. However, the damping resistor R53 is connected in parallel with the constant current load stage 32, so that the current flowing through the damping resistor R53 changes due to the voltage change at the B point. The emitter current of transistor Q51 is changed. It takes time for the emitter current to change as shown in Theorem 51.

그러므로, 트랜지스터(Q51)는 컬렉터 임피던스 변화로 동작하는 증폭기에서 컬렉터 전류 변화로 동작하는 증폭기로 동작하게 되고, 댐핑저항(R53)에 흐르는 전류가 변화하는데 다소 시간이 걸리게 되어 B 점의 전압이 상승하는데 시간이 길어지게 된다. 전압이 상승하는데 시간이 길어지게 되면 단위시간당 전압변화가 낮아짐으로써 오버슈트된 전압이 작게 된다.Therefore, the transistor Q51 operates from the amplifier operating at the collector impedance change to the amplifier operating at the collector current change, and it takes some time for the current flowing through the damping resistor R53 to change, so that the voltage at the point B increases. It will take longer. If the time increases as the voltage rises, the overshoot voltage becomes smaller due to the lower voltage change per unit time.

그 뒤, 상기 동작52와 같이 피드백지연시간 T_fb5 이후에 피드백 신호에 의해서 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V 보다 감소했음으로 트랜지스터(Q51)는 반대로 베이스와 에미터 사이의 전압을 증가시키는 동작을 한다. (동작54)Subsequently, after the feedback delay time T_fb5, the voltage between the base and the emitter of the transistor Q51 decreases by less than 0.6V after the feedback delay time T_fb5 as in operation 52, so that the transistor Q51 reverses the voltage between the base and the emitter. To increase the operation. (Operation 54)

이때, B 점의 전압은 A 점의 상승 방향과 방향이 반대이며 전압크기는 아직 피드백에 의해서 보정되지 않았으므로 0.6V 보다 증가하려고 한다. (B 점의 전위는 낮아진다) 그렇지만, 정전류부하단(32)과 병렬로 댐핑저항(R53)이 접속되어 있어서 B 점의 전압변화에 의해 댐핑저항(R53)에 흐르는 전류가 변하게 되고, 이 전류가 트랜지스터(Q51)의 에미터전류를 변화시킨다. 이 에미터전류가 변하는데 정리51과 같이 시간이 소요된다.At this time, the voltage of point B is opposite to the rising direction of the point A, and the voltage size is not yet corrected by the feedback, so it tries to increase more than 0.6V. However, the damping resistor R53 is connected in parallel with the constant current load stage 32, so that the current flowing through the damping resistor R53 changes due to the voltage change at the B point. The emitter current of transistor Q51 is changed. It takes time for the emitter current to change as shown in Theorem 51.

그러므로, 트랜지스터(Q51)는 컬렉터 임피던스 변화로 동작하는 증폭기에서 컬렉터 전류 변화로 동작하는 증폭기로 동작하게 되고, 댐핑저항(R53)에 흐르는 전류가 변화하는데 다소 시간이 걸리게 되어 B 점의 전압이 하강하는데 시간이 길어지게 된다. 전압이 하강하는데 시간이 길어지게 되면 단위시간당 전압변화가 낮아짐으로써 오버슈트된 전압이 작게 된다.Therefore, the transistor Q51 operates from the amplifier operating at the collector impedance change to the amplifier operating at the collector current change, and it takes some time for the current flowing through the damping resistor R53 to change, so that the voltage at the point B decreases. It will take longer. If the time goes down while the voltage falls, the voltage change per unit time is lowered, thereby making the overshoot voltage small.

그 뒤, 상기 동작52와 같이 피드백지연시간 T_fb5 이후에 피드백 신호에 의 해서 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V 보다 증가했음으로 트랜지스터(Q51)는 반대로 트랜지스터(Q51)의 베이스와 에미터 사이의 전압을 감소시킬려고 한다. (B 점의 전위는 높아진다) (동작55)Subsequently, since the voltage between the base of the transistor Q51 and the emitter increased by more than 0.6 V due to the feedback signal after the feedback delay time T_fb5 as in operation 52, the transistor Q51 reverses the base of the transistor Q51. Try to reduce the voltage between and emitter. (The potential at point B increases.) (Operation 55)

상기의 동작54와 동작55를 수회 반복하면서 트랜지스터(Q51)의 베이스와 에미터 사이의 전압이 0.6V가 될 때까지 일정한 주기에 의해서 상승 하강을 반복하는 링깅(RINGING)현상이 생기게 되지만, 도 8과 같이 링깅의 오버슈트되는 진폭은 작다. 즉, 댐핑저항(R53)을 정전류부하단(32)과 병렬로 설치함으로써 트랜지스터(Q51)를 임피던스 변화로 동작하는 증폭기의 에미터 전류의 일부를 전류 변화로 동작하도록 하여 출력신호의 상승 및 하강 시간을 길게 함으로서 출력신호에서 발생하는 링깅을 줄이는 효과를 얻을 수 있다.While repeating the operations 54 and 55 several times, a ringing phenomenon occurs in which the rising and falling is repeated by a predetermined period until the voltage between the base and the emitter of the transistor Q51 becomes 0.6 V, but FIG. 8 As shown above, the overshooting amplitude of ringing is small. That is, by installing the damping resistor R53 in parallel with the constant current load stage 32, a part of the emitter current of the amplifier which operates the transistor Q51 with the impedance change is operated by the change of current, so that the rise and fall time of the output signal. By lengthening, the effect of reducing ringing occurring in the output signal can be obtained.

도 10은 본 발명의 제 3실시예에 따른 정전류부하에 댐핑저항이 설치된 증폭기의 회로도이다.10 is a circuit diagram of an amplifier provided with a damping resistor in a constant current load according to a third embodiment of the present invention.

제 3실시예의 증폭기는 에미터접지 증폭기이다. 제 3실시예의 증폭기는 입력단자(IN6)에서 입력신호가 베이스로 입력되고 증폭된 신호가 컬렉터에서 출력되는 트랜지스터(Q61)로 이루어진 드라이브증폭단(40); 트랜지스터(Q61)의 컬렉터에 접속되고 제너다이오드(ZD61)와 저항(R61, R62)과 트랜지스터(Q62)로 이루어진 정전류부하단(42); 및 정전류부하단(42)과 병렬로 접속된 댐핑저항(R63)으로 이루어진다.The amplifier of the third embodiment is an emitter ground amplifier. The amplifier of the third embodiment includes a drive amplifier stage 40 consisting of a transistor Q61 in which an input signal is input to a base at an input terminal IN6 and an amplified signal is output from a collector; A constant current load stage 42 connected to a collector of the transistor Q61 and composed of a zener diode ZD61, resistors R61 and R62, and a transistor Q62; And a damping resistor R63 connected in parallel with the constant current load end 42.

제 3실시예의 증폭기의 동작에 대해 설명하면 다음과 같다.The operation of the amplifier of the third embodiment is as follows.

제 3실시예의 증폭기는 기본적으로 입력단자(IN6)에 입력된 신호가 트랜지스터(Q61)의 베이스로 입력되고, 증폭된 출력신호가 트랜지스터(Q61)의 컬렉터에서 출력단자(OUT6)로 출력되는 에미터접지 증폭기이다. In the amplifier of the third embodiment, an emitter, in which a signal input to the input terminal IN6 is basically input to the base of the transistor Q61, and the amplified output signal is output from the collector of the transistor Q61 to the output terminal OUT6. Ground amplifier.

트랜지스터(Q61)의 컬렉터와 트랜지스터(Q62)의 컬렉터에는 항상 일정한 전류만 흐르도록 동작한다. 그러므로, 트랜지스터(Q61)의 베이스로 입력되는 신호변화에 따라 트랜지스터(Q61)의 컬렉터는 전류는 일정하고 트랜지스터(Q61)의 컬렉터와 에미터 사이의 임피던스가 변화하는 동작을 한다. 예를 들어, 트랜지스터(Q61)의 컬렉터와 에미터 사이의 임피던스가 낮아지면 반대로 트랜지스터(Q62)의 컬렉터와 에미터 사이의 임피던스가 높아지고, 트랜지스터(Q61)의 컬렉터와 에미터 사이의 임피던스가 높아지면 반대로 트랜지스터(Q62)의 컬렉터와 에미터 사이의 임피던스가 낮아지게 된다.The collector of the transistor Q61 and the collector of the transistor Q62 always operate so that only a constant current flows. Therefore, in response to the signal change input to the base of the transistor Q61, the collector of the transistor Q61 has a constant current and operates to change the impedance between the collector and the emitter of the transistor Q61. For example, if the impedance between the collector and emitter of transistor Q61 is low, the impedance between the collector and emitter of transistor Q62 is high, and the impedance between the collector and emitter of transistor Q61 is high. On the contrary, the impedance between the collector and the emitter of transistor Q62 becomes low.

즉, 입력신호에 따라서 트랜지스터(Q61)와 트랜지스터(Q62)의 임피던스 변화가 전압으로 변환되어 출력된다. 이렇게 임피던스 변화로 생성되는 전압 신호는(컬렉터 임피던스 변화로 동작하는 증폭기) 전류 변화로 생성되는 전압 신호 (컬렉터 전류 변화로 동작하는 증폭기)보다 빠르다. 왜냐하면, 컬렉터 전류가 변화하기 위해서는 베이스와 에미터에 흐르는 전류가 변화해주어야 한다. 베이스전류가 변화하기 위해서 베이스와 에미터 사이의 정전용량에 축적되어 있는 전하가 변화해야 하고, 이 전하가 변화하는데 시간이 소요되기 때문에 컬렉터 전류가 변화하기까지 시간이 소요된다.That is, the impedance change of the transistors Q61 and Q62 is converted into a voltage and output according to the input signal. The voltage signal generated by this impedance change (an amplifier operating with a change in collector impedance) is faster than the voltage signal (an amplifier operating with a change in collector current) generated by a change in current. Because the current in the base and the emitter must change in order for the collector current to change. In order for the base current to change, the charge accumulated in the capacitance between the base and the emitter must change, and since the charge takes time to change, it takes time for the collector current to change.

도 10의 동작 설명은 상술한 제 1실시예의 드라이브증폭단과 정전류부하단의 동작 설명과 동일하므로 더 이상의 세부 설명은 생략한다. 이러한 세부 설명 생략 부분은 동종업계에 종사하는 자라면 상술한 제 1실시예의 드라이브증폭단과 정전류부하단의 동작 설명으로 충분히 이해가능하다.The operation description of FIG. 10 is the same as the operation description of the drive amplifier stage and the constant current load stage of the first embodiment described above, and thus further detailed description thereof will be omitted. Omitting this detailed description can be sufficiently understood by those skilled in the art as the operation description of the drive amplifier stage and the constant current load stage of the first embodiment described above.

제 3실시예에서는 댐핑저항(R63)을 정전류부하단(42)과 병렬로 설치함으로써 트랜지스터(Q61)를 임피던스 변화로 동작하는 증폭기의 컬렉터 전류의 일부를 전류 변화로 동작하도록 하여 출력신호의 상승 및 하강 시간을 길게 함으로써 출력신호에서 발생하는 링깅을 줄이는 효과를 얻을 수 있다.In the third embodiment, the damping resistor R63 is provided in parallel with the constant current load stage 42 so that a part of the collector current of the amplifier operating the transistor Q61 with the impedance change is operated with the current change, thereby raising the output signal. By prolonging the fall time, it is possible to reduce the ringing occurring in the output signal.

도 11은 본 발명의 변형예에 따른 회로도로서, 또 다른 정전류회로를 적용한 컬렉터접지증폭기의 일실시예이다. 트랜지스터(Q73)의 컬렉터와 베이스가 서로 접속하고, 이 접속점에 트랜지스터(Q72)의 베이스가 접속된다. 저항(R71)의 일단이 트랜지스터(Q72, Q73)간의 접속점에 접속되고 저항(R71)의 타단이 전원단(VCC7)에 접속된다. FIG. 11 is a circuit diagram according to a modified example of the present invention and is an embodiment of a collector ground amplifier to which another constant current circuit is applied. The collector and the base of the transistor Q73 are connected to each other, and the base of the transistor Q72 is connected to this connection point. One end of the resistor R71 is connected to the connection point between the transistors Q72 and Q73, and the other end of the resistor R71 is connected to the power supply terminal VCC7.

도 11의 트랜지스터(Q72, Q73)와 같은 접속관계를 갖는 회로를 전류미러(CURRENT MIRROR)회로라고 한다. 즉, 저항(R71)을 통해 트랜지스터(Q72, Q73)의 접속점으로 전류 Ice_Q73 를 흘려주면 트랜지스터(Q72)의 컬렉터에 흐르는 전류 Ice_Q72는 트랜지스터(Q73)의 컬렉터에 흐르는 전류 Ice_Q73와 동일하다. A circuit having the same connection relationship as the transistors Q72 and Q73 in FIG. 11 is called a current mirror circuit. That is, when the current Ice_Q73 flows through the resistor R71 to the connection point of the transistors Q72 and Q73, the current Ice_Q72 flowing through the collector of the transistor Q72 is the same as the current Ice_Q73 flowing through the collector of the transistor Q73.

여기서, 트랜지스터(Q72), 트랜지스터(Q73), 저항(R71)으로 구성된 정전류회로가 정전류부하단이라고 할 수 있다. 이 정전류부하단과 병렬로 댐핑저항(R72)을 설치함으로써 상술한 제 2실시예의 컬렉터접지증폭기와 동일한 기능을 한다. 도 11 의 보다 상세한 동작 설명은 동종업계에 종사하는 자라면 상술한 제 2실시예의 설명으로 충분히 이해가능하다. Here, the constant current circuit composed of the transistor Q72, the transistor Q73, and the resistor R71 may be referred to as a constant current load end. By providing a damping resistor R72 in parallel with this constant current load end, it has the same function as the collector ground amplifier of the second embodiment described above. A more detailed description of the operation of FIG. 11 is fully understood by those skilled in the art as described in the above-described second embodiment.

한편, 도면으로 도시하지 않았지만, 부궤환증폭기 또는 부궤환을 걸지 않는 증폭기를 구성함에 있어서 각 드라이브증폭단에 부하로써 정전류부하를 사용하는 경우가 있다. 이러한 경우 각 드라이브증폭단의 정전류부하에 링깅을 줄이기 위하여 댐핑저항을 선택적으로 설치할 수 있음은 자명한 일이다. 다시 말해서, 드라이브증폭단을 여러개 사용하는 증폭기에서 각각의 드라이브증폭단마다 정전류부하를 일대일로 연결시키고, 각각의 정전류부하에 댐핑저항을 일대일로 병렬접속시켜도 되고 링깅을 줄이면서도 회로구성을 보다 최적화하기 위해 필요하다고 여겨지는 정전류부하에만 댐핑저항을 병렬로 접속시켜도 된다. 앞서 설명한 바와 같이 정전류부하와 병렬로 설치하는 저항을 댐핑저항이라고 한다. 지금까지 설명된 정전류부하를 사용한 증폭기에서 정전류부하와 병렬로 댐핑저항을 설치하면 입력신호가 급격히 변하는 부분에서 링깅 전압을 줄일 수 있다.On the other hand, although not shown in the drawings, a constant current load may be used as a load in each drive amplifier stage in configuring a negative feedback amplifier or an amplifier that does not apply negative feedback. In this case, it is obvious that the damping resistor can be selectively installed to reduce the ringing at the constant current load of each drive amplifier stage. In other words, in an amplifier using multiple drive amplifier stages, constant current loads may be connected one-to-one for each drive amplifier stage, and damping resistors may be connected in parallel one-to-one to each constant current load, or ringing may be required to further optimize circuit configuration. The damping resistance may be connected in parallel only to the constant current load considered to be. As described above, a resistor installed in parallel with a constant current load is called a damping resistor. In the amplifier using the constant current load described above, by installing a damping resistor in parallel with the constant current load, it is possible to reduce the ringing voltage at the portion where the input signal changes rapidly.

본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.The present invention is not limited only to the above-described embodiments, but may be modified and modified without departing from the scope of the present invention, and the technical spirit to which such modifications and variations are applied should also be regarded as belonging to the following claims. .

이상 상세히 설명한 바와 같이 본 발명에 따르면, 정전류부하에 댐핑저항을 병렬로 접속시킴으로써 증폭 이득을 크게 하고 링깅 발생을 줄여 보다 깨끗한 출력신호를 얻게 된다.As described in detail above, according to the present invention, by connecting the damping resistors in parallel to the constant current load, the amplification gain is increased and the ringing occurs, thereby obtaining a cleaner output signal.

출력신호에 포함된 고조파의 비율이 낮아 별도의 필터를 설치할 필요가 없게 된다.Since the ratio of harmonics included in the output signal is low, there is no need to install a separate filter.

그리고, 본 발명을 음향기기에 적용하게 되면 자극적이지 않은 깨끗한 음질을 재생할 수 있게 된다.In addition, when the present invention is applied to an acoustic device, it is possible to reproduce clean sound quality that is not irritating.

Claims (6)

정전류부하단; 및 Constant current load stage; And 상기 정전류부하단에 병렬로 접속된 댐핑저항을 포함하는 것을 특징으로 하는 정전류부하에 댐핑저항이 설치된 증폭기.And a damping resistor connected to the constant current load stage in parallel. 다수의 드라이브증폭단;Multiple drive amplifiers; 상기 드라이브증폭단과 동일 개수로 구성되되 상기 드라이브증폭단 각각에 일대일로 연결된 다수의 정전류부하단; 및A plurality of constant current load stages configured in the same number as the drive amplifier stages and connected one to one to each of the drive amplifier stages; And 상기 다수의 정전류부하단의 개수에 비해 적게 구성되고, 상기 다수의 정전류부하단중에서 일부의 정전류부하단 각각에 병렬로 접속된 다수의 댐핑저항을 포함하는 것을 특징으로 하는 정전류부하에 댐핑저항이 설치된 증폭기.A damping resistor is installed in the constant current load, wherein the damping resistor is configured to be smaller than the number of the constant current load stages, and includes a plurality of damping resistors connected in parallel to each of the plurality of constant current load stages. amplifier. 드라이브증폭단;Drive amplifier stage; 제 1 및 제 2트랜지스터의 상보성 트랜지스터를 포함하고, 상기 제 1 및 제 2트랜지스터의 베이스가 상기 드라이브증폭단의 출력측에 각각 연결된 출력단;An output stage comprising complementary transistors of first and second transistors, the bases of the first and second transistors being respectively connected to an output side of the drive amplifier stage; 상기 드라이브증폭단의 출력측에 연결된 정전류부하단; 및A constant current load stage coupled to the output side of the drive amplifier stage; And 상기 정전류부하단에 병렬로 접속된 댐핑저항을 포함하는 것을 특징으로 하는 정전류부하에 댐핑저항이 설치된 증폭기.And a damping resistor connected to the constant current load stage in parallel. 청구항 3에 있어서,The method according to claim 3, 상기 정전류부하단은 상기 드라이브증폭단의 출력측에 일단이 연결된 제 3트랜지스터를 포함하고,The constant current load stage includes a third transistor having one end connected to an output side of the drive amplifier stage, 상기 댐핑저항은 일단이 상기 제 3트랜지스터의 일단에 연결되고 타단이 상기 제 3트랜지스터의 다른단에 연결된 것을 특징으로 하는 정전류부하에 댐핑저항이 설치된 증폭기.The damping resistor is provided with a damping resistor in a constant current load, characterized in that one end is connected to one end of the third transistor and the other end is connected to the other end of the third transistor. 청구항 3에 있어서,The method according to claim 3, 상기 드라이브증폭단은 일단이 상기 제 1 및 제 2트랜지스터의 베이스에 연결된 제 4트랜지스터를 포함하고,The drive amplifier stage includes a fourth transistor having one end connected to a base of the first and second transistors, 상기 정전류부하단은 일단이 상기 제 4트랜지스터의 일단에 연결된 제 5트랜지스터를 포함하며,The constant current load end includes a fifth transistor having one end connected to one end of the fourth transistor, 상기 댐핑저항은 일단이 상기 제 4트랜지스터의 일단에 연결되고 타단이 상기 제 5트랜지스터의 다른단에 연결된 것을 특징으로 하는 정전류부하에 댐핑저항이 설치된 증폭기.The damping resistor is provided with a damping resistor in a constant current load, characterized in that one end is connected to one end of the fourth transistor and the other end is connected to the other end of the fifth transistor. 청구항 1 내지 청구항 5중의 어느 한 항에 기재된 증폭기를 포함하여 구성된 것을 특징으로 하는 부궤환증폭기.A negative feedback amplifier comprising the amplifier according to any one of claims 1 to 5.
KR1020070044526A 2006-12-29 2007-05-08 Amplifier with damping resistor in constant current load KR100848290B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2007/004704 WO2008082059A1 (en) 2006-12-29 2007-09-27 Amplifier with damping resistor in constant current load

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060137562 2006-12-29
KR20060137562 2006-12-29

Publications (2)

Publication Number Publication Date
KR20080063019A KR20080063019A (en) 2008-07-03
KR100848290B1 true KR100848290B1 (en) 2008-07-25

Family

ID=39815065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044526A KR100848290B1 (en) 2006-12-29 2007-05-08 Amplifier with damping resistor in constant current load

Country Status (1)

Country Link
KR (1) KR100848290B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222085B1 (en) * 2013-12-13 2021-03-02 진옥상 Constant load control noise suppression circuitry
KR102222086B1 (en) * 2013-12-13 2021-03-03 진옥상 Electronic circuits for prventing floating

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330656A (en) 1999-05-19 2000-11-30 Nec Corp Semiconductor integrated circuit
JP2002196831A (en) 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd Regulated current circuit and differential amplifier circuit and semiconductor integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330656A (en) 1999-05-19 2000-11-30 Nec Corp Semiconductor integrated circuit
JP2002196831A (en) 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd Regulated current circuit and differential amplifier circuit and semiconductor integrated circuit

Also Published As

Publication number Publication date
KR20080063019A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US9632519B2 (en) Class AB inverting driver for PNP bipolar transistor LDO regulator
KR100804643B1 (en) Voltage regulator, digital amplifier including the same, and method of regulating a voltage
US9402131B2 (en) Push-pull microphone buffer
US7702716B2 (en) Analogue multiplier
US20080137882A1 (en) Apparatus and muting circuit
US10498291B2 (en) Bias circuit and power amplifier circuit
US7525359B2 (en) Duty cycle correction amplification circuit
TWI448868B (en) Voltage regulator
US5682121A (en) No turn-on pop noise amplifier
US2866859A (en) Audio amplifier bridge input circuits
CN107171650B (en) Variable gain amplifier circuit
KR100848290B1 (en) Amplifier with damping resistor in constant current load
WO2008105592A1 (en) Switching amplification driver for reducing starting noise and audio amplifier including the same
US7245188B2 (en) Light receiving amplification circuit
KR987001154A (en) amplifier
JP2018098566A (en) Cable module for communication and transmission loss compensation circuit
US20120193518A1 (en) Photoreceptor circuit and photocoupler
US7279973B1 (en) H-bridge utilizing intermediate switching phase(s)
KR100770744B1 (en) Method of preventing pop-up noise and digital amplifier including pop-up noise prevention circuit
WO2020075376A1 (en) Power supply circuit and transmission device
JP5810935B2 (en) Switching amplifier
JP2011155497A (en) Level shift circuit
WO2008082059A1 (en) Amplifier with damping resistor in constant current load
JPH0548349A (en) Differential amplifier circuit
US4859962A (en) Videoamplifier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee