KR100842884B1 - method for fabricating semiconductor device - Google Patents

method for fabricating semiconductor device Download PDF

Info

Publication number
KR100842884B1
KR100842884B1 KR1020020030228A KR20020030228A KR100842884B1 KR 100842884 B1 KR100842884 B1 KR 100842884B1 KR 1020020030228 A KR1020020030228 A KR 1020020030228A KR 20020030228 A KR20020030228 A KR 20020030228A KR 100842884 B1 KR100842884 B1 KR 100842884B1
Authority
KR
South Korea
Prior art keywords
region
gate electrode
photoresist pattern
forming
exposing
Prior art date
Application number
KR1020020030228A
Other languages
Korean (ko)
Other versions
KR20030092535A (en
Inventor
최재성
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020030228A priority Critical patent/KR100842884B1/en
Publication of KR20030092535A publication Critical patent/KR20030092535A/en
Application granted granted Critical
Publication of KR100842884B1 publication Critical patent/KR100842884B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 이미지 센서(image sensor) 등 특정 반도체소자에 적용할 수 있는 실리사이드 (silicide)를 형성할 수 있는 반도체소자의 제조 방법에 관해 개시한 것으로서, 포토다이오드영역과 로직영역이 정의된 반도체기판을 제공하는 단계와, 기판 상에 포토다이오드영역과 로직영역에 대응되는 각각의 제 1및 제 2게이트 전극을 형성하는 단계와, 제 1및 제 2게이트 전극을 덮는 실리사이드 블로킹막을 형성하는 단계와, 결과물 상에 포토다이오드영역과 대응되는 부분을 덮고 로직영역과 대응되는 부분을 노출시키는 감광막 패턴을 형성하는 단계와, 감광막 패턴을 큐어링하는 단계와, 큐어링 공정이 완료된 감광막 패턴을 에치백하여 실리사이드 블로킹막 상부 표면을 노출시키는 단계와, 에치백 공정이 완료된 감광막 패턴을 마스크로 하고 실리사이드 블로킹막을 식각하여 포토다이오드영역의 제 1게이트 전극 상부 표면을 노출시키고 로직영역의 제 2게이트 전극 전면을 노출시키는 단계와, 잔류된 감광막 패턴을 제거하는 단계를 포함한다.The present invention relates to a method of manufacturing a semiconductor device capable of forming silicide applicable to a specific semiconductor device such as an image sensor, and the like, and a semiconductor substrate having a photodiode region and a logic region defined therein. Providing, forming a first and second gate electrodes respectively corresponding to the photodiode region and the logic region on the substrate, forming a silicide blocking film covering the first and second gate electrodes, Forming a photoresist pattern covering the portion corresponding to the photodiode region and exposing the portion corresponding to the logic region on the photoresist, curing the photoresist pattern, and etching back the photoresist pattern on which the curing process is completed. Exposing the upper surface of the film, and using a photosensitive film pattern having the etch back process as a mask, Etching film to expose the first gate electrode, the top surface of the photodiode region and comprises the steps of removing the residual photosensitive film pattern for exposing the second gate electrode over the logic region.

Description

반도체소자의 제조 방법{method for fabricating semiconductor device}Method for fabricating semiconductor device

도 1a 내지 도 1g는 종래 기술에 따른 반도체소자의 제조 방법을 설명하기 위해 도시된 공정단면도.1A to 1G are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 제조 방법을 설명하기 위해 도시된 공정단면도.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

100. 반도체기판 102a, 102b. 게이트 전극100. Semiconductor substrates 102a and 102b. Gate electrode

104, 105. 실리사이드 블로킹막 150, 151. 감광막 패턴104, 105. Silicide blocking film 150, 151. Photosensitive film pattern

Ⅲ. 포토다이오드 영역 Ⅳ. 로직영역III. Photodiode Area IV. Logic Area

본 발명은 반도체소자의 제조 방법에 관한 것으로, 보다 상세하게는 이미지 센서(image sensor) 등 특정 반도체소자에 적용할 수 있는 실리사이드(silicide)를 형성할 수 있는 반도체소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of forming a silicide applicable to a specific semiconductor device such as an image sensor.

이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치로서, 크게 CMOS(Complementary metal-oxide-semiconductor)형 과 CCD(charge coupled device)형의 2종류가 있다.An image sensor is an apparatus that converts optical information of one or two dimensions or more into an electrical signal. There are two types of image sensors, a complementary metal-oxide-semiconductor (CMOS) type and a charge coupled device (CCD) type.

CMOS 이미지 센서는 CMOS를 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 픽셀수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는, 종래 이미지센서로 널리 사용되고 있는 CCD 이미지 센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.CMOS image sensor is a device that converts an optical image into an electrical signal using CMOS, and employs a switching method of making MOS transistors by the number of pixels and sequentially using the same to detect the output. The CMOS image sensor has a simpler driving method than the CCD image sensor which is widely used as a conventional image sensor, and can realize various scanning methods, and can integrate a signal processing circuit into a single chip, thereby miniaturizing the product. The use of compatible CMOS technology reduces manufacturing costs and significantly lowers power consumption.

이러한 장점을 가진 이미지 센서 소자에 있어서, 난-실리사이드 포토 다이오드(non-silicide photo diode)를 만들기 위해 특정지역을 선택적으로 비실리사이드 지역으로 형성해야 하는 경우가 있다. 구체적으로, 포토다이오드영역의 활성영역은 난실리사이드지역으로 형성하고, 포토다이오드영역의 게이트 전극, 로직영역의 활성영역 및 게이트 전극은 실리사이드를 형성해야 한다. 이러한 난-실리사이드 포토다이오드를 포함한 이미지 센서 소자의 경우 원하는 소자 특성을 만들기 위해서는 게이트 전극이 형성된 기판에 감광막 도포, 노광 현상 및 에치백 등의 일련의 공정을 차례로 진행하여 난-실리사이드지역을 형성한다.In an image sensor device having such an advantage, it is sometimes necessary to selectively form a specific region as a non-silicide region in order to make a non-silicide photo diode. Specifically, the active region of the photodiode region should be formed of an unsilicide region, and the gate electrode of the photodiode region, the active region of the logic region, and the gate electrode should form silicide. In the case of the image sensor device including the non-silicide photodiode, a non-silicide region is formed by sequentially performing a series of processes such as photoresist coating, exposure development, and etch back on the substrate on which the gate electrode is formed to create desired device characteristics.

도 1a 내지 도 1g는 종래 기술에 따른 반도체소자의 제조 방법을 설명하기 위해 도시된 공정단면도이다. 1A to 1G are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 먼저 포토다이오드 영역(Ⅰ)과 로직영역(Ⅱ)이 정의된 반도체 기판(10) 상에 각각의 제 1및 제 2게이트 전극(12a)(12b)을 형성한 다. 이어, 기판(10) 전면에 이 후의 실리사이드 공정에서 실리사이드화되는 것을 막기 위한 블로킹막으로서 역할을 하는 절연막(14)을 형성한다.As shown in FIG. 1A, first and second gate electrodes 12a and 12b are formed on a semiconductor substrate 10 on which photodiode region I and logic region II are defined. . Subsequently, an insulating film 14 serving as a blocking film for preventing silicidation in a subsequent silicide process is formed over the entire surface of the substrate 10.

그런 다음, 도 1b에 도시된 바와 같이, 상기 절연막(14) 전면에 제 1감광막을 도포한 후, 노광 및 현상하여 절연막(14) 상부 표면을 노출시키는 제 1감광막 패턴(50)을 형성한다. 이 후, 도 1c에 도시된 바와 같이, 상기 제 1감광막 패턴(50)을 마스크로 하고 절연막을 제거하여 각각의 제 1및 제 2게이트 전극(12a)(12b) 상부 표면을 노출시킨다. 이때, 도면부호 15는 상기 식각 공정 이후에 잔류된 절연막을 도시한 것이다.Next, as shown in FIG. 1B, the first photoresist film is coated on the entire surface of the insulation film 14, and then exposed and developed to form a first photoresist film pattern 50 exposing the upper surface of the insulation film 14. Thereafter, as shown in FIG. 1C, the first photoresist layer pattern 50 is used as a mask, and the insulating layer is removed to expose the upper surfaces of the first and second gate electrodes 12a and 12b, respectively. In this case, reference numeral 15 illustrates an insulating film remaining after the etching process.

이어, 제 1감광막 패턴을 제거한다. 그런 다음, 도 1d에 도시된 바와 같이, 상기 결과물 상에 제 2감광막을 도포하고 노광 및 현상하여 포토다이오드 영역(Ⅰ)을 덮고 로직영역(Ⅱ)을 노출시키는 제 2감광막 패턴(52)을 형성한다.Next, the first photoresist pattern is removed. Then, as shown in FIG. 1D, a second photoresist film is coated on the resultant, exposed and developed to form a second photoresist pattern 52 covering the photodiode region I and exposing the logic region II. do.

이 후, 도 1e에 도시된 바와 같이, 제 2감광막 패턴(52)을 마스크로 하고 기판의 로직영역(Ⅱ)에 잔류된 절연막을 제거하여 제 2게이트 전극(12b) 상부 및 측면 전부를 노출시킨다.Thereafter, as shown in FIG. 1E, the second photoresist pattern 52 is used as a mask, and the insulating film remaining in the logic region II of the substrate is removed to expose all of the upper and side surfaces of the second gate electrode 12b. .

이어, 도 1f에 도시된 바와 같이, 제 2감광막 패턴을 제거한다. 그런 다음, 상기 결과의 기판에 실리사이드 공정을 진행한다. 이때, 도면에 도시되지 않았지만, 기판의 포토다이오드 영역(Ⅰ)의 활성영역은 실리사이드 블로킹막(절연막:15)에 의해 둘러싸여져 있으므로 제 1게이트 전극(12a)만 실리사이드막이 형성되고, 로직영역(Ⅱ)의 활성영역 및 제 2게이트 전극(12b)에 실리사이드막이 형성된다.Subsequently, as shown in FIG. 1F, the second photoresist film pattern is removed. Then, a silicide process is performed on the resultant substrate. At this time, although not shown in the drawing, since the active region of the photodiode region I of the substrate is surrounded by the silicide blocking film (insulating film 15), only the first gate electrode 12a forms the silicide film, and the logic region (II). The silicide film is formed in the active region of the ()) and the second gate electrode 12b.

그러나, 종래의 기술에서는 감광막 도포 공정 및 실리사이드 블로킹막을 제거하는 공정을 각각 2회씩 진행해야 하므로 공정이 복잡해지고, 또한 감광막을 강화시키는 별도의 공정이 수반되지 않아 감광막 에치백 공정 시 많은 파티클이 발생되는 문제점이 있었다.However, in the related art, since the process of applying the photoresist film and the process of removing the silicide blocking film have to be performed twice each time, the process is complicated, and since a separate process of strengthening the photoresist film is not involved, many particles are generated during the photoresist etchback process. There was a problem.

이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 선택적으로 난-실리사이드 포토 다이오드 영역을 형성하는 데 있어서, 감광막 에치 백 공정 시 파티클 발생을 최소화하면서 전체 공정을 단순화할 수 있는 반도체소자의 제조 방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-described problems, and in forming a non-silicide photodiode region, a semiconductor device capable of simplifying the entire process while minimizing particle generation during photoresist etch back process. The purpose is to provide a manufacturing method.

상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 포토다이오드영역과 로직영역이 정의된 반도체기판을 제공하는 단계와, 기판 상에 포토다이오드영역과 로직영역에 대응되는 각각의 제 1및 제 2게이트 전극을 형성하는 단계와, 제 1및 제 2게이트 전극을 덮는 실리사이드 블로킹막을 형성하는 단계와, 결과물 상에 포토다이오드영역과 대응되는 부분을 덮고 로직영역과 대응되는 부분을 노출시키는 감광막 패턴을 형성하는 단계와, 감광막 패턴을 큐어링하는 단계와, 큐어링 공정이 완료된 감광막 패턴을 에치백하여 실리사이드 블로킹막 상부 표면을 노출시키는 단계와, 에치백 공정이 완료된 감광막 패턴을 마스크로 하고 실리사이드 블로킹막을 식각하여 포토다이오드영역의 제 1게이트 전극 상부 표면을 노출시키고 로직영역의 제 2게이트 전극 전면을 노출시키는 단계와, 잔류된 감광막 패턴을 제거 하는 단계를 포함한 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating a semiconductor device, the method including: providing a semiconductor substrate having a photodiode region and a logic region defined thereon; Forming a two-gate electrode, forming a silicide blocking film covering the first and second gate electrodes, and covering a portion corresponding to the photodiode region and exposing a portion corresponding to the logic region on the resultant. Forming, curing the photoresist pattern, etching back the photoresist pattern where the curing process is completed, exposing the upper surface of the silicide blocking film, and using the photoresist pattern having the etchback process as a mask, Etching to expose the upper surface of the first gate electrode of the photodiode region and the second of the logic region Sites characterized by including the step of: comprising the steps of exposing the front electrode, removing the remaining photoresist pattern.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 제조 방법을 설명하기 위해 도시된 공정단면도이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

본 발명의 반도체소자의 제조 방법은, 도 2a에 도시된 바와 같이, 먼저, 포토다이오드 영역(Ⅲ)과 로직 영역(Ⅳ)이 정의된 반도체 기판(100) 상에 각각 제 1및 제 2게이트 전극(102a)(102b)을 형성한다. 이어, 상기 제 1및 제 2게이트 전극(102a)(102b)을 포함한 기판 전면에 이 후의 실리사이드 공정에서 실리사이드화되지 않도록 실리사이드 블로킹막으로서의 역할을 하는 절연막(104)을 형성한다.In the method of manufacturing a semiconductor device of the present invention, as shown in FIG. 2A, first and second gate electrodes are respectively formed on a semiconductor substrate 100 on which photodiode region III and logic region IV are defined. 102a and 102b are formed. Next, an insulating film 104 serving as a silicide blocking film is formed on the entire surface of the substrate including the first and second gate electrodes 102a and 102b so as not to be silicided in a subsequent silicide process.

그런 다음, 도 2b에 도시된 바와 같이, 상기 절연막(104) 전면에 감광막을 도포하고 노광 및 현상하여 포토다이오드 영역(Ⅲ)을 덮고 로직영역(Ⅳ)을 노출시키는 제 1감광막 패턴(150)을 형성한다. 이어, 상기 감광막 패턴(150)에 큐어링(curing) 공정(미도시)을 진행한다. 이때, 상기 큐어링 공정은 핫플레이트, 오븐 및 자외선 베이킹 중 어느 하나를 이용하며, 바람직하게는 50∼250℃ 온도에서 진행한다. 상기 큐어링 공정에 의해 이 후의 제 1감광막 패턴(150) 에치 백 공정 진행 시, 파티클 발생을 최소화할 수 있다.Then, as illustrated in FIG. 2B, the first photoresist pattern 150 is formed to cover the photodiode region III and expose the logic region IV by coating, exposing and developing the photoresist on the entire surface of the insulating layer 104. Form. Subsequently, a curing process (not shown) is performed on the photoresist pattern 150. At this time, the curing process using any one of a hot plate, oven and ultraviolet baking, preferably proceeds at 50 ~ 250 ℃ temperature. Particle generation may be minimized when the first photoresist pattern 150 is etched back by the curing process.

이 후, 도 2c에 도시된 바와 같이, 제 1감광막 패턴을 에치백하여 절연막(104) 표면을 노출시킨다. 도면부호 151은 제 1감광막 패턴을 에치백한 후 잔류된 제 1감광막 패턴을 도시한 것이다. Thereafter, as illustrated in FIG. 2C, the surface of the insulating film 104 is exposed by etching back the first photoresist pattern. Reference numeral 151 denotes the first photoresist pattern remaining after the first photoresist pattern is etched back.                     

이어, 도 2d에 도시된 바와 같이, 잔류된 제 1감광막 패턴(151)을 마스크로 하고 절연막을 식각하여 포토다이오드 영역(Ⅲ)의 제 1게이트 전극 상부 표면을 노출시킨다. 이때, 상기 절연막 식각 공정에서, 로직영역(Ⅳ)의 제 2게이트 전극(102b)을 덮고 있는 절연막은 완전히 제거된다. 또한, 도면부호 105는 상기 절연막 식각 공정 이 후 잔류된 절연막을 나타낸 것이다.Next, as shown in FIG. 2D, the remaining first photoresist layer pattern 151 is used as a mask to etch the insulating layer to expose the upper surface of the first gate electrode of the photodiode region III. At this time, in the insulating film etching process, the insulating film covering the second gate electrode 102b of the logic region IV is completely removed. In addition, reference numeral 105 denotes an insulating film remaining after the insulating film etching process.

그런 다음, 도 2e에 도시된 바와 같이, 잔류된 제 1감광막 패턴을 제거한다. 이 후, 상기 결과의 기판에 실리사이드 공정을 진행한다. 이때, 기판의 포토다이오드 영역(Ⅲ)의 활성영역은 실리사이드 블로킹막(절연막:105)에 의해 둘러싸여져 있으므로 이러한 난 실리사이드영역을 제외하고, 포토다이오드 영역(Ⅲ)의 제 1게이트 전극(102a) 및 로직영역(ⅣⅡ)의 활성영역 및 제 22게이트 전극(102b)에 실리사이드막이 형성된다.Then, as shown in FIG. 2E, the remaining first photoresist pattern is removed. Thereafter, a silicide process is performed on the resultant substrate. At this time, since the active region of the photodiode region III of the substrate is surrounded by the silicide blocking film (insulation film 105), except for the egg silicide region, the first gate electrode 102a and the photodiode region III are excluded. A silicide film is formed in the active region of the logic region IVII and the twenty-second gate electrode 102b.

이상에서와 같이, 본 발명은 선택적으로 난-실리사이드 포토 다이오드 영역을 형성하는 데 있어서, 감광막 에치 백 공정을 진행하기 이전에 감광막에 큐어링 공정을 진행함으로써 파티클 발생을 최소화할 수 있다.As described above, in the present invention, in forming the non-silicide photodiode region, particle generation may be minimized by performing a curing process on the photoresist layer before performing the photoresist etch back process.

또한, 본 발명에서는 감광막 도포 공정 및 실리사이드 블로킹막을 제거하는 공정을 1회 진행하므로 전체 공정을 단순화할 수 있다.Further, in the present invention, the photoresist coating step and the step of removing the silicide blocking film are performed once, thereby simplifying the entire process.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (3)

포토다이오드영역 및 로직영역을 갖는 반도체기판을 제공하는 단계와,Providing a semiconductor substrate having a photodiode region and a logic region; 상기 포토다이오드영역의 일부에 제1 게이트 전극 및 상기 로직영역의 일부에 제2 게이트 전극을 각각 형성하는 단계와,Forming a first gate electrode in a portion of the photodiode region and a second gate electrode in a portion of the logic region, respectively; 상기 제1 및 제2 게이트 전극들을 포함하는 상기 반도체 기판의 전체 영역 상부를 덮는 실리사이드 블로킹막을 형성하는 단계와,Forming a silicide blocking film covering an entire region of the semiconductor substrate including the first and second gate electrodes; 상기 결과물 상에 포토다이오드영역과 대응되는 부분을 덮고 상기 로직영역과 대응되는 부분을 노출시키는 감광막 패턴을 형성하는 단계와,Forming a photoresist pattern covering the portion corresponding to the photodiode region and exposing the portion corresponding to the logic region on the resultant; 상기 감광막 패턴을 큐어링하는 단계와,Curing the photoresist pattern; 상기 큐어링 공정이 완료된 감광막 패턴을 에치백하여 상기 제1 게이트 전극의 상부와 대응하는 상기 실리사이드 블로킹막을 노출시키는 단계와,Etching back the photoresist pattern on which the curing process is completed, exposing the silicide blocking layer corresponding to an upper portion of the first gate electrode; 상기 에치백 공정이 완료된 감광막 패턴을 마스크로 하고 상기 실리사이드 블로킹막을 식각하여 상기 포토다이오드영역의 제 1게이트 전극 상부 표면을 노출시키고 상기 로직영역의 제 2게이트 전극 전면을 노출시키는 단계와,Exposing the upper surface of the first gate electrode of the photodiode region and the entire surface of the second gate electrode of the logic region by etching the silicide blocking layer by using the photoresist pattern on which the etchback process is completed as a mask; 잔류된 상기 감광막 패턴을 제거하는 단계를 포함한 것을 특징으로 하는 반도체소자의 제조 방법.And removing the remaining photosensitive film pattern. 제 1항에 있어서, 상기 큐어링 공정은 핫플레이트, 오븐 및 자외선 베이킹 중 어느 하나를 이용하는 것을 특징으로 하는 반도체소자의 제조 방법.The method of claim 1, wherein the curing process uses any one of a hot plate, an oven, and an ultraviolet baking. 제 1항에 있어서, 상기 큐어링 공정은 50∼250℃ 온도에서 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.The method of claim 1, wherein the curing process is performed at a temperature of 50 to 250 ° C.
KR1020020030228A 2002-05-30 2002-05-30 method for fabricating semiconductor device KR100842884B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020030228A KR100842884B1 (en) 2002-05-30 2002-05-30 method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020030228A KR100842884B1 (en) 2002-05-30 2002-05-30 method for fabricating semiconductor device

Publications (2)

Publication Number Publication Date
KR20030092535A KR20030092535A (en) 2003-12-06
KR100842884B1 true KR100842884B1 (en) 2008-07-02

Family

ID=32385115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020030228A KR100842884B1 (en) 2002-05-30 2002-05-30 method for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100842884B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900012160A (en) * 1989-01-19 1990-08-03 이우에 사또시 Interrupt circuit and installment processing method of microcomputer
KR19990076400A (en) * 1998-03-31 1999-10-15 윤종용 MOS transistor formation method using salicide process
KR20000070459A (en) * 1997-01-29 2000-11-25 마클 데이빗 에이. method for forming a silicide region on a silicon body
KR20010093670A (en) * 2000-03-28 2001-10-29 니시무로 타이죠 Solid state image sensor and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900012160A (en) * 1989-01-19 1990-08-03 이우에 사또시 Interrupt circuit and installment processing method of microcomputer
KR20000070459A (en) * 1997-01-29 2000-11-25 마클 데이빗 에이. method for forming a silicide region on a silicon body
KR19990076400A (en) * 1998-03-31 1999-10-15 윤종용 MOS transistor formation method using salicide process
KR20010093670A (en) * 2000-03-28 2001-10-29 니시무로 타이죠 Solid state image sensor and manufacturing method thereof

Also Published As

Publication number Publication date
KR20030092535A (en) 2003-12-06

Similar Documents

Publication Publication Date Title
US5596215A (en) Method to improve buried contact resistance
KR100544957B1 (en) Method for fabricating Complementary Metal Oxide Semiconductor image sensor
JP2002134726A (en) Cmos image sensor and manufacturing method therefor
US20060183266A1 (en) Method of fabricating CMOS image sensor
KR100603247B1 (en) CMOS Image sensor and its fabricating method
US4621412A (en) Manufacturing a complementary MOSFET
KR100606934B1 (en) Method of fabricating a CMOS image sensor
KR100842884B1 (en) method for fabricating semiconductor device
US7005312B2 (en) Method of manufacturing CMOS image sensor by means of double masking process
JP3239911B2 (en) Method for manufacturing solid-state imaging device
JP2006073611A (en) Manufacturing method of solid state image pickup device
KR100263469B1 (en) Method of fabricating solid stage image sensor
KR100399893B1 (en) Method for fabricating analog device
KR100459932B1 (en) Method for fabricating semiconductor device
KR100280537B1 (en) Semiconductor device manufacturing method
KR100864844B1 (en) Method for forming the CMOS image sensor
KR101128682B1 (en) Method for fabricating cmos image sensor
KR100677992B1 (en) Method for manufacturing in semiconductor device
KR100205349B1 (en) Method for fabricating transistor
KR20040007940A (en) Method for forming color filter of image sensor
KR100792343B1 (en) Method for manufacturing of cmos image sensor
KR100236073B1 (en) Method of manufacturing semiconductor device
KR100303914B1 (en) Manufacturing method of semiconductor device
KR100239452B1 (en) Method for manufacturing semiconductor device
KR20050051268A (en) Method for manufacturing a image sensor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 12