KR100841244B1 - 광 감지 센서 및 그의 제조 방법 - Google Patents
광 감지 센서 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100841244B1 KR100841244B1 KR1020060117953A KR20060117953A KR100841244B1 KR 100841244 B1 KR100841244 B1 KR 100841244B1 KR 1020060117953 A KR1020060117953 A KR 1020060117953A KR 20060117953 A KR20060117953 A KR 20060117953A KR 100841244 B1 KR100841244 B1 KR 100841244B1
- Authority
- KR
- South Korea
- Prior art keywords
- island
- amorphous silicon
- insulating film
- layer
- ohmic contact
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 85
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 44
- 238000003860 storage Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 140
- 239000010408 film Substances 0.000 claims description 59
- 239000011229 interlayer Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 광 감지 센서 및 그의 제조 방법에 관한 것으로, 광을 감지할 수 있는 비정질 실리콘 박막 트랜지스터와; 상기 비정질 실리콘 박막 트랜지스터에서 발생된 전하를 저장할 수 있는 스토리지 캐패시터와; 상기 스토리지 캐패시터에 저장된 전하를 이동시키도록, 스위칭하는 다결정 실리콘 박막 트랜지스터로 구성된 광 감지 센서로 구성된다.
따라서, 본 발명은 높은 전하 이송 특성을 갖는 다결정 실리콘을 이용하여 스위치용 트랜지스터를 구성함으로써, 스위치용 트랜지스터의 크기를 줄일 수 있고 센서용 트랜지스터의 크기를 증가시킬 수 있어 센싱 특성을 향상시킬 수 있는 효과가 있다.
지문, 센서, 박막, 트랜지스터, 다결정, 비정질
Description
도 1은 일반적인 지문 인식 센서의 동작되는 개념을 설명하기 위한 개념도
도 2는 본 발명에 따른 광 감지 센서의 단면도
도 3a 내지 3f는 본 발명에 따라 광 감지 센서를 제조 공정을 설명하기 위한 단면도
도 4a 내지 4d는 도 3f의 후속 공정을 설명하기 위한 단면도
도 5a 내지 5f는 도 4d의 후속 공정을 설명하기 위한 단면도
<도면의 주요부분에 대한 부호의 설명>
200 : 광투과형 기판 210 : 버퍼층
231 : 다결정 실리콘 섬(Island) 231a,231b : 오믹 컨택용 도핑영역
240,260 : 층간 절연막 251 : 게이트 전극
271,272,291 : 트렌치 282 : 드레인 전극
284,300 : 캐패시터 전극 310 : 비정질 실리콘층
321a,321b : 오믹 컨택용 비정질 실리콘층
331 : 소스 전극 332 : 드레인 전극
본 발명은 광 감지 센서 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 센서용 트랜지스터의 크기를 증가시킬 수 있어 센싱 특성을 향상시킬 수 있는 광 감지 센서 및 그의 제조 방법에 관한 것이다.
사회 발전에 따른 개인의 안전의식 증대와 기업, 기관에서의 효율적이고 안전한 보안 및 감시 시스템에 대한 관심은 정보통신의 발달과 더불어 나날이 증가하고 있다.
그리고, 인증 및 식별 시스템 중 쉽고 자연스럽게 사용할 수 있으면서도 위조 및 변조가 어렵고 분실의 염려가 없는 생체학적 특징들을 이용하는 생체인식 시스템들은 지문, 망막, 홍채, 안면, 손, 정맥, 음성, 서명, DNA 등으로 다양하나, 가장 대중적으로 많이 이용되는 부분은 지문, 음성, 홍채, 안면을 이용하는 생체 인식이다.
그리고, 현재 기술개발 수준에서 가장 정확하고 사용하기 편리한 기술은 지문을 이용한 생체 인식이다.
이 가운데 지문인식 시스템은 사용자의 손가락을 전자적으로 읽어 미리 입력 된 데이터와 비교해 본인 여부를 판별하여 사용자의 신분을 확인하는 시스템을 말한다.
사용자의 손에 이상이 생기거나 입력을 받는 스캐너의 문제로 인해 정확한 영상이 인식되지 않는 불편함이 있지만, 생체인식기술 분야에서 보펀적으로 알려져 있는 방식으로 편리성과 안전성이 뛰어나다.
도 1은 일반적인 지문 인식 센서의 동작 개념을 설명하기 위한 개념도로서, 광투과형 기판(100) 상부에는 센서용 박막 트랜지스터, 스위치용 박막 트랜지스터와 캐패시터가 형성되어 있고, 센서용 박막 트랜지스터, 스위치용 박막 트랜지스터와 캐패시터는 하나의 지문 인식 셀(Cell)로, 이 지문 인식 셀들이 광투과형 기판(100) 상부에 2차원적으로 어레이되어 지문 인식 센서를 구성하게 된다.
즉, 상기 센서용 박막 트랜지스터는 제 1 게이트(111), 제 1 비정질 실리콘층(121)과 그와 부속된 소스(131) 및 드레인(132)으로 이루어지고, 스위치용 박막 트랜지스터는 제 2 게이트(112), 제 2 비정질 실리콘층(122)과 그와 부속된 소스(133) 및 드레인(134)으로 이루어진다. 여기서, 상기 제 2 비정질 실리콘층(122) 상부에 존재하는 패시베이션층 상부에는 광차단막(150)이 형성되어 있다.
그리고, 캐패시터는 제 1 게이트(111)와 제 2 게이트(112) 사이에 존재하는 전극라인(115), 절연막(120)과 제 1 비정질 실리콘층(121)에 부속된 드레인(132)의 연장부로 구현된다.
이렇게 구성된 지문 인식 센서에 손가락을 접촉시키면, 상기 광투과형 기판(100)을 통하여 조사된 광은 손가락의 지문에 접촉되고, 지문의 굴곡에 따라 다 르게 반사되며, 반사된 광은 센서용 박막 트랜지스터의 비정질 실리콘층의 캐리어를 증가시켜 소스(131)와 드레인(132) 사이에 흐르는 전류를 변하게 한다.
이 때, 지문의 굴곡에 따라, 어레이되어 있는 지문 인식 셀들의 전류값은 다르게 되고, 이를 각각의 지문 인식 셀들에 연결된 캐패시터들에 저장하여 순차적으로 전류값을 읽으면, 지문 인식이 완료된다.
여기서, 상기 스위치용 박막트랜지스터는 각각의 지문 인식 셀들의 전류값을 순차적으로 읽기 위하여, 센서용 박막 트랜지스터의 구동을 온(On)/오프(Off)시키는 스위칭 동작을 수행한다.
상기 방식이 채택하고 있는 구조는 하나의 셀 내에 센서의 역할을 하는 박막 트랜지스터와 스위치 역할을 하는 박막 트랜지스터가 각각 한 개씩 필요하게 된다.
센서 및 스위치 박막 트랜지스터의 채널 부분은 통상 비정질 실리콘으로 구성되어 있는데, 비정질 실리콘은 전하 이동도가 0.1 ~ 1㎠/Vs 정도로 다결정 실리콘(50 ~ 500㎠/Vs)에 비해 매우 낮아 이를 보완하기 위해 매우 큰 W/L(Channel Width/Channel Length)값을 요구하게 되어 결과적으로 스위치 박막 트랜지스터의 면적을 넓게 해줘야 한다.
스위치 박막 트랜지스터의 면적이 넓어지게 되면, 기판 하부로부터 투사된 빛이 투과할 수 있는 투과 영역이 좁아지게 되고, 이는 결국 광감지 센서의 센싱 기능을 저하시키는 요인이 된다.
그리고, 비정질 실리콘을 스위치 박막 트랜지스터의 채널층으로 이용할 경우 박막 트랜지스터 상부에 별도의 광차단막과 이를 접지하는 추가적인 공정이 필요하 기 때문에 수율 저하 등의 문제를 야기시킬 가능성이 높다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 높은 전하 이송 특성을 갖는 다결정 실리콘을 이용하여 스위치용 트랜지스터를 구성함으로써, 스위치용 트랜지스터의 크기를 줄일 수 있고 센서용 트랜지스터의 크기를 증가시킬 수 있어 센싱 특성을 향상시킬 수 있는 광 감지 센서 및 그의 제조 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는,
광을 감지할 수 있는 비정질 실리콘 박막 트랜지스터와;
상기 비정질 실리콘 박막 트랜지스터에서 발생된 전하를 저장할 수 있는 스토리지 캐패시터와;
상기 스토리지 캐패시터에 저장된 전하를 이동시키도록, 스위칭하는 다결정 실리콘 박막 트랜지스터로 구성된 광 감지 센서가 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는,
광투과형 기판 상부에 버퍼층이 형성되어 있고;
상기 버퍼층 상부에, 양측에 오믹 컨택용 도핑 영역이 형성되어 있는 다결정 실리콘 섬(Island)이 형성되어 있고;
상기 다결정 실리콘 섬을 감싸며, 상기 버퍼층 상부에 제 1 층간 절연막이 형성되어 있고;
상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 스위치용 게이트 전극이 형성되어 있고;
상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 제 2 층간 절연막이 형성되어 있고;
상기 제 1과 2 층간 절연막이 식각되어, 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)가 형성되어 있고;
상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극이 형성되어 있고;
상기 제 2 층간 절연막 상부에 센서용 게이트 전극과 상기 센서용 게이트 전극과 연결되는 제 1 캐패시터 전극이 형성되어 있고;
상기 소스 및 드레인 전극, 센서용 게이트 전극과 제 1 캐패시터 전극을 감싸며, 상기 제 2 층간 절연막 상부에 게이트 절연막이 형성되어 있고;
상기 게이트 절연막에 상기 드레인 전극을 노출시키는 트렌치가 형성되어 있고;
상기 트렌치에 노출된 드레인 전극과 연결되는 제 2 캐패시터 전극이 게이트 절연막 상부에 형성되어 있고;
상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 비정질 실리콘층이 형성되어 있고;
상기 비정질 실리콘층 양측 상부에 불순물이 도핑된 한 쌍의 오믹 컨택용 비정질 실리콘층이 형성되어 있고;
상기 제 2 캐패시터 전극과 하나의 오믹 컨택용 실리콘층에 연결된 소스 전극 및 다른 오믹 컨택용 실리콘층에 연결된 드레인 전극이 형성되어 있는 광 감지 센서가 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 또 다른 양태(樣態)는,
광투과형 기판 상부에 버퍼층을 형성하고, 상기 버퍼층 상부에 비정질 실리콘 섬(Island)을 형성하고, 상기 비정질 실리콘 섬을 다결정 실리콘 섬으로 변화시키는 단계와;
상기 다결정 실리콘 섬을 감싸며, 상기 버퍼층 상부에 제 1 층간 절연막을 형성하고, 상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 스위치용 게이트 전극을 형성하는 단계와;
불순물을 도핑하여, 상기 다결정 실리콘 섬(Island) 양측에 오믹 컨택용 도핑 영역을 형성하는 단계와;
상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 제 2 층간 절연막을 형성하는 단계와;
상기 제 1과 2 층간 절연막을 선택적으로 식각하여, 상기 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)를 형성하고, 상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극과 상기 제 2 층간 절연막 상부에 센서용 게이트 전극을 형성하는 단계와;
상기 제 2 층간 절연막 상부에, 상기 센서용 게이트 전극과 연결되는 제 1 캐패시터 전극을 형성하는 단계와;
상기 소스 및 드레인 전극, 센서용 게이트 전극과 제 1 캐패시터 전극을 감싸며, 상기 제 2 층간 절연막 상부에 게이트 절연막을 형성하고, 상기 게이트 절연막을 식각하여 상기 드레인 전극을 노출시키는 트렌치를 형성하는 단계와;
상기 트렌치에 노출된 드레인 전극과 연결되는 제 2 캐패시터 전극을 게이트 절연막 상부에 형성하고, 상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 비정질 실리콘층과 불순물이 도핑된 오믹 컨택용 비정질 실리콘층을 순차적으로 형성하는 단계와;
상기 비정질 실리콘층과 오믹 컨택용 실리콘층을 선택적으로 식각하여 상기 게이트 전극 상부에, 상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬을 형성하는 단계와;
상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬 및 상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 금속층을 형성하는 단계와;
상기 금속층 및 오믹 컨택용 실리콘층을 선택적으로 식각하여, 상기 제 2 캐패시터 전극과 하나의 오믹 컨택용 실리콘층에 연결된 소스 전극 및 다른 오믹 컨택용 실리콘층에 연결된 드레인 전극을 형성하는 단계를 포함하여 구성된 광 감지 센서의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음 과 같다.
도 2는 본 발명에 따른 광 감지 센서의 단면도로서, 광투과형 기판(200) 상부에 버퍼층(210)이 형성되어 있고; 상기 버퍼층(210) 상부에, 양측에 오믹 컨택용 도핑 영역(231a,231b)이 형성되어 있는 다결정 실리콘 섬(Island)(231)이 형성되어 있고; 상기 다결정 실리콘 섬(231)을 감싸며, 상기 버퍼층(210) 상부에 제 1 층간 절연막(240)이 형성되어 있고; 상기 다결정 실리콘 섬(231) 상부 방향의 제 1 층간 절연막(240) 상부에 스위치용 게이트 전극(251)이 형성되어 있고; 상기 스위치용 게이트 전극(251)을 감싸며, 상기 제 1 층간 절연막(240) 상부에 제 2 층간 절연막(260)이 형성되어 있고; 상기 제 1과 2 층간 절연막(240,260)이 식각되어, 오믹 컨택용 도핑 영역(231a,231b)이 노출되는 한 쌍의 트렌치(Trench)(271,272)가 형성되어 있고; 상기 한 쌍의 트렌치(Trench)(271,272) 각각에 채워진 소스 및 드레인 전극(281,282)이 형성되어 있고; 상기 제 2 층간 절연막(260) 상부에 센서용 게이트 전극(283)과 상기 센서용 게이트 전극(283)과 연결되는 제 1 캐패시터 전극(284)이 형성되어 있고; 상기 소스 및 드레인 전극(281,282), 센서용 게이트 전극(283)과 제 1 캐패시터 전극(284)을 감싸며, 상기 제 2 층간 절연막(260) 상부에 게이트 절연막(290)이 형성되어 있고; 상기 게이트 절연막(290)에 상기 드레인 전극(282)을 노출시키는 트렌치(291)가 형성되어 있고; 상기 트렌치(291)에 노출된 드레인 전극(282)에 연결된 제 2 캐패시터 전극(300)이 게이트 절연막(290) 상부에 형성되어 있고; 상기 제 2 캐패시터 전극(300)을 감싸며, 상기 게이트 절연막(290) 상부에 비정질 실리콘층(311)이 형성되어 있고; 상기 비정질 실리콘층(311) 양측 상부에 불순물이 도핑된 한 쌍의 오믹 컨택용 비정질 실리콘층(321a,321b)이 형성되어 있고; 상기 제 2 캐패시터 전극(300)과 하나의 오믹 컨택용 비정질 실리콘층(321a)에 연결된 소스 전극(331) 및 다른 오믹 컨택용 비정질 실리콘층(321b)에 연결된 드레인 전극(332)이 형성되어 있는 구조로 이루어져 있다.
따라서, 본 발명은 광을 감지할 수 있는 비정질 실리콘 박막 트랜지스터와; 상기 비정질 실리콘 박막 트랜지스터에서 발생된 전하를 저장할 수 있는 스토리지 캐패시터와; 상기 스토리지 캐패시터에 저장된 전하를 이동시키도록, 스위칭하는 다결정 실리콘 박막 트랜지스터를 포함하여 구성된다.
그리고, 상기 다결정 실리콘 박막 트랜지스터는 양측에 오믹 컨택용 도핑 영역(231a,231b)이 형성되어 있는 다결정 실리콘 섬(Island)(231)과; 상기 다결정 실리콘 섬(Island)(231)을 감싸는 상기 제 1 층간 절연막(240)과; 상기 다결정 실리콘 섬(231) 상부 방향의 제 1 층간 절연막(240) 상부에 형성된 스위치용 게이트 전극(251)과; 상기 스위치용 게이트 전극(251)을 감싸며, 상기 제 1 층간 절연막(240) 상부에 형성된 제 2 층간 절연막(260)으로 구성되며, 상기 제 1과 2 층간 절연막(240,260)이 식각되어, 오믹 컨택용 도핑 영역(231a,231b)이 노출되는 한 쌍의 트렌치(Trench)(271,272)가 형성되어 있고, 상기 한 쌍의 트렌치(Trench)(271,272) 각각에 채워진 소스 및 드레인 전극(281,282)이 형성되어 있는 구조로 이루어진다.
또한, 상기 비정질 실리콘 박막 트랜지스터는 센서용 게이트 전극(283)과; 상기 센서용 게이트 전극(283)을 감싸는 게이트 절연막(290)과; 상기 게이트 절연막(290) 상부에 형성된 비정질 실리콘층(311)과; 상기 비정질 실리콘층(311) 양측 상부에 형성되며, 불순물이 도핑되어 있는 한 쌍의 오믹 컨택용 비정질 실리콘층(321a,321b)과; 하나의 오믹 컨택용 비정질 실리콘층(321a)에 연결된 소스 전극(331)과; 다른 오믹 컨택용 비정질 실리콘층(321b)에 연결된 드레인 전극(332)으로 구성된다.
이렇게, 구성된 광 감지 센서는 기판 하부로부터 조사되는 일정한 휘도를 가지는 광이 기판의 투과영역을 통과하고, 다시 상부의 지문에 반사되어 광 감지 센서 역할을 수행하는 비정질 실리콘층에 도달하게 된다.
이때, 반사된 광량에 따라 서로 다른 전하를 스토리지 캐패시터에 축적하게 되고, 이 후, 스토리지 캐패시터에 축적된 전하는 다결정 실리콘 박막 트랜지스터를 통해 외부로 출력되고, 외부 회로를 거쳐 이미지로 저장된다.
이와 같이, 본 발명은 스위칭 역할을 하는 다결정 실리콘 박막 트랜지스터와 센서 역할을 하는 비정질 실리콘 박막 트랜지스터로 구별하여 제작하였다.
그 이유는, 비정질 실리콘은 전하 이동도가 다결정 실리콘보다 매우 낮아 스토리지 캐패시터에 저장된 저하를 외부로 출력할 때 전하이송능력을 향상시키기 위해 매우 큰 W/L(Channel Width/Channel Length) 값을 요구하게 됨으로, 박막 트랜지스터의 크기를 넓히게 되어 빛이 투과할 수 있는 투과 영역이 줄어들게 된다.
이런 문제점을 해결하기 위하여, 본 발명은 전하 이송 능력이 비정질 실리콘의 50 ~500배인 다결정 실리콘을 이용함으로써, 매우 작은 사이즈의 박막 트랜지스터를 사용할 수 있어 빛이 투과할 수 있는 투과영역을 확장할 수 있어, 광감지 센 서의 특성을 향상시킬 수 있는 것이다.
한편, 상기 게이트 절연막(290) 상부에는 광 감지 센서를 보호하는 패시베이션층이 형성되어 있다.
그리고, 상기 다결정 실리콘 섬(Island)(231)의 두께는 30 ~ 300㎚가 바람직하다.
또한, 상기 센서용 트랜지스터의 비정질 실리콘층(311)과 오믹 컨택용 실리콘층(321)으로 이루어진 섬(322)의 두께는 100 ~ 700㎚가 바람직하다.
도 3a 내지 3f는 본 발명에 따라 광 감지 센서를 제조 공정을 설명하기 위한 단면도로서, 먼저, 광투과형 기판(100) 상부에 버퍼층(210)을 형성하고, 상기 버퍼층(210) 상부에 비정질 실리콘 섬(Island)(221)을 형성한다.(도 3a)
상기 비정질 실리콘 섬(221)은 상기 버퍼층(210) 상부에 진공 증착 방법을 이용하여 비정질 실리콘을 증착한 후, 소정의 방법으로 패터닝하여 형성한다.
그 후, 상기 비정질 실리콘 섬(221)을 다결정 실리콘 섬(231)으로 변화시킨다.(도 3b)
이때, 상기 레이저 조사 공정, 금속 유도 결정화 공정과 열처리 공정 중 하나를 이용하여, 비정질 실리콘을 다결정 실리콘으로 변화시킨다.
이어서, 상기 다결정 실리콘 섬(231)을 감싸며, 상기 버퍼층(210) 상부에 제 1 층간 절연막(240)을 형성한다.(도 3c)
그 다음, 상기 다결정 실리콘 섬(231) 상부 방향의 제 1 층간 절연막(240) 상부에 스위치용 게이트 전극(251)을 형성한다.(도 3d)
연이어, 불순물을 도핑하여, 상기 다결정 실리콘 섬(Island)(231) 양측에 오믹 컨택용 도핑 영역(231a,231b)을 형성한다.(도 3e)
상기 오믹 컨택용 도핑 영역(231a,231b)은 n타입 또는 p타입 불순물을 도핑하여 형성한다.
계속하여, 상기 스위치용 게이트 전극(251)을 감싸며, 상기 제 1 층간 절연막(240) 상부에 제 2 층간 절연막(260)을 형성한다.(도 3f)
여기서, 상기 오믹 컨택용 도핑 영역(231a,231b) 및 다결정 실리콘 섬(Island)(231)을 레이저 조사 또는 열처리 등의 방법으로 활성화시킨다.
도 4a 내지 4d는 도 3f의 후속 공정을 설명하기 위한 단면도로서, 도 3f 공정 후, 상기 제 1과 2 층간 절연막(240,260)을 선택적으로 식각하여, 상기 오믹 컨택용 도핑 영역(231a,231b)이 노출되는 한 쌍의 트렌치(Trench)(271,272)를 형성한다.(도 4a)
그 후, 상기 한 쌍의 트렌치(Trench)(271,272) 각각에 채워진 소스 및 드레인 전극(281,282)과 상기 제 2 층간 절연막(260) 상부에 센서용 게이트 전극(283)을 형성한다.(도 4b)
연이어, 상기 제 2 층간 절연막(260) 상부에, 상기 센서용 게이트 전극(283)과 연결되는 제 1 캐패시터 전극(284)을 형성한다.(도 4c)
상기 제 1 캐패시터 전극(284)은 광이 투과해야 하므로 높은 광투과도를 가 진 ITO(Indium-tin oxide), IZO(Indium-zinc oxide), SnO(Tin oxide) 등의 TCO(Transparaent Conducting Oxide) 또는 얇은 금속 박막을 사용한다.
계속하여, 상기 소스 및 드레인 전극(281,282), 센서용 게이트 전극(283)과 제 1 캐패시터 전극(284)을 감싸며, 상기 제 2 층간 절연막(260) 상부에 게이트 절연막(290)을 형성하고, 상기 게이트 절연막(290)을 식각하여 상기 드레인 전극(282)을 노출시키는 트렌치(291)를 형성한다.(도 4d)
상기 게이트 절연막(290)의 두께는 50 ~ 300㎚가 바람직하다.
그리고, 상기 제 1 캐패시터 전극(284)의 두께는 10 ~ 500㎚가 바람직하다.
도 5a 내지 5f는 도 4d의 후속 공정을 설명하기 위한 단면도로서, 도 4d 공정에서 형성된 트렌치(291)에 노출된 드레인 전극(282)과 연결되는 제 2 캐패시터 전극(300)을 게이트 절연막(290) 상부에 형성한다.(도 5a)
상기 제 2 캐패시터 전극(300)의 두께는 10 ~ 500㎚가 바람직하다.
이어서, 상기 제 2 캐패시터 전극(300)을 감싸며, 상기 게이트 절연막(290) 상부에 비정질 실리콘층(310)을 형성한다.(도 5b)
그 후, 상기 비정질 실리콘층(310) 상부에 불순물이 도핑된 오믹 컨택용 비정질 실리콘층(320)을 형성한다.(도 5c)
이때, 상기 불순물이 도핑된 오믹 컨택용 비정질 실리콘층(320)은 n타입 불순물이 도핑되어 있는 것이 바람직하다.
계속하여, 상기 비정질 실리콘층(310)과 오믹 컨택용 비정질 실리콘층(320)을 선택적으로 식각하여 상기 게이트 전극(283) 상부에, 상기 비정질 실리콘층(311)과 오믹 컨택용 비정질 실리콘층(321)으로 이루어진 섬(322)을 형성한다.(도 5d)
연이어, 상기 비정질 실리콘층(311)과 오믹 컨택용 비정질 실리콘층(321)으로 이루어진 섬(322) 및 상기 제 2 캐패시터 전극(300)을 감싸며, 상기 게이트 절연막(290) 상부에 금속층(330)을 형성한다.(도 5e)
마지막으로, 상기 금속층(330) 및 오믹 컨택용 비정질 실리콘층(321)을 선택적으로 식각하여, 상기 제 2 캐패시터 전극(300)과 하나의 오믹 컨택용 비정질 실리콘층(321a)에 연결된 소스 전극(331) 및 다른 오믹 컨택용 비정질 실리콘층(321b)에 연결된 드레인 전극(332)을 형성한다.(도 5f)
여기서, 상기 오믹 컨택용 비정질 실리콘층(321)은 중앙 영역이 식각되어, 양측으로 분리된 오믹 컨택용 비정질 실리콘층(321a,321b)이 존재하게 된다.
따라서, 본 발명은 높은 전하 이송 특성을 갖는 다결정 실리콘을 이용하여 스위치용 트랜지스터를 구성함으로써, 스위치용 트랜지스터의 크기를 줄일 수 있고 센서용 트랜지스터의 크기를 증가시킬 수 있어 센싱 특성을 향상시킬 수 있는 장점이 있다.
또한, 본 발명은 트랜지스터의 구성요소인 소스와 드레인을 형성하지 않고, 다결정 실리콘 및 비정질 실리콘에 오믹 컨택되는 영역 또는 층을 형성하여 광 감지 센서의 구조를 단순화시킬 수 있는 장점이 있다.
이상 상술한 바와 같이, 본 발명은 높은 전하 이송 특성을 갖는 다결정 실리콘을 이용하여 스위치용 트랜지스터를 구성함으로써, 스위치용 트랜지스터의 크기를 줄일 수 있고 센서용 트랜지스터의 크기를 증가시킬 수 있어 센싱 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 트랜지스터의 구성요소인 소스와 드레인을 형성하지 않고, 다결정 실리콘 및 비정질 실리콘에 오믹 컨택되는 영역 또는 층을 형성하여 광 감지 센서의 구조를 단순화시킬 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (12)
- 삭제
- 광을 감지하여 전하를 발생하는 비정질 실리콘 박막 트랜지스터와;상기 비정질 실리콘 박막 트랜지스터에서 발생된 전하를 저장할 수 있는 스토리지 캐패시터와;상기 스토리지 캐패시터에 저장된 전하를 이동시키도록, 스위칭하는 다결정 실리콘 박막 트랜지스터로 구성되며,상기 다결정 실리콘 박막 트랜지스터는,양측에 오믹 컨택용 도핑 영역이 형성되어 있는 다결정 실리콘 섬(Island)과;상기 다결정 실리콘 섬(Island)을 감싸는 상기 제 1 층간 절연막과;상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 형성된 스위치용 게이트 전극과;상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 형성된 제 2 층간 절연막으로 구성되며,상기 제 1과 2 층간 절연막이 식각되어, 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)가 형성되어 있고,상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극이 형성되어 있는 것을 특징으로 하는 광 감지 센서.
- 광을 감지하여 전하를 발생하는 비정질 실리콘 박막 트랜지스터와;상기 비정질 실리콘 박막 트랜지스터에서 발생된 전하를 저장할 수 있는 스토리지 캐패시터와;상기 스토리지 캐패시터에 저장된 전하를 이동시키도록, 스위칭하는 다결정 실리콘 박막 트랜지스터로 구성되며,상기 비정질 실리콘 박막 트랜지스터는,센서용 게이트 전극과;상기 센서용 게이트 전극을 감싸는 게이트 절연막과;상기 게이트 절연막 상부에 형성된 비정질 실리콘층과;상기 비정질 실리콘층 양측 상부에 형성되며, 불순물이 도핑되어 있는 한 쌍의 오믹 컨택용 비정질 실리콘층과;하나의 오믹 컨택용 실리콘층에 연결된 소스 전극과;다른 오믹 컨택용 실리콘층에 연결된 드레인 전극으로 구성된 것을 특징으로 하는 광 감지 센서.
- 광투과형 기판 상부에 버퍼층이 형성되어 있고;상기 버퍼층 상부에, 양측에 오믹 컨택용 도핑 영역이 형성되어 있는 다결정 실리콘 섬(Island)이 형성되어 있고;상기 다결정 실리콘 섬을 감싸며, 상기 버퍼층 상부에 제 1 층간 절연막이 형성되어 있고;상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 스위치용 게이트 전극이 형성되어 있고;상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 제 2 층간 절연막이 형성되어 있고;상기 제 1과 2 층간 절연막이 식각되어, 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)가 형성되어 있고;상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극이 형성되어 있고;상기 제 2 층간 절연막 상부에 센서용 게이트 전극과 상기 센서용 게이트 전극과 연결되는 제 1 캐패시터 전극이 형성되어 있고;상기 소스 및 드레인 전극, 센서용 게이트 전극과 제 1 캐패시터 전극을 감싸며, 상기 제 2 층간 절연막 상부에 게이트 절연막이 형성되어 있고;상기 게이트 절연막에 상기 드레인 전극을 노출시키는 트렌치가 형성되어 있고;상기 트렌치에 노출된 드레인 전극과 연결되는 제 2 캐패시터 전극이 게이트 절연막 상부에 형성되어 있고;상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 비정질 실리콘층이 형성되어 있고;상기 비정질 실리콘층 양측 상부에 불순물이 도핑된 한 쌍의 오믹 컨택용 비정질 실리콘층이 형성되어 있고;상기 제 2 캐패시터 전극과 하나의 오믹 컨택용 비정질 실리콘층에 연결된 소스 전극 및 다른 오믹 컨택용 비정질 실리콘층에 연결된 드레인 전극이 형성되어 있는 광 감지 센서.
- 제 4 항에 있어서,상기 제 1 캐패시터 전극은,ITO(Indium-tin oxide), IZO(Indium-zinc oxide), SnO(Tin oxide)와 금속 박막 중 어느 하나인 것을 특징으로 하는 광 감지 센서.
- 제 4 항에 있어서,상기 다결정 실리콘 섬(Island)의 두께는 30 ~ 300㎚인 것을 특징으로 하는 광 감지 센서.
- 제 4 항에 있어서,상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬의 두께는 100 ~ 700㎚인 것을 특징으로 하는 광 감지 센서.
- 광투과형 기판 상부에 버퍼층을 형성하고, 상기 버퍼층 상부에 비정질 실리콘 섬(Island)을 형성하고, 상기 비정질 실리콘 섬을 다결정 실리콘 섬으로 변화시키는 단계와;상기 다결정 실리콘 섬을 감싸며, 상기 버퍼층 상부에 제 1 층간 절연막을 형성하고, 상기 다결정 실리콘 섬 상부 방향의 제 1 층간 절연막 상부에 스위치용 게이트 전극을 형성하는 단계와;불순물을 도핑하여, 상기 다결정 실리콘 섬(Island) 양측에 오믹 컨택용 도핑 영역을 형성하는 단계와;상기 스위치용 게이트 전극을 감싸며, 상기 제 1 층간 절연막 상부에 제 2 층간 절연막을 형성하는 단계와;상기 제 1과 2 층간 절연막을 선택적으로 식각하여, 상기 오믹 컨택용 도핑 영역이 노출되는 한 쌍의 트렌치(Trench)를 형성하고, 상기 한 쌍의 트렌치 각각에 채워진 소스 및 드레인 전극과 상기 제 2 층간 절연막 상부에 센서용 게이트 전극을 형성하는 단계와;상기 제 2 층간 절연막 상부에, 상기 센서용 게이트 전극과 연결되는 제 1 캐패시터 전극을 형성하는 단계와;상기 소스 및 드레인 전극, 센서용 게이트 전극과 제 1 캐패시터 전극을 감 싸며, 상기 제 2 층간 절연막 상부에 게이트 절연막을 형성하고, 상기 게이트 절연막을 식각하여 상기 드레인 전극을 노출시키는 트렌치를 형성하는 단계와;상기 트렌치에 노출된 드레인 전극과 연결되는 제 2 캐패시터 전극을 게이트 절연막 상부에 형성하고, 상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 비정질 실리콘층과 불순물이 도핑된 오믹 컨택용 비정질 실리콘층을 순차적으로 형성하는 단계와;상기 비정질 실리콘층과 오믹 컨택용 실리콘층을 선택적으로 식각하여 상기 게이트 전극 상부에, 상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬을 형성하는 단계와;상기 비정질 실리콘층과 오믹 컨택용 실리콘층으로 이루어진 섬 및 상기 제 2 캐패시터 전극을 감싸며, 상기 게이트 절연막 상부에 금속층을 형성하는 단계와;상기 금속층 및 오믹 컨택용 실리콘층을 선택적으로 식각하여, 상기 제 2 캐패시터 전극과 하나의 오믹 컨택용 실리콘층에 연결된 소스 전극 및 다른 오믹 컨택용 실리콘층에 연결된 드레인 전극을 형성하는 단계를 포함하여 구성된 광 감지 센서의 제조 방법.
- 제 8 항에 있어서,상기 비정질 실리콘 섬을 다결정 실리콘 섬으로 변화시키는 것은,레이저 조사 공정, 금속 유도 결정화 공정과 열처리 공정 중 하나를 이용하 는 것을 특징으로 하는 광 감지 센서.
- 제 8 항에 있어서,상기 다결정 실리콘 섬(Island) 양측에 오믹 컨택용 도핑 영역을 형성하는 단계는,상기 다결정 실리콘 섬(Island) 양측에 불순물을 도핑하고,상기 오믹 컨택용 도핑 영역 및 다결정 실리콘 섬(Island)을 레이저 조사 또는 열처리 방법으로 활성화시키는 단계인 것을 특징으로 하는 광 감지 센서.
- 제 8 항에 있어서,상기 제 1과 2 캐패시터 전극의 두께는 10 ~ 500㎚인 것을 특징으로 하는 광 감지 센서.
- 제 8 항에 있어서,상기 제 1 캐패시터 전극은,ITO(Indium-tin oxide), IZO(Indium-zinc oxide), SnO(Tin oxide)와 금속 박막 중 하나인 것을 특징으로 하는 광 감지 센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060117953A KR100841244B1 (ko) | 2006-11-27 | 2006-11-27 | 광 감지 센서 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060117953A KR100841244B1 (ko) | 2006-11-27 | 2006-11-27 | 광 감지 센서 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080047923A KR20080047923A (ko) | 2008-05-30 |
| KR100841244B1 true KR100841244B1 (ko) | 2008-06-25 |
Family
ID=39664224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060117953A KR100841244B1 (ko) | 2006-11-27 | 2006-11-27 | 광 감지 센서 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100841244B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8445909B2 (en) | 2010-07-29 | 2013-05-21 | Samsung Display Co., Ltd. | Sensor array substrate and method of fabricating the same |
| US11239286B2 (en) | 2018-09-12 | 2022-02-01 | Samsung Electronics Co., Ltd. | Organic light emitting diode panels and display devices including the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2558398B (en) * | 2016-02-05 | 2019-11-27 | Lg Display Co Ltd | Photo sensor and display device having the same |
| KR20180052166A (ko) | 2016-11-09 | 2018-05-18 | 엘지디스플레이 주식회사 | 포토 센서 및 그를 구비하는 표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1090655A (ja) | 1996-09-17 | 1998-04-10 | Toshiba Corp | 表示装置 |
| KR20000055884A (ko) * | 1999-02-10 | 2000-09-15 | 구본준 | 박막트랜지스터형 광 감지센서의 제조방법 |
| KR20000055973A (ko) * | 1999-02-11 | 2000-09-15 | 구본준 | 박막트랜지스터형 광 감지센서와 그 제조방법 |
-
2006
- 2006-11-27 KR KR1020060117953A patent/KR100841244B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1090655A (ja) | 1996-09-17 | 1998-04-10 | Toshiba Corp | 表示装置 |
| KR20000055884A (ko) * | 1999-02-10 | 2000-09-15 | 구본준 | 박막트랜지스터형 광 감지센서의 제조방법 |
| KR20000055973A (ko) * | 1999-02-11 | 2000-09-15 | 구본준 | 박막트랜지스터형 광 감지센서와 그 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8445909B2 (en) | 2010-07-29 | 2013-05-21 | Samsung Display Co., Ltd. | Sensor array substrate and method of fabricating the same |
| US11239286B2 (en) | 2018-09-12 | 2022-02-01 | Samsung Electronics Co., Ltd. | Organic light emitting diode panels and display devices including the same |
| US11871642B2 (en) | 2018-09-12 | 2024-01-09 | Samsung Electronics Co., Ltd. | Organic light emitting diode panels and display devices including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080047923A (ko) | 2008-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6570197B2 (en) | Optical device having sensing TGTs and switching TFTs with different active layer thickness | |
| WO2018126644A1 (zh) | 指纹识别装置及电子设备 | |
| CN110444553A (zh) | 感光装置及其制造方法、探测基板和阵列基板 | |
| US8928627B2 (en) | Light sensing circuit, method of manufacturing the same, and optical touch panel including the light sensing circuit | |
| CN105390518A (zh) | 感光单元、光感测装置及感光单元的制造方法 | |
| CN106876332B (zh) | 显示装置、指纹识别单元以及薄膜晶体管及其制造方法 | |
| CN107946324B (zh) | 光感测装置 | |
| CN111244196B (zh) | 光感薄膜晶体管、显示面板及显示装置 | |
| CN110690227A (zh) | 阵列基板及其制作方法、显示装置 | |
| TW200931654A (en) | Display | |
| KR100841244B1 (ko) | 광 감지 센서 및 그의 제조 방법 | |
| CN112002733A (zh) | Oled显示装置及制备方法 | |
| CN110197834A (zh) | 阵列基板及其制作方法、显示面板和指纹识别显示装置 | |
| KR20210142789A (ko) | 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치 | |
| CN112464799A (zh) | 指纹识别基板及其制备方法、识别方法和显示装置 | |
| CN112928134A (zh) | 阵列基板和显示面板 | |
| US11783618B2 (en) | Fingerprint sensor, method for manufacturing fingerprint sensor, and display device including fingerprint sensor | |
| CN112713213B (zh) | 光敏元件及其制备方法、显示装置 | |
| KR100608571B1 (ko) | 박막 트랜지스터형 광 감지소자 | |
| KR100525044B1 (ko) | 박막 트랜지스터형 광 감지소자 제조방법 | |
| KR100464175B1 (ko) | 지문인식 센서 및 그 제조방법 | |
| US20230019866A1 (en) | Semiconductor device, manufacturing method thereof, and display panel | |
| US10032941B2 (en) | Method of manufacturing photoelectric conversion element, photoelectric conversion element, and photoelectric conversion device | |
| CN211979682U (zh) | 指纹识别装置 | |
| KR100651163B1 (ko) | 박막 트랜지스터형 광 감지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170512 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 11 |