KR100839243B1 - 크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중출력 시스템 - Google Patents

크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중출력 시스템 Download PDF

Info

Publication number
KR100839243B1
KR100839243B1 KR1020067015760A KR20067015760A KR100839243B1 KR 100839243 B1 KR100839243 B1 KR 100839243B1 KR 1020067015760 A KR1020067015760 A KR 1020067015760A KR 20067015760 A KR20067015760 A KR 20067015760A KR 100839243 B1 KR100839243 B1 KR 100839243B1
Authority
KR
South Korea
Prior art keywords
channel
impulse response
matrix
channel impulse
crosstalk
Prior art date
Application number
KR1020067015760A
Other languages
English (en)
Other versions
KR20070020409A (ko
Inventor
알리 소헤일 사드리
알렉세이 블라디미로비츠 코르야에브
빅토르 티모피비츠 에르모라예브
로만 올레고비츠 마슬렌니코브
Original Assignee
자크리토에 악치오네르노에 오브쉐스트보 인텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자크리토에 악치오네르노에 오브쉐스트보 인텔 filed Critical 자크리토에 악치오네르노에 오브쉐스트보 인텔
Priority to KR1020067015760A priority Critical patent/KR100839243B1/ko
Publication of KR20070020409A publication Critical patent/KR20070020409A/ko
Application granted granted Critical
Publication of KR100839243B1 publication Critical patent/KR100839243B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Transmission System (AREA)

Abstract

통신 시스템에서 크로스토크를 감소시키는 방법 및 장치가 설명된다.

Description

크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중 출력 시스템{METHOD AND APPARATUS TO REDUCE CROSSTALK IN A MIMO COMMUNICATION SYSTEM}
다중 입력 다중 출력(MIMO:multi input multi output) 시스템은 복수의 통신 매체를 단일 통신 채널로 취급할 수 있다. 예컨대, MIMO 시스템은 단일 케이블로 묶인(bundled) 복수의 개별 연동선(twisted-pair copper wire)을 복수의 입력 및 복수의 출력을 갖는 단일 통신 채널로 취급할 수 있다. 그러나, 하나의 동선을 통해 전송된 정보는 인접 동선을 통해 전송된 정보로부터 간섭을 받기 쉬울 수 있다. 이 상태는 전형적으로 "크로스토크(crosstalk)"로 지칭된다. MIMO 시스템의 성능은 MIMO 채널 내의 크로스토크량을 감소시킴으로써 상당히 향상될 수 있다. 이에 따라, 장치 또는 네트워크에서 이러한 기술을 개선할 필요가 있다.
실시예로 고려되는 청구 대상은 명세서의 결론부에서 구체적으로 나타나고 명백하게 기재된다. 그러나, 첨부하는 도면과 함께 후속하는 상세한 설명을 참조함으로써 실시예의 목적, 특성 및 장점과 동작의 구성 및 방법 모두를 이해할 수 있다.
도 1은 일 실시예를 실행하기에 적합한 MIMO 시스템을 도시한다.
도 2는 일 실시예에 따른 CFM(CFM)의 블록도를 도시한다.
도 3은 일 실시예에 따른 CFM에 의해 실행되는 프로그래밍 로직의 블록 흐름도이다.
도 4는 일 실시예에 따른 CFM의 성능을 도시하는 그래프이다.
실시예는 연동선(copper wire twisted pair), 무선 주파수(RF) 및 기타 매체와 같은 풀 듀플렉스 통신 매체(a full duplex communications medium)를 사용하는 통신 시스템에서 크로스토크를 억제하는 방법 및 장치를 포함할 수 있다. 크로스토크의 예는 원단 크로스토크(FEXT:far end crosstalk) 또는 근단 크로스토크(NEXT:near end crosstalk)(본 명세서에서 총칭하여 "크로스토크"로 지칭됨)일 수 있다. 실시예는 심볼간 간섭(ISI:inter-symbol interference) 또는 비-ISI 채널을 사용하여 MIMO 풀 듀플렉스 무선 또는 유선 통신 시스템에 대한 크로스토크를 감소시키거나 소거하는 크로스토크 억제 방식에 관한 것이다. 이 실시예는 대역 제한 채널 내의 크로스토크를 억제하고, 궁극적인 크로스토크 억제 레벨을 제공하는 등화(equalization)와 크로스토크 억제 문제를 분리할 수도 있다. 이에 따라, 실시예는 크로스토크 억제 방식의 모든 출력에 대해 동일한 등화기를 사용할 수 있다.
본 발명에 대한 완전한 이해를 돕기 위해 다양하고 구체적인 세부 사항이 기술될 것이다. 그러나, 당업자는 본 발명의 실시예가 이들 구체적인 세부 사항 없이 실행될 수 있음을 알 것이다. 달리 말해서, 본 발명의 실시예를 모호하게 하지 않도록 잘 알려진 방법, 절차, 부품 및 회로는 상세히 설명되지 않았다. 본 명세서에 개시된 특정 구성 및 기능 세부 사항은 예시적인 것으로 본 발명의 범주를 반드시 제한하는 것은 아님을 이해해야 한다.
명세서에서 "일 실시예" 또는 "하나의 실시예"에 대한 임의의 언급은 실시예와 관련하여 설명된 구체적 특징, 구성 또는 특성이 적어도 하나의 실시예에 포함됨을 의미한다는 점에 주목하는 것이 바람직하다. 본 명세서의 여러 부분에서 나타나는 "일 실시예에서"라는 구는 반드시 동일한 실시예를 지칭하는 것은 아니다.
이제 동일한 구성 요소에 동일한 참조 번호가 할당되는 도면을 상세히 참조하면, 일 실시예를 실행하기에 적합한 시스템이 도 1에 도시된다. 도 1은 시스템(100)의 블록도이다. 시스템(100)은 복수의 네트워크 노드를 포함할 수 있다. 여기에 사용된 "네트워크 노드"라는 용어는 하나 이상의 프로토콜에 따라서 정보를 통신할 수 있는 임의의 노드를 지칭할 수 있다. 네트워크 노드의 예는 컴퓨터, 서버, 스위치, 라우터, 브릿지, 게이트웨이, PDA, 모바일 장치, 통화 단말기 등을 포함할 수 있다. 여기에 사용된 "프로토콜"이라는 용어는 통신 매체를 통해 정보가 전달되는 방식을 제어하는 인스트럭션 세트를 지칭할 수 있다.
일 실시예에서, 시스템(100)은 다수의 네트워크 노드 사이에서 다양한 유형의 정보를 전달할 수 있다. 이를테면, 한 유형의 정보는 "미디어 정보"를 포함할 수 있다. 미디어 정보는 사용자용 콘텐츠를 나타내는 임의의 데이터를 지칭할 수 있다. 콘텐츠의 예는 음성 대화, 화상회의, 스트리밍 비디오, 전자 메일("이메일") 메시지, 음성 메일 메시지, 영숫자 기호, 그래픽, 이미지, 비디오, 텍스트 등으로부터의 데이터를 포함할 수 있다. 예를 들어, 음성 대화로부터의 데이터는 음성 정보(speech information), 침묵 주기(silence periods), 배경 잡음(background noise), 미세 잡음(comport noise), 톤 등일 수 있다. 다른 유형의 정보는 "제어 정보"를 포함할 수 있다. 제어 정보는 자동 시스템용 명령, 인스트럭션 또는 제어 워드를 나타내는 임의의 데이터를 지칭할 수 있다. 예컨대, 제어 정보는 네트워크를 통해 미디어 정보를 라우팅하거나, 네트워크 노드가 사전결정된 방식으로 미디어 정보를 처리하도록 지시하는 데 사용될 수 있다. 미디어 및 제어 정보 모두 두 개 이상의 엔드 포인트(endpoint) 사이의 데이터 스트림으로 전달될 수 있다. 여기에 사용된 "데이터 스트림"이라는 용어는 데이터 통신 세션 동안 연속하여 전달된 비트, 바이트 또는 심볼 집합체를 지칭할 수 있다.
일 실시예에서, 하나 이상의 통신 매체가 노드들을 접속할 수 있다. 여기에 사용된 "통신 매체"라는 용어는 정보 신호를 전달할 수 있는 임의의 매체를 지칭할 수 있다. 통신 매체의 예는 금속 리드(lead), 반도체 물질, 연선, 동축케이블, 광섬유, RF 스펙트럼 등을 포함할 수 있다. 이러한 맥락에서 "접속" 또는 "상호 접속"이라는 용어 및 이들의 변형은 물리적인 접속 및/또는 논리적 접속을 지칭할 수 있다.
예컨대, 일 실시예에서 네트워크 노드는 셀룰러 또는 모바일 시스템과 같은 무선 네트워크용 RF 스펙트럼을 포함하는 통신 매체에 의해 접속될 수 있다. 이 경우에, 시스템(100)에 도시된 네트워크 노드 및/또는 네트워크는 유선 통신 매체로부터 전달된 신호를 RF 신호로 변환하는 장치 및 인터페이스를 포함한다. 이러한 장치 및 인터페이스의 예는 무지향성 안테나(omni-directional antennas) 및 무선 RF 송수신기를 포함할 수 있다. 이 실시예는 이것으로 한정되지 않는다.
일 실시예에서, 네트워크 노드들은 서로에게 정보를 패킷 형태로 전달할 수 있다. 여기서 패킷은 전형적으로 비트 또는 바이트로 나타내는 제한된 길이의 정보 세트를 지칭할 수 있다. 패킷 길이의 예는 1000 바이트일 수 있다. 패킷은 하나 이상의 패킷 프로토콜에 따라 전달될 수 있다. 예컨대, 일 실시예에서 패킷 프로토콜은 전송 제어 프로토콜(TCP:Transmission Control Protocol) 및 인터넷 프로토콜(IP:Internet Protocol)과 같은 하나 이상의 인터넷 프로토콜을 포함할 수 있다. 이 실시예는 이것으로 한정되지 않는다.
다시 도 1을 참조하면, 시스템(100)은 MIMO 통신 채널을 사용하는 유선 또는 무선 통신 시스템을 포함할 수 있다. 이를테면, 일 실시예에서 시스템(100)은 기가비트 이더넷 1000Base-T 통신 시스템("기가비트 이더넷(Gigabit Ethernet)"), 개선된 10GBase-T 통신 시스템 등과 같은 IEEE 802.3 표준 시리즈에 의해 정의되는 하나 이상의 이더넷 기반 통신 프로토콜에 따라 동작하는 근거리 네트워크(LAN:local area network)를 포함할 수 있다. 일 실시예는 예로서 기가비트 이더넷 시스템에 대해 설명되지만, MIMO 채널을 사용하는 임의의 유형의 통신 시스템도 사용될 수 있으며 본 발명의 범주 내에 여전히 포함될 수 있음을 알 수 있다.
도 1은 기가비트 이더넷 시스템(100)의 구성을 도시한다. 도 1에 도시된 것처럼, 시스템(100)은 네트워크 노드(120,122)를 포함할 수 있다. 네트워크 노드(120,122)는 기가비트 이더넷 장치(들)를 구비하는 프로세싱 시스템을 각각 나타낼 수 있다. 예컨대, 기가비트 이더넷 장치는 네트워크 인터페이스 카드(NIC:network interface card)의 일부로 구현될 수 있다. 보다 구체적으로, 네트워크 노드(120)는 등화기 세트(1 내지 N)(102), CFM(CFM)(104), 송/수신기("송수신기") 세트(1 내지 N)(106) 및 채널 추정기(116)를 포함할 수 있다. 네트워크 노드(122)는 네트워크(120)와 유사하게 구성되고, 등화기 세트(1 내지 M)(114), CFM(112), 송수신기 세트(1 내지 M)(110) 및 채널 추정기(118)를 포함할 수 있다. 전형적인 구현예에서, M과 N은 보통 같지만, 실시예가 반드시 이것으로 한정되는 것은 아니다. 네트워크 노드(120,122)는 MIMO 채널(108)을 사용하여 서로 간에 정보를 전달할 수 있다. 명료성을 위해 도 1에는 두 개의 네트워크 노드와 하나의 MIMO 채널만 도시되었지만, 임의 개수의 네트워크 노드 및 MIMO 채널이 사용될 수 있으며 이 실시예의 범주 내에 여전히 포함될 수 있음을 알 수 있다.
시스템(100)은 네트워크 노드(120,122) 사이에서 초당 약 1000 메가비트(Mbps)의 통신 속도로 정보를 전달하도록 동작할 수 있다. 1000 Mbps 풀 듀플렉스 데이터 처리율은 MIMO 채널(108)을 사용하여 달성될 수 있다. 예컨대, MIMO 채널(108)은 카테고리(5)(CAT-5) 케이블로 묶인 4쌍의 연동선을 포함할 수 있다. 각 쌍은 4-차원 5-레벨 펄스 진폭 변조(4-D PAM-5) 신호 성상(signal constellation)으로 인코딩되는 250 Mbps 데이터 스트림을 전송할 수 있다. 본질적으로, 4쌍의 CAT-5 비차폐 연선(UTP:unshielded twisted pair)은 4개의 입력과 4개의 출력을 갖는 하나의 채널로 취급될 수 있다. 그러므로, 각 네트워크 노드는 각 물리적 선 한 쌍에 하나씩인 4개의 유사한 송수신기를 포함할 수 있다. 예컨대, 송수신기(1 내지 N)의 각 송신기는 대응하는 송수신기(1 내지 M)의 수신기와 한 쌍이 될 수 있다. 하이브리드 회로(hybrid circuit)(도시 생략)는 동일한 선을 통한 양방향 데이터 전송을 용이하게 할 수 있다.
시스템(100)의 초기화 동안에, 한 쌍이 된 송수신기는 MIMO 채널(108)을 특성화하기 위한 트레이닝 단계(a training phase)를 이행할 수 있다. 채널 추정기(116,118)는 트레이닝 단계에서 제어하거나 지원할 수 있다. 신호는 각 송신기와 수신기 사이에서 전달될 수 있고, 채널 임펄스 응답, 진폭 레벨, 신호 형상, 신호 왜곡, 크로스토크 임펄스 응답, 시간적 시프트 및 지연(temporal shifts and delays) 등과 같은 적어도 하나의 MIMO 채널(108) 특성이 측정될 수 있다. 수신 장치에 의해 수신된 전달 신호는 사전 결정된 신호이고, 예상값과의 편차는 수신 장치에 의해 검출된다.
편차를 야기할 수 있는 한 요인은 크로스토크 잡음이다. FEXT 잡음과 같은 크로스토크 잡음은 하나의 통신 경로 또는 데이터 스트림 내의 신호로부터의 에너지가 하나 이상의 다른 통신 경로 또는 데이터 스트림 내의 신호를 간섭할 때 발생할 수 있다. 즉, 크로스토크 잡음은 신호가 한 쌍의 송신단에서 그 수신단으로 전파됨에 따라 발생하는 2개 이상의 전송 쌍 간의 원치 않는 커플링을 나타낸다. 크로스토크 잡음은 특정 데이터 스트림을 디코딩하는 수신기 성능에 영향을 주며, MIMO 채널(108)용 속도 또는 대역폭을 감소시킬 수도 있다.
일 실시예에서, 채널 추정기(116,118)는 잠재하는 크로스토크 잡음을 추정하기 위해 MIMO 채널(108)에 대한 채널 특성화에 사용될 수 있다. 채널 추정기(116,118)는 MIMO 채널(108)에 대한 복수의 채널 임펄스 응답값을 추정할 수 있다. 채널 추정기(116,118)는 각 송신기와 각 수신기 간의 채널 임펄스 응답을 추정할 수 있다. 결과적으로, N개의 송신기와 M개의 수신기를 갖는 MIMO 시스템에 있어서, 트레이닝 단계 후에는 N×M개 임펄스 응답이 획득되어야 한다. 이어서 이들 채널 임펄스 응답은 MIMO 채널 임펄스 응답 매트릭스를 구성하는 데 사용될 수 있다. 이에 따라, 채널 추정기(116,118)는 채널 임펄스 응답값을 CFM(104,112)에 각각 전달한다. CFM(104,112)은 채널 임펄스 응답값을 사용하여 크로스토크 잡음을 억제하기에 적합한 필터 제조를 지원할 수 있다.
예컨대, 일 실시예에서 CFM(104,112)은 채널 추정기(116,118)로부터 값을 각각 수신할 수 있다. 각 CFM은 MIMO 채널(108)에 결합된 수신기에서 크로스토크 잡음을 감소시키거나 소거하는 것을 지원하는 필터를 합성하거나 제조하기 위해 채널 추정기에 의해 제공되는 추정된 MIMO 채널 임펄스 응답을 사용할 수 있다. 그러므로, 일 실시예에서 필터는 트레이닝 단계 이후에 합성될 수 있다. CFM(104,112)은 도 2를 참조하여 보다 상세히 논의될 수 있다.
도 2는 일 실시예에 따른 CFM을 도시한다. 도 2는 CFM(200)을 도시할 수 있다. 예를 들어, CFM은 CFM(104,112)을 나타낼 수 있다. 일 실시예에서, CFM(200)은 하나 이상의 모듈을 포함할 수 있다. 예컨대, 일 실시예에서 CFM(200)은 채널 임펄스 응답(CIR:channel impulse response) 매트릭스 발생기(202), 크로스토크 억제 필터(CSF:crosstalk suppression filter) 매트릭스 발생기(204) 및 필터(206)를 포함할 수 있다. 이들 모듈은 예시로서 설명되었지만, 더 많거나 적은 모듈이 사용될 수 있으며 본 실시예의 범주 내에 여전히 포함될 수 있음을 알 것이다. 또한, 이 실시예는 쉽게 설명하기 위해 "모듈"이라는 용어로 설명되었지만, 하나 이상의 회로, 부품, 레지스터, 프로세서, 소프트웨어 서브루틴 또는 이들의 임의의 조합이 하나의, 일부의 또는 모든 모듈을 대신할 수 있다.
이 실시예는 원하는 계산속도, 전력 레벨, 온도 허용오차, 프로세싱 주기 용량, 입력 데이터레이트, 출력 데이터레이트, 메모리 리소스, 데이터 버스 속도 및 다른 성능 제한과 같은 다수의 요인에 따라 다양한 아키텍처를 사용하여 구현될 수 있다. 이를테면, 일 실시예는 프로세서에 의해 실행되는 소프트웨어를 사용하여 구현될 수 있다. 예컨대, 이 프로세서는 인텔®사에 의해 제조된 프로세서와 같은 범용 또는 전용 프로세서가 될 수 있다. 소프트웨어는 컴퓨터 프로그램 코드 세그먼트, 프로그래밍 로직, 인스트럭션 또는 데이터를 포함할 수 있다. 소프트웨어는 머신, 컴퓨터 또는 다른 프로세싱 시스템에 의해 액세스가능한 매체에 저장될 수 있다. 이용가능한 매체의 예는 ROM(read-only memory), RAM(random-access memory), PROM(Programmable ROM), EPROM(Erasable PROM), 자기 디스크, 광디스크 등과 같은 컴퓨터 판독가능한 매체를 포함할 수 있다. 일 실시예에서, 매체는 프로세서에 의해 실행되기 전에 인스톨러에 의해 인스톨되거나 컴파일되어야 하는 인스트럭션뿐만 아니라 프로그래밍 인스트럭션도 압축 및/또는 암호화 포맷으로 저장 할 수 있다. 다른 예에서, 일 실시예는 ASIC(Application Specific Integrated Circuit), 프로그램가능한 로직 장치(PLD:Programmable Logic Device), 디지털 신호 프로세서(DSP:Digital Signal Processor) 및 부수적인 하드웨어 구성과 같은 전용 하드웨어로 구현될 수 있다. 또 다른 예에서, 일 실시예는 프로그램된 범용 컴퓨터 부품 및 주문형 하드웨어 부품의 임의의 조합에 의해 구현될 수 있다. 실시예는 이것으로 한정되지 않는다.
도 2에 도시된 것처럼, CIR 매트릭스 발생기(202)는 채널 추정기(116,118)와 같은 채널 추정기로부터 하나 이상의 측정값(예컨대, 측정된 채널 임펄스 응답)을 수신할 수 있다. CIR 매트릭스 발생기(202)는 측정값(들)을 사용하여 CIR 매트릭스를 구성할 수 있다.
일 실시예에서, CIR 매트릭스는 MIMO 채널(108)과 같은 통신 매체가 네트워크 노드(120,122)와 같은 2개의 엔드 포인트 사이에서 전달되는 신호를 변경하는 방법을 설명한다. 임의의 실제 채널을 사용하면 불가피한 필터링 효과로 인해 통신 채널을 통해 전달되는 각 데이터 심볼 확산이 야기될 것이다. CIR 매트릭스는 전송 신호의 전파가 수신기에서 신호를 유도하는 방법을 특성화하거나 설명하려 한다. 채널을 임펄스 응답의 측면에서 나타내는 것이 가능한데, 즉 수신된 신호가 전송될 임펄스이다. 예컨대, 일 실시예에서 CIR 매트릭스는 MIMO 채널(108)을 매트릭스 식으로 나타나는 P-탭 유한 임펄스 응답(FIR:finite impulse response) 필터로 이루어진 일반 N-입력 및 M-출력 MIMO 시스템으로 특성화할 수 있다. CIR 매트릭스가 생성되면, CIR 매트릭스 발생기(202)는 생성된 CIR 매트릭스를 CSF 매트 릭스 발생기(204)에 전달할 수 있다.
일 실시예에서, CSF 매트릭스 발생기(204)는 CIR 매트릭스를 수신할 수 있다. CSF 매트릭스 발생기(204)는 수신된 CIR 매트릭스를 사용하여 CSF 매트릭스를 생성할 수 있다. CSF 매트릭스는 FIR 필터에 의해 근사화된 CIR 값을 사용하여 구성된 매트릭스 필터를 나타낼 수 있다. CSF 매트릭스는 MIMO 채널(108)에 대한 크로스토크를 감소시키거나 소거하기 위해 CIR 매트릭스를 사용하여 합성된다. CSF 매트릭스가 생성되면, CSF 매트릭스 발생기(204)는 생성된 CSF 매트릭스를 필터(206)에 전달할 수 있다.
일 실시예에서, 필터(206)는 CSF 매트릭스를 수신할 수 있다. 필터(206)는 CSF 매트릭스를 사용함으로써 MIMO 채널(108)을 사용하여 전달된 하나 이상의 데이터 스트림으로부터 크로스토크 잡음을 필터링할 수 있다. CIR 매트릭스, CSF 매트릭스 및 필터(206)는 도 3 및 도 4를 참조하여 보다 상세히 설명될 수 있다.
시스템(100,200)의 동작은 도 3과 도 4 및 추가 예를 참조하여 더 설명될 수 있다. 여기에 나타내는 도 3 및/또는 도 4는 특정 프로그래밍 로직을 포함할 수 있지만, 이 프로그래밍 로직은 단지 여기에 설명된 일반적인 기능이 구현되는 방법을 예시하기 위한 것일 뿐임을 알 수 있다. 또한, 달리 명시하지 않는 한, 예시된 프로그래밍 로직이 반드시 제시된 순서대로 실행되어야 하는 것은 아니다. 게다가, 여기에 예시된 프로그래밍 로직은 상술한 모듈 내에 구현되는 것으로 설명될 수 있지만, 프로그래밍 로직은 시스템 내 어디에서든 구현될 수 있고, 실시예의 범주 내에 여전히 포함될 수 있음을 알 수 있다.
도 3은 일 실시예에 따른 CFM에 대한 프로그래밍 로직(300)을 도시한다. 프로그래밍 로직(300)에 도시된 것처럼, CIR 매트릭스가 추정될 수 있다(블록 302). CIR 매트릭스에 기초하여 CSF 매트릭스가 생성될 수 있다(블록 304). CIR 매트릭스 및 CSF 매트릭스는 유사한 구성 및 매트릭스 크기를 가질 수 있다. CSF 매트릭스를 사용하여 MIMO 시스템용 채널을 통해 수신된 복수의 데이터 스트림을 필터링함으로써 크로스토크를 감소시킬 수 있다(블록 306). 예컨대, 데이터 스트림은 ISI 또는 비-ISI 신호를 각각 포함할 수 있다. 이어서 필터링된 데이터 스트림은 동일하거나 유사한 등화 파라미터를 사용하는 하나 이상의 이퀄라이저에 의해 등화될 수 있다.
일 실시예에서, CIR 매트릭스는 MIMO 채널에 대한 적어도 하나의 채널 특성을 추정함으로써 추정될 수 있다. 복수의 채널 임펄스 응답 원소는 채널 특성을 바탕으로 하여 추정될 수 있다. CIR 매트릭스는 채널 임펄스 응답 원소를 사용하여 생성될 수 있다.
시스템(100,200)의 동작 및 도 3과 도 4에 도시된 프로그래밍 로직은 예시로서 가장 잘 이해될 수 있다. 이전에 논의한 것처럼, CFM(200)은 CIR 매트릭스를 추정할 수 있고, 이어서 MIMO 채널(108)과 같은 MIMO 채널로부터의 크로스토크 잡음을 필터링하는 데 사용하는 CSF 매트릭스를 합성할 수 있다. 이 예를 위해, 시스템(100)에 도시된 것처럼, 4개의 입력과 4개의 출력이 있는 MIMO 채널을 갖는 양방향 기가비트 이더넷 시스템을 가정한다. m0개의 입력과 m0개의 출력이 있는 일반 적인 선형, 분산 및 잡음 디지털 통신 MIMO 시스템의 경우를 고려한다. j번째 채널 출력(1≤j≤m0)에서의 신호가 표준식이다:
Figure 112006055908861-pct00001
여기서 yi(t)는 i번째 채널 출력이고, hij(t)는 j번째 입력과 i번째 출력 간의 채널 임펄스 응답이며, sj(t)는 j번째 채널 입력 신호이고, ni(t)는 i번째 출력에서의 잡음이다.
이산 식으로 식(1)을 다음과 같이 정리할 수 있다.
Figure 112006055908861-pct00002
여기서 hij(m)는 그 메모리가 Lij로 지칭되는 j번째 입력과 i번째 출력 사이의 균등한 이산-시간 채널에 대한 유한 임펼스 응답의 탭 이득계수이고, sj(m), ni(m), yi(m)은 각각 sj(t), ni(t), yi(t)의 샘플링 버전이다.
모든 m0개의 채널 출력으로부터 수신된 신호를 열벡터(y(t))로 분류함으로써, 식(1)은 매트릭스 식으로 표현된다.
Figure 112006055908861-pct00003
여기서, y(t)는 수신 신호의 m0×1 벡터이고, H(t)는 m0×m0 MIMO 채널 임펄스 응답 매트릭스이며, s(t)는 송신 신호의 m0×1 벡터이고, n(t)는 잡음 벡터이다.
이산 식으로 식(3)을 다음과 같이 정리할 수 있다.
Figure 112006055908861-pct00004
여기서 υ는 모든 m0×m0 채널 임펄스 응답의 최대 길이, 즉 υ = maxi, jLij이다. 이들 표기에서 CIR 매트릭스(H(t))의 비대각(non-diagonal) 원소들은 바람직하지 않은 크로스토크 임펄스 응답을 나타내고, 인접 쌍(또는 무선 통신 시스템에 대한 평행하는 공간 채널)로부터의 유용한 신호에 원치 않는 간섭(즉, 크로스토크)을 유발하며, 이들 간섭은 CFM(200)에 의해 소거된다.
이 예에서, 시스템(100)은 다음 동작을 수행함으로써 크로스토크 잡음을 감소시킨다고 가정한다. 초기에, 시스템(100)의 전체 채널 특성이 정의되어야 한다. 예시된 임의의 채널 추정 기술이 채널 특성을 정의하는 데 사용될 수 있다. 예시된 구현예에 사용된 특정 채널 추정 기술은 원하는 크로스토크 억제 레벨에 의해 정의될 수 있으며, 이는 추정의 정밀도에 의존한다.
채널 추정 동작이 완료되면, 완전한 CIR 매트릭스(
Figure 112006055908861-pct00005
)는 수신기단(receiver end)에서 구성될 수 있다. 이 매트릭스는 FIR 필터에 의해 근사화된 CIR 매트릭스 값 세트를 포함할 수 있으며, 다음과 같이 나타낼 수 있다.
Figure 112006055908861-pct00006
크로스토크 억제 필터(Q(t))는 수신 신호를 처리하는 데 적용되어 각 채널 출력 내 의 크로스토크를 억제할 수 있다. 이 필터는 CIR 매트릭스(
Figure 112006055908861-pct00007
)를 사용하여 합성될 수 있다.
크로스토크 필터(Q(t)) 계산의 알고리즘은 수 개의 단계를 포함할 수 있다. 다음 연산은 크로스토크 억제 필터의 원소(qij(t) i,j는 1 내지 m0)를 계산할 수 있다.
1. CIR 매트릭스(
Figure 112006055908861-pct00008
)는 전치될 수 있다. CIR 매트릭스의 전치는 행과 열을 서로 교환함으로써 계산될 수 있다.
2. 획득된 매트릭스의 각 원소는 자신의 소행렬식(minor)으로 대체될 수 있다. 소행렬식 계산 동안 컨볼루션 연산이 곱셈 연산 대신 적용된다.
3. 소행렬식 값에 대한 부호가 결정될 수 있다. 소행렬식 값의 부호는 인덱스 중 홀수 번째 숫자의 합을 갖는 소행렬식에 대해 +(양)에서 -(음)으로 변할 수 있다.
이상의 연산의 결과로서, m0×m0 크로스토크 억제 필터(들)가 구성될 수 있다.
이러한 방식으로 획득된 매트릭스(Q(t))는 크로스토크 억제 필터를 포함한다. 전술한 것처럼, 크로스토크 억제 필터의 성능은 측정된 채널 특성에 의존할 수 있다. 채널에 대해 완전히 알고 있다고 가정하면, CFM(200)은 MIMO 채널(108)에서 크로스토크 잡음을 완전히 소거할 수 있다. 잡음이 없는 채널에서 크로스토크 억제 필터의 출력은 다음과 같이 나타낼 수 있다:
Figure 112006055908861-pct00009
m0×m0 매트릭스 필터((G(t))는 주대각선 상에 동일한 원소(g(t))가 있는 대각식을 갖는다. 그러므로 매트릭스 크로스토크 억제 필터의 출력은 크로스토크가 없는 신호이다.
Figure 112006055908861-pct00010
시스템(100)의 동작을 더 설명하기 위해, 2개의 입력과 2개의 출력을 가지며 잡음이 없는 덜 복잡한 MIMO 시스템을 고려한다. 이 경우에 식(1)은 입력 신호와 출력 신호 간의 관계를 다음 식으로 제공한다.
Figure 112006055908861-pct00011
CIR 매트릭스는
Figure 112006055908861-pct00012
로 나타낼 수 있다. 채널 추정이 정확하다고 가정하면, 크로스토크 억제 필터는
Figure 112006055908861-pct00013
로 나타낼 수 있다. 이 필터의 출력 신호는 다음 식으로 설명될 수 있다.
Figure 112006055908861-pct00014
식(9)으로부터 알 수 있듯이, 출력 신호는 크로스토크가 없는 신호일 수 있다. 두 출력의 완전한 임펄스 응답이 거의 동일하다는 점에 주목해야 한다. 이는 동일한 등화기가 크로스토크 억제 필터의 출력에 적용될 수 있음을 의미한다.
도 4는 일 실시예에 따른 CFM의 성능을 도시하는 그래프이다. 도 4는 비차폐 연동 매체 CAT-5 케이블을 포함하여 MIMO 채널을 사용하는 CFM의 성능을 나타낼 수 있다. 도 4는 4쌍의 연케이블을 갖는 이더넷 LAN 시스템에 대해 작성되었다. 이러한 시스템에서, 프리(free) 송신기들은 수신기단에서 동시에 크로스토크를 발생시킬 수 있다. 곡선(402)은 CFM을 이용하기 전의 총 크로스토크 대 유용한 신호비를 나타낸다. 곡선(404)은 CFM을 이용한 후의 총 크로스토크 대 유용한 신호비를 나타낸다. 도 4에 도시된 것처럼, CFM을 이용함으로써 잔여 크로스토크 잡음이 채널 잡음 플로어보다 적도록 크로스토크가 억제된다.
본 발명의 실시예의 소정의 특성이 여기에 설명된 대로 기술되었지만, 당업자는 이제 다수의 변경, 대체, 수정 및 균등물이 발생할 것임을 알 것이다. 그러므로, 첨부되는 특허 청구 범위는 본 발명의 실시예의 참된 사상 내에서 이러한 모든 변경 및 수정을 포함한다는 것을 이해해야 한다.

Claims (18)

  1. 채널 임펄스 응답 매트릭스를 추정하는 단계와,
    상기 채널 임펄스 응답 매트릭스에 기초하여 크로스토크 억제 필터 매트릭스를 생성하는 단계와,
    상기 크로스토크 억제 필터 매트릭스를 사용하여 다중 입력 다중 출력 시스템용 채널을 통해 수신된 복수의 데이터 스트림을 필터링함으로써 상기 데이터 스트림 간의 원단 크로스토크(far end crosstalk)를 감소시키는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 채널 임펄스 응답 매트릭스 및 상기 크로스토크 억제 필터 매트릭스는 실질적으로 유사한 구성 및 매트릭스 차원을 갖는
    방법.
  3. 제 1 항에 있어서,
    상기 추정 단계는,
    상기 채널에 대한 적어도 하나의 채널 특성을 추정하는 단계와,
    상기 채널 특성에 기초하여 복수의 채널 임펄스 응답값을 근사화하는 단계와,
    상기 채널 임펄스 응답값을 사용하여 상기 채널 임펄스 응답 매트릭스를 생성하는 단계를 포함하는
    방법.
  4. 제 1 항에 있어서,
    상기 생성 단계는,
    상기 채널 임펄스 응답 매트릭스를 전치하는 단계와,
    상기 전치된 채널 임펄스 응답 매트릭스의 각 원소를 자신의 소행렬식(minor) 원소로 대체하는 단계와,
    각 소행렬식 원소에 대한 부호를 결정하는 단계를 포함하는
    방법.
  5. 제 1 항에 있어서,
    각 데이터 스트림은 심볼간 간섭 신호를 포함하는
    방법.
  6. 제 1 항에 있어서,
    실질적으로 유사한 등화(equalization) 파라미터 세트를 사용하여 각 필터링된 데이터 스트림을 등화하는 단계를 더 포함하는
    방법.
  7. 통신 매체와,
    상기 통신 매체에 접속되어 각각이 하나의 통신 채널을 사용하여 상기 통신 매체를 통해 데이터 스트림을 전송하는 복수의 송신기와,
    상기 통신 매체와 접속하여 상기 통신 채널로부터 상기 데이터 스트림을 수신하는 복수의 수신기와,
    상기 복수의 수신기와 접속하여 상기 데이터 스트림을 필터링함으로써 상기 전송 동안 상기 데이터 스트림에 의해 발생한 원단 크로스토크 잡음을 감소시키는 크로스토크 필터링 모듈을 포함하되,
    상기 크로스토크 필터링 모듈은,
    채널 임펄스 응답 매트릭스를 생성하는 채널 임펄스 응답 매트릭스 발생기와,
    상기 채널 임펄스 응답 매트릭스를 사용하여 크로스토크 억제 필터 매트릭스를 생성하는 크로스토크 억제 필터 매트릭스 발생기와,
    상기 크로스토크 억제 필터 매트릭스를 사용하여 상기 데이터 스트림을 필터링하는 필터를 포함하는
    다중 입력 다중 출력 시스템.
  8. 제 7 항에 있어서,
    상기 필터링 모듈과 접속하는 복수의 등화기를 더 포함하되,
    상기 등화기는 실질적으로 유사한 등화 파라미터 세트를 사용하여 상기 필터링된 데이터 스트림을 등화하는
    다중 입력 다중 출력 시스템.
  9. 제 7 항에 있어서,
    상기 수신기와 접속하는 채널 추정기를 더 포함하되,
    상기 채널 추정기는 상기 채널에 대한 적어도 하나의 채널 특성을 추정하는
    다중 입력 다중 출력 시스템.
  10. 삭제
  11. 통신 채널을 통해 전송된 복수의 데이터 스트림을 수신하는 복수의 수신기와,
    상기 복수의 수신기와 접속하여 상기 데이터 스트림을 필터링함으로써 상기 전송 동안 상기 데이터 스트림에 의해 발생한 원단 크로스토크 잡음을 감소시키는 크로스토크 필터링 모듈을 포함하되,
    상기 크로스토크 필터링 모듈은,
    채널 임펄스 응답 매트릭스를 생성하는 채널 임펄스 응답 매트릭스 발생기와,
    상기 채널 임펄스 응답 매트릭스를 사용하여 크로스토크 억제 필터 매트릭스를 생성하는 크로스토크 억제 필터 매트릭스 발생기와,
    상기 크로스토크 억제 필터 매트릭스를 사용하여 상기 데이터 스트림을 필터링하는 필터를 포함하는
    장치.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 수신기와 접속하는 채널 추정기를 더 포함하되,
    상기 채널 추정기는 상기 채널에 대한 적어도 하나의 채널 특성을 추정하는
    장치.
  14. 제 11 항에 있어서,
    상기 채널 임펄스 응답 매트릭스 발생기는 상기 채널 추정기와 접속하고,
    상기 채널 임펄스 응답 매트릭스 발생기는 상기 채널에 대한 상기 적어도 하나의 특성을 사용하여 상기 채널 임펄스 응답 매트릭스를 생성하는
    장치.
  15. 저장 매체를 포함하는 제조물(article)로서,
    상기 저장 매체는, 프로세서에 의해 실행될 때,
    채널 임펄스 응답 매트릭스를 추정하는 단계와,
    상기 채널 임펄스 응답 매트릭스에 기초하여 크로스토크 억제 필터 매트릭스를 생성하는 단계와,
    상기 크로스토크 억제 필터 매트릭스를 사용하여 다중 입력 다중 출력 시스 템용 채널을 통해 수신된 복수의 데이터 스트림을 필터링함으로써 상기 데이터 스트림 간의 원단 크로스토크를 감소시키는 단계를 수행하는 저장된 인스트럭션을 포함하는
    제조물.
  16. 제 15 항에 있어서,
    상기 저장된 인스트럭션은 프로세서에 의해 실행될 때, 상기 채널에 대한 적어도 하나의 채널 특성을 추정하고, 상기 채널 특성에 기초하여 복수의 채널 임펄스 응답값을 근사화하며, 상기 채널 임펄스 응답값을 사용하여 상기 채널 임펄스 응답 매트릭스를 생성함으로써 상기 추정 단계를 더 수행하는
    제조물.
  17. 제 15 항에 있어서,
    상기 저장된 인스트럭션은 프로세서에 의해 실행될 때, 상기 채널 임펄스 응답 매트릭스를 전치하고, 상기 전치된 채널 임펄스 응답 매트릭스의 각 원소를 자신의 소행렬식 원소로 대체하며, 각 소행렬식 원소에 대한 부호를 결정함으로써 상기 생성 단계를 더 수행하는
    제조물.
  18. 제 15 항에 있어서,
    상기 저장된 인스트럭션은 프로세서에 의해 실행될 때, 실질적으로 유사한 등화 파라미터 세트를 사용하여 각 필터링된 데이터 스트림을 등화하는 단계를 더 수행하는
    제조물.
KR1020067015760A 2006-08-03 2004-02-05 크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중출력 시스템 KR100839243B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067015760A KR100839243B1 (ko) 2006-08-03 2004-02-05 크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중출력 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067015760A KR100839243B1 (ko) 2006-08-03 2004-02-05 크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중출력 시스템

Publications (2)

Publication Number Publication Date
KR20070020409A KR20070020409A (ko) 2007-02-21
KR100839243B1 true KR100839243B1 (ko) 2008-06-17

Family

ID=43652826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015760A KR100839243B1 (ko) 2006-08-03 2004-02-05 크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중출력 시스템

Country Status (1)

Country Link
KR (1) KR100839243B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111266A (ko) * 1999-02-23 2001-12-17 추후제출 디지털 가입자 라인 시스템에서 톤 할당 장치 및 방법
US20020131537A1 (en) * 2001-01-25 2002-09-19 Andrew Storm Approach for processing data received from a communications channel to reduce noise power and optimize impulse response length to reduce inter-symbol interference and inter-channel interference
US20030003880A1 (en) * 2001-03-23 2003-01-02 Fuyun Ling Method and apparatus for utilizing channel state information in a wireless communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010111266A (ko) * 1999-02-23 2001-12-17 추후제출 디지털 가입자 라인 시스템에서 톤 할당 장치 및 방법
US20020131537A1 (en) * 2001-01-25 2002-09-19 Andrew Storm Approach for processing data received from a communications channel to reduce noise power and optimize impulse response length to reduce inter-symbol interference and inter-channel interference
US20030003880A1 (en) * 2001-03-23 2003-01-02 Fuyun Ling Method and apparatus for utilizing channel state information in a wireless communication system

Also Published As

Publication number Publication date
KR20070020409A (ko) 2007-02-21

Similar Documents

Publication Publication Date Title
US20070183301A1 (en) Method and apparatus to reduce crosstalk in a mimo communication system
EP1540820B1 (en) Method and apparatus for channel equalization
EP1365554B1 (en) Computation of coefficients for a decision feedback equaliser with variable delay
EP1430675B1 (en) Fast computation of mimo decision feedback equalizer coefficients
EP1430672B1 (en) Fast computation of decision feedback equalizer coefficients
EP1183840B1 (en) Optimization of channel equalizer
JP4694750B2 (ja) 通信信号内の信号外乱を白色化する方法と受信装置とシステム
US8804794B2 (en) Adjustable latency transceiver processing
JP2008530906A (ja) 過去、現在及び/又は将来の自己相関マトリクスの予測値に基づいてブロック等化を実行する無線通信装置及び関連する方法
US10659260B2 (en) Decision feedback equalization processing device and method
US8189705B2 (en) Method and apparatus to perform equalization and decoding for a communication system
US20070165734A1 (en) Method and apparatus for domain transformation multiple signal processing
Daly et al. Minimum mean-squared error impulse response shortening for discrete multitone transceivers
JP2004007693A (ja) キガビットphyビタビデコーダー内の符号化利得性能を改善するシステム及び方法
EP1714449B1 (en) Method and apparatus to perform channel estimation for a communication system
TWI360305B (en) Sub-block domain transformation multiple signal pr
KR100839243B1 (ko) 크로스토크 감소 방법, 장치, 제조물 및 다중 입력 다중출력 시스템
JP3424723B2 (ja) 適応等化器
CN114006797A (zh) 一种用于高速视频通信的多天线均衡接收方法
US7551701B1 (en) Frequency domain training of prefilters with interference suppression
Mertins Memory truncation and crosstalk cancellation in transmultiplexers
CN117294323A (zh) 链路训练方法、装置、接收设备及计算机可读存储介质
Grammenos et al. FPGA design considerations for non-orthogonal FDM signal detection
de Carvalho et al. Burst mode equalization: Optimal approach and suboptimal continuous-processing approximation
Kaur et al. Literature Review on BER Improvement of Adaptive Equalizer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee