KR100837557B1 - Method of patterning metal layer - Google Patents

Method of patterning metal layer Download PDF

Info

Publication number
KR100837557B1
KR100837557B1 KR1020060110191A KR20060110191A KR100837557B1 KR 100837557 B1 KR100837557 B1 KR 100837557B1 KR 1020060110191 A KR1020060110191 A KR 1020060110191A KR 20060110191 A KR20060110191 A KR 20060110191A KR 100837557 B1 KR100837557 B1 KR 100837557B1
Authority
KR
South Korea
Prior art keywords
metal film
catalyst layer
wiring
photoresist pattern
patterning
Prior art date
Application number
KR1020060110191A
Other languages
Korean (ko)
Other versions
KR20080041943A (en
Inventor
정충경
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060110191A priority Critical patent/KR100837557B1/en
Publication of KR20080041943A publication Critical patent/KR20080041943A/en
Application granted granted Critical
Publication of KR100837557B1 publication Critical patent/KR100837557B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

본 발명은 금속막 패터닝 방법에 관한 것이다. 본 발명에 의한 금속막 패터닝 방법은 기판상에 금속막을 형성하는 단계, 상기 금속막을 산소 분위기에서 어닐링하여 상기 금속막상에 촉매층을 형성하는 단계, 상기 촉매층 상에 상기 금속막을 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 촉매층 및 상기 금속막을 패터닝 하여 배선을 형성하는 단계; 상기 포토레지스트 패턴을 상기 배선으로부터 제거하는 단계 및 상기 배선상에 잔류하는 잔류 포토레지스트 패턴 및 폴리머를 플라즈마를 이용한 광촉매 반응에 의하여 제거하는 단계를 포함한다.The present invention relates to a metal film patterning method. A metal film patterning method according to the present invention comprises the steps of forming a metal film on a substrate, annealing the metal film in an oxygen atmosphere to form a catalyst layer on the metal film, a photoresist pattern for patterning the metal film on the catalyst layer Forming a wiring by patterning the catalyst layer and the metal film using the photoresist pattern as an etching mask; Removing the photoresist pattern from the wiring and removing the residual photoresist pattern and polymer remaining on the wiring by a photocatalytic reaction using plasma.

촉매, 금속, 플라즈마 Catalyst, metal, plasma

Description

금속막 패터닝 방법{METHOD OF PATTERNING METAL LAYER}Metal film patterning method {METHOD OF PATTERNING METAL LAYER}

도 1은 본 발명의 일실시예에 의하여 기판상에 금속막을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view showing a metal film formed on a substrate according to an embodiment of the present invention.

도 2는 도 1에 도시된 금속막 상에 촉매층을 형성하는 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of a catalyst layer on the metal film shown in FIG. 1.

도 3은 도 2에 도시된 촉매층 상에 유기물로 이루어진 포토레지스트 패턴을 형성한 것을 도시한 단면도이다.FIG. 3 is a cross-sectional view illustrating the formation of a photoresist pattern made of an organic material on the catalyst layer illustrated in FIG. 2.

도 4는 도 3에 도시된 촉매층 및 금속막을 패터닝하여 금속 패턴을 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a metal pattern by patterning the catalyst layer and the metal film shown in FIG. 3.

도 5는 도 4에 도시된 잔류 포토레지스트 및 폴리머를 제거하는 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating removing the residual photoresist and polymer shown in FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 기판 12: 금속막10 substrate 12 metal film

14: 촉매층 15: 배선14 catalyst layer 15 wiring

16: 포토레지스트 패턴 17: 잔류 포토레지스트16: photoresist pattern 17: residual photoresist

18: 폴리머18: polymer

본 발명은 금속막 패터닝 방법에 관한 것으로, 보다 구체적으로 본 발명은 반도체 소자의 배선을 형성하기 위해 금속막을 패터닝할 때 배선 상면에 잔류된 포토레지스트 또는 폴리머를 광촉매 반응에 의하여 금속막으로부터 제거하는 금속막 패터닝 방법에 관한 것이다.The present invention relates to a metal film patterning method. More particularly, the present invention relates to a metal for removing a photoresist or polymer remaining on an upper surface of a wiring from a metal film by a photocatalytic reaction when the metal film is patterned to form wiring of a semiconductor device. It relates to a film patterning method.

최근 들어, 반도체 소자 제조 기술의 개발에 따라서 반도체 소자의 집적도가 크게 향상되고 있다. 반도체 소자 제조 기술은 크게 트랜지스터, 커패시터 등과 같은 소자를 형성하는 FEOL(Front End Of Line) 공정 및 배선을 형성하기 위한 BEOL(Back End Of Line) 공정으로 구분된다.In recent years, with the development of semiconductor device manufacturing technology, the degree of integration of semiconductor devices has been greatly improved. The semiconductor device manufacturing technology is largely divided into a front end of line (FEOL) process for forming devices such as a transistor and a capacitor and a back end of line (BEOL) process for forming a wiring.

반도체 소자의 집적도가 증가할수록 BEOL 공정에 의하여 형성된 배선들의 선폭 및 배선들간 간격은 크게 좁아진다.As the degree of integration of semiconductor devices increases, the line widths and spacings between the wirings formed by the BEOL process become narrower.

반도체 소자의 배선들간 간격이 좁아질 경우, 배선들을 형성하기 위한 금속막을 패터닝할 때 사용되는 식각 마스크인 포토레지스트 패턴 또는 폴리머와 같은 잔류물이 배선으로부터 완전히 제거되지 않는 문제점이 발생 된다.When the spacing between the wirings of the semiconductor device is narrowed, a problem occurs that residues such as a photoresist pattern or a polymer, which is an etching mask used when patterning a metal film for forming the wirings, are not completely removed from the wiring.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 반도체 소자의 배선을 형성할 때 배선에 빈번히 남게 되는 포토레지스트 및 폴리머와 같은 잔류물을 완전히 제거할 수 있는 금속막 패터닝 방법을 제공한다.Accordingly, an object of the present invention is to solve the above-described problems, and an object of the present invention is to completely remove residues such as photoresist and polymer, which are frequently left in the wiring when forming the wiring of the semiconductor device. To provide.

본 발명의 목적을 구현하기 위한 금속막 패터닝 방법은 기판상에 금속막을 형성하는 단계; 상기 금속막을 산소 분위기에서 어닐링하여 상기 금속막상에 촉매층을 형성하는 단계; 상기 촉매층 상에 상기 금속막을 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 촉매층 및 상기 금속막을 패터닝 하여 배선을 형성하는 단계; 상기 포토레지스트 패턴을 상기 배선으로부터 제거하는 단계; 및 상기 배선상에 잔류하는 잔류 포토레지스트 패턴 및 폴리머를 플라즈마를 이용한 광촉매 반응에 의하여 제거하는 단계를 포함한다.Metal film patterning method for implementing the object of the present invention comprises the steps of forming a metal film on the substrate; Annealing the metal film in an oxygen atmosphere to form a catalyst layer on the metal film; Forming a photoresist pattern for patterning the metal film on the catalyst layer; Forming a wiring by patterning the catalyst layer and the metal film using the photoresist pattern as an etching mask; Removing the photoresist pattern from the wiring; And removing the residual photoresist pattern and the polymer remaining on the wiring by a photocatalytic reaction using plasma.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 금속막 패터닝 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a metal film patterning method according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and a person of ordinary skill in the art. If the present invention can be implemented in various other forms without departing from the spirit of the present invention.

도 1 내지 도 5들은 본 발명의 일실시예에 의한 금속막 패터닝 방법을 도시한 단면도들이다.1 to 5 are cross-sectional views illustrating a metal film patterning method according to an embodiment of the present invention.

도 1은 본 발명의 일실시예에 의하여 기판상에 금속막을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view showing a metal film formed on a substrate according to an embodiment of the present invention.

도 1을 참조하면, 기판(10), 예를 들면, 실리콘 기판 상에는 반도체 소자의 배선을 형성하기 위한 금속막(12)이 형성된다.Referring to FIG. 1, a metal film 12 for forming wirings of a semiconductor element is formed on a substrate 10, for example, a silicon substrate.

본 실시예에서, 금속막(12)으로 사용될 수 있는 물질의 예로서는 티타늄, 은(silver), 백금, 아연 등을 들 수 있다. 이와 다르게, 금속막(12)으로 사용될 수 있는 물질의 예로서는 질화 티타늄, 알루미늄-구리 합금 등도 사용할 수 있다. 본 실시예에서, 금속막(12)은, 예를 들어, 티타늄이 사용된다.In this embodiment, examples of the material that can be used as the metal film 12 include titanium, silver, platinum, zinc and the like. Alternatively, titanium nitride, aluminum-copper alloy, or the like may be used as an example of a material that may be used as the metal film 12. In the present embodiment, for example, titanium is used for the metal film 12.

금속막(12)은 화학 기상 증착(chemical vapor depostion, CVD)공정 또는 물리적 기상 증착(physical vapor depostion, PVD) 공정을 통해 형성될 수 있다.The metal film 12 may be formed through a chemical vapor deposition (CVD) process or a physical vapor deposition (PVD) process.

도 2는 도 1에 도시된 금속막 상에 촉매층을 형성하는 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of a catalyst layer on the metal film shown in FIG. 1.

도 2를 참조하면, 기판(10) 상에 금속막(12)이 형성된 후, 금속막(12) 상에는 촉매층(14)이 형성된다. 본 실시예에서, 촉매층(14)은 금속막(12)을 산소 분위기에서 어닐링하여 제조된다.Referring to FIG. 2, after the metal film 12 is formed on the substrate 10, the catalyst layer 14 is formed on the metal film 12. In this embodiment, the catalyst layer 14 is produced by annealing the metal film 12 in an oxygen atmosphere.

본 실시예에서, 촉매층(14)의 두께는 약 10Å 내지 약 50Å인 것이 바람직하며, 촉매층(14)을 형성하여 금속막(12)의 표면이 친수성을 갖도록 한다.In this embodiment, the thickness of the catalyst layer 14 is preferably about 10 kPa to about 50 kPa, and the catalyst layer 14 is formed so that the surface of the metal film 12 has hydrophilicity.

구체적으로, 금속막(12)은 챔버 내에서 산소 가스, 400℃, 10mTorr, 5분 내지 10분간 동안 처리되어, 금속막(12) 상에는 촉매층(14)이 형성된다. Specifically, the metal film 12 is treated with oxygen gas, 400 ° C., 10 mTorr, for 5 minutes to 10 minutes in the chamber, so that the catalyst layer 14 is formed on the metal film 12.

본 실시예에서 금속막(12)이, 예를 들어, 티타늄을 포함할 경우, 촉매층(14)은 산화 티타늄(TiOx, 단, x는 자연수)으로 이루어진다. 촉매층(14)은 스스로는 다른 물질과 반응하지 않으면서 촉매층(14) 상에 형성된 유기물을 이산화탄소(CO2) 및 물(H2O)로 분리시킨다.In the present embodiment, when the metal film 12 includes, for example, titanium, the catalyst layer 14 is made of titanium oxide (TiOx, where x is a natural number). The catalyst layer 14 separates the organic material formed on the catalyst layer 14 into carbon dioxide (CO 2 ) and water (H 2 O) without reacting with other materials.

도 3은 도 2에 도시된 촉매층 상에 유기물로 이루어진 포토레지스트 패턴을 형성한 것을 도시한 단면도이다.FIG. 3 is a cross-sectional view illustrating the formation of a photoresist pattern made of an organic material on the catalyst layer illustrated in FIG. 2.

도 3을 참조하면, 금속막(12) 상에 촉매층(14)을 형성한 후, 촉매층(14) 상에는 포토레지스트 필름(미도시)이 형성된다. 본 실시예에서, 포토레지스트 필름은, 예를 들어, 스핀 코팅 공정 등에 의하여 형성될 수 있다. 포토레지스트 필름이 형성된 후, 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝 되어 촉매층(14) 상에는 포토레지스트 패턴(16)이 형성된다.Referring to FIG. 3, after the catalyst layer 14 is formed on the metal film 12, a photoresist film (not shown) is formed on the catalyst layer 14. In this embodiment, the photoresist film may be formed, for example, by a spin coating process or the like. After the photoresist film is formed, the photoresist film is patterned by a photo process including an exposure process and a developing process to form a photoresist pattern 16 on the catalyst layer 14.

도 4는 도 3에 도시된 촉매층 및 금속막을 패터닝하여 금속 패턴을 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a metal pattern by patterning the catalyst layer and the metal film shown in FIG. 3.

도 4를 참조하면, 포토레지스트 패턴(16)을 형성한 후, 포토레지스트 패턴(16)을 식각 마스크로 이용하여 촉매층(14) 및 금속막(12)을 패터닝하여, 기판(10) 상에 촉매층 패턴(14a) 및 금속막 패턴(12a)를 순차적으로 형성한다.Referring to FIG. 4, after the photoresist pattern 16 is formed, the catalyst layer 14 and the metal film 12 are patterned using the photoresist pattern 16 as an etching mask, and the catalyst layer is formed on the substrate 10. The pattern 14a and the metal film pattern 12a are sequentially formed.

이하, 촉매층 패턴(14a) 및 금속막 패턴(12a)를 배선이라 칭하기로 하며, 참조부호 15를 부여하기로 한다.Hereinafter, the catalyst layer pattern 14a and the metal film pattern 12a will be referred to as wiring, and reference numeral 15 will be referred to.

이어서, 배선(15)상에 형성된 포토레지스트 패턴(16)을 애싱 공정 및/또는 스트립 공정을 통해 배선(15)으로부터 제거한다.Next, the photoresist pattern 16 formed on the wiring 15 is removed from the wiring 15 through an ashing process and / or a stripping process.

그러나, 배선(15)으로부터 포토레지스트 패턴(16)을 제거할 때, 배선(15)들의 간격이 지나치게 좁을 경우, 배선(15)으로부터 포토레지스트 패턴(16)이 완전히 제거되지 않고 일부가 잔류하여 형성된 잔류 포토레지스트(17) 및 배선(15) 패터닝 공정 및/또는 포토레지스트 패턴(16)을 제거하는 공정에서 발생된 폴리머(18)가 남아 있을 수 있다.However, when the photoresist pattern 16 is removed from the wiring 15, when the intervals of the wirings 15 are too narrow, the photoresist pattern 16 is not completely removed from the wiring 15 and a part is formed. The polymer 18 generated in the remaining photoresist 17 and the wiring 15 patterning process and / or the process of removing the photoresist pattern 16 may remain.

도 5는 도 4에 도시된 잔류 포토레지스트 및 폴리머를 제거하는 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating removing the residual photoresist and polymer shown in FIG. 4.

도 4 및 도 5를 참조하면, 배선(15) 상에 형성된 잔류 포토레지스트(17) 및 폴리머(18)를 제거하기 위하여, 기판(10)은 약 380nm 내지 약 420nm의 파장 길이를 갖는 광을 발생하는 플라즈마를 발생하는 챔버 내부에 로딩된 후, 상기 플라즈마에 의하여 처리된다.4 and 5, in order to remove the residual photoresist 17 and the polymer 18 formed on the wiring 15, the substrate 10 generates light having a wavelength length of about 380 nm to about 420 nm. After being loaded into the chamber for generating a plasma to be processed by the plasma.

본 실시예에서, 플라즈마를 발생하는 챔버는 반응성 이온 식각 공정을 수행하는 챔버일 수 있다.In the present embodiment, the chamber generating the plasma may be a chamber performing a reactive ion etching process.

플라즈마에서 발생된 광에 의하여 배선(15)의 촉매층 패턴(14a) 및 배선(15) 상에 남아 있는 유기물인 잔류 포토레지스트(17) 및 폴리머(18)는 광촉매 반응을 일으키고, 이로 인해 유기물인 잔류 포토레지스트(17) 및 폴리머(18)는 이산화탄소 및/또는 물 등으로 분리된다.Due to the light generated in the plasma, the catalyst layer pattern 14a of the wiring 15 and the remaining photoresist 17 and the polymer 18, which are organic materials remaining on the wiring 15, cause a photocatalytic reaction. Photoresist 17 and polymer 18 are separated by carbon dioxide and / or water and the like.

이로 인해 배선(15) 상에 배치된 잔류 포토레지스트(17) 및 폴리머(18)는 배선 간격에 관계없이 배선(15)으로부터 완전히 제거된다.As a result, the residual photoresist 17 and the polymer 18 disposed on the wiring 15 are completely removed from the wiring 15 regardless of the wiring spacing.

이상에서 상세하게 설명한 바에 의하면, 금속 및 광의 광촉매 반응을 이용하여 좁은 배선들 사이에 빈번하게 잔류되는 포토레지스트 및/또는 폴리머를 이산화탄소 및 물로 분리하여 제거함으로써 배선 상에 잔류물이 남게 되는 것을 방지할 수 있는 효과를 갖는다.As described in detail above, photocatalytic reactions between metals and light can be used to separate and remove photoresist and / or polymer frequently remaining between narrow interconnections with carbon dioxide and water to prevent residues from remaining on the interconnects. Has the effect.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

Claims (5)

기판상에 금속막을 형성하는 단계;Forming a metal film on the substrate; 상기 금속막을 산소 분위기에서 어닐링하여 상기 금속막상에 촉매층을 형성하는 단계;Annealing the metal film in an oxygen atmosphere to form a catalyst layer on the metal film; 상기 촉매층에 접촉되도록 형성되며, 상기 금속막상에 형성된 상기 촉매층과 상기 금속막을 패터닝하기 위한 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern formed to contact the catalyst layer and patterning the catalyst layer and the metal film formed on the metal film; 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 촉매층 및 상기 금속막을 패터닝 하여 배선을 형성하는 단계;Forming a wiring by patterning the catalyst layer and the metal film using the photoresist pattern as an etching mask; 상기 포토레지스트 패턴을 상기 배선으로부터 제거하는 단계; 및Removing the photoresist pattern from the wiring; And 상기 촉매층에 대한 플라즈마 처리를 수행하고, 상기 배선상에 잔류하는 잔류 포토레지스트 패턴 및 폴리머를 상기 플라즈마를 이용하여 상기 촉매층에 의한 광촉매 반응에 의하여 제거하는 단계를 포함하는 금속막 패터닝 방법.And performing a plasma treatment on the catalyst layer, and removing residual photoresist patterns and polymers remaining on the wiring by photocatalytic reaction by the catalyst layer using the plasma. 제1항에 있어서, 상기 금속막은 티타늄, 은(silver), 아연, 백금으로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 금속막 패터닝 방법.The metal film patterning method of claim 1, wherein the metal film is any one selected from the group consisting of titanium, silver, zinc, and platinum. 제1항에 있어서, 상기 촉매층의 두께는 10Å 내지 50Å인 것을 특징으로 하는 금속막 패터닝 방법.The method of claim 1, wherein the catalyst layer has a thickness of 10 kPa to 50 kPa. 제1항에 있어서, 상기 촉매층을 형성하는 단계에서 공정 조건은 산소 가스, 400℃, 10mTorr, 5분 내지 10분간 진행하는 것을 특징으로 하는 금속막 패터닝 방법.The method of claim 1, wherein the process conditions in the forming of the catalyst layer are oxygen gas, 400 ° C., 10 mTorr, 5 minutes to 10 minutes. 제1항에 있어서, 상기 촉매층을 상기 플라즈마로 처리하는 공정에서 상기 플라즈마로부터는 상기 광촉매 반응을 발생하기 위해 380nm 내지 420nm의 파장을 갖는 광이 발생되는 것을 특징으로 하는 금속막 패터닝 방법.The metal film patterning method of claim 1, wherein in the process of treating the catalyst layer with the plasma, light having a wavelength of 380 nm to 420 nm is generated from the plasma to generate the photocatalytic reaction.
KR1020060110191A 2006-11-08 2006-11-08 Method of patterning metal layer KR100837557B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060110191A KR100837557B1 (en) 2006-11-08 2006-11-08 Method of patterning metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110191A KR100837557B1 (en) 2006-11-08 2006-11-08 Method of patterning metal layer

Publications (2)

Publication Number Publication Date
KR20080041943A KR20080041943A (en) 2008-05-14
KR100837557B1 true KR100837557B1 (en) 2008-06-12

Family

ID=39648882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110191A KR100837557B1 (en) 2006-11-08 2006-11-08 Method of patterning metal layer

Country Status (1)

Country Link
KR (1) KR100837557B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383913A (en) * 2020-03-06 2020-07-07 长江存储科技有限责任公司 Etching method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040042872A (en) * 2002-11-15 2004-05-20 엔이씨 엘씨디 테크놀로지스, 엘티디. Interconnections including multi-layer metal film stack for improving corrosion and heat resistances
KR100452421B1 (en) * 2001-12-27 2004-10-12 동부전자 주식회사 an extraneous matter removing method during metalization of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452421B1 (en) * 2001-12-27 2004-10-12 동부전자 주식회사 an extraneous matter removing method during metalization of semiconductor device
KR20040042872A (en) * 2002-11-15 2004-05-20 엔이씨 엘씨디 테크놀로지스, 엘티디. Interconnections including multi-layer metal film stack for improving corrosion and heat resistances

Also Published As

Publication number Publication date
KR20080041943A (en) 2008-05-14

Similar Documents

Publication Publication Date Title
TWI746728B (en) Semiconductor processing apparatus
JP2003504693A (en) Photoresist removal process using forming gas plasma
WO2009105347A3 (en) Process sequence for formation of patterned hard mask film (rfp) without need for photoresist or dry etch
US6211078B1 (en) Method of improving resist adhesion for use in patterning conductive layers
US20080220616A1 (en) Process for manufacturing a semiconductor device
US20070287291A1 (en) Post Ion Implant Photoresist Strip using a Pattern Fill and Method
JP2003332313A (en) Manufacturing method of semiconductor device
KR100524450B1 (en) Methods and compositions for post-etch layer stack treatment in semiconductor fabrication
JP2007073684A (en) Pattern forming method
KR100837557B1 (en) Method of patterning metal layer
JP2006148122A (en) Method for removing residue from metal structure on semiconductor substrate
KR100262506B1 (en) Manufacturing method for semiconductor device
JP3037915B2 (en) Method for manufacturing semiconductor device
US7858515B2 (en) Method for forming metal line in semiconductor device
JPH09298188A (en) Manufacture of semiconductor device
KR100652285B1 (en) Method for removing photoresist residue
KR100835840B1 (en) Method for forming viahole of semiconductor device
US20070227555A1 (en) Method to manipulate post metal etch/side wall residue
KR100223015B1 (en) Method for forming copper wiring film
KR100701388B1 (en) Method for post treating a metal line of semiconductor device
KR100587598B1 (en) method for manufacturing metal line
KR100802307B1 (en) Method of etching metal layer
US20100167536A1 (en) Method for removing hardened polymer residue
KR940005450B1 (en) Manufacturing method of thin film transistor
KR100847829B1 (en) Method for Forming Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
J501 Disposition of invalidation of trial
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee