KR100836147B1 - Voltage controlled oscillator decreasing phase noise with stability to process variation - Google Patents

Voltage controlled oscillator decreasing phase noise with stability to process variation

Info

Publication number
KR100836147B1
KR100836147B1 KR20070006131A KR20070006131A KR100836147B1 KR 100836147 B1 KR100836147 B1 KR 100836147B1 KR 20070006131 A KR20070006131 A KR 20070006131A KR 20070006131 A KR20070006131 A KR 20070006131A KR 100836147 B1 KR100836147 B1 KR 100836147B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
unit
terminal
voltage
control
resistance
Prior art date
Application number
KR20070006131A
Other languages
Korean (ko)
Inventor
김태훈
신소봉
Original Assignee
레이디오펄스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02Details
    • H03B5/04Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1218Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006Functional aspects of oscillators
    • H03B2200/0088Reduction of noise
    • H03B2200/009Reduction of phase noise

Abstract

A voltage controlled oscillator for reducing phase noise with stability to a surrounding environment is provided to reduce the phase noise by forming a source resistance in an AC block unit and maintaining a source voltage of a transistor of a negative resistance unit. An LC tank unit(210) receives a supply voltage and oscillates a first and second oscillation terminals for generating frequency control signals according to a control voltage. A negative resistance unit(220) includes first and second transistors. Each of the first and second transistors maintains each oscillating state of the first and second oscillation terminals by using negative resistances. A DC block unit(230) couples the first control terminal with the second oscillation terminal and couples the second control terminal with the first oscillation terminal. An AC block unit(240) includes a source resistance formed between junction terminals of the first and second transistors and the ground. A bias unit(250) is controlled by the junction terminal in order to maintain a voltage of the junction terminal of the first and second transistors stably and to supply first and second feedback voltages to the first and second control terminals.

Description

위상 노이즈를 감소시키며, 주변환경에 안정적인 전압제어발진기{VOLTAGE CONTROLLED OSCILLATOR DECREASING PHASE NOISE WITH STABILITY TO PROCESS VARIATION} It reduces the phase noise, a stable voltage controlled oscillator to the environment {VOLTAGE CONTROLLED OSCILLATOR DECREASING PHASE NOISE WITH STABILITY TO PROCESS VARIATION}

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다. In order to fully understand the drawings used in the description of the present invention, a brief description of each drawing.

도 1은 종래의 전압제어발진기를 나타내는 회로도이다. 1 is a circuit diagram showing a conventional voltage controlled oscillator.

도 2는 본 발명의 일실시예에 따른 전압제어발진기를 나타내는 도면이다. 2 is a diagram showing a voltage controlled oscillator according to an embodiment of the present invention.

도 3은 제어전압(Vc)의 변화에 따른 위상 노이즈의 변화를 시뮬레이션한 결과를 나타내는 도면이다. 3 is a view showing a result of simulating the change in the phase noise according to the change in the control voltage (Vc).

도 4는 1.5V의 제어전압(Vc)에서 옵셋 주파수(offset frequency)에 대한 위상 노이즈의 변화를 시뮬레이션한 결과를 나타내는 도면이다. 4 is a view showing a result of simulating the change in the phase noise of the offset frequency (offset frequency) from the control voltage (Vc) of 1.5V.

도 5는 본 발명의 비교예를 나타내는 도면이다. 5 is a view showing a comparative example of the present invention.

본 발명은 전압제어발진기에 관한 것으로서, 특히 위상 노이즈(phase noise)를 감소시키는 전압제어발진기에 관한 것이다. The present invention relates to a voltage controlled oscillator for reducing, in particular, phase noise (phase noise) relates to a voltage controlled oscillator.

일반적으로, 전압제어발진기(VCO: Voltage Controlled Oscillator)는 제어전압을 변화시켜 원하는 주파수의 신호를 발생시키는 전자회로로서, 아날로그 음향 합성장치, 이동통신 단말기 등에서 널리 사용된다. In general, the voltage controlled oscillator (VCO: Voltage Controlled Oscillator) by changing a control voltage is widely used as an electronic circuit for generating a signal of a desired frequency, etc. Analog sound synthesizer, the mobile communication terminal.

도 1은 종래의 전압제어발진기를 나타내는 회로도이다. 1 is a circuit diagram showing a conventional voltage controlled oscillator. 도 1의 전압제어발진기에는, 인덕터들(L1, L2)과 가변 캐패시터들(Cv1, Cv2)을 포함하여 구성되는 LC 탱크부(110)가 포함된다. A voltage controlled oscillator of Fig. 1, are included in the inductor (L1, L2) and variable capacitors (Cv1, Cv2) LC tank portion (110) comprising: a. LC 탱크부(110)에서 생성되는 제1 및 제2 발진 신호들(VOS1, VOS2)을 원하는 주파수로 발진시키기 위하여, 제어전압(Vc)에 의해서 가변 캐패시터들(Cv1, Cv2)의 캐패시턴스가 변화된다. In order to oscillate the first and second oscillation signal generated in the LC tank portion (110) (VOS1, VOS2) to the desired frequency, the capacitance of the variable capacitors (Cv1, Cv2) is changed by a control voltage (Vc) . 그리고, 네가티브 저항부(120)는 상기 발진신호들(VOS1, VOS2)의 발진을 계속 유지시키는 역활을 수행한다. Then, the negative resistance section 120 performs a role to maintain the oscillation of the oscillation signal (VOS1, VOS2).

도 1에 도시된 전압제어발진기는 차동형(differential type)으로서, 상기 제1 및 제2 발진신호들(VOS1, VOS2)은 180°의 위상 차이를 가진다. As a voltage-controlled oscillator is a differential (differential type) shown in Figure 1, the first and second oscillating signal (VOS1, VOS2) has a phase difference of 180 °. 네가티브 저항부(120)에는, 전류 소스부(140)가 연결된다. In the negative resistance 120, the current source unit 140 is connected. 그리고, 바이어스부(150)는 상기 전류 소스부(140)의 NMOS 트랜지스터(141)에 바이어스 전압을 공급한다. Then, the biasing unit 150 supplies a bias voltage to the NMOS transistor 141 of the current source unit 140.

그런데, 도 1의 전압제어발진기에서는, 전류 소스부(140)는 NMOS 트랜지스터(141)로 구성되므로, 1/f 노이즈가 발생된다. By the way, in the voltage-controlled oscillator of Fig. 1, the current source unit 140 are configured by the NMOS transistor 141, is generated a 1 / f noise. 이와 같이, 상기 NMOS 트랜지스터(141)에서 발생되는 1/f 노이즈는 전압제어발진기의 출력신호인 상기 제1 및 제2 발진신호들(VOS1, VOS2)에 반영된다. Thus, 1 / f noise generated by the NMOS transistor 141 is reflected in the output signals of the first and the second oscillation signal of the voltage controlled oscillator (VOS1, VOS2).

따라서, 종래의 전압제어발진기에서는, 상기 1/f 노이즈에 의하여 위상 노이 즈가 크게 되는 문제점이 발생된다. Therefore, in the conventional voltage-controlled oscillator of the phase noise is large problem that is generated by the 1 / f noise.

참고로, 도 1의 참조부호 Cf1, Cf2는 고정 캐패시터이다. For reference, also the reference numerals Cf1, Cf2 are fixed capacitor of Fig.

따라서, 본 발명의 목적은 위상 노이즈를 감소시킬 수 있는 전압제어발진기를 제공하는 데 있다. Accordingly, it is an object of the present invention is to provide a voltage controlled oscillator capable of reducing the phase noise.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 전압제어 발진기에 관한 것이다. Aspect of the present invention for achieving the technical problem described above is directed to a voltage controlled oscillator. 본 발명의 전압제어 발진기는 전원전압이 공급되며, 제어전압에 의하여 주파수가 제어되는 신호들을 각각 발생하는 제1 발진단자와 제2 발진단자를 발진시키는 LC 탱크부; A voltage controlled oscillator of the present invention, the LC tank unit for the power supply voltage is supplied, and, an oscillation of the first oscillation terminal and a second terminal, each of the oscillation generating signal frequency is controlled by a control voltage; 제1 트랜지스터 및 제2 트랜지스터를 포함하는 네가티브 저항부로서, 상기 제1 트랜지스터 및 제2 트랜지스터 각각은 상기 LC 탱크부에서 바라볼 때, 네가티브 저항으로 상기 제1 발진단자 및 상기 제2 발진단자의 발진을 유지시키는 네가티브 저항부; First as a negative resistance section including a transistor and a second transistor, the first and second transistors each of which the oscillation in the first oscillation terminal and the second oscillation terminal, the negative resistance as viewed from the LC tank portion the negative resistance section for holding a; 상기 제1 트랜지스터의 도통을 제어하는 제1 제어단자와 상기 제2 발진단자를 커플링시키고, 상기 제2 트랜지스터의 도통을 제어하는 제2 제어단자와 상기 제1 발진단자를 커플링시키는 DC 블락부; The first and the ring a first control terminal and the second oscillation terminal for controlling the conduction of the first transistor couples said first DC block unit for coupling to a second control terminal of the first oscillation terminal for controlling the conduction of the second transistor .; 상기 제1 및 제2 트랜지스터들의 일접합단자들과 접지전압 사이에 형성되는 소스저항를 포함하는 AC 블락부; The first and the AC block portion including a source jeohangreul formed between the one joint terminal of the second transistor and the ground voltage; 및 상기 제1 및 제2 트랜지스터의 일접합단자의 전압을 안정적으로 유지하기 위하여, 상기 제1 및 제2 트랜지스터들의 일접합단자에 의하여 제어되며, 상기 제1 및 제2 제어단자에 각각 제1 및 제2 피드백 전압을 제공하는 바이어스부를 구비한다. And the first and to the maintaining the voltage of the one joint terminal of the second transistor stably, is controlled by one joint terminal of the first and second transistors, the first and to the first and second control terminals and a second biasing portion for providing a second feedback voltage.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. It should be reference to information described in the present invention and the advantages on the operation of the invention and the accompanying drawings and the accompanying drawings, which in order to fully understand the objectives achieved by the practice of the present invention illustrating a preferred embodiment of the present invention. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. In understanding the respective drawings, like elements are shown to be noted that the same reference numerals as much as possible. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다. Then, detailed description of known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention is omitted.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. Below, by describing the preferred embodiments of the invention with reference to the accompanying drawings, the present invention will be described in detail.

도 2는 본 발명의 일실시예에 따른 전압제어발진기를 나타내는 도면이다. 2 is a diagram showing a voltage controlled oscillator according to an embodiment of the present invention. 도 2를 참조하면, 상기 전압제어발진기는 LC 탱크부(210), 네가티브 저항부(220), DC 블락부(230), AC 블락부(240), 제1 바이어스부(250) 및 제2 바이어스부(260)를 구비한다. 2, the voltage controlled oscillator LC tank 210, a negative resistance section (220), DC block unit (230), AC block 240, a first bias unit 250 and the second bias and a unit (260).

상기 LC 탱크부(210)에는, 전원전압(VDD)이 공급되며, 제1 및 제2 발진신호(VOS1, VOS2)를 각각 발생하는 제1 및 제2 발진단자(NOS1, NOS2)가 포함된다. In the LC tank 210, a power supply voltage (VDD) is be supplied, it includes a first and second oscillating signal (VOS1, VOS2) of the first and second oscillator terminals (NOS1, NOS2) generated, respectively. 또한, 상기 LC 탱크부(210)는 제1 인덕터(221), 제2 인덕터(212), 제1 발진 캐패시터(213) 및 제2 발진 캐패시터(214)를 구비한다. In addition, the LC tank unit 210 includes a first inductor 221 and second inductor 212, a first oscillator capacitor 213 and the second oscillator capacitor 214. The

상기 제1 인덕터(221)는 상기 제1 발진단자(NOS1)와 상기 전원전압(VDD) 사이에 형성되며, 상기 제2 인덕터(222)는 상기 제2 발진단자(NOS2)와 상기 전원전 압(VDD) 사이에 형성된다. The first inductor 221 is the first oscillation terminals (NOS1) and is formed between the power source voltage (VDD), the second inductor 222 and the second oscillation terminals (NOS2) and said power supply voltage ( It is formed between the VDD).

그리고, 상기 제1 발진 캐패시터(213)는 상기 제1 발진단자(NOS1)와 상기 제어전압(Vc) 사이에 형성되며, 상기 제2 발진 캐패시터(214)는 상기 제2 발진단자(NOS2)와 상기 제어전압(Vc) 사이에 형성된다. Then, with the first oscillator capacitor 213 is first formed between the oscillation terminals (NOS1) and the control voltage (Vc), said second oscillation capacitor 214 and the second oscillation terminals (NOS2), the It is formed between the control voltage (Vc).

바람직하기로는, 상기 제1 발진 캐패시터(213) 및 제2 발진 캐패시터(214)는 상기 제어전압(Vc)에 의하여 캐패시턴스가 제어되는 가변 캐패시터이다. Preferably, the first oscillating capacitor 213 and the second oscillator capacitor 214 is a variable capacitor the capacitance is controlled by the control voltage (Vc).

상기 제1 인덕터(221), 제2 인덕터(212), 제1 발진 캐패시터(213) 및 제2 발진 캐패시터(214)에 의하여, 상기 LC 탱크부(210)로부터 발생되는 상기 제1 및 제2 발진신호(VOS1, VOS2)는 서로 180°의 위상차이를 발진하게 되며, 또한, 제어전압(VC)에 의하여 주파수가 제어된다. The first inductor 221 and second inductor 212, a first oscillator capacitor 213 and the second by the oscillation capacitor (214), said first and second oscillation generated from the LC tanks 210 signal (VOS1, VOS2) is the oscillation of the phase difference of 180 ° from each other, also, the frequency is controlled by a control voltage (VC).

상기 네가티브 저항부(220)는 제1 트랜지스터(221) 및 제2 트랜지스터(222)를 포함한다. The negative resistance section 220 includes a first transistor 221 and second transistor 222. 이때, 상기 제1 트랜지스터(221) 및 제2 트랜지스터(222) 각각은 상기 LC 탱크부(210)에서 바라볼 때, 네가티브 저항을 가짐으로써, 상기 제1 발진단자(NOS1) 및 제2 발진단자(NOS2)의 발진을 유지시킨다. At this time, the first transistor 221 and second transistor 222, respectively, the first oscillation terminals (NOS1) and the second oscillator as when seen from the LC tank portion 210, having a negative resistance terminals ( to maintain the oscillation of the NOS2).

바람직하기로는, 상기 제1 및 제2 트랜지스터(221, 222)는 NMOS 트랜지스터이다. Preferably, the first and second transistors (221, 222) is an NMOS transistor.

상기 DC 블락부(230)는 제1 제어단자(NCON1)와 제2 발진단자(NOS2)를 커플링시키며, 또한, 상기 제2 제어단자(NCON2)와 제1 발진단자(NOS1)를 커플링시킨다. The DC block 230 is sikimyeo coupling the first control terminal (NCON1) and the second oscillator terminals (NOS2), In addition, the coupling to the second control terminal (NCON2) and the first oscillation terminals (NOS1) .

바람직하기로는, 상기 DC 블락부(230)는 제1 DC 블락 캐패시터(231) 및 제2 DC 블락 캐패시터(232)를 구비한다. Preferably, the DC block 230 is provided with a DC block capacitor of claim 1 (231) and the 2 DC block capacitor 232. 상기 제1 DC 블락 캐패시터(231)는 상기 제2 제어단자(NCON2)와 상기 제1 발진단자(NOS1) 사이에 형성된다. It said first DC block capacitor 231 is formed between the second control terminal (NCON2) and the first oscillation terminals (NOS1). 상기 제1 DC 블락 캐패시터(231)에 의하여, 상기 제2 제어단자(NCON2)와 상기 제1 발진단자(NOS1)는 전기적으로 단절된다. By said first DC block capacitor 231, the second control terminal (NCON2) and the first oscillation terminals (NOS1) are electrically disconnected. 하지만, 상기 제1 발진단자(NOS1)가 충분히 고주파로 발진하는 경우, 상기 제1 발진단자(NOS1)에 발생되는 제1 발진신호(VOS1)의 발진이 상기 제2 제어단자(NCON2)에 충분히 반영될 수 있다. However, the first oscillation terminals (NOS1) is sufficiently reflected on fully when oscillating at a high frequency, said first oscillating jack the oscillation of the first oscillating signal (VOS1) generated in (NOS1) and the second control terminal (NCON2) It can be.

상기 제2 DC 블락 캐패시터(232)는 상기 제1 제어단자(NCON1)와 상기 제2 발진단자(NOS2) 사이에 형성된다. It said second DC block capacitor 232 is formed between the first control terminal (NCON1) and the second oscillator terminals (NOS2). 상기 제2 DC 블락 캐패시터(232)에 의하여, 상기 제1 제어단자(NCON1)와 상기 제2 발진단자(NOS2)는 전기적으로 단절된다. By said second DC block capacitor 232, the first control terminal (NCON1) and the second oscillator terminals (NOS2) is electrically disconnected. 하지만, 상기 제2 발진단자(NOS2)가 충분히 고주파로 발진하는 경우, 상기 제2 발진단자(NOS2)에 발생되는 제2 발진신호(VOS2)의 발진이 상기 제1 제어단자(NCON1)에 충분히 반영될 수 있음은, 상기 제1 DC 블락 캐패시터(231)의 경우와 같다. However, the second oscillator terminals (NOS2) is sufficiently reflected on fully when oscillating at a high frequency, the second oscillator terminals (NOS2) The oscillation of the second oscillation signal (VOS2) of the first control terminal (NCON1) produced in can be are the same as in claim 1 wherein the DC block capacitor 231.

본 실시예에서, 상기 제1 제어단자(NCON1)는 상기 제1 트랜지스터(221)의 게이트 단자에 연결되며, 상기 제2 제어단자(NCON2)는 상기 제2 트랜지스터(222)의 게이트 단자에 연결된다. In this embodiment, the first control terminal (NCON1) is connected to the gate terminal of the first transistor 221, the second control terminal (NCON2) is connected to the gate terminal of the second transistor (222) . 따라서, 상기 제1 트랜지스터(221) 및 제2 트랜지스터(222) 각각은 상기 LC 탱크부(210)에서 바라볼 때, 네가티브 저항을 가지게 된다. Accordingly, the first transistor 221 and second transistor 222, respectively when seen from the LC tank 210, is to have a negative resistance.

상기 AC 블락부(240)는 소스저항(Rs)을 포함하여 구성된다. The AC block 240 is configured to include the source resistance (Rs). 상기 소스저항(Rs)는 상기 제1 및 제2 트랜지스터들(221, 221)의 일접합단자들(NJN) 즉, 소스 단자들과 접지전압(VSS) 사이에 형성된다. The source resistance (Rs) is formed between the first and second transistors (221, 221) of one joint terminal (NJN), that is, the source terminal and the ground voltage (VSS) of the.

이와 같이, AC 블락부(240)가 소스저항로 구현됨으로써, 종래기술에서와 같 은, 1/f 노이즈에 따른 상기 발진신호들(VOS1, VOS2)의 위상 노이즈가 감소될 수 있다. Thus, AC block 240 is the same as in being implemented in the source resistance, the prior art, can be reduced in the phase noise of the oscillation signal in accordance with the 1 / f noise (VOS1, VOS2).

본 발명의 전압제어발진기에서는, AC 블락부(240)가 우수한 전류원으로 작용하기 위해서는, 상기 제1 및 제2 트랜지스터들(221, 222)의 일접합단자들(NJN)을, 전원전압(VDD)의 전압레벨의 변화에 관계없이, 소정의 바이어스 전압(예를 들면, NMOS 트랜지스터의 문턱전압인 0.7V 정도)으로 유지시키는 것이 바람직하다. The voltage controlled oscillator of the present invention, in order to effect the AC block 240, the high current source, to the one joint terminal (NJN) of the first and second transistors (221, 222), the power supply voltage (VDD) without the change of the voltage level relationship, it is preferable to maintain a predetermined bias voltage (e.g., a threshold voltage of 0.7V approximately of the NMOS transistor). 이를 위하여, 본 발명의 전압제어발진기는 상기 바이어스부(250)를 포함한다. For this purpose, the voltage-controlled oscillator of the present invention include the biasing portion 250. The

상기 바이어스부(250)는 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)에 의하여 제어되며, 상기 제1 및 제2 제어단자(NCON1, NCON2)에 제1 및 제2 피드백 전압(VFB1, VFB2)을 제공한다. The biasing unit 250 includes first and second of the first and second transistors being controlled by one joint terminal (NJN) of 221, 222, the first and second control terminals (NCON1, NCON2) It provides a feedback voltage (VFB1, VFB2).

상기 바이어스부(250)는 구체적으로 전압공급원(251), 제3 트랜지스터(252), 제2 저항(R1) 및 제4 저항(R2)를 구비한다. And the biasing unit 250 specifically includes a voltage source 251, a third transistor 252, a second resistor (R1) and the fourth resistor (R2). 상기 제1 전압공급원(251)은 상기 제1 제어단자(NCON1)에 전기적으로 연결되는 공통접속단자(NCOM)와 상기 전원전압(VDD)에 형성되며, 즉, 상기 제3 트랜지스터(252)에 전류를 공급한다. Said first voltage source (251) is formed in a common terminal (NCOM) and the power supply voltage (VDD) which is electrically coupled to the first control terminal (NCON1), that is, the third current to the transistor 252 the supplies. 상기 제3 트랜지스터(252)는 상기 공통접속단자(NCOM)와 접지전압(VSS) 사이에 형성되며, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)의 전압레벨에 의하여 도통이 제어된다. The third transistor 252 by the voltage level of one joint terminal (NJN) of is formed between the common terminal (NCOM) and ground (VSS), said first and second transistors (221, 222) the conduction is controlled.

바람직하기로는, 상기 제3 트랜지스터(252)는 NMOS 트랜지스터이다. Preferably, the third transistor 252 is an NMOS transistor. 그리고, 상기 제3 트랜지스터(252)의 게이트 단자는 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)에 연결된다. A gate terminal of the third transistor 252 is connected to one joint terminal (NJN) of said first and second transistors (221, 222).

상기 제1 저항(R1)은 각각 상기 공통접속단자(NCOM)와 상기 제1 제어단자(NCON1)에 형성된다. The first resistor (R1) is formed on the common terminal (NCOM) and said first control terminal (NCON1) respectively. 상기 제2 저항(R2)은 각각 상기 공통접속단자(NCOM)와 상기 제2 제어단자(NCON2)에 형성된다. The second resistor (R2) is formed on the common terminal (NCOM) and the second control terminal (NCON2) respectively. 상기 제1 및 제2 저항(R1, R2)에 의하여, 상기 제1 제어단자(NCON1) 및 상기 제2 제어단자(NCON2)의 단락(short)이 방지된다. By the first and second resistors (R1, R2), a short circuit (short) of the first control terminal (NCON1) and the second control terminal (NCON2) it is prevented.

상기 바이어스부(250)의 제3 트랜지스터(252)에 의하여, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)는 안정적인 전압레벨로 유지될 수 있다. The one joint terminal (NJN) of the first and second transistors (221, 222) by the third transistor 252 of the biasing unit 250 may be maintained at a stable voltage level.

예를 들어, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)의 전압레벨이 순간적으로 상승하게 되면, 상기 제3 트랜지스터(252)의 컨덕턴스가 일시적으로 증가하게 된다. For example, if the first and second transistors 221 and 222, the voltage level of one joint terminal (NJN) to instantaneously boost of the conductance of the third transistor 252 is increased temporarily. 그러면, 상기 공통접속단자(NCOM) 및 상기 제1 및 제2 제어단자(NCON1, NCON2)의 전압레벨이 하강하게 되고, 그 결과, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)의 전압레벨이 하강하게 된다. Then, one joint terminal of the common connection terminal (NCOM) and the first and second control terminal and the voltage level is lowered in (NCON1, NCON2), as a result, the first and second transistors (221, 222) the voltage level of (NJN) is lowered.

반대로, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)의 전압레벨이 순간적으로 하강하게 되면, 상기 제3 트랜지스터(252)의 컨덕턴스가 일시적으로 감소하게 된다. In contrast, when the first and second voltage levels of one joint terminal (NJN) of the transistors (221, 222) is instantaneously lowered, the conductance of said third transistor (252) is temporarily reduced. 그러면, 상기 공통접속단자(NCOM) 및 상기 제1 및 제2 제어단자(NCON1, NCON2)의 전압레벨이 상승하게 되고, 그 결과, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)의 전압레벨이 상승하게 된다. Then, one joint terminal of the common connection terminal (NCOM) and the first and second control terminal and the voltage level is increased in (NCON1, NCON2), as a result, the first and second transistors (221, 222) the voltage level of (NJN) is raised.

따라서, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)는 안정적인 전압레벨로 유지될 수 있다. Thus, the first and one joint terminal (NJN) of the second transistor (221, 222) can be maintained at a stable voltage level.

참고로, 도 1의 참조부호 Cf1, Cf2는 고정 캐패시터이다. For reference, also the reference numerals Cf1, Cf2 are fixed capacitor of Fig.

도 3 및 도 4는 본 발명 및 종래기술에 따른 전압제어발진기에서의 위상 노 이즈를 비교하기 위한 도면들이다. 3 and 4 are views for comparing the phase noise at voltage controlled oscillator according to the invention and the prior art.

도 3은 제어전압(Vc)의 변화에 따른 위상 노이즈의 변화를 시뮬레이션한 결과를 나타내는 도면이다. 3 is a view showing a result of simulating the change in the phase noise according to the change in the control voltage (Vc). 그리고, 도 4는 1.5V의 제어전압(Vc)에서 옵셋 주파수(offset frequency)에 대한 위상 노이즈의 변화를 시뮬레이션한 결과를 나타내는 도면이다. And, Figure 4 is a diagram showing a result of simulating the change in the phase noise of the offset frequency (offset frequency) from the control voltage (Vc) of 1.5V.

도 3 및 도 4의 결과로부터, 도 2에 도시되는 본 발명의 전압제어발진기는, 도 1에 도시되는 종래의 전압제어발진기에 비하여, 위상 노이즈가 현저히 감소된다는 사실을 알 수 있다. 3 and the voltage-controlled oscillator of the present invention is shown in Figure 4 from the results in Figure 2, is, it can be seen that the fact that in comparison with the conventional voltage-controlled oscillator, the phase noise is significantly reduced is shown in FIG.

또한, 본 발명의 전압제어 발진기에서는, 상기 제1 및 제2 트랜지스터(221, 222)를 게이팅하는 제1 및 제2 제어단자(NCON1, NCON2)가 모두 하나의 바이어스부(250)로부터 바이어스 전압을 공급받는다. In the voltage controlled oscillator of the present invention, the bias voltage from the first and second transistor a first and a second control terminal (NCON1, NCON2) is both a biasing portion 250 for gating the 221, 222 It is supplied.

따라서, 본 발명의 전압제어 발진기에 의하면, 공정조건 등의 주변환경의 변화에 대하여 안정적으로 동작할 수 있다. Therefore, according to the voltage controlled oscillator of the present invention, it can be stably operated with a change in the surrounding environment, such as process conditions.

한편, 종래의 전압제어발진기에서의 위상 노이즈를 감소시키기 위하여, 도 5의 비교예를 생각해 볼 수 있다. On the other hand, in order to reduce the phase noise in the conventional voltage controlled oscillator, it is possible to consider the comparative example of Fig. 도 5의 비교예는 LC 탱크부(310), 네가티브 저항부(320), DC 블락부(330) 및 AC 블락부(340)로 구성된다. Comparative Example of Fig. 5 is composed of a LC tank unit 310, negative resistance section (320), DC block 330, and AC block 340. 이때, 도 5의 LC 탱크부(310), 네가티브 저항부(320) 및 DC 블락부(330)는 도 2의 LC 탱크부(210), 네가티브 저항부(220) 및 DC 블락부(230)와 거의 동일한 구성 및 작용을 가진다. At this time, in FIG. 5 of the LC tank unit 310, negative resistance section 320, and a DC block 330 LC tank 210 of FIG. 2, the negative resistance section 220 and the DC block 230, It had almost the same structure and operation. 그러므로, 본 명세서에서는, 설명의 편의상, 그에 대한 구체적인 기술은 생략된다. Therefore, in the present specification, for convenience, specific description thereof is omitted in the description.

도 5의 비교예를 도 2의 실시예와 비교할 때, 바이어스부(250)가 포함되지 않는다는 점에서 차이점을 지닌다. Comparative example of Fig. 5 to Fig. Compared with the embodiment of Figure 2, has a difference in that they do not contain the bias unit 250. The

한편, 전압제어 발진기에서는, 전원전압(VDD)의 전압레벨 변화에 관계없이 일정한 소모전류 및 동작특성을 가지는 것이 요구된다. On the other hand, in the voltage controlled oscillator is required to have a constant consumption current and the operating characteristics regardless of the voltage level change of the power source voltage (VDD). 이를 위해서는, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)의 전압레벨을 안정적으로 유지하는 것이 요구된다. For this, to maintain the voltage level of one joint terminal (NJN) of said first and second transistors 221 and 222 to stably is required.

그런데, 도 5의 비교예에서는, 전원전압(VDD)의 전압레벨 변화에 따라, 상기 제1 및 제2 트랜지스터(221, 222)의 일접합단자(NJN)의 전압레벨이 변한다. By the way, in the comparative example of Figure 5, according to the voltage level changes in supply voltage (VDD), it changes the voltage level of one joint terminal (NJN) of said first and second transistors (221, 222). 따라서, 도 5의 전압제어 발진기는 전원전압(VDD)의 전압레벨 변화에 따라, 소모전류 및 동작특성의 변화가 심하다는 문제점이 있다. Therefore, the voltage-controlled oscillator 5 has a problem that a change in the consumed current, and the operating characteristics in accordance with the voltage level change of the power source voltage (VDD) severe.

상기와 같은 본 발명의 전압제어발진기에서는, AC 블락부가 소스저항이 구성되고, 또한, 바이어스부에 의하여, 네카티브 저항부의 트랜지스터의 소스 전압이 안정적으로 유지될 수 있다. The voltage controlled oscillator of the present invention as described above, the AC block additional source resistance and configured, also, by the bias unit, the source voltage of the transistor Neka capacitive resistance portion can be stably maintained. 그러므로, 본 발명의 전압제어발진기에 의하면, 위상 노이즈가 현저히 감소될 수 있게 된다. Therefore, according to the voltage controlled oscillator of the present invention, it is possible that the phase noise can be significantly reduced. 또한, 본 발명의 전압제어 발진기에 의하면, 공정조건 등의 주변환경의 변화에 대하여 안정적으로 동작할 수 있다. Further, according to the voltage controlled oscillator of the present invention, it can be stably operated with a change in the surrounding environment, such as process conditions.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. The present invention has been described for the embodiment shown in the drawings as it will be understood that s only, and those skilled in the art from available various modifications and equivalent other embodiments this being exemplary. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다. Therefore, the true technical protection scope of the invention as defined by the technical spirit of the appended claims registration.

Claims (6)

  1. 전압제어발진기에 있어서, In the voltage controlled oscillator,
    전원전압이 공급되며, 제어전압에 의하여 주파수가 제어되는 신호들을 각각 발생하는 제1 발진단자와 제2 발진단자를 발진시키는 LC 탱크부; LC tank unit for the power supply voltage is supplied, and, an oscillation of the first oscillation terminal and a second terminal, each of the oscillation generating signal frequency is controlled by a control voltage;
    제1 트랜지스터 및 제2 트랜지스터를 포함하는 네가티브 저항부로서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각은 상기 LC 탱크부에서 바라볼 때, 네가티브 저항으로 상기 제1 발진단자 및 제2 발진단자의 발진을 유지시키는 네가티브 저항부; First as a negative resistance section including a transistor and a second transistor, the first transistor and the second transistor each of which the oscillation in the first oscillation terminal and a second oscillator terminal, the negative resistance as viewed from the LC tank portion the negative resistance section for holding a;
    상기 제1 트랜지스터의 도통을 제어하는 제1 제어단자와 상기 제2 발진단자를 커플링시키고, 상기 제2 트랜지스터의 도통을 제어하는 제2 제어단자와 상기 제1 발진단자를 커플링시키는 DC 블락부; The first and the ring a first control terminal and the second oscillation terminal for controlling the conduction of the first transistor couples said first DC block unit for coupling to a second control terminal of the first oscillation terminal for controlling the conduction of the second transistor .;
    상기 제1 및 제2 트랜지스터들의 일접합단자들과 접지전압 사이에 형성되는 소스저항를 포함하는 AC 블락부; The first and the AC block portion including a source jeohangreul formed between the one joint terminal of the second transistor and the ground voltage; And
    상기 제1 및 제2 트랜지스터의 일접합단자의 전압을 안정적으로 유지하기 위하여, 상기 제1 및 제2 트랜지스터들의 일접합단자에 의하여 제어되며, 상기 제1 및 제2 제어단자에 각각 제1 및 제2 피드백 전압을 제공하는 바이어스부를 구비하는 것을 특징으로 하는 전압제어발진기. To the first and to stably maintain the voltage at the one junction terminal of the second transistor, the first and is controlled in accordance with a joint terminal of the second transistor, respectively, the first and to the first and second control terminals a voltage controlled oscillator, characterized in that comprising a bias to provide a second feedback voltage.
  2. 제1 항에 있어서, 상기 LC 탱크부는 According to claim 1, wherein said LC tank portion
    상기 제1 발진단자와 상기 전원전압 사이에 형성되는 제1 인덕터; A first inductor provided between the first oscillation terminal and the power supply voltage;
    상기 제1 발진단자와 상기 제어전압 사이에 형성되는 제1 발진 캐패시터; A first oscillator capacitor formed between the first terminal and the oscillation control voltage;
    상기 제2 발진단자와 상기 전원전압 사이에 형성되는 제2 인덕터; The second inductor is formed between the second oscillation terminal and the power supply voltage; And
    상기 제2 발진단자와 상기 제어전압 사이에 형성되는 제2 발진 캐패시터를 구비하는 것을 특징으로 하는 전압제어발진기. A voltage controlled oscillator comprising the second oscillation capacitor formed between the second terminal and the oscillation control voltage.
  3. 제1 항에 있어서, According to claim 1,
    상기 제1 및 제2 트랜지스터는 NMOS 트랜지스터이며, It said first and second transistors are NMOS transistors,
    상기 제1 제어단자는 상기 제1 트랜지스터의 게이트 단자에 연결되며, The first control terminal is connected to the gate terminal of the first transistor,
    상기 제2 제어단자는 상기 제2 트랜지스터의 게이트 단자에 연결되는 것을 특징으로 하는 전압제어발진기. The second control terminal of the voltage-controlled oscillator being connected to the gate terminal of the second transistor.
  4. 제1 항에 있어서, 상기 DC 블락부는 The method of claim 1, wherein the DC block unit
    상기 제2 제어단자와 상기 제1 발진단자 사이에 형성되는 제1 DC 블락 캐패시터; A first DC block capacitor is formed between the second control terminal and the first oscillation terminals; And
    상기 제1 제어단자와 상기 제2 발진단자 사이에 형성되는 제2 DC 블락 캐패시터를 구비하는 것을 특징으로 하는 전압제어발진기. A voltage controlled oscillator comprising: a second DC block capacitors formed between the first control terminal and the second terminal oscillator.
  5. 제1 항에 있어서, According to claim 1,
    상기 바이어스부는 The bias unit
    공통접속단자와 상기 전원전압 사이에 형성되는 전압공급원; Voltage source which is formed between the common connection terminal and the power supply voltage;
    상기 공통접속단자와 접지전압 사이에 형성되며, 상기 제1 및 제2 트랜지스터의 일접합단자들의 전압레벨에 의하여 도통이 제어되는 제3 트랜지스터; Wherein the common connection is formed between the terminal and the ground voltage, wherein the third transistor is conductive is controlled by the first voltage level and one of the joint terminal of the second transistor;
    상기 공통접속단자와 상기 제1 제어단자에 형성되는 제1 저항; A first resistor formed on the common terminal and the first control terminal; And
    상기 공통접속단자와 상기 제2 제어단자에 형성되는 제2 저항을 구비하는 것을 특징으로 하는 전압제어발진기. A voltage controlled oscillator, characterized in that it comprises a second resistor formed on the common connection terminal and the second control terminal.
  6. 제5 항에 있어서, 6. The method of claim 5,
    상기 제3 및 제4 트랜지스터는 NMOS 트랜지스터이며, It said third and fourth transistors are NMOS transistors,
    상기 제1 제어단자는 상기 제3 트랜지스터의 게이트 단자에 연결되며, The first control terminal is connected to the gate terminal of the third transistor,
    상기 제3 트랜지스터의 게이트 단자는 상기 제1 및 제2 트랜지스터의 일접합 단자에 연결되는 것을 특징으로 하는 전압제어발진기. The gate terminal of the third transistor is a voltage controlled oscillator being connected to one junction end of the first and second transistors.
KR20070006131A 2007-01-19 2007-01-19 Voltage controlled oscillator decreasing phase noise with stability to process variation KR100836147B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070006131A KR100836147B1 (en) 2007-01-19 2007-01-19 Voltage controlled oscillator decreasing phase noise with stability to process variation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070006131A KR100836147B1 (en) 2007-01-19 2007-01-19 Voltage controlled oscillator decreasing phase noise with stability to process variation
US11835513 US7535308B2 (en) 2007-01-19 2007-08-08 Voltage-controlled oscillator decreasing phase noise

Publications (1)

Publication Number Publication Date
KR100836147B1 true KR100836147B1 (en) 2008-06-09

Family

ID=39770456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070006131A KR100836147B1 (en) 2007-01-19 2007-01-19 Voltage controlled oscillator decreasing phase noise with stability to process variation

Country Status (1)

Country Link
KR (1) KR100836147B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228132B2 (en) 2009-05-19 2012-07-24 Electronics And Telecommunications Research Institute Voltage-controlled oscillator robust against power noise and communication apparatus using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078348A (en) 2001-08-30 2003-03-14 Sharp Corp Voltage controlled oscillator and communication apparatus employing the same
EP1496609A1 (en) 2003-07-07 2005-01-12 Dialog Semiconductor GmbH Enhanced architectures of voltage-controlled oscillators with single inductors (VCO-1L)
JP2005229548A (en) 2004-02-16 2005-08-25 Asahi Kasei Microsystems Kk Oscillation circuit, oscillation frequency control device, and pll device
KR20050084881A (en) * 2002-10-30 2005-08-29 퀄컴 인코포레이티드 Self-biased voltage controlled oscillator
KR100662870B1 (en) 2005-02-18 2007-01-02 삼성전자주식회사 Complementary metal oxide semiconductor voltage controlled oscillator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078348A (en) 2001-08-30 2003-03-14 Sharp Corp Voltage controlled oscillator and communication apparatus employing the same
KR20050084881A (en) * 2002-10-30 2005-08-29 퀄컴 인코포레이티드 Self-biased voltage controlled oscillator
EP1496609A1 (en) 2003-07-07 2005-01-12 Dialog Semiconductor GmbH Enhanced architectures of voltage-controlled oscillators with single inductors (VCO-1L)
JP2005229548A (en) 2004-02-16 2005-08-25 Asahi Kasei Microsystems Kk Oscillation circuit, oscillation frequency control device, and pll device
KR100662870B1 (en) 2005-02-18 2007-01-02 삼성전자주식회사 Complementary metal oxide semiconductor voltage controlled oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228132B2 (en) 2009-05-19 2012-07-24 Electronics And Telecommunications Research Institute Voltage-controlled oscillator robust against power noise and communication apparatus using the same

Similar Documents

Publication Publication Date Title
US6292065B1 (en) Differential control topology for LC VCO
US5396195A (en) Low-power-dissipation CMOS oscillator circuits
US6091307A (en) Rapid turn-on, controlled amplitude crystal oscillator
US7230504B1 (en) Controlled oscillator
US6011440A (en) Amplifier having output range that exceeds supply voltage
US7170264B1 (en) Frequency compensation scheme for a switching regulator using external zero
US5764112A (en) Fully integrated voltage-controlled crystal oscillator
US6765448B2 (en) Self-biased VCO
US20110156819A1 (en) Low-Noise High Efficiency Bias Generation Circuits and Method
US20080100350A1 (en) Spread Spectrum Clock and Reference Signal Generator
US20080104435A1 (en) Clock Generator, Timing and Frequency Reference with Crystal-Compatible Power Management
US20090146751A1 (en) Clock, Frequency Reference, and Other Reference Signal Generator
US7710212B2 (en) Crystal oscillator with variable-gain and variable-output-impedance inverter system
US20040066244A1 (en) Oscillator, PLL circuit, communication equipment, and oscillating method
US6734747B1 (en) Piezoelectric oscillator
US6469586B1 (en) Low voltage voltage-controlled oscillator topology
US6737928B2 (en) Temperature-compensated crystal oscillator
US20040104782A1 (en) Voltage controlled oscillator circuit for a low power electronic device
US6091309A (en) Tunable low noise oscillator using delay lines and ring mode trap filter
US7545230B2 (en) Back-gate coupling voltage control oscillator
US20090146750A1 (en) Common Mode Controller for a Clock, Frequency Reference, and Other Reference Signal Generator
US20040169564A1 (en) Voltage-controlled oscillator
US6150893A (en) Voltage controlled oscillator with wide frequency range and low noise for integrated circuit fabrication
US7132901B2 (en) Voltage controlled oscillator with varactor-less tuning
US6411171B2 (en) Voltage controlled oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170516

Year of fee payment: 10