JP4549979B2 - Voltage controlled oscillator - Google Patents

Voltage controlled oscillator Download PDF

Info

Publication number
JP4549979B2
JP4549979B2 JP2006007273A JP2006007273A JP4549979B2 JP 4549979 B2 JP4549979 B2 JP 4549979B2 JP 2006007273 A JP2006007273 A JP 2006007273A JP 2006007273 A JP2006007273 A JP 2006007273A JP 4549979 B2 JP4549979 B2 JP 4549979B2
Authority
JP
Japan
Prior art keywords
controlled oscillator
voltage controlled
transistor
current
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006007273A
Other languages
Japanese (ja)
Other versions
JP2007189591A (en
Inventor
光男 中村
明洋 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2006007273A priority Critical patent/JP4549979B2/en
Publication of JP2007189591A publication Critical patent/JP2007189591A/en
Application granted granted Critical
Publication of JP4549979B2 publication Critical patent/JP4549979B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、無線送受信装置等で用いられる電圧制御発振器(VCO:Voltage-Controlled Oscillator)に関する。   The present invention relates to a voltage-controlled oscillator (VCO) used in a wireless transmission / reception apparatus or the like.

電圧制御発振器は、制御電圧により発振信号の周波数を変更可能な発振器である。例えば、無線送受信装置におけるPLL(Phase Locked Loop)回路の位相補正等に、LC共振型電圧制御発振器がよく用いられている。
図4は、LC共振型電圧制御発振器の従来例を示している。LC共振型電圧制御発振器VCOは、本体部MUおよびバイアス部BUを有している。本体部MUは、インダクタL1、L2、キャパシタC1、C2およびnMOSトランジスタT1、T2を有している。インダクタL1の一端およびインダクタL2の一端は、電源線VDDに接続されている。キャパシタC1の一端およびキャパシタC2の一端は、接地線VSSに接続されている。nMOSトランジスタT1のドレイン、nMOSトランジスタT2のゲート、インダクタL1の他端、キャパシタC1の他端および端子P1は、相互に接続されている。nMOSトランジスタT2のドレイン、nMOSトランジスタT1のゲート、インダクタL2の他端、キャパシタC2の他端および端子P2は、相互に接続されている。nMOSトランジスタT1のソースおよびnMOSトランジスタT2のソースは、ノードNDに接続されている。キャパシタC1のキャパシタ値は、端子P3を介して受ける制御電圧に応じて可変である。同様に、キャパシタC2のキャパシタ値は、端子P4を介して受ける制御電圧に応じて可変である。
The voltage controlled oscillator is an oscillator that can change the frequency of an oscillation signal by a control voltage. For example, an LC resonance type voltage controlled oscillator is often used for phase correction of a PLL (Phase Locked Loop) circuit in a wireless transmission / reception apparatus.
FIG. 4 shows a conventional example of an LC resonance type voltage controlled oscillator. The LC resonance type voltage controlled oscillator VCO has a main body unit MU and a bias unit BU. The main body MU includes inductors L1 and L2, capacitors C1 and C2, and nMOS transistors T1 and T2. One end of the inductor L1 and one end of the inductor L2 are connected to the power supply line VDD. One end of the capacitor C1 and one end of the capacitor C2 are connected to the ground line VSS. The drain of the nMOS transistor T1, the gate of the nMOS transistor T2, the other end of the inductor L1, the other end of the capacitor C1, and the terminal P1 are connected to each other. The drain of the nMOS transistor T2, the gate of the nMOS transistor T1, the other end of the inductor L2, the other end of the capacitor C2, and the terminal P2 are connected to each other. The source of the nMOS transistor T1 and the source of the nMOS transistor T2 are connected to the node ND. The capacitor value of the capacitor C1 is variable according to the control voltage received via the terminal P3. Similarly, the capacitor value of capacitor C2 is variable according to the control voltage received via terminal P4.

バイアス部BUは、電流源CSおよびnMOSトランジスタTB1、TB2によるカレントミラー回路を用いて構成されている。電流源CSの一端は、電源線VDDに接続されている。電流源CSの他端、nMOSトランジスタTB1のドレイン、nMOSトランジスタTB1のゲートおよびnMOSトランジスタTB2のゲートは、相互に接続されている。nMOSトランジスタTB1のソースおよびnMOSトランジスタTB2のソースは、接地線VSSに接続されている。nMOSトランジスタTB2のドレインは、本体部MUのノードNDに接続されている。このような構成により、電流源CSのトランジスタサイズに比例したバイアス電流がnMOSトランジスタTB2を介して本体部MU(ノードND)に供給される。なお、このような構成のバイアス部により本体部にバイアス電流が供給される電圧制御発振器は、例えば、非特許文献1に開示されている。   The bias unit BU is configured using a current mirror circuit including a current source CS and nMOS transistors TB1 and TB2. One end of the current source CS is connected to the power supply line VDD. The other end of the current source CS, the drain of the nMOS transistor TB1, the gate of the nMOS transistor TB1, and the gate of the nMOS transistor TB2 are connected to each other. The source of the nMOS transistor TB1 and the source of the nMOS transistor TB2 are connected to the ground line VSS. The drain of the nMOS transistor TB2 is connected to the node ND of the main body MU. With such a configuration, a bias current proportional to the transistor size of the current source CS is supplied to the main body MU (node ND) via the nMOS transistor TB2. A voltage controlled oscillator in which a bias current is supplied to the main body by the bias unit having such a configuration is disclosed in Non-Patent Document 1, for example.

以上のような構成の電圧制御発振器VCOでは、クロスカップリングされたnMOSトランジスタT1、T2は、負性抵抗を発生して安定したLC発振を継続させている。また、nMOSトランジスタTB2は、本体部MUにバイアス電流を供給するための電流源として機能し、電源電圧の変動に対して安定した発振特性を維持させている。これにより、互いの位相が180°ずれた差動信号(発振信号)が端子P1、P2から安定して出力される。また、端子P3、P4に印可する制御電圧によりキャパシタC1、C2のキャパシタ値を変更することで、端子P1、P2から出力される差動信号の周波数を制御できる。   In the voltage controlled oscillator VCO having the above-described configuration, the cross-coupled nMOS transistors T1 and T2 generate negative resistance and continue stable LC oscillation. The nMOS transistor TB2 functions as a current source for supplying a bias current to the main body MU, and maintains stable oscillation characteristics against fluctuations in the power supply voltage. Accordingly, differential signals (oscillation signals) whose phases are shifted by 180 ° are stably output from the terminals P1 and P2. Further, the frequency of the differential signal output from the terminals P1 and P2 can be controlled by changing the capacitor values of the capacitors C1 and C2 by the control voltage applied to the terminals P3 and P4.

ところで、前述のような構成の電圧制御発振器VCOでは、電源投入により起動させ、発振信号の周波数および振幅が安定した状態(定常状態)に高速に遷移させるためには、nMOSトランジスタTB1に大きな電流を流す必要がある。また、定常状態に遷移した後も、nMOSトランジスタTB2のゲートにバイアス電圧を供給するためには、nMOSトランジスタTB1に電流を流し続ける必要がある。このため、電圧制御発振器VCOの定常状態時に、nMOSトランジスタTB1で発生した雑音がnMOSトランジスタTB2のゲートに伝達され、雑音を伴ったバイアス電流が本体部MUに供給されることになり、電圧制御発振器VCOの位相雑音が増大してまう。   By the way, in the voltage controlled oscillator VCO having the above-described configuration, a large current is applied to the nMOS transistor TB1 in order to start up upon power-on and to make a fast transition to a stable state (steady state) of the oscillation signal frequency and amplitude. Need to flow. In addition, even after the transition to the steady state, in order to supply a bias voltage to the gate of the nMOS transistor TB2, it is necessary to continue flowing a current to the nMOS transistor TB1. For this reason, when the voltage controlled oscillator VCO is in a steady state, noise generated in the nMOS transistor TB1 is transmitted to the gate of the nMOS transistor TB2, and a bias current accompanied by noise is supplied to the main body MU. The phase noise of the VCO will increase.

MOSトランジスタで発生する雑音には熱雑音とフリッカノイズとがあり、低周波領域ではフリッカ雑音が支配的となり、高周波領域では熱雑音が支配的となる(例えば、非特許文献2参照)。熱雑音およびフリッカ雑音は、MOSトランジスタのゲート幅を大きくすることにより小さくできる。従って、電圧制御発振器VCOにおいて、nMOSトランジスタTB1のゲート幅を大きくすることによりnMOSトランジスタTB1で発生する雑音を小さくできるが、消費電流が大きくなるという問題点が生じる。また、電圧制御発振器VCOの定常状態時の位相雑音を考慮せずに、電流源CSおよびnMOSトランジスタTB1の電流を小さくすると、定常状態に遷移するまでに要する時間が増大するため、高速起動性と低消費電力性とを両立できない。
N.Itoh, K. Hirashiki, T. Terada, M. Kikuta, S. Ishizuka, T. Koto, T. Suzuki and H. Aoki, "High Sensitivity 900-MHz ISM Band Transceiver," IEICE Trans. Fundamentals, Vol.E88-A, No.2, pp.498-506, February 2005. 谷口 研二, "CMOSアナログ回路入門," pp.96-98, CQ出版, 2005.
Noise generated in the MOS transistor includes thermal noise and flicker noise. Flicker noise is dominant in the low frequency region, and thermal noise is dominant in the high frequency region (see, for example, Non-Patent Document 2). Thermal noise and flicker noise can be reduced by increasing the gate width of the MOS transistor. Therefore, in the voltage controlled oscillator VCO, the noise generated in the nMOS transistor TB1 can be reduced by increasing the gate width of the nMOS transistor TB1, but there is a problem that the current consumption increases. In addition, if the currents of the current source CS and the nMOS transistor TB1 are reduced without considering the phase noise in the steady state of the voltage controlled oscillator VCO, the time required for transition to the steady state increases. Low power consumption cannot be achieved at the same time.
N.Itoh, K. Hirashiki, T. Terada, M. Kikuta, S. Ishizuka, T. Koto, T. Suzuki and H. Aoki, "High Sensitivity 900-MHz ISM Band Transceiver," IEICE Trans. Fundamentals, Vol. E88-A, No.2, pp.498-506, February 2005. Kenji Taniguchi, "Introduction to CMOS Analog Circuits," pp.96-98, CQ Publishing, 2005.

前述したように、従来の電圧制御発振器では、定常状態に高速に遷移させ、かつ定常状態時に低位相雑音でバイアス電流を供給し続けるためには、起動状態時および定常状態時のいずれにおいてもバイアス部に大きな電流を流さなければならない。このため、従来の電圧制御発振器では、高速起動性、低位相雑音性および低消費電力性のすべてを充足させることができなかった。   As described above, in the conventional voltage controlled oscillator, in order to make a transition to the steady state at a high speed and to continue supplying the bias current with low phase noise in the steady state, the bias is applied in both the startup state and the steady state. A large current must flow through the part. For this reason, the conventional voltage controlled oscillator has not been able to satisfy all of the high-speed startability, low phase noise, and low power consumption.

本発明は、このような従来の問題点に鑑みてなされたものであり、高速起動性、低位相雑音性および低消費電力性のすべてを充足させることが可能な電圧制御発振器を提供することを目的とする。   The present invention has been made in view of such conventional problems, and provides a voltage-controlled oscillator capable of satisfying all of high-speed startability, low phase noise characteristics, and low power consumption. Objective.

請求項1の電圧制御発振器は、制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、電流源に直列形態に接続される第1トランジスタ、および第1トランジスタにカレントミラー接続され、本体部にバイアス電流を供給する第2トランジスタを有するバイアス部とを備えた電圧制御発振器であって、バイアス部は、第1および第2トランジスタの制御端子間に接続されるスイッチ回路と、第2トランジスタの制御端子および接地線間に接続される容量素子とを備え、電流源は、電圧制御発振器の起動状態時に第1トランジスタに対する電流供給動作を実施し、電圧制御発振器の定常状態時に第1トランジスタに対する電流供給動作を停止し、スイッチ回路は、電圧制御発振器の起動状態時にオンし、電圧制御発振器の定常状態時にオフすることを特徴とする。 The voltage controlled oscillator according to claim 1 is a main body for generating an oscillation signal having a desired frequency according to a control voltage, a current source, a first transistor connected in series to the current source, and a current mirror connection to the first transistor. is, a voltage controlled oscillator and a bias section having a second transistor for supplying a bias current to the body portion, the bias unit includes a switching circuit connected between the control terminals of the first and second transistors, And a capacitor connected between the control terminal of the second transistor and the ground line , and the current source performs a current supply operation to the first transistor when the voltage controlled oscillator is in a starting state, and the current source operates when the voltage controlled oscillator is in a steady state. The current supply operation to one transistor is stopped, and the switch circuit is turned on when the voltage controlled oscillator is in the starting state, and the voltage controlled oscillator Characterized in that it off at the time.

請求項2の電圧制御発振器は、制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、電流源に直列形態に接続される第1トランジスタ、および第1トランジスタにカレントミラー接続され、本体部にバイアス電流を供給する第2トランジスタを有するバイアス部とを備えた電圧制御発振器であって、バイアス部は、第1および第2トランジスタの制御端子間に接続され、抵抗素子として機能するスイッチ回路と、第2トランジスタの制御端子および接地線間に接続される容量素子とを備え、電流源は、電圧制御発振器の起動状態時に第1トランジスタに対する電流供給動作を第1供給能力で実施し、電圧制御発振器の定常状態時に第1トランジスタに対する電流供給動作を第1供給能力より小さい第2供給能力で実施し、スイッチ回路は、電圧制御発振器の起動状態時に第1抵抗値でオンし、電圧制御発振器の定常状態時に第1抵抗値より高い第2抵抗値でオンすることを特徴とする。 According to another aspect of the present invention, there is provided a voltage-controlled oscillator that generates an oscillation signal having a desired frequency according to a control voltage, a current source, a first transistor connected in series to the current source, and a current mirror connection to the first transistor. And a bias control unit having a second transistor for supplying a bias current to the main body, and the bias unit is connected between the control terminals of the first and second transistors and functions as a resistance element. And a capacitor connected between the control terminal of the second transistor and the ground line , and the current source performs a current supply operation to the first transistor with the first supply capability when the voltage controlled oscillator is in an activated state. In the steady state of the voltage controlled oscillator, the current supply operation for the first transistor is performed with the second supply capability smaller than the first supply capability. Latch circuit is turned on at first resistance value at start state of the voltage controlled oscillator, characterized in that on at higher than the first resistance value second resistance value when the steady state of the voltage controlled oscillator.

本発明の電圧制御発振器では、高速起動性、低位相雑音性および低消費電力性という3つの重要な特性のすべてを充足させることができる。   The voltage controlled oscillator according to the present invention can satisfy all three important characteristics of fast start-up, low phase noise, and low power consumption.

以下、図面を用いて本発明の実施形態を説明する。図1は、本発明の第1実施形態を示している。図2は、図1のトランスミッションゲートの一例を示している。本発明の第1実施形態を説明するにあたって、従来例(図4)で説明した要素と同一の要素については、同一の符号を付して詳細な説明を省略する。
LC共振型電圧制御発振器VCOAは、図4の電圧制御発振器VCOに対して、バイアス部BUをバイアス部BUAに置き換えて構成されている。バイアス部BUAは、図4のバイアス部BUに対して、電流源CSを電流源CSAに置き換えるとともに、トランスミッションゲートTGA、キャパシタCBおよび制御回路CTLAを加えて構成されている。トランスミッションゲートTGAの一端は、電流源CSAの他端、nMOSトランジスタTB1のドレインおよびnMOSトランジスタTB1のゲートに接続されている。トランスミッションゲートTGAの他端は、キャパシタCBの一端およびnMOSトランジスタTB2のゲートに接続されている。キャパシタCBの他端は、接地線VSSに接続されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a first embodiment of the present invention. FIG. 2 shows an example of the transmission gate of FIG. In describing the first embodiment of the present invention, the same elements as those described in the conventional example (FIG. 4) are denoted by the same reference numerals, and detailed description thereof is omitted.
The LC resonance type voltage controlled oscillator VCOA is configured by replacing the bias unit BU with a bias unit BUA with respect to the voltage controlled oscillator VCO of FIG. The bias unit BUA is configured by replacing the bias unit BU of FIG. 4 by replacing the current source CS with a current source CSA and adding a transmission gate TGA, a capacitor CB, and a control circuit CTLA. One end of the transmission gate TGA is connected to the other end of the current source CSA, the drain of the nMOS transistor TB1, and the gate of the nMOS transistor TB1. The other end of the transmission gate TGA is connected to one end of the capacitor CB and the gate of the nMOS transistor TB2. The other end of the capacitor CB is connected to the ground line VSS.

電流源CSAは、制御回路CTLAの指示に従って、nMOSトランジスタTB1対する電流供給動作を実施/停止する。トランスミッションゲートTGAは、制御回路CTLAの指示に従って、オン/オフする。例えば、トランスミッションゲートTGAは、図2に示すように、制御回路CTLAから供給される制御信号をゲートで受け、並列形態に接続されたpMOSトランジスタSWPおよびnMOSトランジスタSWNにより構成されている。   The current source CSA performs / stops the current supply operation for the nMOS transistor TB1 in accordance with an instruction from the control circuit CTLA. The transmission gate TGA is turned on / off according to an instruction from the control circuit CTLA. For example, as shown in FIG. 2, the transmission gate TGA is configured by a pMOS transistor SWP and an nMOS transistor SWN that receive a control signal supplied from the control circuit CTLA at the gate and are connected in parallel.

制御回路CTLAは、電圧制御発振器VCOAの電源投入に伴って、電流源CSAにnMOSトランジスタTB1に対する電流供給動作の実施を指示するとともに、トランスミッションゲートTGAにオン状態への遷移を指示する。制御回路CTLAは、電圧制御発振器VCOAの定常状態への遷移に伴って、電流源CSAにnMOSトランジスタTB1に対する電流供給動作の停止を指示するとともに、トランスミッションゲートTGAにオフ状態への遷移を指示する。   The control circuit CTLA instructs the current source CSA to perform the current supply operation for the nMOS transistor TB1 and also instructs the transmission gate TGA to turn on as the voltage controlled oscillator VCOA is turned on. The control circuit CTLA instructs the current source CSA to stop the current supply operation with respect to the nMOS transistor TB1 and instructs the transmission gate TGA to transition to the off state in accordance with the transition of the voltage controlled oscillator VCOA to the steady state.

以上のような構成の電圧制御発振器VCOAでは、起動状態時において、電流源CSAからnMOSトランジスタTB1に大きな電流が供給されるとともに、トランスミッションゲートTGAが短絡に近い低抵抗状態でオンする。このため、電圧制御発振器VCOAは、高速に定常状態に遷移する。また、定常状態時において、電流源CSAからnMOSトランジスタTB1に電流が供給されず、トランスミッションゲートTGAが絶縁に近い高抵抗状態でオフし、さらに、起動状態時に蓄積されたキャパシタCBの電荷によりnMOSトランジスタTB2のゲートにバイアス電圧が供給される。このように、定常状態時には、電流源CSAからnMOSトランジスタTB1に電流が供給されることなく、nMOSトランジスタTB2にバイアス電圧が供給されるため、電圧制御発振器VCOAの定常状態時の消費電力が低減される。従って、第1実施形態の電圧制御発振器VCOAでは、定常状態への短時間での遷移を実現できるとともに、定常状態時に位相雑音を低く保ちながら消費電力を低減できる。すなわち、高速起動性、低位相雑音性および低消費電力性という3つの重要な特性のすべてを充足させることができる。   In the voltage controlled oscillator VCOA having the above-described configuration, in the start-up state, a large current is supplied from the current source CSA to the nMOS transistor TB1, and the transmission gate TGA is turned on in a low resistance state close to a short circuit. For this reason, the voltage controlled oscillator VCOA transitions to a steady state at high speed. In the steady state, no current is supplied from the current source CSA to the nMOS transistor TB1, the transmission gate TGA is turned off in a high resistance state close to insulation, and the nMOS transistor is charged by the charge of the capacitor CB accumulated in the startup state. A bias voltage is supplied to the gate of TB2. Thus, in the steady state, the bias voltage is supplied to the nMOS transistor TB2 without supplying the current from the current source CSA to the nMOS transistor TB1, so that the power consumption in the steady state of the voltage controlled oscillator VCOA is reduced. The Therefore, the voltage controlled oscillator VCOA of the first embodiment can realize a short transition to the steady state and can reduce power consumption while keeping the phase noise low in the steady state. That is, it is possible to satisfy all three important characteristics of high-speed startability, low phase noise, and low power consumption.

図3は、本発明の第2実施形態を示している。本発明の第2実施形態を説明するにあたって、本発明の第1実施形態(図1)および従来例(図4)で説明した要素と同一の要素については、同一の符号を付して詳細な説明を省略する。LC共振型電圧制御発振器VCOBは、図1の電圧制御発振器VCOAに対して、バイアス部BUAをバイアス部BUBに置き換えて構成されている。   FIG. 3 shows a second embodiment of the present invention. In describing the second embodiment of the present invention, the same elements as those described in the first embodiment (FIG. 1) and the conventional example (FIG. 4) of the present invention are denoted by the same reference numerals and detailed. Description is omitted. The LC resonance type voltage controlled oscillator VCOB is configured by replacing the bias unit BUA with the bias unit BUB with respect to the voltage controlled oscillator VCOA of FIG.

バイアス部BUBは、図1のバイアス部BUAに対して、電流源CSA、トランスミッションゲートTGAおよび制御回路CTLAを、電流源CSB、トランスミッションゲートTGBおよび制御回路CTLBにそれぞれ置き換えて構成されている。電流源CSBは、制御回路CTLBの指示に従って、nMOSトランジスタTB1対する電流供給動作を互いに異なる2つの供給能力のいずれかで実施する。トランスミッションゲートTGBは、制御回路CTLBの指示に従って、互いに異なる2つの抵抗値のいずれかでオンする。   The bias unit BUB is configured by replacing the bias unit BUA of FIG. 1 by replacing the current source CSA, the transmission gate TGA, and the control circuit CTLA with the current source CSB, the transmission gate TGB, and the control circuit CTLB, respectively. The current source CSB performs a current supply operation for the nMOS transistor TB1 with one of two different supply capacities in accordance with an instruction from the control circuit CTLB. The transmission gate TGB is turned on at one of two different resistance values according to an instruction from the control circuit CTLB.

制御回路CTLBは、電圧制御発振器VCOBの電源投入に伴って、電流源CSBに大きい方の供給能力でのnMOSトランジスタTB1に対する電流供給動作の実施を指示するとともに、トランスミッションゲートTGBに低い方の抵抗値でのオン状態への遷移を指示する。制御回路CTLBは、電圧制御発振器VCOBの定常状態への遷移に伴って、電流源CSBに小さい方の供給能力でのnMOSトランジスタTB1に対する電流供給動作の実施を指示するとともに、トランスミッションゲートTGBに高い方の抵抗値でのオン状態への遷移を指示する。   The control circuit CTLB instructs the current source CSB to carry out a current supply operation to the nMOS transistor TB1 with a larger supply capability as the voltage controlled oscillator VCOB is turned on, and the transmission gate TGB has a lower resistance value. Instructs the transition to the ON state at. The control circuit CTLB instructs the current source CSB to perform a current supply operation with respect to the nMOS transistor TB1 with a smaller supply capability as the voltage controlled oscillator VCOB transitions to a steady state, and the transmission gate TGB has a higher one. Instructs the transition to the ON state with the resistance value of.

ここで、nMOSトランジスタTB1のゲートの電位変動量v1と、nMOSトランジスタTB2のゲートの電位変動量V2との関係は、トランジスタミッションゲートTGBの抵抗値RおよびキャパシタCBのキャパシタ値Cとを用いて、次式(1)で表される。
v2={1/(1+jωCR)}×v1 ・・・(1)
このため、トランスミッションゲートTGBの抵抗値RおよびキャパシタCBのキャパシタ値Cが大きければ、nMOSトランジスタTB1のドレイン電流を小さくしてもnMOSトランジスタTB1からnMOSトランジスタTB2のゲートに伝達される電位変動すなわち雑音が小さくなる。従って、電圧制御発振器VCOBの定常状態時におけるトランジスタミッションゲートTGBの抵抗値R(高い方の抵抗値)は、nMOSトランジスタTB1からnMOSトランジスタTB2のゲートに伝達される雑音を無視できるように、前述した式(1)を変形して得られる次式(2)により規定されている。
R=(1/jωC)×{(v1/v2)−1} ・・・(2)
以上のような構成の電圧制御発振器VCOBでは、起動状態時において、電流源CSBからnMOSトランジスタTB1に大きな電流が供給されるとともに、トランスミッションゲートTGBが短絡に近い低抵抗状態でオンする。このため、電圧制御発振器VCOBは、高速に定常状態に遷移する。また、定常状態時において、電流源CSBからnMOSトランジスタTB1に、起動状態時に供給される電流に比べて小さな電流が供給されるとともに、トランスミッションゲートTGBが前述した式(2)により規定される高抵抗状態でオンする。このように、定常状態時には、電流源CSBからnMOSトランジスタTB1に供給される電流が小さくなるとともに、トランスミッションゲートTGBとキャパシタCBとで構成されるフィルタ回路により雑音を抑制してnMOSトランジスタTB2にバイアス電圧が供給されるため、nMOSトランジスタTB1で発生した雑音がnMOSトランジスタTB2のゲートに伝達されることが防止されるとともに、電圧制御発振器VCOBの定常状態時の消費電力が低減される。従って、第2実施形態の電圧制御発振器VCOBでも、第1実施形態と同様に、高速起動性、低位相雑音性および低消費電力性という3つの重要な特性のすべてを充足させることができる。また、第2実施形態の電圧制御発振器VCOBでは、定常状態時にnMOSトランジスタTB1側からnMOSトランジスタTB2側に微小な電流が供給されるため、例えば、キャパシタCBにリークが存在する場合に有効である。
Here, the relationship between the potential fluctuation amount v1 of the gate of the nMOS transistor TB1 and the potential fluctuation amount V2 of the gate of the nMOS transistor TB2 is obtained by using the resistance value R of the transistor mission gate TGB and the capacitor value C of the capacitor CB. It is represented by the following formula (1).
v2 = {1 / (1 + jωCR)} × v1 (1)
Therefore, if the resistance value R of the transmission gate TGB and the capacitor value C of the capacitor CB are large, even if the drain current of the nMOS transistor TB1 is reduced, the potential fluctuation transmitted from the nMOS transistor TB1 to the gate of the nMOS transistor TB2, that is, noise Get smaller. Therefore, the resistance value R (higher resistance value) of the transistor mission gate TGB in the steady state of the voltage controlled oscillator VCOB is described above so that noise transmitted from the nMOS transistor TB1 to the gate of the nMOS transistor TB2 can be ignored. It is defined by the following equation (2) obtained by modifying equation (1).
R = (1 / jωC) × {(v1 / v2) −1} (2)
In the voltage controlled oscillator VCOB having the above-described configuration, in the start-up state, a large current is supplied from the current source CSB to the nMOS transistor TB1, and the transmission gate TGB is turned on in a low resistance state close to a short circuit. For this reason, the voltage controlled oscillator VCOB transitions to a steady state at high speed. In the steady state, the current source CSB supplies a small current to the nMOS transistor TB1 compared to the current supplied in the start-up state, and the transmission gate TGB has a high resistance defined by the above equation (2). Turn on in state. As described above, in a steady state, the current supplied from the current source CSB to the nMOS transistor TB1 is reduced, and noise is suppressed by the filter circuit including the transmission gate TGB and the capacitor CB, and the bias voltage is applied to the nMOS transistor TB2. Therefore, noise generated in the nMOS transistor TB1 is prevented from being transmitted to the gate of the nMOS transistor TB2, and the power consumption in the steady state of the voltage controlled oscillator VCOB is reduced. Therefore, the voltage controlled oscillator VCOB of the second embodiment can satisfy all three important characteristics, such as fast startability, low phase noise, and low power consumption, as in the first embodiment. Further, in the voltage controlled oscillator VCOB of the second embodiment, since a minute current is supplied from the nMOS transistor TB1 side to the nMOS transistor TB2 side in the steady state, it is effective, for example, when there is a leak in the capacitor CB.

なお、前述した第1および第2実施形態では、nMOSトランジスタを用いて本体部およびバイアス部を構成した例について述べたが、本発明はかかる実施形態に限定されるものではない。例えば、本体部およびバイアス部の少なくともいずれかを、電源線と接地線とを置き換えるとともに、nMOSトランジスタをpMOSトランジスタに置き換えて構成してもよい。   In the first and second embodiments described above, examples in which the main body portion and the bias portion are configured using nMOS transistors have been described, but the present invention is not limited to such embodiments. For example, at least one of the main body and the bias unit may be configured by replacing the power supply line and the ground line and replacing the nMOS transistor with a pMOS transistor.

以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。   As mentioned above, although this invention was demonstrated in detail, the above-mentioned embodiment and its modification are only examples of this invention, and this invention is not limited to these. Obviously, modifications can be made without departing from the scope of the present invention.

本発明の第1実施形態を示す説明図である。It is explanatory drawing which shows 1st Embodiment of this invention. 図1のトランスミッションゲートの一例を示す説明図である。It is explanatory drawing which shows an example of the transmission gate of FIG. 本発明の第2実施形態を示す説明図である。It is explanatory drawing which shows 2nd Embodiment of this invention. LC共振型電圧制御発振器の従来例を示す説明図である。It is explanatory drawing which shows the prior art example of LC resonance type voltage controlled oscillator.

符号の説明Explanation of symbols

BUA、BUB バイアス部
C1、C2、CB キャパシタ
CSA、CSB 電流源
CTLA、CTLB 制御回路
L1、L2 インダクタ
MU 本体部
P1〜P4 端子
SWN nMOSトランジスタ
SWP pMOSトランジスタ
T1、T2、TB1、TB2 nMOSトランジスタ
TGA、TGB トランスミッションゲート
VCOA、VCOB 電圧制御発振器
VDD 電源線
VSS 接地線
BUA, BUB bias unit C1, C2, CB capacitor CSA, CSB current source CTLA, CTLB control circuit L1, L2 inductor MU body P1-P4 terminal SWN nMOS transistor SWP pMOS transistor T1, T2, TB1, TB2 nMOS transistor TGA, TGB Transmission gate VCOA, VCOB Voltage controlled oscillator VDD Power supply line VSS Ground line

Claims (2)

制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、前記電流源に直列形態に接続される第1トランジスタ、および前記第1トランジスタにカレントミラー接続され、前記本体部にバイアス電流を供給する第2トランジスタを有するバイアス部とを備えた電圧制御発振器であって、
前記バイアス部は、前記第1および第2トランジスタの制御端子間に接続されるスイッチ回路と、前記第2トランジスタの制御端子および接地線間に接続される容量素子とを備え、
前記電流源は、電圧制御発振器の起動状態時に前記第1トランジスタに対する電流供給動作を実施し、電圧制御発振器の定常状態時に前記第1トランジスタに対する電流供給動作を停止し、
前記スイッチ回路は、電圧制御発振器の起動状態時にオンし、電圧制御発振器の定常状態時にオフすることを特徴とする電圧制御発振器。
A main body that generates an oscillation signal having a desired frequency according to a control voltage, a current source, a first transistor connected in series to the current source, and a current mirror connection to the first transistor, and a bias applied to the main body A voltage controlled oscillator comprising a bias unit having a second transistor for supplying current,
The bias unit includes a switch circuit connected between the control terminals of the first and second transistors, and a capacitive element connected between the control terminal of the second transistor and a ground line ,
The current source performs a current supply operation to the first transistor when the voltage controlled oscillator is activated, and stops the current supply operation to the first transistor when the voltage controlled oscillator is in a steady state;
The switch circuit is turned on when the voltage controlled oscillator is activated, and is turned off when the voltage controlled oscillator is in a steady state.
制御電圧に応じて所望周波数の発振信号を生成する本体部と、電流源、前記電流源に直列形態に接続される第1トランジスタ、および前記第1トランジスタにカレントミラー接続され、前記本体部にバイアス電流を供給する第2トランジスタを有するバイアス部とを備えた電圧制御発振器であって、
前記バイアス部は、前記第1および第2トランジスタの制御端子間に接続され、抵抗素子として機能するスイッチ回路と、前記第2トランジスタの制御端子および接地線間に接続される容量素子とを備え、
前記電流源は、電圧制御発振器の起動状態時に前記第1トランジスタに対する電流供給動作を第1供給能力で実施し、電圧制御発振器の定常状態時に前記第1トランジスタに対する電流供給動作を前記第1供給能力より小さい第2供給能力で実施し、
前記スイッチ回路は、電圧制御発振器の起動状態時に第1抵抗値でオンし、電圧制御発振器の定常状態時に前記第1抵抗値より高い第2抵抗値でオンすることを特徴とする電圧制御発振器。
A main body that generates an oscillation signal having a desired frequency according to a control voltage, a current source, a first transistor connected in series to the current source, and a current mirror connection to the first transistor, and a bias applied to the main body A voltage controlled oscillator comprising a bias unit having a second transistor for supplying current,
The bias unit includes a switch circuit that is connected between the control terminals of the first and second transistors and functions as a resistance element, and a capacitive element that is connected between the control terminal of the second transistor and a ground line ,
The current source performs a current supply operation for the first transistor with a first supply capability when the voltage controlled oscillator is in a starting state, and performs a current supply operation for the first transistor with the first supply capability when the voltage controlled oscillator is in a steady state. With a smaller second supply capacity,
The voltage controlled oscillator, wherein the switch circuit is turned on with a first resistance value when the voltage controlled oscillator is in a starting state, and is turned on with a second resistance value higher than the first resistance value when the voltage controlled oscillator is in a steady state.
JP2006007273A 2006-01-16 2006-01-16 Voltage controlled oscillator Expired - Fee Related JP4549979B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006007273A JP4549979B2 (en) 2006-01-16 2006-01-16 Voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006007273A JP4549979B2 (en) 2006-01-16 2006-01-16 Voltage controlled oscillator

Publications (2)

Publication Number Publication Date
JP2007189591A JP2007189591A (en) 2007-07-26
JP4549979B2 true JP4549979B2 (en) 2010-09-22

Family

ID=38344443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006007273A Expired - Fee Related JP4549979B2 (en) 2006-01-16 2006-01-16 Voltage controlled oscillator

Country Status (1)

Country Link
JP (1) JP4549979B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218871A (en) 2008-03-11 2009-09-24 Ricoh Co Ltd Voltage controlled oscillator
KR101096426B1 (en) * 2010-05-31 2011-12-21 광운대학교 산학협력단 Voltage controlled oscillator
US8400818B2 (en) 2010-06-16 2013-03-19 Samsung Electronics Co., Ltd. Voltage-controlled oscillator and phase-locked loop circuit

Also Published As

Publication number Publication date
JP2007189591A (en) 2007-07-26

Similar Documents

Publication Publication Date Title
US7522007B2 (en) Injection locked frequency divider
US7375596B2 (en) Quadrature voltage controlled oscillator
US9425735B2 (en) Voltage-controlled oscillator
US20080012654A1 (en) Linearized variable-capacitance module and lc resonance circuit using the same
US7276979B2 (en) Oscillation device and mobile communication apparatus
US8044732B2 (en) Continuously tunable inductor and method to continuously tune an inductor
US20090289732A1 (en) Semiconductor integrated circuit device and frequency synthesizer
US8212596B2 (en) PLL circuit
US7675374B2 (en) Voltage controlled oscillator with switching bias
US7256660B2 (en) CMOS LC-tank oscillator
CN106998191A (en) Oscillator
JP2004140471A (en) Voltage controlled oscillator
US20070222489A1 (en) Voltage-controlled oscillator and adjustment circuit for voltage-con trolled oscillator
JP2008311820A (en) Voltage controlled oscillator and oscillation control system
JP4549979B2 (en) Voltage controlled oscillator
EP2961062A2 (en) Apparatus and methods for switch-coupled oscillators
US20130009715A1 (en) Inductance-capacitance (lc) oscillator
US11258403B2 (en) Voltage controlled oscillator, semiconductor integrated circuit, and transmission and reception device
US20090189706A1 (en) Inductance-switchable dual-band voltage controlled oscillation circuit
US11750199B2 (en) Quadrature oscillator circuitry and circuitry comprising the same
US11239795B2 (en) Fully integrated oscillator for ultra low voltage applications with quadrupled voltage and low phase noise
US11831278B2 (en) Voltage-controlled oscillator device
JP2012114679A (en) Voltage-controlled oscillator
JP2005079897A (en) Voltage control oscillation circuit, pll circuit and tuner
JP4507070B2 (en) Communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees