KR100831264B1 - Method of forming an ion implatation mask - Google Patents

Method of forming an ion implatation mask Download PDF

Info

Publication number
KR100831264B1
KR100831264B1 KR1020060137323A KR20060137323A KR100831264B1 KR 100831264 B1 KR100831264 B1 KR 100831264B1 KR 1020060137323 A KR1020060137323 A KR 1020060137323A KR 20060137323 A KR20060137323 A KR 20060137323A KR 100831264 B1 KR100831264 B1 KR 100831264B1
Authority
KR
South Korea
Prior art keywords
forming
photoresist pattern
ion implantation
relacs
layer
Prior art date
Application number
KR1020060137323A
Other languages
Korean (ko)
Inventor
송일호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060137323A priority Critical patent/KR100831264B1/en
Application granted granted Critical
Publication of KR100831264B1 publication Critical patent/KR100831264B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

A method for forming an ion implantation mask is provided to enhance yield and performance by preventing characteristic deterioration and the increase of characteristic dispersion in a device. A method for forming an ion implantation mask comprises the following steps of: forming a photoresist pattern on a semiconductor substrate; forming an RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) material layer; reacting the RELACS material layer with the photoresist pattern to form a cross-link layer; and injecting an impurity ion(56) into the semiconductor substrate by using the cross-link layer and the photoresist pattern as an ion implantation mask. The step of forming the cross-link layer includes a process of heating a substrate coated with the resolution RELACS material layer.

Description

이온주입 마스크 형성 방법{Method of Forming an Ion Implatation Mask}Method of Forming an Ion Implatation Mask

도 1은 종래 기술을 설명하기 위한 단면도.1 is a cross-sectional view for explaining the prior art.

도 2 내지 도 4는 본 발명의 구현예를 설명하기 위한 단면도.2 to 4 are cross-sectional views for explaining an embodiment of the present invention.

본 발명은 이온주입 마스크 형성 방법에 관한 것으로서, 더 구체적으로는 반도체 기판에 불순물을 주입하는 이온주입 공정에 사용되는 이온주입 마스크 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an ion implantation mask, and more particularly to a method for forming an ion implantation mask used in an ion implantation process for implanting impurities into a semiconductor substrate.

반도체 소자의 고집적화와 이에 따른 디자인 룰의 감소는 포토 리소그라피(photo lithography) 공정의 해상도의 증가를 지속적으로 필요로 하고 있다. 그에 따라, 종래의 광학적 리소그라피(Optical Lithography)에서 사용되는 광원과 렌즈 장비 성능의 한계를 뛰어 넘는 높은 해상도의 구현이 요구되었고, 그와 함께 많은 렌즈의 개구율(Numerical Aperture:NA) 및 해상력 증대 기법(Resolution Enhancement)들이 연구 개발되어 왔다.Higher integration of semiconductor devices and consequent reductions in design rules continue to require an increase in the resolution of photolithography processes. Accordingly, the implementation of high resolution that exceeds the limitations of light source and lens equipment performance used in conventional optical lithography has been required, along with the numerical aperture (NA) and resolution enhancement techniques of many lenses ( Resolution Enhancements have been researched and developed.

이러한 노력으로 인해 건식 불화 아르곤 리소그라피(dry ArF lithography)로 60 ㎚ 급 디바이스를 제조하는 데까지 해상도가 확장되었다. 하지만 이러한 해상도 증가와 함께 포토 공정은 몇 가지 한계에 부딪히고 있다. 즉, 미세 패턴 간의 단락(μ-Bridge) 및 패턴 붕괴(collapse) 등의 심각한 디펙(defect)이 증가하면서 공정 마진 및 디바이스 수율이 감소하고 있고, 패터닝을 위한 감광막의 두께(Thickness of photo resist:Tpr)가 계속적으로 얇아지면서 포토레지스트가 후속 공정의 마스크 역할을 수행하는데 어려움을 가져오고 있다.This effort extends the resolution to fabricate 60 nm devices with dry ArF lithography. However, with this increase in resolution, the photo process is facing some limitations. In other words, process margins and device yields are reduced due to an increase in serious defects such as short-circuit (μ-bridge) and pattern collapse between fine patterns, and the thickness of photoresist for patterning (Tpr). ) Is constantly thinning, making photoresist difficult to act as a mask for subsequent processes.

미세 패턴을 형성함에 있어서, 난반사를 최소화하여 포토레지스트 패턴의 프로파일을 향상시키기 위한 연구가 계속되고 있으나, 이는 식각 공정에 집중되고 있으며 이온주입 공정에 적용하기에는 부적합한 측면이 있다.In forming a fine pattern, research to improve the profile of the photoresist pattern by minimizing diffuse reflection has been continued, but this is concentrated in an etching process and is inadequate for application to an ion implantation process.

도 1은 종래의 이온주입 공정을 설명하기 위한 도면이다.1 is a view for explaining a conventional ion implantation process.

도 1을 참조하면, 반도체 기판(10)에 복수개의 활성영역들이 정의되고, 활성영역에 게이트 패턴(12)을 배치하여 트랜지스터 구조를 형성한다. 다양한 전압 조건에서 트랜지스터의 성능을 발휘하고 단채널 효과를 억제하고 항복전압을 높이기 위하여 이중구조의 정션을 형성한다. 이 때, 저농도의 소오스/드레인 영역은 게이트 패턴 또는 게이트 패턴 측벽에 형성된 스페이서 패턴에 정렬되도록 형성함으로써 이온주입 마스크의 패턴 크기가 크다. 그러나, 고농도의 N+ 영역 및 P+ 영역은 활성영역의 일부분만 오픈된 포토레지스트의 미세 패턴을 형성하기 때문에, 하부 패턴들의 영향으로 프로파일이 불량하게 형성되어, 오프닝 하단부의 포토레지스트 패턴에 풋팅(footing; 17)이 발생될 수 있다.Referring to FIG. 1, a plurality of active regions are defined in the semiconductor substrate 10, and the gate pattern 12 is disposed in the active region to form a transistor structure. Dual junctions are formed to perform transistor performance under various voltage conditions, to suppress short channel effects and to increase breakdown voltage. At this time, the low concentration source / drain regions are formed to be aligned with the spacer pattern formed on the gate pattern or the sidewall of the gate pattern, thereby increasing the pattern size of the ion implantation mask. However, since the high concentration of the N + region and the P + region form a fine pattern of the photoresist in which only a part of the active region is opened, the profile is poorly formed under the influence of the lower patterns, thereby putting footing on the photoresist pattern at the lower end of the opening. 17) may occur.

이온주입 마스크 하단의 프로파일 불량은 이온주입 영역의 프로파일 불량으로 이어져, 소자의 특성 저하 및 산포의 증가를 가져올 수 있다. 따라서, 이를 개 선하기 위하여 이온주입 마스크를 형성하기 전에 하부 반사방지막의 사용을 고려할 수 있으나, 하부 반사방지막에 의해 이온주입 영역이 덮이거나, 이온주입 공정 이후 반사방지막의 제거가 곤란한 점 등의 여러 문제점이 있어 사용이 제한된다.The poor profile at the bottom of the ion implantation mask may lead to a poor profile of the ion implantation region, resulting in deterioration of characteristics and increase in scattering of the device. Therefore, although the use of the lower anti-reflection film may be considered before the formation of the ion implantation mask to improve this, the lower anti-reflection film may cover the ion implantation region, or may be difficult to remove the anti-reflection film after the ion implantation process. There is a problem and its use is restricted.

본 발명이 이루고자 하는 기술적 과제는 프로파일이 우수하고 미세 패턴 형성이 가능한 이온주입 마스크 형성 방법을 제공하는데 있다.An object of the present invention is to provide a method for forming an ion implantation mask having an excellent profile and capable of forming a fine pattern.

본 발명이 이루고자 하는 다른 기술적 과제는 이온 주입 공정에 방해가 되지 않고, 공정 이후 마스크의 제거가 용이한 이온주입 마스크 형성 방법을 제공하는데 있다.Another object of the present invention is to provide a method for forming an ion implantation mask that does not interfere with an ion implantation process and facilitates the removal of the mask after the process.

상기 기술적 과제들을 달성하기 위하여, 본 발명에 따른 이온주입 마스크 형성 방법의 일 예는, 반도체 기판에 이온 주입을 위한 영역의 폭보다 넓게 형성된 오프닝을 포함하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 상에 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질막을 형성하는 단계; 상기 RELACS 물질막과 상기 포토레지스트 패턴을 반응시켜 가교결합층을 형성하는 단계; 및 상기 가교결합층 및 상기 포토레지스트 패턴을 이온주입마스크로 사용하여 상기 반도체 기판에 불순물 이온을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above technical problem, an example of the method of forming an ion implantation mask according to the present invention, forming a photoresist pattern comprising an opening formed in the semiconductor substrate wider than the width of the region for the ion implantation; Forming a RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) material film on the photoresist pattern; Reacting the RELACS material layer with the photoresist pattern to form a crosslinking layer; And implanting impurity ions into the semiconductor substrate using the crosslinking layer and the photoresist pattern as an ion implantation mask.

본 발명은 가교결합층에 의해 이온 주입 노출영역의 폭을 축소하여, 미세 패턴 형성으로 인한 포토레지스트 패턴의 프로파일 불량을 방지하고 요구되는 면적의 오픈 영역을 형성할 수 있다.The present invention can reduce the width of the ion implanted exposure region by the crosslinking layer, thereby preventing a profile defect of the photoresist pattern due to the formation of the micropattern and forming an open area of the required area.

이하 첨부된 도면을 참조하여 본 발명의 구현예를 설명하도록 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

(구현예)(Example)

도 2 내지 도 4는 본 발명의 구현예에 따른 이온주입 마스크 형성 방법을 설명하기 위한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of forming an ion implantation mask according to an embodiment of the present invention.

도 2를 참조하면, 반도체 기판(50)에 포토레지스트 패턴(52)을 형성한다. 여기서, 포토레지스트 패턴(52)은 이온주입을 위한 반도체 기판의 일부분이 노출된 오프닝(53)을 가지는데 이때, 오프닝의 폭은 이온 주입 영역의 폭보다 넓게 형성한다. 따라서, 본 발명에서 최종적으로 요구되는 이온 주입 영역의 폭이 작더라도 포토레지스트 패턴(52)이 가지는 오프닝의 폭은 그 보다 넓게 형성할 수 있기 때문에, 포토레지스트 패턴의 미세 오프닝 형성에 따른 프로파일 불량을 막을 수 있다.Referring to FIG. 2, a photoresist pattern 52 is formed on the semiconductor substrate 50. Here, the photoresist pattern 52 has an opening 53 where a portion of the semiconductor substrate for ion implantation is exposed, wherein the opening width is wider than the width of the ion implantation region. Therefore, even if the width of the ion implantation region finally required in the present invention is small, the width of the opening of the photoresist pattern 52 can be made wider. You can stop it.

도 3을 참조하면, 포토레지스트 패턴(52)이 형성된 기판의 전면에 RELACS(Resolution, Enhancement Lithography Assisted by Chemical Shrink) 물질막(54)을 형성한다. RELACS 물질막(54)는 수용성 중합체로서, 현상액 또는 탈이온수에 의해 제거될 수 있는 물질이다. 그러나, RELACS 물질막(54)에 소정의 열에너지가 가해지면, 포토레지스트와 접촉된 부분에서 가교결합반응이 일어나 가교결합층(54a)을 형성할 수 있다. 포토레지스트와 결합된 가교결합층(54a)은 현상액 또는 탈이온수에 의해 제거되지 않는 화학결합구조를 가진다.Referring to FIG. 3, a RELACS (Resolution, Enhancement Lithography Assisted by Chemical Shrink) material film 54 is formed on the entire surface of the substrate on which the photoresist pattern 52 is formed. The RELACS material film 54 is a water soluble polymer and is a material that can be removed by a developer or deionized water. However, when a predetermined thermal energy is applied to the RELACS material film 54, a crosslinking reaction may occur at a portion in contact with the photoresist to form the crosslinking layer 54a. The crosslinking layer 54a combined with the photoresist has a chemical bonding structure that is not removed by the developer or deionized water.

이러한 RELACS 물질의 성질을 이용하여, RELACS 물질막(54)이 도포된 기판을 베이크하여 RELACS 물질막(54)와 포토레지스트 패턴(52)을 반응시킨다. 그 결과, 포토레지스트 패턴(52)의 표면에 RELACS 물질과 포토레지스트가 결합된 가교결합 층(54a)이 형성된다. 가교결합층(54a)의 두께는 포토레지스트 패턴(52)의 오프닝과 이온주입 영역을 고려하여 적절한 두께로 조절할 수 있으며, 이는 베이크 시간 및 온도를 통하여 제어할 수 있다.By using the properties of the RELACS material, the substrate coated with the RELACS material film 54 is baked to react the RELACS material film 54 with the photoresist pattern 52. As a result, a crosslinking layer 54a in which the RELACS material and the photoresist are bonded to the surface of the photoresist pattern 52 is formed. The thickness of the crosslinking layer 54a may be adjusted to an appropriate thickness in consideration of the opening of the photoresist pattern 52 and the ion implantation region, which may be controlled through the baking time and the temperature.

도 4를 참조하면, 가교결합층(54a)을 형성한 RELACS 물질막(54)을 현상액 및/또는 린스액으로 제거하여, 포토레지스트 패턴(52)의 표면에 가교결합층(54a)을 남기고 수용성인 RELACS 물질막(54)을 제거한다.Referring to FIG. 4, the RELACS material film 54 having the crosslinked layer 54a formed thereon is removed with a developer and / or a rinse solution, leaving the crosslinked layer 54a on the surface of the photoresist pattern 52 and being water soluble. The RELACS material film 54 is removed.

그 결과, 포토레지스트 패턴(52)의 오프닝(53)보다 그 폭이 축소된 이온주입 오프닝(55)을 가지는 이온주입 마스크가 반도체 기판 상에 형성되고, 가교결합층(54a) 및 포토레지스트 패턴(52)로 구성된 이온주입 마스크를 이용하여 반도체 기판(50)에 불순물 이온(56)을 주입하여 도우핑 영역(58)을 형성한다.As a result, an ion implantation mask having an ion implantation opening 55 whose width is smaller than the opening 53 of the photoresist pattern 52 is formed on the semiconductor substrate, and the crosslinking layer 54a and the photoresist pattern ( The doping region 58 is formed by implanting impurity ions 56 into the semiconductor substrate 50 using an ion implantation mask composed of 52.

본 발명의 구현예에서, 도우핑 영역(58)은 트랜지스터의 N+소오스/드레인 영역 또는 P+소오스/드레인 영역일 수 있다. 그러나, 도우핑 영역(58)은 여기에 제한되지 않고, 포토레지스트 패턴(52) 만을 사용할 때 패턴의 미세화로 인해 프로파일이 불량해질 수 있는 경우, 프로파일이 안정된 마스크 패턴 또는 스페이서 패턴을 형성하고, 스페이서 패턴의 폭을 축소하여 최종 미세 패턴을 형성하는 것이 요구되는 이온주입 공정에 적용될 수 있다.In an embodiment of the invention, the doped region 58 may be an N + source / drain region or a P + source / drain region of the transistor. However, the doped region 58 is not limited thereto, and when the photoresist pattern 52 uses only the photoresist pattern 52, when the profile may become poor due to the pattern miniaturization, the profile forms a stable mask pattern or spacer pattern, and the spacer The width of the pattern can be applied to an ion implantation process that requires forming a final fine pattern.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다. Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.

상술한 것과 같이 본 발명은 이온 주입 마스크를 형성함에 있어서, 패턴의 미세화 및 하부 패턴으로 인한 프로파일 불량이 예상되는 포토레지스트 패턴에 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질을 이용한 가교결합층을 형성함으로써 이온주입 마스크의 프로파일 불량을 막을 수 있다.As described above, in the formation of the ion implantation mask, a crosslinking layer using RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) material is formed on a photoresist pattern which is expected to have a fine pattern and a poor profile due to a lower pattern. As a result, poor profile of the ion implantation mask can be prevented.

따라서, 패턴이 미세화되더라도 하부 패턴의 영향이 적고 프로파일이 우수한 이온주입 마스크를 형성할 수 있기 때문에 이온주입 영역의 프로파일을 개선할 수 있다. 결과적으로, 이온주입 영역의 프로파일 불량으로 인한 소자의 특성 저하 및 특성 산포의 증가를 막을 수 있기 때문에, 수율의 향상 및 성능의 향상을 도모할 수 있다.Therefore, even if the pattern is miniaturized, since the ion implantation mask having less influence of the lower pattern and excellent profile can be formed, the profile of the ion implantation region can be improved. As a result, it is possible to prevent the deterioration of the characteristics of the device and the increase of the characteristic scattering due to the poor profile of the ion implantation region, so that the yield and the performance can be improved.

Claims (5)

반도체 기판에 이온 주입을 위한 영역의 폭보다 넓게 형성된 오프닝을 포함하는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the semiconductor substrate, the photoresist pattern comprising an opening formed wider than the width of the region for ion implantation; 상기 포토레지스트 패턴 상에 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질막을 형성하는 단계;Forming a RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) material film on the photoresist pattern; 상기 RELACS 물질막과 상기 포토레지스트 패턴을 반응시켜 가교결합층을 형성하는 단계; 및Reacting the RELACS material layer with the photoresist pattern to form a crosslinking layer; And 상기 가교결합층 및 상기 포토레지스트 패턴을 이온주입마스크로 사용하여 상기 반도체 기판에 불순물 이온을 주입하는 단계를 포함하는 이온주입 마스크 형성 방법.Implanting impurity ions into the semiconductor substrate using the crosslinking layer and the photoresist pattern as an ion implantation mask. 제1항에 있어서,The method of claim 1, 상기 가교결합층을 형성하는 단계는,Forming the crosslinking layer, 상기 RELACS 물질이 도포된 기판을 가열하는 단계를 포함하는 이온주입 마스크 형성 방법.And heating the substrate to which the RELACS material is applied. 제1항에 있어서,The method of claim 1, 상기 RELACS 물질은 수용성 물질인 것을 특징으로 하는 이온주입 마스크 형성 방법.And the RELACS material is a water-soluble material. 제3항에 있어서,The method of claim 3, 상기 가교결합층을 형성하는 단계 후에,After forming the crosslinking layer, 상기 RELACS층을 린스하여 상기 포토레지스트 패턴 표면에 상기 가교결합층을 남기고 상기 RELACS층을 제거하는 것을 특징으로 하는 이온 주입 마스크 형성 방법.And removing the RELACS layer by rinsing the RELACS layer to leave the crosslinking layer on the surface of the photoresist pattern. 제1항에 있어서,The method of claim 1, 상기 기판에 불순물을 주입하여 고농도의 소오스 드레인 영역을 형성하는 것을 특징으로 하는 이온주입 마스크 형성 방법.And implanting impurities into the substrate to form a high concentration source drain region.
KR1020060137323A 2006-12-29 2006-12-29 Method of forming an ion implatation mask KR100831264B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137323A KR100831264B1 (en) 2006-12-29 2006-12-29 Method of forming an ion implatation mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137323A KR100831264B1 (en) 2006-12-29 2006-12-29 Method of forming an ion implatation mask

Publications (1)

Publication Number Publication Date
KR100831264B1 true KR100831264B1 (en) 2008-05-22

Family

ID=39664857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137323A KR100831264B1 (en) 2006-12-29 2006-12-29 Method of forming an ion implatation mask

Country Status (1)

Country Link
KR (1) KR100831264B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269614B1 (en) * 1997-12-20 2000-12-01 김영환 Method of fabricating mask
KR100471345B1 (en) * 2002-12-20 2005-03-10 매그나칩 반도체 유한회사 Method of forming a mask pattern in a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269614B1 (en) * 1997-12-20 2000-12-01 김영환 Method of fabricating mask
KR100471345B1 (en) * 2002-12-20 2005-03-10 매그나칩 반도체 유한회사 Method of forming a mask pattern in a semiconductor device

Similar Documents

Publication Publication Date Title
KR0132490B1 (en) Fabrication method of trt
KR102196072B1 (en) Anti-reflective coating by ion implantation for lithography patterning
US10672610B2 (en) Grafting design for pattern post-treatment in semiconductor manufacturing
WO2016029551A1 (en) Method for manufacturing thin film transistor and thin film transistor
KR101219464B1 (en) Semiconductor device and Method of manufacturing the same
KR100465596B1 (en) A manufacturing method for semiconductor device
KR100843899B1 (en) Method for manufacturing of semiconductor device
KR100831264B1 (en) Method of forming an ion implatation mask
CN110265480A (en) Semiconductor structure and forming method thereof
KR100333550B1 (en) Fabricating method for semiconductor device
US8609544B2 (en) Method for fabricating semiconductor device
KR100824198B1 (en) Method of manufacturing a semiconductor device
KR100920837B1 (en) Method Of Manufacturing Phase Change Memory Device Having Fine Contact Hole
KR20060124908A (en) Method for forming mos transistor and mos transistor using the same
KR100620198B1 (en) Method for manufacturing semiconductor device
US8778602B2 (en) Single photoresist approach for high challenge photo process
KR100215871B1 (en) Method for fabricating semiconductor device
CN116978780A (en) Semiconductor device and method for manufacturing the same
KR0172552B1 (en) Semiconductor device fabrication method
KR100976798B1 (en) Method for manufacturing semiconductor device
KR100530810B1 (en) Flash Device Fabrication Method
KR100741909B1 (en) Method for Forming Gate of Semiconductor Device by Polymer
KR100239452B1 (en) Method for manufacturing semiconductor device
KR100485933B1 (en) Method for manufacturing nano-gate semiconductor
KR19980060636A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee