따라서 본 발명의 목적은 광대역 무선접속 통신시스템에서 FCH의 디코딩 시간을 줄이기 위한 장치 및 방법을 제공함에 있다.
따라서 본 발명의 목적은 광대역 무선접속 통신시스템에서 하나의 OFDMA심볼 데이터를 이용해서 FCH 을 디코딩하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 광대역 무선접속 통신시스템에서 에러체크코드를 포함하는 FCH 메시지를 통신하기 위한 장치 및 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 일 견지에 따르면, 상기 FCH의 정보를 발생하는 정보발생기와, 상기 정보발생기로부터의 정보 비트열에 소정 길이의 에러체크코드를 부가하여 출력하는 부가기와, 상기 부가기로부터의 정보 비트열을 부호 및 변조하여 변조 심볼들을 발생하는 변조심볼 발생기와, 상기 변조심볼 발생기로부터의 변조 심볼들을 소정 슬롯들에 매핑하여 IFFT(Inverse Fast Fourier Transform)연산하기 위한 연산기를 포함하는 것을 특징으로 한다.
본 발명의 다른 견지에 따르면, 광대역 무선접속 통신시스템에서 FCH(Frame Control Header)를 수신하기 위한 장치에 있어서, 상기 FCH가 매핑된 OFDM심볼들 중 첫 번째 OFDM심볼의 데이터를 복조하여 LLR(Log Likelihood Ratio)들을 발생하는 복조기와, 상기 복조기로부터의 LLR들을 복호하여 정보 비트열을 발생하는 복원부와, 상기 복원부로부터의 정보 비트열에서 에러체크코드를 검출하고, 상기 에러체크코드가 정상일 경우 상기 정보비트열을 정보분석기로 제공하는 에러검사기와, 상기 에러검사기로부터의 정보비트열을 해독하여 FCH 정보를 획득하는 상기 정보분석기를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 견지에 따르면, 광대역 무선접속 통신시스템에서 FCH(Frame Control Header)를 송신하기 위한 방법에 있어서, 상기 FCH의 정보 비트열에 소정 길이의 에러체크코드를 부가하는 과정과, 상기 에러체크코드가 부가된 정보 비트열을 부호 및 변조하여 변조 심볼들을 발생하는 과정과, 상기 변조 심볼들을 소정 슬롯들에 매핑하여 IFFT연산하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 견지에 따르면, 광대역 무선접속 통신시스템에서 FCH(Frame Control Header)를 수신하기 위한 방법에 있어서, 상기 FCH가 매핑된 OFDM심볼들 중 첫 번째 OFDM심볼의 데이터를 복조하여 LLR(Log Likelihood Ratio)들을 생성하는 과정과, 상기 생성된 LLR들을 복호하여 정보비트열을 발생하는 과정과, 상기 정보 비트열에서 에러체크코드를 검출하고, 상기 에러체크코드가 정상인지 검사하는 과정과, 상기 에러체크코드가 정상일 경우, 상기 정보비트열을 해독하여 FCH 정보를 획득하는 과정을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이 다.
이하 본 발명은 광대역 무선접속 통신시스템에서 FCH(Frame Control Header)를 효율적으로 통신하기 위한 방안에 대해 살펴보기로 한다. 송신측에서 에러체크코드를 포함하는 FCH메시지를 전송하고, 수신측에서 하나의 OFDMA심볼을 이용해서 FCH를 신뢰성 있게 디코딩하는 방안에 대해 살펴보기로 한다.
도 4는 본 발명의 실시예에 따른 광대역 무선접속 통신시스템에서 FCH를 생성하는 장치를 도시하고 있다.
도시된 바와 같이, 본 발명에 따른 FCH 생성장치는, FCH 정보발생기(400), CRC부가기(402), 반복기(404), 부호기(406), 변조기(408) 및 반복기(410)를 포함하여 구성된다.
도 4를 참조하면, 먼저 정보발생기(400)는 표준 규격에 따라 FCH 정보를 발생한다. 상기 FCH정보로는, 앞서 표 1에서 나타낸 바와 같이, 사용되는 서브채널 비트맵(Used Subchannel bitmap) 정보(6비트), 레인징 변경 지시(Raging_Change_Indication) 정보(1비트), DL-MAP의 반복 코딩 지시(Repetition_Coding_Indication) 정보(2비트), 코딩지시(Coding_Indication) 정보(3비트), DL-MAP 길이 정보(8비트)를 포함할 수 있다.
CRC부가기(402)는 상기 정보발생기(400)로부터의 정보비트열에 대하여 소정 길이의 에러체크코드를 생성하고, 상기 에러체크코드를 상기 정보비트열에 부가하여 출력한다. 여기서, 상기 에러체크코드는 CRC(Cyclic Redundancy Check) 코드와 같은 순방향 에러 정정(FEC : Forward Error Correction) 코드가 사용될 수 있다.
반복기(404)는 상기 CRC부가기(402)로부터의 정보비트열을 2번 반복(2 Repetition)하여 출력한다. 부호기(406)는 상기 반복기(404)로부터의 정보비트열을 소정 부호율로 부호화하여 부호 심볼들을 발생한다. 여기서, 상기 부호기(406)는 길쌈부호기(convolutional coder)이고, 부호율은 1/2인 것으로 가정하기로 한다.
변조기(408)는 상기 부호기(406)로부터의 부호 심볼들을 소정 변조방식으로 변조하여 변조 심볼들을 발생한다. 여기서, 상기 변조기(408)는 QPSK(Quadrature Phase Shift Keying) 변조 방식을 사용하는 것으로 가정하기로 한다. 반복기(410)는 상기 변조기(408)로부터의 변조 심볼들을 4번 반복(4 Repetition)하여 출력한다.
예를 들어, 상기 정보발생기(400)에서 발생되는 정보비트의 개수가 '20'이고, 상기 CRC부가기(402)에서 부가되는 에러체크코드의 비트개수가 '4'일 경우, 최종적으로 상기 반복기(410)에서 발생되는 변조심볼의 개수는 '192'가 된다. 이렇게 생성된 192개의 변조심볼들은 앞서 도 2에서 설명한 바와 같이 4개의 슬롯들에 할당되어 전송된다. 이때, 4개의 슬롯들에 할당되는 데이터는 슬롯 단위로 반복될 뿐만 아니라 심볼단위로도 반복되는 특성을 갖는다. 따라서, 수신기는 첫 번째 OFDMA 심볼의 데이터만 디코딩해도 FCH 정보를 획득할수 있다. 이하 수신기의 동작도 상기한 예를 이용해서 설명하기로 한다.
한편, 상기 반복기(410)에서 발생되는 변조심볼들은 각각 해당 부반송파에 매핑되어 IFFT(Inverse Fast Fourier Transform)연산되고, 상기 IFFT연산된 데이터 (샘플데이터)는 아날로그 신호로 변환된후 RF(Radio Frequency)처리되어 안테나를 통해 송신된다.
도 5는 본 발명의 실시예에 따른 광대역 무선접속 통신시스템에서 FCH를 디코딩하기 위한 장치를 도시하고 있다.
도시된 바와 같이, 본 발명에 따른 FCH 디코딩 장치는, 버퍼(500), 복조기(502), LLR버퍼(504), 제1선택기(506), 서브채널 결합기(508), 슬롯 결합기(510), 제2선택기(512), 복호기(514), 에러검사기(516) 및 FCH 정보분석기(518)를 포함하여 구성된다.
도 5를 참조하면, 먼저 안테나를 통해 수신된 RF(Radio Frequency)신호는 기저대역 샘플데이터로 변환되고, 상기 샘플데이터는 FFT(Fast Fourier Transform)연산된 후 버퍼(500)에 저장된다. 즉, 상기 버퍼(500)에는 FFT연산후의 부반송파 값들이 저장된다. 본 발명에 따라 상기 버퍼(500)는 프리앰블 다음의 첫 번째 OFDMA심볼에 대한 버퍼링을 완료할시, 상기 첫 번째 OFDMA심볼 데이터중 FCH 데이터를 서브채널 단위로 출력한다. 즉, 상기 첫 번째 심볼에 할당된 96 비트의 데이터를 24비트 단위로 출력한다.
복조기(502)는 상기 버퍼(500)로부터의 데이터를 소정 방식으로 복조(demodulation)하여 LLR(Log Likelihood Ratio)들을 발생한다. LLR버퍼(504)는 상기 복조기(502)로부터의 LLR들을 버퍼링하며, 상기 버퍼링된 LLR들을 제1선택기(506)로 출력한다.
상기 제1선택기(506)는 상위 제어기(도시하지 않음)의 제어하여 상기 LLR버퍼(506)로부터의 LLR들을 서브채널 결합기(508) 또는 슬롯결합기(510)로 제공한다. 만일, FCH의 첫 번째 OFDMA심볼에 대한 디코딩이면, 상기 제1선택기(506)는 입력되는 LLR들을 서브채널 결합기(508)로 제공한다.
서브채널 결합기(508)는 상기 제1선택기(506)로부터의 LLR들을 서브채널 단위로 결합(combine)하여 출력한다. 즉, 4개의 서브채널들을 하나의 서브채널로 결합하여 출력한다.
슬롯 결합기(510)는 상기 제1선택기(506)로부터의 LLR들을 슬롯 단위로 결합하고 다시 서브채널 단위로 결합하여 출력한다. 상기 슬롯결합기(510)는 FCH의 첫 번째 OFDMA심볼에 대한 디코딩이 실패했을 경우 동작된다.
제2선택기(512)는 상기 제어기의 제어하에 상기 서브채널 결합기(508)와 상기 슬롯결합기(510)의 출력 중 하나를 선택하여 출력한다. 복호기(514)는 상기 제2선택기(512)로부터의 LLR들을 연판정(soft decision) 복호하여 정보비트열을 발생한다. 여기서, 상기 복호기(514)는 송신기가 송신한 FCH 정보(24비트)를 발생한다.
에러검사기(516)는 상기 복호기(514)로부터의 정보비트열에서 에러체크코드(4비트)를 검출하고, 상기 검출된 에러체크코드를 이용해서 상기 정보비트열에 에러가 발생했는지 검사한다.
만일, 에러가 감지되지 않으면, 상기 에러검사기(516)는 상기 복호기(514)로부터의 정보비트열을 FCH정보분석기(518)로 제공한다. 그러면, 상기 FCH 정보분석기(518)는 상기 에러검사기(516)로부터의 정보비트열을 해독하여 FCH정보(예 : MAP 정보의 위치 등)를 획득한다.
만일, 에러가 감지되면, 상기 에러검사기(516)는 상기 버퍼(500)에서 FCH의 두 번째 OFDMA심볼 데이터를 발생하도록 제어신호를 발생한다. 그러면, 상기 버퍼(500)는 FCH의 두 번째 OFDMA심볼 데이터를 서브채널 단위로 출력한다. 즉, 상기 두 번째 OFDMA심볼에 할당된 96 비트의 데이터를 24비트 단위로 출력한다.
상기 복조기(502)는 상기 버퍼(500)로부터의 데이터를 복조(demodulation)하여 LLR(Log Likelihood Ratio)들을 발생한다. 그리고, 상기 LLR버퍼(504)는 상기 복조기(502)로부터의 LLR들을 버퍼링하며, 상기 첫 번째 OFDMA심볼의 LLR들과 두 번째 OFDMA심볼의 LLR들을 제1선택기(506)로 출력한다. 그러면, 상기 제1선택기(506)는 상기 LLR버퍼(504)로부터의 LLR들을 슬롯결합기(510)로 제공한다.
상기 슬롯결합기(510)는 상기 제1선택기(506)로부터의 LLR들을 슬롯 단위로 결합하고, 다시 서브채널 단위로 결합하여 출력한다. 상기 슬롯결합기(510) 이후의 처리는 앞서 설명한 바와 동일하므로, 여기서는 자세한 설명을 생략하기로 한다. 한편, 두 개의 OFDMA심볼들을 가지고 FCH 디코딩을 수행할때는 상기 에러검사기(516)의 동작을 생략할 수 있다.
도 6은 본 발명의 실시예에 따른 광대역 무선접속 통신시스템에서 FCH를 디코딩하기 위한 절차를 도시하고 있다.
도 6을 참조하면, 먼저 수신기는 601단계에서 FCH의 첫 번째 OFDMA심볼이 수신되는지 검사한다. 상기 첫 번째 OFDMA심볼이 수신된 경우, 상기 수신기는 603단 계로 진행하여 상기 첫 번째 OFDMA심볼에 할당된 FCH 데이터를 서브채널 단위로 복조(demodulation)하여 LLR들을 생성하고, 605단계에서 상기 생성된 LLR들을 버퍼링한다.
이후, 상기 수신기는 607단계에서 상기 LLR들을 서브채널 단위로 결합(combine)하고, 609단계에서 상기 결합된 LLR들을 연판정(soft decision) 복호하여 정보비트열을 획득한다. 그리고 상기 수신기는 611단계로 진행하여 상기 정보비트열에서 에러체크코드(4비트)를 검출하고, 상기 에러체크코드를 가지고 에러검사를 수행한다. 상기 에러검사를 완료한후, 상기 수신기는 613단계에서 상기 정보비트열에 에러가 발생했는지 판단한다.
만일, 에러가 감지되지 않으면, 상기 수신기는 623단계로 진행하여 상기 정보비트열을 분석해서 FCH정보를 획득한다.
만일, 에러가 감지되면, 상기 수신기는 615단계로 진행하여 상기 FCH의 두 번째 OFDM심볼을 복조하여 LLR들을 생성한다. 그리고 상기 수신기는 617단계에서 앞서 생성한 첫 번째 OFDM심볼의 LLR들과 상기 두 번째 OFDMA심볼의 LLR들을 슬롯 단위로 결합하고, 619단계에서 다시 서브채널 단위로 결합한다.
이후, 상기 수신기는 621단계에서 상기 결합된 LLR들을 연판정 복호하여 정보비트열을 획득한다. 그리고 상기 수신기는 상기 623단계에서 상기 정보비트열을 분석해서 FCH 정보를 획득한다.
이상 살펴본 바와 같이, 본 발명은 FCH의 반복 특성을 이용해서 첫 번째 OFDMA심볼의 데이터만 가지고 FCH 디코딩을 수행하는 것을 특징으로 한다. 이와 같이, 한 개의 OFDMA심볼만 가지고 디코딩을 수행할 경우 두 개의 OFDMA심볼들을 가지고 디코딩할 때보다 코딩 이득이 줄어들기 때문에, 본 발명은 FCH 메시지의 예약된 4비트를 에러체크코드로 이용한다. 즉, CRC코드와 같은 순방향 에러 정정 코드를 사용하여 디코딩된 정보비트열(24비트)에 대한 에러유무를 확인할 수 있다. 에러가 감지되지 않으면 정상적으로 FCH가 수신된 것으로 판단하여 디코딩 결과를 바로 사용하지만, 에러가 감지되면 기존의 방식대로 두 개의 OFDMA심볼들을 가지고 다시 디코딩하여 FCH 정보를 획득한다.
한편, 상술한 실시예는 FCH 메시지의 예약된 4비트를 모두 에러체크코드로 사용하는 것으로 설명하였지만, 4비트중 첫 번째 비트는 에러체크코드의 사용유무를 나타내는 지시비트로 사용하고 나머지 3비트를 에러체크코드로 사용할 수 있다.
여기서, 본 발명과 기존 방식을 디코딩 지연시간을 기준으로 비교해보면 다음과 같다.
도 7은 본 발명에 따른 FCH 디코딩 시간을 시간축으로 도시한 도면이다.
(a)는 종래기술에 따른 FCH 디코딩 시간을 나타낸 것이고, (b)는 에러체크코드가 정상일 때 본 발명에 따른 FCH 디코딩 시간을 나타낸 것이며, (c)는 에러체크코드가 비정상일 때 본 발명에 따른 FCH 디코딩 시간을 나타낸 것이다. 디코딩 시간이 한 심볼 간격 내에 종료된다고 가정한 것이며, 각각의 경우에 대한 전체 처리 시간은 다음과 같다.
(a) Ttotal = Tsym + TCC + TFCH
(b) Ttotal = TCC + TEC + TFCH
(c) Ttotal = Tsym + TCC + TFCH
도시된 바와 같이, 에러체크코드가 정상이면 종래기술(a)과 비교해서 Tsym - TEC 만큼의 지연을 줄일 수 있다. 4비트의 에러체크코드를 처리하는 하드웨어는 비교적 단순하게 구현 가능하기 때문에, 본 발명은 적은 하드웨어의 추가로 FCH 디코딩 시간을 줄일 수 있는 이점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.