KR100828519B1

KR100828519B1 - 액정 패널과 이를 갖는 액정 표시 장치

Info

Publication number: KR100828519B1
Application number: KR1020020040842A
Authority: KR
Inventors: 김민홍
Original assignee: 삼성전자주식회사
Priority date: 2002-07-12
Filing date: 2002-07-12
Publication date: 2008-05-13
Also published as: KR20040006542A

Abstract

스캔 신호의 지연을 줄이기 위한 액정 패널과 이를 갖는 액정 표시 장치를 개시한다. 게이트 라인은 스캔 신호를 전달하고, 데이터 라인은 데이터 신호를 전달하며, 게이트 온 라인은 게이트 온 신호를 전달하고, 게이트 오프 라인은 게이트 오프 신호를 전달한다. 제1 스위칭부는 제1단이 게이트 라인에, 제2단이 게이트 온 라인에, 제3단이 게이트 오프 라인에 각각 연결되며, 스캔 신호에 응답하여 게이트 온 또는 오프 전압을 제4단을 통해 출력하고, 제2 스위칭부는 제1단이 제1 스위칭부의 제4단에 연결되고, 제2단이 데이터 라인에 연결되며, 제1 스위칭부의 제4단을 통해 입력되는 게이트 온 또는 오프 전압에 응답하여 온/오프되어 데이터 라인을 통해 인가되는 데이터 신호를 제3단을 통해 출력하며, 화소 전극부는 일단이 제2 스위칭부의 제3단에 연결되고, 데이터 신호를 근거로 화상을 디스플레이한다. 이에 따라, 게이트 라인이 길어져 스캔 신호가 지연되더라도 제2 스위칭 소자를 제어하는 게이트 온 신호가 지연되는 것을 줄일 수 있고, 이에 따라 화질에 미치는 악영향을 최소화할 수 있다.

액정, 스캔, 주사, CMOS, 화질, 패널,

Description

액정 패널과 이를 갖는 액정 표시 장치{LIQUID CRYSTAL PANEL AND LIQUID CRYSTAL DISPLAY HAVING THE SAME}

도 1은 일반적인 액정 패널에서 게이트 라인의 지연을 설명하기 위한 도면이다.

도 2는 상기한 도 1에서 하나의 화소에 대응하는 등가 회로를 설명하기 위한 도면이다.

도 3은 본 발명에 따른 액정 패널의 등가 회로를 설명하기 위한 도면이다.

도 4는 본 발명에 따른 액정 패널의 동작을 설명하기 위한 파형도이다.

도 5는 게이트 온 신호의 지연에 따른 시뮬레이션 결과를 설명하기 위한 파형도이다.

도 6은 본 발명의 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

10 : 제1 스위칭부 QS : 제2 스위칭부

20 : 화소 전극부 100 : 타이밍 제어부

200 : 데이터 드라이버 300 : 게이트 드라이버

400 : 구동 전압 생성부 500 : 액정 패널

본 발명은 액정 패널과 이를 갖는 액정 표시 장치에 관한 것으로, 보다 상세하게는 스캔 신호의 지연을 줄이기 위한 액정 패널과 이를 갖는 액정 표시 장치에 관한 것이다.

최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위해서는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.

최근에 액정 표시 장치가 대표적인 CRT 방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀 컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.

도 1은 일반적인 액정 패널에서 게이트 라인의 지연을 설명하기 위한 도면이다. 도 2는 상기한 도 1에서 하나의 화소에 대응하는 등가 회로를 설명하기 위한 도면이다.

도 1을 참조하면, 게이트 드라이버로부터 인가되는 구형파 형태의 스캔 신호는 게이트 라인의 길이가 증가함에 따라 화소의 RC 성분에 의해 해당 스캔 신호가 왜곡되어 화소에 인가된다.

도 2를 참조하면, 일반적인 TFT-LCD의 화소는 소오스와 게이트가 각각 데이 터 라인과 게이트 라인에 연결된 TFT 스위칭 소자(QS), TFT 스위칭 소자(QS)의 드레인에 각각 연결된 액정 캐패시터(Clc)와 저장 캐패시터(Cst)를 포함한다.

동작시, (p×q)번째 화소를 구동하기 위한 충전은 게이트 드라이버로부터 출력된 스캔 신호가 게이트 라인의 RC 성분에 의해 지연 전달되므로써 충전 시간이 부족하고, 이에 따라 화질이 저하되는 문제점이 발생한다.

특히, 이러한 스캔 신호의 왜곡은 TFT-LCD가 대형화되고, 고해상도화가 진행됨에 따라 게이트 라인의 로드가 증가하게 되고, 증가된 게이트 라인의 로드에 의해 게이트 라인 지연 시간이 증가하며, 이에 따라 액정 충전 시간이 줄어든다.

즉, 게이트 라인의 로드 증가에 의해 발생되는 게이트 지연 시간은 실제로 구동시켜야할 화소를 구동시키지 못하고 뒤늦게 구동시키게 되고, 일정 시간 동안 턴-온 상태를 유지해야하나 이보다 빠르게 턴-오프되어 액정 충전 시간이 줄어되어 정상적인 화상을 디스플레이하는데 문제점이 발생한다.

이러한 스캔 신호의 지연으로 인한 화질 저하를 보상하기 위해 출력 인에이블 신호(OE; Out Enable)를 이용하여 스캔 신호의 지연만큼 스캔 신호를 절단하는 방법을 이용하거나, 또는 아예 액정 패널의 양단, 보다 상세히는 게이트 라인의 양단에서 스캔 신호를 인가하는 듀얼 뱅크(Dual Bank) 방법을 이용하기도 한다.

하지만, 출력 인에이블 신호(OE)를 통한 화질 저하 방지는 게이트 라인의 종단에 연결된 화소의 충전 시간이 부족하게되어 휘도 저하가 발생하는 문제점이 있다.

또한 듀얼 뱅크 방법을 통한 화질 저하 방지는 액정 패널의 양측에 게이트 드라이버가 구비되므로 게이트 드라이버 IC가 2배 소요되어 비용을 상승시키는 문제점이 발생할 뿐만 아니라, 액정 표시 장치를 콤팩트하게 설계하는데 장애 요소로 작용하는 문제점이 있다.

이에 본 발명의 기술과 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 지연된 스캔 신호에 의한 화질을 악영향을 최소화하면서 휘도 저하를 최소화하기 위한 액정 패널을 제공하는 것이다.

또한 본 발명의 다른 목적은 상기한 액정 패널을 갖는 액정 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 패널은, 제1 방향으로 형성되어, 스캔 신호를 전달하는 게이트 라인; 상기 제1 방향과는 상이한 제2 방향으로 형성되어, 데이터 신호를 전달하는 데이터 라인; 게이트 온 신호를 전달하는 게이트 온 라인; 게이트 오프 신호를 전달하는 게이트 오프 라인; 제1단이 상기 게이트 라인에, 제2단이 상기 게이트 온 라인에, 제3단이 상기 게이트 오프 라인에 각각 연결되며, 상기 스캔 신호에 응답하여 상기 게이트 온 또는 오프 전압을 제4단을 통해 출력하는 제1 스위칭부; 제1단이 상기 제1 스위칭부의 제4단에 연결되고, 제2단이 상기 데이터 라인에 연결되며, 상기 제1 스위칭부의 제4단을 통해 입력되는 게이트 온 또는 오프 전압에 응답하여 온/오프되어 상기 데이터 라인을 통해 인가되는 데이터 신호를 제3단을 통해 출력하는 제2 스위칭부; 및 일단이 상기 제2 스위칭부의 제3단에 연결되고, 상기 데이터 신호를 근거로 화상을 디스플레이하는 화소 전극부를 포함하여 이루어진다.

또한, 상기한 본 발명의 다른 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치는, 외부의 그래픽 제어기로부터 입력되는 화상 신호, 상기 화상 신호의 출력을 제어하기 위한 제1 및 제2 타이밍 신호를 출력하는 타이밍 제어부; 상기 제1 타이밍 신호에 응답하여 상기 화상 신호를 로딩하고, 상기 로딩된 화상 신호를 데이터 신호로 변환하여 출력하는 데이터 드라이버; 상기 제2 타이밍 신호에 응답하여 스캔 신호를 순차적으로 출력하는 게이트 드라이버; 게이트 온 신호와 게이트 오프 신호를 생성하여 출력하는 구동 전압 생성부; 및 상기 게이트 온 신호를 전달하는 게이트 온 라인과, 상기 게이트 오프 신호를 전달하는 게이트 오프 라인을 구비하고, 상기 스캔 신호가 인가됨에 따라 상기 게이트 온 신호 또는 게이트 오프 신호를 이용하여 상기 데이터 신호에 따른 화상을 디스플레이하는 액정 패널을 포함하여 이루어진다.

이러한 액정 패널과 이를 갖는 액정 표시 장치에 의하면, 연결된 화소전극부에 데이터 신호의 충전 경로를 형성하는 스위칭 소자를 제어하는 전송 경로를 줄일 수 있으므로 게이트 라인이 길어져 스캔 신호가 지연되더라도 상기 스위칭 소자를 제어하는 게이트 온 신호가 지연되는 것을 줄일 수 있고, 이에 따라 화질에 미치는 악영향을 최소화할 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 3은 본 발명에 따른 액정 패널의 등가 회로를 설명하기 위한 도면으로, 특히 하나의 화소에 대응하는 등가 회로를 설명하기 위한 도면이다.

도 3을 참조하면, 본 발명에 따른 액정 패널에 채용되는 하나의 화소는 서로 인접하는 2개의 게이트 라인(GATE LINE)과, 서로 인접하는 2개의 데이터 라인(DATA LINE)에 의해 정의되고, 각각의 데이터 라인에 인접하면서 평행하게 배열된 게이트 온 라인(Von LINE)과, 게이트 오프 라인(Voff LINE)을 구비하며, 제1 스위칭부(10), 제2 스위칭부(QS) 및 화소 전극부(20)를 포함한다. 여기서, 도시하는 화소는 (p×q)번째 화소이다.

게이트 라인은 제1 방향으로 형성되어, 스캔 신호를 제1 스위칭부(10)에 전달하고, 데이터 라인은 제1 방향과는 상이한 제2 방향으로 형성되어, 데이터 신호를 제2 스위칭부(QS)에 전달한다. 바람직하게는 게이트 라인과 데이터 라인은 서로 수직을 이루면서 매트릭스 형태로 형성된다.

게이트 온 라인은 게이트 라인과 평행하게 형성되어 게이트 온 신호(Von)를 제1 스위칭부(10)에 전달하고, 게이트 오프 라인은 게이트 라인과 평행하게 형성되어 게이트 오프 신호(Voff)를 제1 스위칭부(10)에 전달한다. 여기서, 제1 스위칭부(10)에 전달되는 게이트 온 신호(Von)는 도시한 바와 같이 라이징 타임(rising time)이나 폴 타임(fall time)이 지연되지 않은 구형파이다.

제1 스위칭부(10)는 제1 트랜지스터(Q1)와 제2 트랜지스터(Q2)를 갖는 CMOS로 이루어져, 제1단이 게이트 라인에, 제2단이 게이트 온 라인에, 제3단이 게이트 오프 라인에 연결되어, 상기 게이트 라인을 경유하는 스캔 신호에 응답하여 상기 게이트 온 라인 또는 게이트 오프 라인을 경유하는 게이트 온 신호 또는 게이트 오 프 신호를 제4단을 통해 제2 스위칭부(QS)에 출력한다.

보다 상세히는, 제1 트랜지스터(Q1)는 드레인이 상기 게이트 온 라인에 연결되고, 게이트가 상기 게이트 라인에 연결되며, 스캔 신호에 응답하여 턴-온되어 소오스를 통해 게이트 온 신호(Von)를 제2 스위칭부(QS)에 출력한다.

제2 트랜지스터(Q2)는 소오스가 상기 게이트 오프 라인에 연결되고, 게이트가 상기 게이트 라인에 연결되며, 상기 스캔 신호에 응답하여 턴-온되어 드레인을 통해 상기 게이트 오프 신호를 제2 스위칭부(QS)에 출력한다. 여기서, 제1 트랜지스터(Q1)는 N 타입의 MOS 트랜지스터인 것이 바람직하고, 제2 트랜지스터(Q2)는 P 타입의 MOS 트랜지스터인 것이 바람직하다.

제2 스위칭부(QS)는 제1단이 제1 스위칭부(10)의 제4단에 연결되고, 제2단이 상기 데이터 라인에 연결되며, 제1 스위칭부(10)의 제4단을 통해 입력되는 게이트 온 또는 오프 신호(Von 또는 Voff)에 응답하여 턴-온 또는 턴-오프되어 상기 데이터 라인을 통해 인가되는 데이터 신호를 제3단을 통해 화소 전극부(20)에 출력한다.

화소 전극부(20)는 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)로 이루어져, 일단이 제2 스위칭부(QS)의 제3단에 연결되고, 데이터 신호를 근거로 화상을 디스플레이한다. 즉, 게이트 온 신호와 함께 인가된 데이터 신호에 대응하는 전압은 게이트 온 신호가 오프된 후에도 스토리지 캐패시터(Cst)에 의해 계속 유지되며 액정 캐패시터(Clc)에 인가된다. 물론 도면상에서는 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)가 병렬 연결되고, 일단이 제2 스위칭부(Q2)의 제3단에 공통 연결 되고, 타단이 공통 전극 전압(Vcom)에 공통 연결된 것을 도시하였으나, 액정 캐패시터(Clc)는 공통 전극 전압에 연결되고, 스토리지 캐패시터(Cst)는 그라운드 연결될 수도 있을 것이다.

또한, 도면상에서는 게이트 온 라인과 게이트 오프 라인이 데이터 라인이 형성된 방향과 평행하게 형성되는 것을 하나의 실시예로 설명하였으나, 상기한 게이트 온 라인과 게이트 오프 라인이 게이트 라인이 형성된 방향과 평행하게 형성되는 것을 다른 실시예로 설명할 수도 있을 것이다. 물론 게이트 온 라인이 데이터 라인의 형성 방향과 평행하게, 그리고 게이트 오프 라인이 게이트 라인의 형성 방향과 평행하게 형성할 수도 있을 것이고, 그 역도 가능할 것이다.

이처럼, 본 발명에 따른 액정 패널은 하나의 화소를 정의하는 데이터 라인과 게이트 라인 외에 별도로 게이트 온 신호를 전달하는 게이트 온 라인과 게이트 오프 신호를 전달하는 게이트 오프 라인을 더 구비하고, 상기 게이트 라인을 통해 전달되는 스캔 신호에 응답하여 상기 게이트 온 신호 또는 게이트 오프 신호를 화소 전극부에 연결된 스위칭 소자에 전달하는 별도의 스위칭부를 더 구비하므로써, 게이트 라인이 길어지더라도 게이트 라인을 경유하는 스캔 신호를 이용하여 스위칭 소자를 제어하지 않고 별도로 구비된 게이트 온 라인 또는 게이트 오프 라인을 통해 전달되는 게이트 온 또는 오프 전압을 이용하여 스위칭 소자를 제어할 수 있으므로 스캔 신호가 지연되는 것을 방지할 수 있다.

그러면, 첨부하는 도 4를 참조하여 본 발명에 따른 액정 패널의 동작을 설명한다.

도 3과 도 4를 참조하면, 하이 레벨에서 로우 레벨로 변경되는 첫 번째 스캔 신호가 인가되면, 첫 번째 화소에 구비되는 제1 스위칭부(10)의 제1 트랜지스터(Q1)는 턴-온되어 드레인에 연결된 게이트 온 신호를 제2 스위칭부(QS)의 게이트에 인가한다. 그러면, 제2 스위칭부(QS)는 턴-온되어 제2 스위칭부(QS)의 드레인에 연결된 데이터 라인을 경유하는 데이터 전압을 화소 화소전극부에 충전시킨다.

또한, 로우 레벨에서 하이 레벨로 변경되는 첫 번째 스캔 신호가 인가되면, 첫 번째 화소에 구비되는 제1 스위칭부(10)의 제1 트랜지스터(Q1)는 턴-오프되고, 제2 트랜지스터(Q2)가 턴-온되어 제2 트랜지터(Q2)의 소오스에 연결된 게이트 오프 신호를 제2 스위칭부(QS)의 게이트에 인가하여 제2 스위칭부(QS)를 턴-오프시켜 데이터 전압의 충전을 차단한다.

한편, 첫 번째 스캔 신호로부터 임계 전압(threshold voltage)이 △t만큼 지연되고, 하이 레벨에서 로우 레벨로 변경되는 m 번째 스캔 신호가 인가되면, m 번째 화소에 구비되는 제1 스위칭부(10)의 제1 트랜지스터(Q1)는 턴-온되어 드레인에 연결된 게이트 온 신호를 제2 스위칭부(QS)의 게이트에 인가한다. 그러면, 제2 스위칭부(QS)는 턴-온되어 제2 스위칭부(QS)의 드레인에 연결된 데이터 라인을 경유하는 데이터 전압을 화소 화소전극부(20)에 충전시킨다.

또한, 로우 레벨에서 하이 레벨로 변경되는 m 번째 스캔 신호가 인가되면, m 번째 화소에 구비되는 제1 스위칭부(10)의 제1 트랜지스터(Q1)는 턴-오프되고, 제2 트랜지스터(Q2)가 턴-온되어 제2 트랜지스터(Q2)의 소오스에 연결된 게이트 오프 신호를 제2 스위칭부(QS)의 게이트에 인가하여 제2 스위칭부(QS)를 턴-오프시켜 데이터 전압의 충전을 차단한다.

이상에서 설명한 바와 같이, 하이 레벨의 스캔 신호가 인가되면 제1 스위칭부의 제어에 의해 게이트 온 신호가 제2 스위칭부를 턴-온시켜 데이터 전압의 충전을 제어하고, 로우 레벨의 스캔 신호가 인가되면 제1 스위칭부의 제어에 의해 게이트 오프 신호가 제2 스위칭부를 턴-오프시켜 데이터 전압의 충전을 차단한다.

도 5는 게이트 온 신호의 지연에 따른 시뮬레이션 결과를 설명하기 위한 파형도로서, 특히 일반적인 액정 패널에 의한 스캔 신호 지연과 본 발명에 따른 액정 패널에 의한 스캔 신호 지연을 비교 설명한다. 여기서, 임의의 게이트 라인의 로드는 동일한 액정 패널로 간주한다.

도 5를 참조하면, 일반적인 액정 패널에서 n번째 게이트 라인에 인가되는 스캔 신호는 첫 번째 게이트 라인에 인가되는 스캔 신호에 비해 제1 시간만큼 지연되어 인가되는 것을 확인할 수 있다.

하지만, 본 발명에 따른 액정 패널에서 n번째 게이트 라인에 인가되는 스캔 신호는 첫 번째 게이트 라인에 인가되는 스캔 신호에 비해 제1 시간보다는 작은 제2 시간만큼 지연되어 인가되는 것을 확인할 수 있다.

즉, 본 발명에 따른 액정 패널에 의하면 일반적인 액정 패널에 비해 라이징 타임이 지연되거나 폴링 타임이 지연되는 현상을 차단함을 확인할 수 있다.

그러면, 본 발명에 따른 액정 패널을 채용한 액정 표시 장치에 대해서 첨부 하는 도면을 참조하여 설명한다.

도 6을 참조하면, 본 발명의 실시예에 따른 액정 표시 장치는 타이밍 제어부(100), 데이터 드라이버(200), 게이트 드라이버(300), 구동 전압 생성부(400) 및 액정 패널(500)을 포함한다.

타이밍 제어부(100)는 외부의 그래픽 제어기(미도시)로부터 인가되는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭(MCLK), RGB 영상 데이터(R[0:N], G[0:N], G[0:N]), 데이터 인에이블 신호(DE) 등을 제공받아, 상기 RGB 데이터의 디스플레이를 제어하는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)를 근거로 제1 타이밍 신호를 생성하고, 생성된 제1 타이밍 신호와 함께 RGB 영상 데이터(R[0:N], G[0:N], G[0:N])를 데이터 드라이버(200)에 출력한다. 여기서, 제1 타이밍 신호는 RGB 데이터 전송 완료 후 데이터 드라이버(200)에 구비되는 복수의 데이터 드라이브 IC에 출력을 시작하는 로드 신호(LOAD 또는 TP)와 게이트 라인들의 시작을 알리는 수평 동기 시작 신호(STH)와 수평 클럭(HCLK)을 포함한다.

또한, 타이밍 제어부(100)는 상기 RGB 데이터(DATA)의 디스플레이를 제어하는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)를 근거로 제2 타이밍 신호를 생성하고, 생성된 제2 타이밍 신호를 게이트 드라이버(300)에 출력한다. 여기서, 제2 타이밍 신호는 게이트 온/오프 신호의 출력을 제어하는 게이트 선택 신호(Gate CLK 또는 CPV), 첫번째 게이트 라인의 선택을 위한 수직 동기 시작 신호(STV)를 포 함한다.

데이터 드라이버(200)는 일종의 소스(source) 드라이버로서 복수의 데이터 드라이브 IC로 이루어져, 타이밍 제어부(100)로부터 인가되는 RGB 영상 데이터(R[0:N], G[0:N], G[0:N])를 각각 제공받아 쉬프트 레지스터(미도시)내에 저장했다가 수평 동기 시작 신호(STH)가 인가되는 경우에는 RGB 영상 데이터(R[0:N], G[0:N], G[0:N])에 해당하는 전압으로 변환하여 액정 패널(400)에 전달한다.

즉, 데이터 드라이버(200)는 첫번째 게이트 라인부터 마지막번째 게이트 라인에 대응하는 수평 동기 시작 신호(STH)가 입력되는 경우에는 해당 RGB 영상 데이터를 변환한 전압을 액정 패널(400)에 구성된 복수의 데이터 라인에 전달한다.

게이트 드라이버(300)는 일종의 스캔 드라이버로서 복수의 게이트 드라이버 IC로 이루어져, 타이밍 제어부(100)로부터 제공되는 게이트 선택 신호(Gate CLK 또는 CPV)와 수직 동기 시작 신호(STV)를 제공받아 복수의 스캔 신호(G1, G2, ..., Gn)를 액정 패널(400)에 구성된 복수의 게이트 라인에 순차적으로 인가한다.

이때 일반적으로 스캔 신호는 로우 레벨을 유지하다가 액정 패널에 구비되는 화소를 구동하기 위해 하이 레벨로 변경되는 구형파이다. 하지만 본 발명에서 출력되는 스캔 신호는 상기한 일반적인 스캔 신호와는 위상이 반전된 신호로서, 액정 패널에 구비되는 화소를 구동하기 위해 하이 레벨을 유지하다가 로우 레벨로 변경되는 구형파이다. 물론 이러한 일반적인 스캔 신호와는 위상 반전된 스캔 신호를 출력하기 위해 게이트 드라이버(300)의 종단, 보다 상세히는 게이트 라인의 수만큼의 위상반전기를 구비하는 것이 바람직할 것이다.

구동 전압 생성부(400)는 게이트 온 신호와 게이트 오프 신호에 대응하는 각각의 전압을 생성하고, 생성된 전압을 별도로 배치된 게이트 온 라인과 게이트 오프 라인을 경유하여 액정 패널(500)에 제공한다.

액정 패널(500)은 n×m개의 매트릭스 타입으로 구성된 복수의 화소 전극으로 구성되며, 게이트 드라이버(300)로부터 제공되는 스캔 신호(G1,G2, ..., Gn)가 해당 화소에 인가됨에 따라 데이터 드라이버(200)로부터 제공되는 데이터 전압(D1, D2, ..., Dm)에 응답하여 내장된 해당 화소 전극을 구동하여 화상을 디스플레이한다.

보다 상세히는, 액정 패널(500)은 m개의 게이트 라인(GATE LINE)과, n개의 데이터 라인(DATA LINE)과, 각각의 데이터 라인에 인접하면서 평행하게 배열된 게이트 온 라인(Von LINE)과, 게이트 오프 라인(Voff LINE)을 구비한다.

서로 인접하는 2개의 게이트 라인과 서로 인접하는 2개의 데이터 라인에 의해 정의되는 화소들 각각은 제1 스위칭부(10), 제2 스위칭부(QS) 및 화소 전극부(20)를 포함한다. 여기서, 상기한 액정 패널에 상세한 설명은 상기한 도 3에서 설명하였으므로 그 상세 설명은 생략한다.

물론 도면상에서는 게이트 온 라인과 게이트 오프 라인이 데이터 라인이 형성된 방향과 평행하게 형성되는 것을 하나의 실시예로 설명하였으나, 상기한 게이트 온 라인과 게이트 오프 라인이 게이트 라인이 형성된 방향과 평행하게 형성되는 것을 다른 실시예로 설명할 수도 있을 것이다. 물론 게이트 온 라인이 데이터 라인의 형성 방향과 평행하게, 그리고 게이트 오프 라인이 게이트 라인의 형성 방향과 평행하게 형성할 수도 있을 것이고, 그 역도 가능할 것이다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 따르면 하나의 화소를 정의하는 데이터 라인과 게이트 라인 외에 별도로 게이트 온 신호를 전달하는 게이트 온 라인과 게이트 오프 신호를 전달하는 게이트 오프 라인을 더 구비하고, 상기 게이트 라인을 통해 전달되는 스캔 신호에 응답하여 상기 게이트 온 신호 또는 게이트 오프 신호를 화소 전극부에 연결된 스위칭 소자에 전달하는 별도의 스위칭부를 더 구비한다. 구동시, 게이트 드라이버로부터 출력되는 스캔 신호가 대화면의 액정 패널의 게이트 라인에 인가되더라도 지연된 스캔 신호가 화소를 구동하지 않고 별도로 구비된 게이트 온 라인 또는 게이트 오프 라인을 통해 게이트 온 신호 또는 게이트 오프 신호를 받을 수 있으므로 전송로를 짧게할 수 있고, 이에 따라 화질에 미치는 악영향을 최소화할 수 있다.

Claims

제1 방향으로 형성되어, 스캔 신호를 전달하는 게이트 라인;

상기 제1 방향과는 상이한 제2 방향으로 형성되어, 데이터 신호를 전달하는 데이터 라인;

게이트 온 신호를 전달하는 게이트 온 라인;

게이트 오프 신호를 전달하는 게이트 오프 라인;

제1단이 상기 게이트 라인에, 제2단이 상기 게이트 온 라인에, 제3단이 상기 게이트 오프 라인에 각각 연결되며, 상기 스캔 신호에 응답하여 상기 게이트 온 또는 오프 전압을 제4단을 통해 출력하는 제1 스위칭부;

제1단이 상기 제1 스위칭부의 제4단에 연결되고, 제2단이 상기 데이터 라인에 연결되며, 상기 제1 스위칭부의 제4단을 통해 입력되는 게이트 온 또는 오프 전압에 응답하여 온/오프되어 상기 데이터 라인을 통해 인가되는 데이터 신호를 제3단을 통해 출력하는 제2 스위칭부; 및

일단이 상기 제2 스위칭부의 제3단에 연결되고, 상기 데이터 신호를 근거로 화상을 디스플레이하는 화소 전극부를 포함하는 액정 패널.
제1항에 있어서, 상기 제1 스위칭부는,

드레인(또는 소오스)이 상기 게이트 온 라인에 연결되고, 게이트가 상기 게이트 라인에 연결되며, 상기 스캔 신호에 응답하여 턴-온/턴-오프하여 소오스(또는 드레인)를 통해 상기 게이트 온 신호를 출력하는 제1 트랜지스터; 및

소오스(또는 드레인)가 상기 게이트 오프 라인에 연결되고, 게이트가 상기 게이트 라인에 연결되며, 상기 스캔 신호에 응답하여 턴-온/턴-오프하여 드레인(또는 소오스)을 통해 상기 게이트 오프 신호를 출력하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 액정 패널.
제2항에 있어서, 상기 제1 트랜지스터는 N 타입의 MOS 트랜지스터이고, 상기 제2 트랜지스터는 P타입의 MOS 트랜지스터인 것을 특징으로 하는 액정 패널.
제1항에 있어서, 상기 스캔 신호는 상기 제1 스위칭부를 온시키기 위해 하이 레벨에서 로우 레벨로 변경되고, 상기 제1 스위칭부를 오프시키기 위해 로우 레벨에서 하이 레벨로 변경되는 것을 특징으로 하는 액정 패널.
제1항에 있어서, 상기 게이트 온 라인과 게이트 오프 라인 상기 게이트 라인과 평행하게 형성되는 것을 특징으로 하는 액정 패널
제1항에 있어서, 상기 게이트 온 라인과 게이트 오프 라인은 상기 데이터 라인과 평행하게 형성되는 것을 특징으로 하는 액정 패널
외부의 그래픽 제어기로부터 입력되는 화상 신호, 상기 화상 신호의 출력을 제어하기 위한 제1 및 제2 타이밍 신호를 출력하는 타이밍 제어부;

상기 제1 타이밍 신호에 응답하여 상기 화상 신호를 로딩하고, 상기 로딩된 화상 신호를 데이터 신호로 변환하여 출력하는 데이터 드라이버;

상기 제2 타이밍 신호에 응답하여 스캔 신호를 순차적으로 출력하는 게이트 드라이버;

게이트 온 신호와 게이트 오프 신호를 생성하여 출력하는 구동 전압 생성부; 및

상기 게이트 온 신호를 전달하는 게이트 온 라인과, 상기 게이트 오프 신호를 전달하는 게이트 오프 라인을 구비하고, 상기 스캔 신호가 인가됨에 따라 상기 게이트 온 신호 또는 게이트 오프 신호를 이용하여 상기 데이터 신호에 따른 화상을 디스플레이하는 액정 패널을 포함하는 액정 표시 장치.
제7항에 있어서, 상기 액정 패널은,

제1 방향으로 형성되어, 스캔 신호를 전달하는 게이트 라인;

상기 제1 방향과는 상이한 제2 방향으로 형성되어, 데이터 신호를 전달하는 데이터 라인;

게이트 온 신호를 전달하는 게이트 온 라인;

게이트 오프 신호를 전달하는 게이트 오프 라인;

제1단이 상기 게이트 라인에, 제2단이 상기 게이트 온 라인에, 제3단이 상기 게이트 오프 라인에 각각 연결되며, 상기 스캔 신호에 응답하여 상기 게이트 온 또 는 오프 전압을 제4단을 통해 출력하는 제1 스위칭부;

제1단이 상기 제1 스위칭부의 제4단에 연결되고, 제2단이 상기 데이터 라인에 연결되며, 상기 제1 스위칭부의 제4단을 통해 입력되는 게이트 온 또는 오프 전압에 응답하여 온/오프되어 상기 데이터 라인을 통해 인가되는 데이터 신호를 제3단을 통해 출력하는 제2 스위칭부; 및

일단이 상기 제2 스위칭부의 제3단에 연결되고, 상기 데이터 신호를 근거로 화상을 디스플레이하는 화소 전극부를 포함하는 것을 특징으로 하는 액정 표시 장치.