KR100822194B1 - Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied - Google Patents

Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied Download PDF

Info

Publication number
KR100822194B1
KR100822194B1 KR1020020003714A KR20020003714A KR100822194B1 KR 100822194 B1 KR100822194 B1 KR 100822194B1 KR 1020020003714 A KR1020020003714 A KR 1020020003714A KR 20020003714 A KR20020003714 A KR 20020003714A KR 100822194 B1 KR100822194 B1 KR 100822194B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode lines
scan electrode
pulse waveform
display panel
Prior art date
Application number
KR1020020003714A
Other languages
Korean (ko)
Other versions
KR20030063548A (en
Inventor
이주원
손철식
허세준
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020020003714A priority Critical patent/KR100822194B1/en
Publication of KR20030063548A publication Critical patent/KR20030063548A/en
Application granted granted Critical
Publication of KR100822194B1 publication Critical patent/KR100822194B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

본 발명은, 전계발광 표시 패널의 어느 한 데이터 전극 라인과 어느 한 주사 전극 라인 사이에서 발생되는 저항성 단락 부위를 전류의 흐름으로써 절단하거나 검출하기 위하여, 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 소정의 시간 동안에 소정의 전압을 인가하는 전계발광 표시 패널의 에이징 방법이다. 여기서, 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 제1 전압과 상기 제1 전압보다 낮은 제2 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가된다.The present invention provides a method for cutting or detecting a resistance short-circuited portion generated between one data electrode line and one scan electrode line of an electroluminescent display panel by a current flow, between all data electrode lines and scan electrode lines. An aging method of an electroluminescent display panel that applies a predetermined voltage for a predetermined time. Here, a voltage of a pulse waveform in which a first voltage and a second voltage lower than the first voltage are alternately applied is applied between all data electrode lines and the scan electrode lines.

Description

펄스 파형의 전압이 인가되는 전계발광 표시 패널의 에이징 방법{Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied} Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied}

도 1은 종래의 전계발광 표시 패널의 에이징 방법에 따른 에이징 장치를 보여주는 블록도이다.1 is a block diagram illustrating an aging apparatus according to an aging method of a conventional electroluminescent display panel.

도 2는 본 발명의 전계발광 표시 패널의 에이징 방법에 따른 에이징 장치를 보여주는 블록도이다.2 is a block diagram illustrating an aging apparatus according to an aging method of an electroluminescent display panel of the present invention.

도 3은 본 발명의 제1 실시예에 따라 도 2의 장치의 펄스 발생기들로부터 전계발광 표시 패널들의 모든 주사 전극 라인들에 인가되는 전위의 파형도이다.3 is a waveform diagram of a potential applied to all scan electrode lines of the electroluminescent display panels from the pulse generators of the apparatus of FIG. 2 according to the first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따라 도 2의 장치의 펄스 발생기들로부터 전계발광 표시 패널들의 모든 주사 전극 라인들에 인가되는 전위의 파형도이다.4 is a waveform diagram of a potential applied to all scan electrode lines of electroluminescent display panels from the pulse generators of the device of FIG. 2 according to a second embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 따라 도 2의 장치의 펄스 발생기들로부터 전계발광 표시 패널들의 모든 주사 전극 라인들에 인가되는 전위의 파형도이다.FIG. 5 is a waveform diagram of a potential applied to all scan electrode lines of electroluminescent display panels from the pulse generators of the device of FIG. 2 in accordance with a third embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...개인용 컴퓨터, 2a,2b...병렬 인터페이스 보드,1 ... personal computer, 2a, 2b ... parallel interface board,

IFC...인터페이스 케이블, 3a,3b...전원 공급기, IFC ... interface cable, 3a, 3b ... power supply,

JIG1,...,JIG4...연결 지그, ELD1,...,ELD4...전계발광 표시 패널, JIG1, ..., JIG4 ... connection jig, ELD1, ..., ELD4 ... electroluminescent display panel,                 

S1,...,Sn...주사 전극 라인들, D1,...,Dm...데이터 전극 라인들,S 1 , ..., S n ... scan electrode lines, D 1 , ..., D m ... data electrode lines,

5a,5b...펄스 발생기.5a, 5b ... pulse generator.

본 발명은, 전계발광 표시 패널의 에이징(aging) 방법에 관한 것으로서, 보다 상세하게는, 전계발광 표시 패널의 어느 한 데이터 전극 라인과 어느 한 주사 전극 라인 사이에서 발생되는 저항성 단락 부위를 전류의 흐름으로써 절단하거나 검출하기 위하여, 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 소정의 시간 동안에 소정의 전압을 인가하는 에이징 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an aging method of an electroluminescent display panel. More particularly, the present invention relates to a resistive short-circuit generated between one data electrode line and one scan electrode line of an electroluminescent display panel. The present invention relates to an aging method for applying a predetermined voltage between all data electrode lines and scan electrode lines for a predetermined time in order to cut or detect the same.

도 1을 참조하면, 종래의 전계발광 표시 패널의 에이징 방법에 따른 에이징 장치는 개인용 컴퓨터(1), 병렬 인터페이스 보드들(2a,2b), 인터페이스 케이블(IFC), 전원 공급기들(3a,3b) 및 연결 지그들(JIG1,...,JIG4)을 포함한다. Referring to FIG. 1, an aging apparatus according to an aging method of a conventional electroluminescent display panel includes a personal computer 1, parallel interface boards 2a and 2b, an interface cable IFC, and power supplies 3a and 3b. And connecting jigs JIG1, ..., JIG4.

사용자의 조작에 의하여 개인용 컴퓨터(1)로부터 발생되는 제어 신호는 병렬 인터페이스 보드들(2a,2b)과 인터페이스 케이블(IFC)을 통하여 각각의 전원 공급기(3a,3b)의 동작을 제어한다. 이에 따라 전원 공급기들(3a,3b)은 에이징을 위한 직류 전압을 출력한다. 전원 공급기들(3a,3b)의 출력 단자들(+,-)로부터의 직류 전압은 연결 지그들(JIG1,...,JIG4)을 통하여 전계발광 표시 패널들 (ELD1,...,ELD4)의 모든 주사 전극 라인들(S1,...,Sn)과 모든 데이터 전극 라인들(D1,...,Dm) 사이에 설정 시간 동안 인가된다. 예를 들어, 모든 데이터 전극 라인들 (D1,...,Dm)에 정극성 전위가 인가되고, 모든 주사 전극 라인들(S1,...,S n)에 접지 전위가 인가된다. 이러한 에이징 동작 상태는 전원 공급기들(3a,3b)로부터 인터페이스 보드들(2a,2b)과 인터페이스 케이블(IFC)을 통하여 개인용 컴퓨터(1)에 보고된다. 따라서, 사용자는 개인용 컴퓨터(1)를 통하여 에이징 동작 상태를 모니터링 및 제어할 수 있다. The control signal generated from the personal computer 1 by the user's operation controls the operation of each power supply 3a, 3b through the parallel interface boards 2a, 2b and the interface cable IFC. Accordingly, the power supplies 3a and 3b output a DC voltage for aging. The direct current voltages from the output terminals (+,-) of the power supplies 3a, 3b are connected to the electroluminescent display panels ELD1, ..., ELD4 via the connecting jigs JIG1, ..., JIG4. of all the scan electrode lines (s 1, ..., s n ) to all the data electrode line it is applied for a set time between (D 1, ..., D m ). For example, a positive potential is applied to all data electrode lines D 1 , ..., D m , and a ground potential is applied to all scan electrode lines S 1 , ..., S n . . This aging operation status is reported to the personal computer 1 from the power supplies 3a and 3b via the interface boards 2a and 2b and the interface cable IFC. Therefore, the user can monitor and control the aging operation state through the personal computer 1.

요약하면, 전계발광 표시 패널들(ELD1,...,ELD4)의 모든 주사 전극 라인들(S1,...,Sn)과 모든 데이터 전극 라인들(D1,...,Dm) 사이에 소정의 직류 전압이 소정의 설정 시간 동안 인가된다. 이에 따라, 전계발광 표시 패널의 어느 한 데이터 전극 라인과 어느 한 주사 전극 라인 사이에서 저항성 단락이 발생되는 경우, 저항성 단락 부위를 전류의 흐름으로써 절단하거나 검출할 수 있다. 하지만, 이와 같은 종래의 에이징 방법에 의하면, 일정한 직류 전압이 인가됨으로 인하여 다음과 같은 문제점들이 있다.In summary, all scan electrode lines S 1 , ..., S n and all data electrode lines D 1 , ..., D m of the electroluminescent display panels ELD1,..., ELD4. A predetermined DC voltage is applied for a predetermined set time between the &lt; RTI ID = 0.0 &gt; Accordingly, when a resistive short circuit occurs between one data electrode line and one scan electrode line of the electroluminescent display panel, the resistive short circuit portion may be cut or detected by the flow of current. However, according to the conventional aging method, there are the following problems due to the constant DC voltage is applied.

첫째, 저항성 단락 부위에 변하지 않는 양의 에너지가 인가되므로, 저항성 단락 부위가 받는 충격량이 상대적으로 적다. 따라서, 저항성 단락 부위의 절단 또는 검출 성능이 상대적으로 낮다.First, since an unchanged amount of energy is applied to the resistive short circuit site, the amount of impact received by the resistive short circuit site is relatively small. Therefore, the cutting or detecting performance of the resistance short-circuit site is relatively low.

둘째, 일정한 전압이 모든 전계발광 셀들에 지속적으로 인가됨에 의하여, 정상적인 전계발광 셀들이 손상되거나 그 수명이 단축된다.Second, by applying a constant voltage to all of the electroluminescent cells, normal electroluminescent cells are damaged or their life is shortened.

그리고 셋째, 일정한 전압이 모든 전계발광 셀들에 지속적으로 인가됨에 의 하여, 에이징을 위한 소비 전력이 상대적으로 높다. And third, since a constant voltage is continuously applied to all the electroluminescent cells, power consumption for aging is relatively high.

본 발명의 목적은, 전계발광 표시 패널의 에이징 방법에 있어서, 저항성 단락 부위의 절단 또는 검출 성능을 높이고, 정상적인 전계발광 셀들에 미치는 영향을 최소화하며, 에이징을 위한 소비 전력을 최소화할 수 있는 에이징 방법을 제공하는 것이다.An object of the present invention, in the aging method of the electroluminescent display panel, to improve the cutting or detection performance of the resistive short-circuit area, to minimize the impact on the normal electroluminescent cells, and to minimize the power consumption for aging To provide.

상기 목적을 이루기 위한 본 발명은, 전계발광 표시 패널의 어느 한 데이터 전극 라인과 어느 한 주사 전극 라인 사이에서 발생되는 저항성 단락 부위를 전류의 흐름으로써 절단하거나 검출하기 위하여, 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 소정의 시간 동안에 소정의 전압을 인가하는 전계발광 표시 패널의 에이징 방법이다. 여기서, 상기 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 제1 전압과 상기 제1 전압보다 낮은 제2 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가된다.In order to achieve the above object, the present invention provides a method for cutting or detecting a resistance short-circuited portion generated between one data electrode line and one scan electrode line of an electroluminescent display panel by a current flow. An aging method of an electroluminescent display panel which applies a predetermined voltage between electrode lines for a predetermined time. Here, a voltage of a pulse waveform in which a first voltage and a second voltage lower than the first voltage are alternately applied is applied between all the data electrode lines and the scan electrode lines.

이에 따라, 다음과 같은 효과들을 얻을 수 있다.Accordingly, the following effects can be obtained.

첫째, 저항성 단락 부위에 주기적으로 변하는 양의 에너지가 인가되므로, 저항성 단락 부위가 받는 충격량이 상대적으로 크다. 따라서, 저항성 단락 부위의 절단 또는 검출 성능이 상대적으로 높다.First, since a variable amount of energy is periodically applied to the resistive short circuit site, the amount of impact received by the resistive short circuit site is relatively large. Therefore, the cutting or detecting performance of the resistance short-circuit site is relatively high.

둘째, 높은 전압과 낮은 전압이 주기적으로 교번하면서 전계발광 셀들에 인가되므로, 정상적인 전계발광 셀들이 손상되지 않고 수명도 단축되지 않는다.Second, since the high voltage and the low voltage are applied to the electroluminescent cells with periodic alternation, normal electroluminescent cells are not damaged and their life is not shortened.

그리고 셋째, 높은 전압과 낮은 전압이 주기적으로 교번하면서 전계발광 셀 들에 인가되므로, 에이징을 위한 소비 전력이 상대적으로 낮다. And thirdly, since the high voltage and the low voltage are applied to the electroluminescent cells alternately periodically, the power consumption for aging is relatively low.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 2를 참조하면, 본 발명의 전계발광 표시 패널의 에이징 방법에 따른 에이징 장치는 개인용 컴퓨터(1), 병렬 인터페이스 보드들(2a,2b), 인터페이스 케이블(IFC), 펄스 발생기들(5a,5b) 및 연결 지그들(JIG1,...,JIG4)을 포함한다. Referring to FIG. 2, the aging apparatus according to the aging method of the electroluminescent display panel of the present invention may include a personal computer 1, parallel interface boards 2a and 2b, an interface cable IFC, and pulse generators 5a and 5b. ) And connecting jigs JIG1, ..., JIG4.

사용자의 조작에 의하여 개인용 컴퓨터(1)로부터 발생되는 제어 신호는 병렬 인터페이스 보드들(2a,2b)과 인터페이스 케이블(IFC)을 통하여 각각의 펄스 발생기(5a,5b)의 동작을 제어한다. 이에 따라 펄스 발생기들(5a,5b)은 높은 전압과 낮은 전압이 주기적으로 교번하는 펄스 파형의 전압을 출력한다. 펄스 발생기들(5a,5b)의 출력 단자들(OUT,GND)로부터의 펄스 파형의 전압은 연결 지그들(JIG1,...,JIG4)을 통하여 전계발광 표시 패널들 (ELD1,...,ELD4)의 모든 주사 전극 라인들(S1,...,Sn)과 모든 데이터 전극 라인들(D1,...,Dm ) 사이에 설정 시간 동안 인가된다. 보다 상세하게는, 모든 데이터 전극 라인들(D1,...,Dm)에 0 볼트(V)의 접지 전위가 인가되고, 모든 주사 전극 라인들(S1,...,Sn)에 낮은 전위와 높은 전위가 주기적으로 교번하는 펄스 파형의 전위가 인가된다. 이러한 에이징 동작 상태는 펄스 발생기들(5a,5b)로부터 인터페이스 보드들(2a,2b)과 인터페이스 케이블(IFC)을 통하여 개인용 컴퓨터(1)에 보고된다. 따라서, 사용자는 개인용 컴퓨터(1)를 통하여 에이징 동작 상태를 모니터링 및 제어할 수 있다. The control signal generated from the personal computer 1 by the user's operation controls the operation of the respective pulse generators 5a and 5b through the parallel interface boards 2a and 2b and the interface cable IFC. Accordingly, the pulse generators 5a and 5b output the voltage of the pulse waveform in which the high voltage and the low voltage are alternately periodically. The voltage of the pulse waveform from the output terminals OUT, GND of the pulse generators 5a, 5b is connected to the electroluminescent display panels ELD1, ..., through the connecting jigs JIG1, ..., JIG4. It is applied for a set time between all scan electrode lines S 1 ,... S n of ELD4 and all data electrode lines D 1 , ..., D m . In more detail, is applied to the ground potential of 0 volts (V) to all the data electrode lines (D 1, ..., D m ), all the scan electrode lines (S 1, ..., S n ) The potential of the pulse waveform in which the low potential and the high potential are periodically alternated is applied to. This aging operation state is reported from the pulse generators 5a and 5b to the personal computer 1 via the interface boards 2a and 2b and the interface cable IFC. Therefore, the user can monitor and control the aging operation state through the personal computer 1.

도 3은 본 발명의 제1 실시예에 따라 도 2의 장치의 펄스 발생기들(5a,5b)로 부터 전계발광 표시 패널들(도 2의 ELD1,...,ELD4)의 모든 주사 전극 라인들(도 2의 S1,...,Sn)에 인가되는 전위의 파형을 보여준다. 도 3을 참조하면, 모든 주사 전극 라인들(S1,...,Sn)에 15 볼트(V)의 정극성 전위와 -15 볼트(V)의 부극성 전위가 주기적으로 교번하는 펄스 파형의 전위가 인가된다. 여기서, 모든 데이터 전극 라인들(도 2의 D1,...,Dm)에 0 볼트(V)의 접지 전위가 인가된다(도 2 참조). 따라서, 모든 데이터 전극 라인들(D1,...,Dm)과 모든 주사 전극 라인들(S1,...,S n) 사이에 15 볼트(V)의 정극성 전압과 -15 볼트(V)의 부극성 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가된다. 3 shows all the scan electrode lines of the electroluminescent display panels (ELD1, ..., ELD4 of FIG. 2) from the pulse generators 5a, 5b of the device of FIG. 2 according to the first embodiment of the invention. The waveform of the potential applied to (S 1 , ..., S n in FIG. 2) is shown. Referring to FIG. 3, a pulse waveform in which the positive potential of 15 volts (V) and the negative potential of −15 volts (V) are periodically alternated in all scan electrode lines S 1 ,..., And S n . Is applied. Here, a ground potential of 0 volts V is applied to all data electrode lines D 1 ,..., D m in FIG. 2 (see FIG. 2). Thus, a positive voltage of 15 volts (V) and -15 volts between all data electrode lines (D 1 , ..., D m ) and all scan electrode lines (S 1 , ..., S n ) The voltage of the pulse waveform in which the negative voltage of (V) alternates periodically is applied.

도 4는 본 발명의 제2 실시예에 따라 도 2의 장치의 펄스 발생기들(5a,5b)로부터 전계발광 표시 패널들(도 2의 ELD1,...,ELD4)의 모든 주사 전극 라인들(도 2의 S1,...,Sn)에 인가되는 전위의 파형을 보여준다. 도 4를 참조하면, 모든 주사 전극 라인들(S1,...,Sn)에 15 볼트(V)의 정극성 전위와 0 볼트(V)의 접지 전위가 주기적으로 교번하는 펄스 파형의 전위가 인가된다. 여기서, 모든 데이터 전극 라인들(도 2의 D1,...,Dm)에 0 볼트(V)의 접지 전위가 인가된다(도 2 참조). 따라서, 모든 데이터 전극 라인들(D1,...,Dm)과 모든 주사 전극 라인들(S1,...,Sn ) 사이에 15 볼트(V)의 정극성 전압과 0 볼트(V)의 접지 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가된다.4 shows all the scan electrode lines of the electroluminescent display panels ELD1, ELD4 of FIG. 2 from the pulse generators 5a, 5b of the device of FIG. 2 in accordance with a second embodiment of the present invention. The waveform of the potential applied to S 1 ,..., S n ) of FIG. 2 is shown. 4, all the scan electrode lines (S 1, ..., S n ) is the ground potential of 15 volts (V) a positive potential and the 0 volt (V) of the potential of the pulse waveform that periodically alternating in Is applied. Here, a ground potential of 0 volts V is applied to all data electrode lines D 1 ,..., D m in FIG. 2 (see FIG. 2). Thus, a positive voltage of 15 volts (V) and zero volts (V) between all data electrode lines D 1 , ..., D m and all scan electrode lines S 1 , ..., S n . The voltage of the pulse waveform in which the ground voltage of V) alternates periodically is applied.

도 5는 본 발명의 제3 실시예에 따라 도 2의 장치의 펄스 발생기들(5a,5b)로 부터 전계발광 표시 패널들(도 2의 ELD1,...,ELD4)의 모든 주사 전극 라인들(도 2의 S1,...,Sn)에 인가되는 전위의 파형을 보여준다. 도 4를 참조하면, 모든 주사 전극 라인들(S1,...,Sn)에 -15 볼트(V)의 부극성 전위와 0 볼트(V)의 접지 전위가 주기적으로 교번하는 펄스 파형의 전위가 인가된다. 여기서, 모든 데이터 전극 라인들(도 2의 D1,...,Dm)에 0 볼트(V)의 접지 전위가 인가된다(도 2 참조). 따라서, 모든 데이터 전극 라인들(D1,...,Dm)과 모든 주사 전극 라인들(S1,...,Sn ) 사이에 -15 볼트(V)의 부극성 전압과 0 볼트(V)의 접지 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가된다.5 shows all the scan electrode lines of the electroluminescent display panels (ELD1, ..., ELD4 of FIG. 2) from the pulse generators 5a, 5b of the device of FIG. 2 according to a third embodiment of the invention. The waveform of the potential applied to (S 1 , ..., S n in FIG. 2) is shown. 4, of all the scan electrode lines (S 1, ..., S n ) -15 -volt (V), the negative potential and the pulse waveform to a ground potential is periodically alternated with a 0 volt (V) of the The potential is applied. Here, a ground potential of 0 volts V is applied to all data electrode lines D 1 ,..., D m in FIG. 2 (see FIG. 2). Thus, a negative voltage of -15 volts (V) and 0 volts between all data electrode lines D 1 , ..., D m and all scan electrode lines S 1 , ..., S n . The voltage of the pulse waveform in which the ground voltage of (V) alternates periodically is applied.

이상 설명된 바와 같이, 본 발명에 따른 전계발광 표시 패널의 에이징 방법에 의하면, 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 높은 전압과 낮은 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가됨에 따라, 다음과 같은 효과들을 얻을 수 있다.As described above, according to the aging method of the electroluminescent display panel according to the present invention, as a voltage of a pulse waveform in which a high voltage and a low voltage are alternated periodically is applied between all data electrode lines and the scan electrode lines. The following effects can be obtained.

첫째, 저항성 단락 부위에 주기적으로 변하는 양의 에너지가 인가되므로, 저항성 단락 부위가 받는 충격량이 상대적으로 크다. 따라서, 저항성 단락 부위의 절단 또는 검출 성능이 상대적으로 높다.First, since a variable amount of energy is periodically applied to the resistive short circuit site, the amount of impact received by the resistive short circuit site is relatively large. Therefore, the cutting or detecting performance of the resistance short-circuit site is relatively high.

둘째, 높은 전압과 낮은 전압이 주기적으로 교번하면서 전계발광 셀들에 인가되므로, 정상적인 전계발광 셀들이 손상되지 않고 수명도 단축되지 않는다.Second, since the high voltage and the low voltage are applied to the electroluminescent cells with periodic alternation, normal electroluminescent cells are not damaged and their life is not shortened.

그리고 셋째, 높은 전압과 낮은 전압이 주기적으로 교번하면서 전계발광 셀 들에 인가되므로, 에이징을 위한 소비 전력이 상대적으로 낮다. And thirdly, since the high voltage and the low voltage are applied to the electroluminescent cells alternately periodically, the power consumption for aging is relatively low.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (5)

전계발광 표시 패널의 어느 한 데이터 전극 라인과 어느 한 주사 전극 라인 사이에서 발생되는 저항성 단락 부위를 전류의 흐름으로써 절단하거나 검출하기 위하여, 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 소정의 시간 동안에 소정의 전압을 인가하는 전계발광 표시 패널의 에이징 방법에 있어서,In order to cut or detect a resistive short-circuited portion generated between one data electrode line and one scan electrode line of the electroluminescent display panel by the flow of current, a predetermined time between all the data electrode lines and the scan electrode lines. In the aging method of an electroluminescent display panel applying a predetermined voltage, 상기 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 제1 전압과 상기 제1 전압보다 낮은 제2 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가되는 에이징 방법.And a voltage of a pulse waveform in which a first voltage and a second voltage lower than the first voltage are alternately applied between all the data electrode lines and the scan electrode lines. 제1항에 있어서, The method of claim 1, 상기 모든 데이터 전극 라인들에 제1 전위가 인가되고, 상기 모든 주사 전극 라인들에 상기 제1 전위와 상기 제1 전위보다 높은 제2 전위가 주기적으로 교번하는 펄스 파형의 전위가 인가되는 에이징 방법.A first potential is applied to all the data electrode lines, and a potential of a pulse waveform in which the first potential and a second potential higher than the first potential are periodically applied to all the scan electrode lines is applied. 제1항에 있어서, The method of claim 1, 상기 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 정극성 전압과 부극성 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가되는 에이징 방법.And a voltage of a pulse waveform in which a positive voltage and a negative voltage are alternately applied between all the data electrode lines and the scan electrode lines. 제1항에 있어서, The method of claim 1, 상기 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 정극성 전압과 접지 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가되는 에이징 방법.And a pulse waveform voltage in which a positive voltage and a ground voltage are alternately applied between all the data electrode lines and the scan electrode lines. 제1항에 있어서, The method of claim 1, 상기 모든 데이터 전극 라인들과 주사 전극 라인들 사이에 접지 전압과 부극성 전압이 주기적으로 교번하는 펄스 파형의 전압이 인가되는 에이징 방법.And a pulse waveform voltage is periodically applied between all of the data electrode lines and the scan electrode lines, in which a ground voltage and a negative voltage are alternately applied.
KR1020020003714A 2002-01-22 2002-01-22 Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied KR100822194B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020003714A KR100822194B1 (en) 2002-01-22 2002-01-22 Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020003714A KR100822194B1 (en) 2002-01-22 2002-01-22 Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied

Publications (2)

Publication Number Publication Date
KR20030063548A KR20030063548A (en) 2003-07-31
KR100822194B1 true KR100822194B1 (en) 2008-04-16

Family

ID=32218915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020003714A KR100822194B1 (en) 2002-01-22 2002-01-22 Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied

Country Status (1)

Country Link
KR (1) KR100822194B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662296B1 (en) * 2002-05-09 2007-01-02 엘지전자 주식회사 Aging Method of Organic Electro Luminescent Module
CN110187199B (en) * 2019-04-16 2022-03-25 昆山国显光电有限公司 Aging treatment equipment and aging treatment method for display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088520A (en) * 2001-05-18 2002-11-29 주식회사 엘리아테크 A circuit for aging a display panel and it's method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088520A (en) * 2001-05-18 2002-11-29 주식회사 엘리아테크 A circuit for aging a display panel and it's method

Also Published As

Publication number Publication date
KR20030063548A (en) 2003-07-31

Similar Documents

Publication Publication Date Title
JP4818350B2 (en) Light emitting diode drive circuit
JP5900980B2 (en) Light emitting device failure detector and light emitting device failure detection method
EP1821171B1 (en) Testing apparatus and electric source circuit
JP5904551B2 (en) Driver for analyzing the state of the organic light emitting diode element and for supplying a recovery voltage to the organic light emitting diode element
US6847231B2 (en) Output circuit
CN101730332B (en) Driving circuit of light-emitting diode
EP2542025A1 (en) A power supply system for a display panel
KR980010988A (en) Electroluminescence display device and drive circuit of display device
JP5692827B2 (en) Light emitting device failure detector and light emitting device failure detection method
KR100822194B1 (en) Method of aging Electro-Luminescence display panel wherein voltage of pulse waveform is applied
JP4091590B2 (en) Switching circuit
US7161572B2 (en) Liquid crystal display device
JP3259370B2 (en) Capacitor insulation resistance measuring device
JP2007011193A (en) Plasma display panel driving circuit and display device
KR100822195B1 (en) Method of aging Electro-Luminescence display panel utilizing scan operation
KR20010011592A (en) Apparatus for detecting over-current in Plasma Display Panel
JP2007128380A (en) Power source ic
CN111969551B (en) Leakage protection circuit, control method thereof and driving circuit
KR940005975A (en) Liquid crystal display device
KR20080005056A (en) Plasma display apparatus
JP2004145281A5 (en)
CN101453819A (en) Ion generator
CN105450009A (en) Voltage converter fault processing method and voltage converter
CN213125998U (en) Circuit and electronic device
KR100612241B1 (en) Plasma display device and power supply device thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12