KR100821962B1 - Fabrication method of wafer-level flip chip package using acf/ncf solution - Google Patents

Fabrication method of wafer-level flip chip package using acf/ncf solution Download PDF

Info

Publication number
KR100821962B1
KR100821962B1 KR1020070059918A KR20070059918A KR100821962B1 KR 100821962 B1 KR100821962 B1 KR 100821962B1 KR 1020070059918 A KR1020070059918 A KR 1020070059918A KR 20070059918 A KR20070059918 A KR 20070059918A KR 100821962 B1 KR100821962 B1 KR 100821962B1
Authority
KR
South Korea
Prior art keywords
wafer
mixture
flip chip
chip package
resin
Prior art date
Application number
KR1020070059918A
Other languages
Korean (ko)
Inventor
백경욱
장경운
김일
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070059918A priority Critical patent/KR100821962B1/en
Application granted granted Critical
Publication of KR100821962B1 publication Critical patent/KR100821962B1/en
Priority to JP2008160286A priority patent/JP2009038349A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

A method for fabricating a wafer-level flip-chip package using an ACF/NCA solution is provided to effective suppress shadow effect by directly coating a material of a solution stage having a composition of an ACA(anisotropic conductive adhesive) film or NCA(non-conductive adhesive) film on a wafer. After a mixture solution including insulation polymer resin, a hardening agent and an organic solvent is deposited on a wafer(100) with a non-solder bump(113), the deposited mixture solution(115) is dried to transform the mixture deposited on the wafer into a B-stage. The dried wafer is diced into individual chips. After the diced semiconductor chips(200) are aligned with an electrode of a substrate(300), heat and pressure is applied to perform a flip-chip bonding process. The mixture solution can include a conductive particle having 5~20 weight percent with respect to the insulation polymer resin.

Description

ACF/NCF 용액을 이용한 웨이퍼 레벨의 플립칩 패키지 제조방법{Fabrication Method of Wafer-Level Flip Chip Package Using ACF/NCF Solution}Fabrication Method of Wafer-Level Flip Chip Package Using ACF / NCF Solution

도 1은 본 발명의 제조방법을 도시한 일 예로, 도 1(a)는 웨이퍼를 도시한 것이며, 도 1(b)는 도 1(a)의 절단면(A-B)를 도시한 것이며, 도 1(c)는 혼합물 용액이 도포된 웨이퍼의 절단면(A-B)를 도시한 것이며, 도 1(d)는 다이싱된 개별 칩의 플립칩 접속을 도시한 것이다. 1 is an example of the manufacturing method of the present invention, Figure 1 (a) shows a wafer, Figure 1 (b) shows a cutting surface (AB) of Figure 1 (a), Figure 1 ( c) shows the cut surface AB of the wafer to which the mixture solution is applied, and FIG. 1 (d) shows the flip chip connection of the diced individual chips.

* 도면의 주요 부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *

100: 웨이퍼, 110: 웨이퍼상의 칩100: wafer, 110: chip on wafer

111: 반도체 물질 112: 입출력 패드111: semiconductor material 112: input / output pad

113: 비솔더 범프 114: 패시베이션 층113: non-solder bump 114: passivation layer

115: 코팅된 혼합 용액 200: 다이싱된 개별 칩115: coated mixed solution 200: individual chips diced

300: 기판 310: 기판상의 전기적 배선300: substrate 310: electrical wiring on the substrate

본 발명은 용액(solution) 상태의 이방성 전도 접착제(ACA; Anisotropic Conductive Adhesives, 이하 ACA) 또는 비전도성 접착제(NCA; Non-Conductive Adhesives, 이하 NCA)를 웨이퍼 위에 직접 코팅함으로써 플립칩 패키지를 제조할 수 있는 방법에 관한 것이다. The present invention can produce a flip chip package by directly coating anisotropic conductive adhesives (ACA) or non-conductive adhesives (NCA) in solution state on a wafer. It is about how.

전자 패키지 기술은 반도체 소자에서부터 최종제품까지의 모든 단계를 포함하는 매우 광범위하고 다양한 시스템 제조기술로, 특히 전자제품들의 빠른 발전속도에 맞추어 기기의 소형화, 경량화, 고성능화를 이루는 데 있어서 매우 중요한 기술이다. 전자 패키지기술은 최종전자 제품의 성능, 크기, 가격 및 신뢰성 등을 결정하는 매우 중요한 기술이다. 특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호 처리, 영구적 신뢰성을 추구하는 최근의 전자제품에 있어 극소형 패키지 부품은 컴퓨터, 정보통신, 이동 통신, 고급 가전제품 등의 필수 부품으로서, 이 중 칩을 기판에 실장하는 기술 중의 하나인 플립 칩(Flip Chip) 기술은 현재 스마트 카드(Smart Cards), LCD, PDP 등의 디스플레이 패키징(Display Packaging), 컴퓨터, 휴대용 전화기, 통신시스템 등에 그 활용 범위를 넓혀 가고 있다. Electronic package technology is a very broad and diverse system manufacturing technology including all stages from semiconductor devices to final products, and is particularly important in achieving miniaturization, light weight, and high performance of devices at the rapid pace of development of electronic products. Electronic package technology is a very important technology that determines the performance, size, price and reliability of the final electronic product. Particularly in today's electronics that pursue high performance, ultra small / high density, low power, multifunction, ultra-fast signal processing, and permanent reliability, ultra-small packaged parts are essential parts for computers, telecommunications, mobile communications, and high-end consumer electronics. Among them, flip chip technology, which is one of the technologies for mounting a chip on a substrate, is currently used in display packaging such as smart cards, LCDs, and PDPs, computers, mobile phones, and communication systems. The range of application is expanding.

이러한 플립칩 기술은 크게 두 가지로 나뉘는데, 솔더를 이용한 솔더 플립칩(Solder Flip Chip)과 솔더를 이용하지 않는 비솔더 플립칩(Non-Solder Flip Chip)이 있다. 솔더 플립칩은 솔더 플럭스 도포, 칩/기판 정렬, 솔더 범프 리플로우, 플럭스 제거, 언더필 충진 및 경화 등의 복잡한 접속 공정을 가지고 있어 생산단가 상승의 문제점이 있다. 따라서 최근에는 이러한 복잡한 공정을 줄이기 위해 비솔더 플립칩 기술이 크게 대두되고 있다. There are two main types of flip chip technologies: solder flip chips using solder and non-solder flip chips without solder. Solder flip chips have complex connection processes such as solder flux application, chip / substrate alignment, solder bump reflow, flux removal, underfill filling and hardening, which leads to increased production cost. Therefore, non-solder flip chip technology has recently emerged to reduce such complicated processes.

비솔더 플립칩의 대표적 기술은 ACA를 이용한 플립칩 기술이다. 기존의 ACA를 이용한 플립칩 기술은 기판위에 ACA 재료를 도포 혹은 가접착하고 칩과 기판을 정렬(align)하여 최종적으로 열과 압력을 가하여 플립칩 패키지를 완성하는 공정과정을 가진다. 그러나 이러한 공정은 필름을 형성하거나 각각의 기판마다 ACA 재료를 도포하거나 가접착해야하는 긴 공정시간을 가진다. The representative technology of non-solder flip chip is flip chip technology using ACA. Conventional flip chip technology using ACA has a process of coating or temporarily attaching ACA material on a substrate, aligning the chip with the substrate, and finally applying heat and pressure to complete the flip chip package. However, this process has a long process time that requires the formation of a film or the application or provisional adhesion of ACA material to each substrate.

그러므로 최근에는 웨이퍼 상태에서 플럭스와 언더필의 기능을 갖는 폴리머 재료를 도포하여 가공하는 웨이퍼 차원 패키지 기술에 많은 관심을 가지고 있다. 또한 최근에는 일반적인 솔더 플립 칩에 비해 저가이며 극미세의 전극 피치가 가능하고 리드 프리(lead free), 환경친화적인 플럭스리스(fluxless) 공정, 저온 공정 등의 장점을 가지는 전도성 접착제를 이용한 플립 칩 접속 기술개발이 진행되고 있다. Therefore, in recent years, there has been a great deal of interest in the wafer dimension package technology for coating and processing a polymer material having a function of flux and underfill in a wafer state. In recent years, compared to conventional solder flip chips, flip chip connections using conductive adhesives have the advantages of low-cost, ultra-fine electrode pitch, and lead-free, environmentally friendly fluxless and low temperature processes. Technology development is in progress.

전자패키징에 사용되는 접착제는 그 사용 형태에 따라 필름과 패이스트 형태로 나뉘게 되며, 도전 입자를 포함하는가 포함하지 않는가에 따라 전도성, 이방성 전도성, 비전도성으로 나뉘게 된다. 따라서 전자 패키징에 사용되는 접착제는 이방성 전도 필름(ACF; Anisotropic Conductive Film, 이하 ACF), 이방성 전도 페이스트(ACP; Anisotropic Conductive Paste, 이하 ACP), 비전도성 필름(NCF; Non-Conductive Film, 이하 NCF) 및 비전도성 페이스트(NCP; Non-Conductive Paste, 이하 NCP)로 나눌 수 있다.Adhesives used in electronic packaging are divided into films and pastes according to their use forms, and are classified into conductive, anisotropic conductive, and non-conductive according to whether they contain conductive particles or not. Therefore, adhesives used in electronic packaging include anisotropic conductive film (ACF), anisotropic conductive paste (ACP), and non-conductive film (NCF). And non-conductive pastes (NCPs).

필름 형태의 접착제(ACF, NCF)와 페이스트 형태의 접착제(ACP, NCP)는 그 형 태와 조성에 따라 큰 차이점이 있다. 먼저 ACF는 필름 형태로 코팅이 가능하도록 조성물 중에 코팅성을 돕는 유기용매가 포함되며, 필름 형태로 코팅된 후 유기용매를 건조시킨 후 제품화된다. Film adhesives (ACF, NCF) and paste adhesives (ACP, NCP) differ greatly in form and composition. First, the ACF includes an organic solvent that helps coatability in the composition to enable coating in the form of a film, and is coated and then commercialized after drying the organic solvent.

ACP는 필름과는 달리 기판위에 디스펜싱 등과 같은 방법으로 직접 도포하여 플립칩 공정을 수행하므로 내부의 기포 생성을 막기 위하여 유기용매가 포함되지 않는다. 또한 시린지(syringe) 안에 페이스트 형태로 담겨져 제품화된다. Unlike the film, the ACP is applied directly onto the substrate by a method such as dispensing to perform a flip chip process, so that an organic solvent is not included in order to prevent bubbles from forming inside. It is also marketed as a paste in a syringe.

미국특허 5,323,051(Semiconductor wafer level package)는 웨이퍼 상태에서 또 다른 캡 웨이퍼를 유리 접착제로 접착시킨 후 웨이퍼를 각각의 칩으로 절단하는 기술로서 본 발명의 ACA를 도포하여 이를 패키지 접속용으로 사용하는 것과는 매우 다른 특허이다. US Pat. No. 5,323,051 (Semiconductor wafer level package) is a technique of bonding another cap wafer with a glass adhesive in a wafer state and cutting the wafer into individual chips, which is very different from applying the ACA of the present invention and using it for package connection. Is another patent.

또 다른 미국특허 5,918,113(Process for producing a semiconductor device using anisotropic conductive adhesive)은 ACA를 기판에 부착시킨 후 반도체 칩을 열과 압력으로 기판에 접촉시킴으로 전기적으로 연결시키는 방법이나, 본 발명은 ACA를 웨이퍼 상태에서 비솔더 범프 형성된 칩에 미리 도포하는 면에서 매우 다른 기술 방법이다. Another US Pat. No. 5,918,113 (Process for producing a semiconductor device using anisotropic conductive adhesive) is a method for electrically connecting the ACA to the substrate and then electrically connecting the semiconductor chip to the substrate by heat and pressure, but the present invention provides the ACA in a wafer state. It is a very different technique in terms of pre-application to non-solder bump formed chips.

문헌으로서 S.H.Shi 등이 발표한 내용(Development of the Wafer Level Compressive-Flow Underfill Process and Its Required Materials, 1999, ECTC, pp.961-966)은 솔더 범프가 형성된 웨이퍼 위에 솔더 플럭스 기능을 포함한 언더필 재료를 도포한 뒤 각 칩을 다이싱한 후 기존의 SMT 어셈블리(assembly) 장치를 이용하여 기판에 정렬한다. 이로 말미암아 기존의 솔더 리플로우 접속 후 언더필 재 료를 칩과 기판 사이에 넣는 공정을 간소화한 방법을 소개한 내용이다. The literature, published by SHShi et al. (Development of the Wafer Level Compressive-Flow Underfill Process and Its Required Materials, 1999, ECTC, pp.961-966), describes the use of underfill materials with solder flux on wafers with solder bumps. After coating, each chip is diced and aligned on a substrate using a conventional SMT assembly apparatus. This demonstrates how to simplify the process of placing underfill material between the chip and the substrate after conventional solder reflow connections.

대한민국 특허 10-0361640(도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조 방법)에는 ACF의 경우에 있어서 이형지 필름 위에 코팅 후 열과 압력을 가하는 라미네이션 공정방법을 통하여 웨이퍼 위에 전사하는 공정방법을 가지며, ACP의 경우에 있어서는 스프레이, 닥터 블레이드 또는 메니스커스 방법으로 웨이퍼 위에 도포하는 공정방법을 명시하고 있다. 따라서, 필름형태를 사용할 경우 웨이퍼 상부로 필름을 위치시키고 열과 압력을 가하는 라미네이션공정 및 이형지를 제거하는 공정이 필요하며, 평탄하지 않는 웨이퍼 표면에 필름 형태의 ACA 또는 NCA를 부착시킬 경우 쉐도우 효과가 나타나기 쉬우며, 페이스트 형태를 사용할 경우 코팅의 두께 조절이 어려운 단점이 있다. Korean Patent No. 10-0361640 (Wafer type flip chip package manufacturing method using coated anisotropic conductive adhesive) has a process method of transferring onto a wafer through a lamination process method applying heat and pressure after coating on a release paper film in the case of ACF, In the case of ACP, the process method of coating on a wafer by spray, doctor blade, or meniscus is specified. Therefore, when using the film form, a lamination process for placing the film on the wafer and applying heat and pressure, and a process for removing the release paper are required, and when the film form ACA or NCA is attached to the uneven wafer surface, the shadow effect is shown. It is easy to control the thickness of the coating when using the paste form disadvantages.

본 발명의 목적은 높은 생산성을 가지는 단순한 공정을 이용하여 평탄하지 않은 웨이퍼 표면에서 발생하기 쉬운 쉐도우 효과를 효과적으로 억제할 수 있으며, 코팅의 두께 조절이 용이하고, 단순 건조를 통해 경화의 잠재성을 잃지 않는 수준의 반경화 초기 상태의 이방성 전도 접착제(ACA; Anisotropic Conductive Adhesives, 이하 ACA) 또는 비전도성 접착제(NCA; Non-Conductive Adhesives, 이하 NCA)를 얻을 수 있는 ACA 또는 NCA를 이용한 웨이퍼형 플립칩 패키지의 제조방법을 제공하는 것이다. An object of the present invention is to effectively suppress the shadow effect that is likely to occur on uneven wafer surface by using a simple process having high productivity, easy to control the thickness of the coating, and lose the potential of curing through simple drying. Wafer-type flip-chip package with ACA or NCA to obtain anisotropic conductive adhesives (ACAs) or non-conductive adhesives (NCAs) at levels of semi-cured initial state It is to provide a manufacturing method.

본 발명의 웨이퍼형 플립칩 패키지의 제조방법은 (a) 절연 고분자 수지, 경화제 및 유기용매를 포함하는 혼합물 용액을 비솔더 범프가 형성된 웨이퍼 상에 도포한 후, 건조하여 웨이퍼상 도포된 혼합물을 반경화 상태(B-stage) 초기로 만드는 단계, 상기 건조된 웨이퍼를 개별칩으로 다이싱하는 단계, 상기 개별칩으로 다이싱된 반도체칩을 기판의 전극과 정렬한 후, 열과 압력을 가하여 플립칩 접속하는 단계를 포함하여 제조되는 특징을 가진다. In the method of manufacturing a wafer-type flip chip package of the present invention, (a) a mixture solution containing an insulating polymer resin, a curing agent, and an organic solvent is applied onto a wafer on which a non-solder bump is formed, and then dried to radius the mixture applied on the wafer. Initializing the B-stage, dicing the dried wafer into individual chips, aligning the semiconductor chips diced with the individual chips with electrodes of a substrate, and then applying heat and pressure to flip chip connections. It has a feature that is produced, including the step of.

본 발명의 핵심 사상은 이방성 전도 필름(ACF; Anisotropic Conductive Film, 이하 ACF) 또는 비전도성 필름(NCF; Non-Conductive Film, 이하 NCF)을 구성하는 물질을 필름 형태가 아닌 유기용매를 이용한 용액 상태로 비솔더 범프가 형성된 웨이퍼 상에 직접 도포하여 웨이퍼형 플립칩 패키지를 제조함에 있다.The core idea of the present invention is to form an anisotropic conductive film (ACF) or a non-conductive film (NCF; NCF) in a solution state using an organic solvent, not in the form of a film. The present invention provides a wafer-type flip chip package by directly applying a non-solder bump on a wafer.

본 발명의 핵심 사상에 의해 본 발명의 제조 방법은 필름 형태가 아닌 유기용매를 이용한 용액 상태로 웨이퍼에 코팅하므로 라미네이션 공정 및 이형지를 제거하는 공정이 필요치 않으며, 점성과 같은 유변학적 특성을 조절하는 방법을 통해 평탄하지 않은 웨이퍼 표면에서 발생하기 쉬운 쉐도우 효과를 효과적으로 억제할 수 있으며, 기본적으로 ACF 또는 NCF를 구성하는 조성과 유사한 조성을 포함하는 용액을 이용하므로 코팅의 두께 조절이 용이하며, 유기용매를 휘발시키는 단순 건조를 통해 반경화 초기 상태를 얻을 수 있게 된다.According to the core idea of the present invention, the manufacturing method of the present invention does not require a lamination process and a process of removing the release paper because the coating method is a solution using an organic solvent rather than a film form, and a method of controlling rheological properties such as viscosity Through this, it is possible to effectively suppress the shadow effect that is likely to occur on the uneven wafer surface, and it is easy to control the thickness of the coating by using a solution containing a composition similar to the composition of ACF or NCF, and volatilize the organic solvent. By simple drying, the initial state of semi-curing can be obtained.

ACF와 NCF의 조성상의 특징은 도전성 입자 유무를 제외하고 동일하므로 상기 혼합물 용액에 상기 절연 고분자 수지의 중량을 기준으로 5 내지 20 중량부의 도전성 입자를 더 첨가함으로써 ACF 용액을 제조할 수 있다. 상기 도전성 입자는 ACF 또는 ACP에 통상적으로 사용되는 도전성 입자가 사용가능하나 바람직하게는 금, 은, 니켈, 금속이 코팅된 폴리머, 전도성 고분자 또는 절연폴리머가 코팅된 금속입자, 또는 이들의 혼합물인 것이 바람직하며, 더욱 바람직하게는 금 입자, 은 입자, 니켈 입자, 금이 코팅된 폴리머, 은이 코팅된 폴리머, 니켈이 코팅된 폴리머, 절연폴리머가 코팅된 금 입자, 절연폴리머가 코팅된 은입자 또는 절연폴리머가 코팅된 니켈입자, 또는 이들의 혼합물인 것이 더욱 바람직하며, 가장 바람직하게는 니켈 입자, 금이 코팅된 폴리머, 니켈이 코팅된 폴리머 또는 절연폴리머가 코팅된 니켈 입자, 또는 이들의 혼합물인 것이 가장 바람직하다. The compositional characteristics of the ACF and the NCF are the same except for the presence or absence of the conductive particles, so that the ACF solution may be prepared by further adding 5 to 20 parts by weight of the conductive particles based on the weight of the insulating polymer resin. The conductive particles may be conductive particles conventionally used in ACF or ACP, but are preferably metal particles coated with gold, silver, nickel, metal coated polymer, conductive polymer or insulating polymer, or mixtures thereof. Preferred and more preferably gold particles, silver particles, nickel particles, gold coated polymers, silver coated polymers, nickel coated polymers, gold particles coated with insulating polymers, silver particles coated with insulating polymers or insulating More preferably, the polymer is coated nickel particles, or mixtures thereof, most preferably nickel particles, gold coated polymers, nickel coated polymers or nickel particles coated with insulating polymers, or mixtures thereof. Most preferred.

도 1을 참조로 하여 본 발명의 제조방법을 좀 더 상세히 설명하고자 한다. 그러나 예시되는 도 1은 설명의 용이함을 위해 도시되었을 뿐으로 본 발명이 도 1에 의해 한정되는 것은 아니다. With reference to Figure 1 will be described in more detail the manufacturing method of the present invention. However, the illustrated FIG. 1 is only shown for ease of description and the present invention is not limited by FIG. 1.

도 1(a) 및 도 1(b)에 도시한 바와 같이 혼합물 용액이 도포되는 웨이퍼(100)는 일반적인 반도체 공정을 통해 제조된 웨이퍼이며, 통상적으로 많은 칩(110)들이 하나의 웨이퍼 상이 존재하게 되고, 각 칩들은 외부와의 전기적 신호 연력을 위한 입출력단자(I/O pad, 112)가 형성되어 있다. As shown in FIGS. 1A and 1B, the wafer 100 to which the mixture solution is applied is a wafer manufactured through a general semiconductor process, and typically, many chips 110 exist on one wafer. Each chip is provided with an input / output terminal (I / O pad) 112 for connecting an electrical signal to the outside.

이때, 상기 칩의 종류는 특별히 한정되는 것은 아니며, 예를 들어 디스플레이 구동회로 IC, 이미지센서 IC, 메모리 IC, 비메모리 IC, 초고주파 또는 RF IC, 실리콘을 주성분으로 하는 반도체 IC 또는 화합물 반도체 IC 일 수 있다.At this time, the type of the chip is not particularly limited, and may be, for example, a display driving circuit IC, an image sensor IC, a memory IC, a non-memory IC, an ultrahigh frequency or RF IC, or a semiconductor IC or a compound semiconductor IC mainly composed of silicon. have.

상기 입출력단자 상부로 비솔더 범프(113)가 형성되는데, 상기 비솔더 범프는 본딩 와이어 본더 또는 도금방법을 이용하여 형성된 금속스터드 범프 또는 금속 도금 범프로, 금 스터드 범프, 구리 스터드 범프, 금 도금 범프, 구리 도금 범프, 무전해 니켈/금 범프 또는 무전해 니켈/구리/금 범프일 수 있으며, 상기 비솔더 범프가 형성되지 않은 웨이퍼의 상부는 절연물질(114)로 패시베이션(passivation)되어 있는 것이 통상적이다. A non-solder bump 113 is formed on the input / output terminal, and the non-solder bump is formed of a metal stud bump or metal plating bump, a gold stud bump, a copper stud bump, a gold plating bump formed by using a bonding wire bonder or a plating method. , Copper plated bumps, electroless nickel / gold bumps or electroless nickel / copper / gold bumps, wherein the top of the wafer where the non-solder bumps are not formed is typically passivated with an insulating material 114. to be.

도 1(c)에 도시한 바와 같이 ACF 또는 NCF 혼합물 용액은 스프레이, 닥터 블레이드, 메니스커스, 스핀 코팅, 스크린 프린팅, 스텐실 프린팅 또는 콤마 롤 코팅으로 상기 웨이퍼의 비솔더 범프가 형성된 면 상부로 도포된다. 혼합물이 도포된 웨이퍼를 70 내지 80℃에서 1 내지 4분 동안 건조하여 유기용매를 휘발시키고, 상기 건조를 통해 도포된 혼합물(115)이 흐르기 쉬운 미경화 상태(A-satge)를 지나 이후 공정시 상온에서 형태를 유지하며 조작이 가능한 물성을 가지며 가열시 유동성을 가지는 반경화 초기 상태(B-stage)가 된다. 반경화 초기 상태의 의미는 경화가 시작되는 시점부터 경화가 종료되는 시점까지 가리키는 반경화 상태 중에서도 특정 높은 온도 이상에서만 경화반응이 일어나는 잠재성을 잃지 않은 경화 초기상태이며 상기 건조된 혼합물은 180 내지 200℃에서 10 내지 30초 내에 경화 가능한 경화특성을 가진다. As shown in Fig. 1 (c), the ACF or NCF mixture solution is applied onto the nonsolder bump formed side of the wafer by spraying, doctor blade, meniscus, spin coating, screen printing, stencil printing or comma roll coating. do. The mixture-coated wafer is dried at 70 to 80 ° C. for 1 to 4 minutes to volatilize the organic solvent, and through the drying, the applied mixture 115 passes through an uncured state (A-satge) where it is likely to flow. It maintains its shape at room temperature and can be manipulated to have a semi-cured initial state (B-stage) that has fluidity when heated. The initial state of semi-curing means that the initial state of curing does not lose the potential for curing to occur only above a certain high temperature, even in the semi-cured state from the start of curing to the end of curing, and the dried mixture is 180 to 200 It has a curing property that can be cured within 10 to 30 seconds at ℃.

이때, 도포된 혼합물의 두께는 상기 건조 후 10 내지 100㎛인 것이 바람직하다. 이는 상기의 범위에서 플립칩 접속을 위해 필요한 물리적 접착력을 얻을 수 있으며, 쉐도우 효과를 최소화 하며 칩 상에서 전기적 절연 및 전기적 접속이 원활히 이루어지기 때문이다. At this time, the thickness of the applied mixture is preferably 10 to 100㎛ after the drying. This is because physical adhesion necessary for flip chip connection can be obtained in the above range, and the shadow effect is minimized, and electrical insulation and electrical connection are smoothly performed on the chip.

상기 혼합물이 도포된 웨이퍼는 웨이퍼 다이싱 머신에 장착되어 웨이퍼의 스 크라이브 선을 기준하여 도 1(d)에 도시한 기호(200)인 개별 칩(200)으로 다이싱된다. 상기 다이싱된 개별 칩(200)은 반경화 상태의 ACF 또는 NCF가 접착되어 있는 것과 마찬가지이므로 하나의 플립칩 패키지로 사용가능하다. 상기 개별 칩을 기판(300)의 전극(310)과 정렬시킨 후 플립칩 본더를 사용하여 열과 압력을 가해 상기 혼합물을 경화시켜 상기 개별 칩과 기판이 물리적 전기적으로 접속된 플립 칩 어셈블리(assembly)를 얻을 수 있다. The wafer coated with the mixture is mounted on a wafer dicing machine and diced into individual chips 200, symbol 200 shown in FIG. 1 (d), based on the scribe line of the wafer. Since the diced individual chips 200 are the same as those in which the semi-cured ACF or NCF is bonded, they can be used as one flip chip package. Aligning the individual chips with the electrodes 310 of the substrate 300 and applying heat and pressure using a flip chip bonder to cure the mixture to form a flip chip assembly in which the individual chips and the substrate are physically and electrically connected. You can get it.

상술한 바와 같이 본 발명의 핵심 사상은 ACF 또는 NCF를 필름형태가 아닌 용액 형태로 제조하여 웨이퍼 상에 직접 코팅하는 것이므로 혼합물 용액은 통상적으로 사용되는 ACF 또는 NCF를 구성하는 물질들과 유기용매를 혼합하여 제조될 수 있으나, 바람직하게 상기 혼합물 용액은 절연 고분자 수지의 중량 100을 기준으로 100 내지 400 중량부의 경화제 및 50 내지 200 중량부의 유기용매가 혼합된 것이 바람직하며, 더욱 바람직하게는 절연 고분자 수지의 중량 100을 기준으로 120 내지 375 중량부의 경화제 및 80 내지 150 중량부의 유기용매가 혼합된 것이 더욱 바람직하다.As described above, the core idea of the present invention is to prepare ACF or NCF in the form of a solution rather than a film and to directly coat the wafer. Thus, the mixture solution mixes the organic solvent and materials constituting the commonly used ACF or NCF. Preferably, the mixture solution may be a mixture of 100 to 400 parts by weight of a curing agent and 50 to 200 parts by weight of an organic solvent, based on the weight of 100 of the insulating polymer resin, more preferably of the insulating polymer resin. More preferably, 120 to 375 parts by weight of the curing agent and 80 to 150 parts by weight of the organic solvent are mixed based on the weight of 100.

상기 절연 고분자 수지는 열가소성 수지 또는 열경화성 수지이며, 상기 열가소성 수지는 아크릴 수지, 페녹시 수지 또는 러버, 또는 이들의 혼합물이며, 상기 열경화성 수지는 에폭시 수지 또는 폴리이미드수지, 또는 이들의 혼합물인 것이 바람직하며, 상기 유기용매는 톨루엔, 메틸에틸케톤, 아세톤, 다이메틸포름아마이드 또는 사이클로 헥산, 또는 이들의 혼합물에서 선택된 것이 바람직하며, 상기 경화제는 이미다졸계 또는 아민계, 또는 이들의 혼합물에서 선택된 것이 바람직하다.The insulating polymer resin is a thermoplastic resin or a thermosetting resin, the thermoplastic resin is an acrylic resin, a phenoxy resin or a rubber, or a mixture thereof, and the thermosetting resin is an epoxy resin or a polyimide resin, or a mixture thereof. The organic solvent is preferably selected from toluene, methyl ethyl ketone, acetone, dimethylformamide or cyclohexane, or a mixture thereof, and the curing agent is preferably selected from imidazole or amine, or a mixture thereof. .

상기 유기용매의 중량비는 ACF 또는 NCF를 구성하는 물질과 유사한 조성을 포함하는 상기 혼합물 용액을 통상적으로 제조되는 웨이퍼의 표면에 코팅하고 건조하여 필름형태의 접착제를 부착시키기에 최적화된 중량비이나, 혼합물 용액의 유변학적(rheological) 특성을 결정하는 유기용매의 중량비는 비솔더 범프의 두께나 비솔더 범프의 수와 같이 웨이퍼 표면의 불균일한 정도에 의해 조절되는 것이 바람직하다. The weight ratio of the organic solvent is a weight ratio optimized for attaching an adhesive in the form of a film by coating and drying the mixture solution containing a composition similar to the material constituting the ACF or NCF on the surface of a wafer to be manufactured. The weight ratio of the organic solvent that determines the rheological properties is preferably controlled by the nonuniformity of the wafer surface, such as the thickness of the non-solder bumps or the number of non-solder bumps.

본 발명은 이방성 전도 접착제 필름 또는 비 전도성 접착제 필름의 조성을 갖는 물질을 용액 상태로 직접 웨이퍼 상에 코팅하여 이용하므로, 이방성 전도 접착제 필름 또는 비 전도성 접착제 필름을 웨이퍼 위에 라미네이션하고 이형지를 제거하는 공정이 필요치 않아 높은 생산성을 가지고 그 공정이 단순하며, 필름이 아닌 용액상태로 코팅을 하므로 평탄하지 않은 웨이퍼 표면에서 발생하기 쉬운 쉐도우 효과를 효과적으로 억제할 수 있으며, 이방성 전도 접착제 페이스트 또는 비 전도성 접착제 페이스트에서는 어려운 코팅의 두께 조절이 용이한 장점이 있으며, 유기용매를 휘발시키는 단순 건조를 통해 경화의 잠재성을 잃지 않는 수준의 반경화 초기 상태를 얻을 수 있는 장점이 있다. According to the present invention, a material having a composition of an anisotropic conductive adhesive film or a non-conductive adhesive film is directly coated on a wafer in a solution state so that a process of laminating an anisotropic conductive adhesive film or a non-conductive adhesive film on a wafer and removing a release paper is necessary. It has high productivity and the process is simple, and the coating is done in solution rather than film, which effectively suppresses the shadow effect that is likely to occur on uneven wafer surface, and is difficult to apply in anisotropic conductive adhesive paste or non-conductive adhesive paste. There is an advantage that it is easy to control the thickness of, and through the simple drying to volatilize the organic solvent has the advantage of obtaining a level of the initial semi-cured state does not lose the potential of curing.

Claims (10)

(a) 절연 고분자 수지, 경화제 및 유기용매를 포함하는 혼합물 용액을 비솔더 범프가 형성된 웨이퍼 상에 도포한 후, 건조하여 웨이퍼상 도포된 혼합물을 반경화 상태(B-stage) 초기로 만드는 단계;(a) applying a mixture solution comprising an insulating polymer resin, a curing agent, and an organic solvent onto a wafer on which a non-solder bump is formed, and then drying to make the initially applied mixture on the wafer a semi-stage; (b) 상기 건조된 웨이퍼를 개별칩으로 다이싱하는 단계; 및(b) dicing the dried wafer into individual chips; And (c) 상기 개별칩으로 다이싱된 반도체칩을 기판의 전극과 정렬한 후, 열과 압력을 가하여 플립칩 접속하는 단계;(c) aligning the semiconductor chip diced with the individual chip with an electrode of a substrate, and then flip-chip connecting by applying heat and pressure; 를 포함하여 제조되는 플립칩 패키지의 제조방법.Method of manufacturing a flip chip package comprising a. 제 1항에 있어서,The method of claim 1, (a)단계의 혼합물 용액은 상기 절연 고분자 수지의 중량을 기준으로 5 내지 20 중량부의 도전성 입자를 더 포함하는 것을 특징으로 하는 플립칩 패키지의 제조방법.The mixture solution of step (a) further comprises 5 to 20 parts by weight of conductive particles based on the weight of the insulating polymer resin. 제 1항에 있어서,The method of claim 1, (a) 단계의 도포는 스프레이, 닥터 블레이드, 메니스커스, 스핀 코팅, 스크린 프린팅, 스텐실 프린팅 또는 콤마 롤 코팅으로 수행되는 것을 특징으로 하는 플립칩 패키지의 제조방법.The method of manufacturing a flip chip package, characterized in that the coating of step (a) is carried out by spraying, doctor blade, meniscus, spin coating, screen printing, stencil printing or comma roll coating. 제 1항에 있어서,The method of claim 1, (a) 단계의 건조는 70 내지 80℃에서 1 내지 4분 동안 건조하여 유기용매를 휘발시키고 도포된 혼합물을 경화의 잠재성을 잃지 않는 수준의 반경화 상태(B-stage) 초기로 만드는 것을 특징으로 하는 플립칩 패키지의 제조방법.Drying of step (a) is characterized by drying at 70 to 80 ° C. for 1 to 4 minutes to volatilize the organic solvent and bring the applied mixture to an initial B-stage at a level that does not lose the potential for curing. Method for producing a flip chip package. 제 4항에 있어서, The method of claim 4, wherein 상기 건조된 혼합물은 180 내지 200℃에서 10 내지 30초의 경화시간을 갖는 것을 특징으로 하는 플립칩 패키지의 제조방법.The dried mixture is a manufacturing method of a flip chip package, characterized in that having a curing time of 10 to 30 seconds at 180 to 200 ℃. 제 1항에 있어서, The method of claim 1, (a) 단계에서 도포된 혼합물 용액의 두께는 상기 건조 후 10 내지 100㎛인 것을 특징으로 하는 플립칩 패키지의 제조방법.The method of manufacturing a flip chip package, characterized in that the thickness of the mixture solution applied in step (a) is 10 to 100㎛ after the drying. 제 1항에 있어서,The method of claim 1, (a) 단계의 상기 혼합물 용액은 절연 고분자 수지의 중량 100을 기준으로 100 내지 400 중량부의 경화제 및 50 내지 200 중량부의 유기용매가 혼합된 것을 특징으로 하는 플립칩 패키지의 제조방법. The mixture solution of step (a) is a method for manufacturing a flip chip package, characterized in that 100 to 400 parts by weight of a curing agent and 50 to 200 parts by weight of an organic solvent are mixed based on the weight 100 of the insulating polymer resin. 제 7항에 있어서,The method of claim 7, wherein 상기 절연 고분자 수지는 열가소성 수지 또는 열경화성 수지이며, 상기 열가 소성 수지는 아크릴 수지, 페녹시 수지 또는 러버, 또는 이들의 혼합물이며, 상기 열경화성 수지는 에폭시 수지 또는 폴리이미드수지, 또는 이들의 혼합물인 것을 특징으로 하는 플립칩 패키지의 제조방법.The insulating polymer resin is a thermoplastic resin or a thermosetting resin, the thermoplastic resin is an acrylic resin, a phenoxy resin or a rubber, or a mixture thereof, and the thermosetting resin is an epoxy resin or a polyimide resin, or a mixture thereof. Method for producing a flip chip package. 제 7항에 있어서,The method of claim 7, wherein 상기 유기용매는 톨루엔, 메틸에틸케톤, 아세톤, 다이메틸포름아마이드 또는 사이클로 헥산, 또는 이들의 혼합물인 것을 특징으로 하는 플립칩 패키지의 제조방법. The organic solvent is a toluene, methyl ethyl ketone, acetone, dimethylformamide or cyclohexane, or a mixture thereof. 제 2항에 있어서,The method of claim 2, 상기 도전성 입자는 금, 은, 니켈, 금속이 코팅된 폴리머, 전도성 고분자 또는 절연폴리머가 코팅된 금속입자, 또는 이들의 혼합물인 것을 특징으로 하는 플립칩 패키지의 제조방법. The conductive particles are gold, silver, nickel, metal-coated polymer, conductive polymer or insulating polymer-coated metal particles, or a mixture thereof.
KR1020070059918A 2007-06-19 2007-06-19 Fabrication method of wafer-level flip chip package using acf/ncf solution KR100821962B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070059918A KR100821962B1 (en) 2007-06-19 2007-06-19 Fabrication method of wafer-level flip chip package using acf/ncf solution
JP2008160286A JP2009038349A (en) 2007-06-19 2008-06-19 Manufacturing method of wafer-level flip chip package using acf/ncf solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059918A KR100821962B1 (en) 2007-06-19 2007-06-19 Fabrication method of wafer-level flip chip package using acf/ncf solution

Publications (1)

Publication Number Publication Date
KR100821962B1 true KR100821962B1 (en) 2008-04-15

Family

ID=39534755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059918A KR100821962B1 (en) 2007-06-19 2007-06-19 Fabrication method of wafer-level flip chip package using acf/ncf solution

Country Status (2)

Country Link
JP (1) JP2009038349A (en)
KR (1) KR100821962B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019770A (en) * 1999-08-30 2001-03-15 윤덕용 Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives
JP2005302812A (en) 2004-04-07 2005-10-27 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541407A (en) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd Packaging method of semiconductor device
JP2003086632A (en) * 2001-09-13 2003-03-20 Sanyu Rec Co Ltd Semiconductor device and manufacturing method therefor and sealing resin

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019770A (en) * 1999-08-30 2001-03-15 윤덕용 Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives
JP2005302812A (en) 2004-04-07 2005-10-27 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2009038349A (en) 2009-02-19

Similar Documents

Publication Publication Date Title
KR100838647B1 (en) Wafer-level acf flip chip package using double-layered acf/ncf
US6518097B1 (en) Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
CN101473425B (en) Production method of semiconductor device and bonding film
KR100888195B1 (en) Fabrication Method of PCB having Embedded Active-Chips
US20170179041A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
KR100746330B1 (en) Method for bonding between electrical devices using ultrasonication
JP3675285B2 (en) Method for producing anisotropic conductive adhesive for flip chip connection of plastic substrate
KR100785493B1 (en) Manufacturing method of wafer level package for flip chip capable of preventng water-absorption into adhesives
TW200527625A (en) Wafer-level chip scale package and method for fabricating and using the same
US20080001271A1 (en) Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
JP2017045993A (en) Method for manufacturing electronic component device and electronic component device
KR101036441B1 (en) Semiconductor chip stack package and manufacturing method thereof
JP2004507089A (en) Highly reliable non-conductive adhesive for non-solder flip chip bonding and flip chip bonding method using the same
KR100361640B1 (en) Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives
KR101776584B1 (en) Anisotropic Conductive Film including Anchoring Polymer Layer with Conductive Particles and Manufacturing Method thereof
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
US6514560B2 (en) Method for manufacturing conductive adhesive for high frequency flip chip package applications
KR100821962B1 (en) Fabrication method of wafer-level flip chip package using acf/ncf solution
US20090079068A1 (en) Methods for attaching a flip chip integrated circuit assembly to a substrate
KR100759858B1 (en) Manufacturing method of wafer level package with void-free adhesive layer
JP2009260225A (en) Method of manufacturing semiconductor device
KR100793078B1 (en) Flip chip package and method for manufacturing the same
CN205582933U (en) Two -sided fan -out type wafer -level package structure
KR20070080894A (en) Method for manufacturing wafer level package using gold bumb
KR100653075B1 (en) Manufacturing method of circuit board with flip chip

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee