JP2009038349A - Manufacturing method of wafer-level flip chip package using acf/ncf solution - Google Patents
Manufacturing method of wafer-level flip chip package using acf/ncf solution Download PDFInfo
- Publication number
- JP2009038349A JP2009038349A JP2008160286A JP2008160286A JP2009038349A JP 2009038349 A JP2009038349 A JP 2009038349A JP 2008160286 A JP2008160286 A JP 2008160286A JP 2008160286 A JP2008160286 A JP 2008160286A JP 2009038349 A JP2009038349 A JP 2009038349A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- flip chip
- mixture
- manufacturing
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、溶液(solution)状態の異方性伝導接着剤(ACA; Anisotropic Conductive Adhesives、以下ACA)または非伝導性接着剤(NCA; Non-Conductive Adhesives、以下NCA)を、ウェハー上に直接コーティングすることによりフリップチップパッケージを製造できる方法に関するものである。 The present invention directly coats a solution of anisotropic conductive adhesive (ACA) or non-conductive adhesive (NCA) directly on a wafer. It is related with the method which can manufacture a flip chip package by doing.
電子パッケージ技術は、半導体素子から最終製品までの全ての段階を含む、非常に広範囲で多様なシステム製造技術であって、特に、電子製品の急速な発展に伴い、機器の小型化、軽量化、高性能化を達成するに非常に重要な技術である。電子パッケージ技術は、最終電子製品の性能、大きさ、値段、及び信頼性などを決定する非常に重要な技術である。特に、電気的高性能、極小型/高密度、低電力、多機能、超高速信号処理、永久的信頼性を追求する最近の電子製品において、極小型パッケージ部品は、コンピューター、情報通信、移動通信、高級家電製品などの必須部品であって、この中、チップを基板に実装する技術の一つであるフリップチップ(Flip Chip)技術は、現在、スマートカード(Smart Cards)、LCD、PDPなどのディスプレイパッケージング(Display Packaging)、コンピューター、携帯電話、通信システムなどに、その活用範囲を広げていっている。 Electronic packaging technology is a very wide-ranging and diverse system manufacturing technology that includes all stages from semiconductor devices to final products, and in particular, with the rapid development of electronic products, miniaturization and weight reduction of equipment, This is a very important technology to achieve high performance. Electronic packaging technology is a very important technology that determines the performance, size, price, reliability, etc. of the final electronic product. Especially in recent electronic products pursuing electrical high performance, ultra-small / high density, low power, multi-function, ultra-high-speed signal processing, and permanent reliability, ultra-small package parts are computers, information communications, mobile communications Flip Chip technology, which is an essential part of high-end household appliances, etc., and is one of the technologies for mounting a chip on a substrate, is currently used in smart cards, LCDs, PDPs, etc. The range of use has been expanded to display packaging, computers, mobile phones, communication systems, and so on.
このようなフリップチップ技術は、大きく二つに分けられるが、はんだを利用したはんだフリップチップ(Solder Flip Chip)と、はんだを利用しない非はんだフリップチップ(Non-Solder Flip Chip)とがある。はんだフリップチップは、はんだフラックス塗布、チップ/基板整列、はんだバンプリフロー、フラックス除去、アンダーフィル充填及び硬化などの複雑な接続工程を有しており、生産単価上昇の問題点がある。したがって、最近は、このような複雑な工程を減らすために、非はんだフリップチップ技術が大きく台頭されている。 Such flip chip technology can be roughly divided into two types: a solder flip chip using solder and a non-solder flip chip that does not use solder. The solder flip chip has complicated connection processes such as solder flux application, chip / substrate alignment, solder bump reflow, flux removal, underfill filling and curing, and has a problem of an increase in production unit price. Therefore, recently, in order to reduce such complicated processes, non-solder flip chip technology has been greatly developed.
非はんだフリップチップの代表的技術は、ACAを利用したフリップチップ技術である。既存のACAを利用したフリップチップ技術は、基板上にACA材料を塗布あるいは仮接着して、チップと基板を配列(align)し、最終的に熱と圧力を加えてフリップチップパッケージを完成する工程過程を有する、しかしながら、このような工程は、フィルムを形成したり、それぞれの基板ごとにACA材料を塗布また仮接着したりする長い工程時間を有する。 A typical technique of the non-solder flip chip is a flip chip technique using ACA. The flip chip technology using the existing ACA is a process in which an ACA material is applied or temporarily bonded to a substrate, the chip and the substrate are aligned, and finally heat and pressure are applied to complete a flip chip package. However, such a process has a long process time for forming a film and applying or temporarily bonding ACA material to each substrate.
したがって、最近は、ウェハー状態でフラックスとアンダーフィルの機能を有するポリマー材料を塗布して加工するウェハーレベルパッケージ技術に関心が集まっている。また、最近は、一般的なはんだフリップチップに比べ安価で、極微細の電極ピッチが可能であり、リードフリー(lead free)、環境親和的なフラックスレス(fluxless)工程、低温工程などの長所を有する伝導性接着剤を利用したフリップチップ接続技術の開発が進行されている。 Therefore, recently, there has been an interest in wafer level package technology in which a polymer material having functions of flux and underfill is applied and processed in a wafer state. Recently, it is cheaper than general solder flip chips, and can be used with extremely fine electrode pitches. It has advantages such as lead free, environmentally friendly fluxless process, and low temperature process. Development of a flip-chip connection technology using a conductive adhesive is ongoing.
電子パッケージングに使用される接着剤は、その使用形態によって、フィルムとペーストの形態に分けられて、導電粒子を含むか含まないかによって、伝導性、異方性伝導性、非伝導性に分けられる。したがって、電子パッケージングに使用される接着剤は、異方性伝導フィルム(ACF; Anisotropic Conductive Film、以下、ACF)、異方性伝導ペースト(ACP; Anisotropic Conductive Paste、以下、ACP)、非伝導性フィルム(NCF; Non-Conductive Film、以下、NCF)、及び非伝導性ペースト(NCP; Non-Conductive Paste、以下、NCP)に分けられる。 Adhesives used in electronic packaging are divided into film and paste forms according to their usage, and are divided into conductive, anisotropic conductive, and nonconductive depending on whether conductive particles are included or not. It is done. Therefore, adhesives used for electronic packaging are anisotropic conductive film (ACF), anisotropic conductive paste (ACP), non-conductive It is divided into a film (NCF; Non-Conductive Film, hereinafter referred to as NCF) and a non-conductive paste (NCP; Non-Conductive Paste, hereinafter referred to as NCP).
フィルム形態の接着剤(ACF、NCF)と、ペースト形態の接着剤(ACP、 NCP)は、その形態と組成によって大きな差異点がある。まず、ACFは、フィルム形態としてコーティングが可能になるように、組成物中に、コーティング性を向上させる有機溶媒が含まれて、フィルム形態でコーティングされた後、有機溶媒を乾燥させてから製品化される。 There are significant differences between film-form adhesives (ACF, NCF) and paste-form adhesives (ACP, NCP) depending on their form and composition. First, the ACF contains an organic solvent that improves the coating property in the composition so that it can be coated in a film form. After coating in the film form, the organic solvent is dried and then commercialized. Is done.
ACPは、フィルムとは異なって、基板上に、ディスペンシングなどのような方法で直接塗布してフリップチップ工程を行うため、内部の気泡生成を防ぐために、有機溶媒を含めていない。また、シリンジ(syringe)の中にペースト状にして充填されて製品化される。 Unlike ACP, ACP is applied directly on a substrate by a method such as dispensing to perform a flip chip process. Therefore, ACP does not contain an organic solvent in order to prevent generation of internal bubbles. In addition, it is filled with a paste in a syringe and commercialized.
米国特許5,323,051号(Semiconductor wafer level package)は、ウェハー状態で、また他のキャップウェハーをガラス接着剤で接着させた後、ウェハーをそれぞれのチップに切断する技術であって、本発明のような、ACAを塗布して、これをパッケージ接続用として使用するものとは相異なる特許である。 US Pat. No. 5,323,051 (Semiconductor wafer level package) is a technique for cutting a wafer into respective chips in a wafer state or after adhering another cap wafer with a glass adhesive. This is a patent different from that in which ACA is applied and this is used for connecting a package.
また他の米国特許5,918,113号(Process for producing a semiconductor device using anisotropic conductive adhesive)は、ACAを基板に付着した後、半導体チップを、熱と圧力により基板に接触させることにより電気的に接続させる方法であるが、本発明は、ACAを、ウェハー状態で非はんだバンプ形成されたチップに予め塗布する面で、非常に異なる技術方法である。 Another US Pat. No. 5,918,113 (Process for producing a semiconductor device using anisotropic conductive adhesive) electrically attaches an ACA to a substrate and then electrically contacts the semiconductor chip with the substrate by heat and pressure. Although this is a method of connection, the present invention is a very different technical method in that ACA is pre-applied to a chip formed with non-solder bumps in a wafer state.
文献として、S.H.Shiらが発表した内容(Development of the Wafer Level Compressive-Flow Underfill Process and Its Required Materials, 1999, ECTC, pp.961-966)は、はんだバンプが形成されたウェハー上に、はんだフラックス機能を含むアンダーフィル材料を塗布した後、各チップをダイシングした後、既存のSMTアセンブリ(assembly)装置を利用して基板に配置する。これにより、既存のはんだリフロー接続後、アンダーフィル材料をチップと基板との間に入れる工程を簡素化した方法として紹介した内容である。 As literature, S.M. H. Shi et al. (Development of the Wafer Level Compressive-Flow Underfill Process and Its Required Materials, 1999, ECTC, pp.961-966) shows that the solder bump function is formed on the wafer with the solder flux function. After applying the fill material, each chip is diced and then placed on the substrate using an existing SMT assembly device. As a result, after the existing solder reflow connection, the method of introducing the underfill material between the chip and the substrate is introduced as a simplified method.
大韓民国特許361640号(塗布された異方性伝導接着剤を利用したウェハー型フリップチップパッケージの製造方法)には、ACFの場合において、離型紙フィルム上にコーティング後、熱と圧力を加えるラミネーション工程方法を通じて、ウェハー上に転写する工程方法を有して、ACPの場合においては、スプレー、ドクターブレードまたはメニスカス方法によりウェハー上に塗布する工程方法を明示している。したがって、フィルム形態を使用する場合、ウェハー上部にフィルムを位置させて、熱と圧力を加えるラミネーション工程及び離型紙を除去する工程が必要であり、平坦ではないウェハー表面にフィルム形態のACAまたはNCAを付着する場合、シャドー効果が現れやすく、ペースト形態を使用する場合、コーティングの厚さ調節が難しい短所がある。 In Korean Patent No. 361640 (a method for manufacturing a wafer type flip chip package using an applied anisotropic conductive adhesive), in the case of ACF, a lamination process method of applying heat and pressure after coating on a release paper film In the case of ACP, the method of applying on the wafer by spraying, doctor blade or meniscus method is clearly shown. Therefore, when using the film form, it is necessary to perform a lamination process in which heat and pressure are applied and a release paper are removed by positioning the film on the upper part of the wafer, and the film form of ACA or NCA is applied to the surface of the wafer which is not flat. When adhering, a shadow effect is likely to appear, and when using a paste form, it is difficult to adjust the thickness of the coating.
本発明は、異方性伝導接着剤フィルムまたは非伝導性接着剤フィルムの組成を有する物質を、溶液状態で直接ウェハー上にコーティングして利用するため、異方性伝導接着剤フィルムまたは非伝導性接着剤フィルムをウェハー上にラミネーションして、離型紙を除去する工程が不要であり、高い生産性を有して且つその工程が単純であって、またフィルムではなく溶液状態でコーティングをするため、平坦ではないウェハー表面で発生しやすいシャドー効果を効果的に抑えることができ、異方性伝導接着剤ペーストまたは非伝導性接着剤ペーストでは難しいコーティングの厚さ調節が容易な長所があって、有機溶媒を揮発させる単純乾燥を通じて、硬化の潜在性を失わない水準の半硬化初期状態が得られるという長所がある。 The present invention uses an anisotropic conductive adhesive film or a non-conductive adhesive film coated on a wafer directly in a solution state, so that the anisotropic conductive adhesive film or the non-conductive adhesive film is used. Since the process of laminating the adhesive film on the wafer and removing the release paper is unnecessary, the process is simple and the process is simple, and the coating is performed in the solution state instead of the film. It effectively suppresses the shadow effect that tends to occur on non-flat wafer surfaces, and has the advantage of being easy to adjust the coating thickness, which is difficult with anisotropic conductive adhesive pastes or non-conductive adhesive pastes. Through simple drying that volatilizes the solvent, there is an advantage that a semi-cured initial state that does not lose the curing potential can be obtained.
本発明の目的は、高い生産性を有する単純な工程を利用して、平坦ではないウェハー表面で発生しやすいシャドー効果を効果的に抑えることができ、コーティングの厚さ調節が容易で、単純乾燥を通じて、硬化の潜在性を失わない水準の半硬化初期状態の異方性伝導接着剤(ACA; Anisotropic Conductive Adhesives、以下、ACA)または非伝導性接着剤(NCA; Non-Conductive Adhesives、以下、NCA)を得ることができる、ACAまたはNCAを利用したウェハー型フリップチップパッケージの製造方法を提供することである。 The object of the present invention is to use a simple process with high productivity to effectively suppress the shadow effect that tends to occur on a non-flat wafer surface, to easily adjust the coating thickness, and to perform simple drying. Through the semi-cured initial state anisotropic conductive adhesive (ACA) or non-conductive adhesive (NCA) or NCA ) Can be obtained, and a method for manufacturing a wafer type flip chip package using ACA or NCA is provided.
本発明のウェハー型フリップチップパッケージの製造方法は、(a)絶縁性高分子樹脂、硬化剤及び有機溶媒を含む混合物溶液を、非はんだバンプの形成されたウェハー上に塗布した後、乾燥して、ウェハー上に塗布された混合物を半硬化状態(B-stage)初期にする段階と、(b)前記乾燥されたウェハーを個別チップにダイシングする段階と、(c)前記個別チップにダイシングされた半導体チップを基板の電極と整列した後、熱と圧力を加えて、フリップチップ接続する段階と、を含んで製造される特徴を有する。 The method for producing a wafer type flip chip package of the present invention comprises: (a) applying a mixture solution containing an insulating polymer resin, a curing agent and an organic solvent on a wafer on which non-solder bumps are formed, followed by drying. A stage in which the mixture applied on the wafer is semi-cured (B-stage); (b) dicing the dried wafer into individual chips; and (c) diced into the individual chips. And aligning the semiconductor chip with the electrodes of the substrate and then applying heat and pressure to make a flip chip connection.
本発明の核心思想は、異方性伝導フィルム(ACF; Anisotropic Conductive Film、以下、ACF)または非伝導性フィルム(NCF; Non-Conductive Film、以下、NCF)を構成する物質を、フィルム形態ではなく、有機溶媒を利用した溶液状態で、非はんだバンプが形成されたウェハー上に直接塗布してウェハー型フリップチップパッケージを製造することにある。 The core idea of the present invention is that the material constituting an anisotropic conductive film (ACF) or non-conductive film (NCF) is not a film form. In the solution state using an organic solvent, a wafer type flip chip package is manufactured by directly coating on a wafer on which non-solder bumps are formed.
本発明の核心思想による本発明の製造方法は、フィルム形態ではなく、有機溶媒を利用した溶液状態でウェハーにコーティングするため、ラミネーション工程及び離型紙を除去する工程が不要であり、粘性のような流動学的特性を調節する方法を通じて、平坦ではないウェハー表面で発生しやすいシャドー効果を効果的に抑えることができ、基本的にACFまたはNCFを構成する組成と類似した組成を含む溶液を利用するため、コーティングの厚さ調節が容易であり、有機溶媒を揮発させる単純乾燥を通じて、半硬化初期状態を得ることができるようになる。 Since the manufacturing method of the present invention based on the core idea of the present invention coats a wafer in a solution state using an organic solvent instead of a film form, the lamination process and the process of removing the release paper are not necessary, Through the method of adjusting the rheological properties, it is possible to effectively suppress the shadow effect that is likely to occur on a non-flat wafer surface, and basically use a solution containing a composition similar to that constituting ACF or NCF. Therefore, the coating thickness can be easily adjusted, and a semi-cured initial state can be obtained through simple drying that volatilizes the organic solvent.
ACFとNCFの組成上の特徴は、導電性粒子の有無を除いては同一であるため、前記混合物溶液に前記絶縁高分子樹脂100重量部に対して、5〜20重量部の導電性粒子をさらに添加することにより、ACF溶液を製造することができる。前記導電性粒子は、ACFまたはACPに通常的に使用される導電性粒子が使用可能であるが、好ましくは、金、銀、ニッケル、金属がコーティングされたポリマー、伝導性高分子または絶縁ポリマーがコーティングされた金属粒子、またはこれらの混合物であることが好ましく、さらに好ましくは、金粒子、銀粒子、ニッケル粒子、金がコーティングされたポリマー、銀がコーティングされたポリマー、ニッケルがコーティングされたポリマー、絶縁ポリマーがコーティングされた金粒子、絶縁ポリマーがコーティングされた銀粒子または絶縁ポリマーがコーティングされたニッケル粒子、またはこれらの混合物であることがさらに好ましく、最も好ましくは、ニッケル粒子、金がコーティングされたポリマー、ニッケルがコーティングされたポリマーまたは絶縁ポリマーがコーティングされたニッケル粒子、または、これらの混合物であることが最も好ましい。 Since the compositional characteristics of ACF and NCF are the same except for the presence or absence of conductive particles, 5 to 20 parts by weight of conductive particles are added to 100 parts by weight of the insulating polymer resin in the mixture solution. Furthermore, an ACF solution can be manufactured by adding. As the conductive particles, conductive particles usually used for ACF or ACP can be used. Preferably, gold, silver, nickel, metal-coated polymer, conductive polymer, or insulating polymer is used. Preferably coated metal particles, or a mixture thereof, more preferably gold particles, silver particles, nickel particles, gold coated polymer, silver coated polymer, nickel coated polymer, More preferably gold particles coated with an insulating polymer, silver particles coated with an insulating polymer or nickel particles coated with an insulating polymer, or a mixture thereof, most preferably nickel particles, gold coated Polymer, nickel coated Polymer or nickel particles insulating polymer coated, or, most preferably a mixture thereof.
以下、図1を参照し、本発明の製造方法をさらに詳細に説明する。図1は、容易な説明のために示したもので、本発明が図1に限定されるものではない。 Hereinafter, the manufacturing method of the present invention will be described in more detail with reference to FIG. FIG. 1 is shown for easy explanation, and the present invention is not limited to FIG.
図1(a)及び図1(b)に示したように、混合物溶液が塗布されるウェハー100は、一般の半導体工程を通じて製造されたウェハーであって、通常よく使用されているチップ110が一つのウェハー上に存在し、各チップは、外部との電気的信号連絡のための入出力端子(I/O pad、112)が形成されている。 As shown in FIGS. 1A and 1B, a wafer 100 to which a mixture solution is applied is a wafer manufactured through a general semiconductor process, and a chip 110 that is usually used is one. Input / output terminals (I / O pads 112) for electrical signal communication with the outside are formed on each chip.
この際、前記チップの種類は、特に限定されるものではなく、例えば、ディスプレイ駆動回路IC、イメージセンサーIC、メモリーIC、非メモリーIC、超高周波またはRF IC、シリコンを主成分とする半導体IC、または化合物半導体ICである。 At this time, the type of the chip is not particularly limited, and for example, a display driving circuit IC, an image sensor IC, a memory IC, a non-memory IC, an ultrahigh frequency or RF IC, a semiconductor IC mainly composed of silicon, Or it is a compound semiconductor IC.
前記入出力端子上部に非はんだバンプ113が形成されるが、前記非はんだバンプは、ボンディングワイヤボンダーまたはメッキ方法を利用して形成された金属スタッドバンプまたは金属メッキバンプであって、金スタッドバンプ、銅スタッドバンプ、金メッキバンプ、銅メッキバンプ、無電解ニッケル/金バンプまたは無電解ニッケル/銅/金バンプであり得て、前記非はんだバンプが形成されていないウェハーの上部は、絶縁物質114でパッシベーション(passivation)されていることが通常的である。 A non-solder bump 113 is formed on the input / output terminal. The non-solder bump is a metal stud bump or a metal plating bump formed by using a bonding wire bonder or a plating method, and a gold stud bump, It may be a copper stud bump, a gold plated bump, a copper plated bump, an electroless nickel / gold bump or an electroless nickel / copper / gold bump, and the upper portion of the wafer on which the non-solder bump is not formed is passivated with an insulating material 114. It is normal to be (passivation).
図1(c)に示したように、ACFまたはNCF混合物溶液は、スプレー、ドクターブレード、メニスカス、スピンコーティング、スクリーンプリンティング、ステンシルプリンティング、またはコンマロールコーティングにより、前記ウェハーの非はんだバンプの形成された面上部に塗布される。混合物が塗布されたウェハーを70〜80℃で1〜4分間乾燥し有機溶媒を揮発させて、前記乾燥を通じて、塗布された混合物115が流れやすい未硬化状態(A-stage)を経て、後続工程時、常温で形態を維持しながら操作が可能な物性を有して、加熱時、流動性を有する半硬化初期状態(B-stage)となる。半硬化初期状態の意味は、硬化が始まる時点から硬化が終了する時点までの半硬化状態の中でも、特定の高い温度以上でのみ硬化反応が起こる潜在性を失わない硬化初期状態であって、前記乾燥された混合物は、180〜200℃で10〜30秒内に硬化可能な硬化特性を有する。 As shown in FIG. 1 (c), the ACF or NCF mixture solution was formed into non-solder bumps of the wafer by spraying, doctor blade, meniscus, spin coating, screen printing, stencil printing, or comma roll coating. It is applied to the upper part of the surface. The wafer to which the mixture is applied is dried at 70 to 80 ° C. for 1 to 4 minutes to volatilize the organic solvent, and through the drying, the applied mixture 115 passes through an uncured state (A-stage) that is easy to flow. When it is heated, it has a physical property that can be operated while maintaining its form at room temperature, and when heated, it enters a semi-cured initial state (B-stage) that has fluidity. The meaning of the semi-curing initial state is a curing initial state that does not lose the potential for the curing reaction to occur only at a specific high temperature or higher, even in the semi-curing state from the time when the curing starts to the time when the curing ends. The dried mixture has curing properties that can be cured at 180-200 ° C. within 10-30 seconds.
この際、塗布された混合物の厚さは、前記乾燥後、10〜100μmであることが好ましい。これは、上記の範囲で、フリップチップ接続のために必要な物理的接着力を得ることができ、シャドー効果を最小化して、チップ上で電気的絶縁及び電気的接続が円滑になされるためである。 At this time, the thickness of the applied mixture is preferably 10 to 100 μm after the drying. This is because, within the above range, the physical adhesive force necessary for flip chip connection can be obtained, the shadow effect is minimized, and electrical insulation and electrical connection are smoothly performed on the chip. is there.
前記混合物の塗布されたウェハーは、ウェハーダイシングマシーンに装着され、ウェハーのスクライブ線を基準とし、図1(d)に示した記号200の個別チップ200にダイシングされる。前記ダイシングされた個別チップ200は、半硬化状態のACFまたはNCFが接着されているのと同様であるため、一つのフリップチップパッケージとして使用可能である。前記個別チップを基板300の電極310と配列させた後、フリップチップボンダーを使用し、熱と圧力を加えて前記混合物を硬化させて、前記個別チップと基板とが物理的・電気的に接続されたフリップチップアセンブリ(assembly)を得ることができる。 The wafer to which the mixture is applied is mounted on a wafer dicing machine, and diced into individual chips 200 of symbol 200 shown in FIG. 1 (d) with reference to the scribe line of the wafer. The diced individual chip 200 can be used as one flip chip package because it is similar to the case where semi-cured ACF or NCF is bonded. After the individual chips are arranged with the electrodes 310 of the substrate 300, a flip chip bonder is used to apply heat and pressure to cure the mixture, so that the individual chips and the substrate are physically and electrically connected. A flip chip assembly can be obtained.
上述のように、本発明の核心思想は、ACFまたはNCFを、フィルム形態でなく、溶液形態として製造し、ウェハー上に直接コーティングすることであるため、混合物溶液は、通常的に使用されるACFまたはNCFを構成する物質と有機溶媒とを混合して製造することができるが、前記混合物溶液は、絶縁高分子樹脂100重量部に対して、100〜400重量部の硬化剤及び50〜200重量部の有機溶媒が混合されたものが好ましく、特に、絶縁高分子樹脂重量部に対して、120〜375重量部の硬化剤及び80〜150重量部の有機溶媒が混合されたものがさらに好ましい。 As mentioned above, the core idea of the present invention is that ACF or NCF is manufactured in solution form, not in film form, and coated directly on the wafer, so that the mixture solution is a commonly used ACF. Alternatively, it can be prepared by mixing a substance constituting NCF and an organic solvent, and the mixture solution is 100 to 400 parts by weight of the curing agent and 50 to 200 parts by weight with respect to 100 parts by weight of the insulating polymer resin. In particular, a mixture of 120 to 375 parts by weight of a curing agent and 80 to 150 parts by weight of an organic solvent is more preferable with respect to parts by weight of the insulating polymer resin.
前記絶縁性高分子樹脂は、熱可塑性樹脂または熱硬化性樹脂であって、前記熱可塑性樹脂は、アクリル樹脂、フェノキシ樹脂またはラバー、またはこれらの混合物であり、前記熱硬化性樹脂は、エポキシ樹脂またはポリイミド樹脂、またはこれらの混合物であることが好ましく、前記有機溶媒は、トルエン、メチルエチルケトン、アセトン、ジメチルホルムアミドまたはシクロヘキサン、またはこれらの混合物から選択されたものが好ましく、前記硬化剤は、イミダゾール系またはアミン系、またはこれらの混合物から選択されたものが好ましい。 The insulating polymer resin is a thermoplastic resin or a thermosetting resin, and the thermoplastic resin is an acrylic resin, a phenoxy resin or a rubber, or a mixture thereof, and the thermosetting resin is an epoxy resin. Or a polyimide resin, or a mixture thereof, and the organic solvent is preferably selected from toluene, methyl ethyl ketone, acetone, dimethylformamide, or cyclohexane, or a mixture thereof. Those selected from amine-based or mixtures thereof are preferred.
前記有機溶媒の重量比は、ACFまたはNCFを構成する物質と類似した組成を含む前記混合物溶液を、通常的に製造されるウェハーの表面にコーティングして乾燥し、フィルム形態の接着剤を付着させるに最適化された重量比であるが、混合物溶液の流動学的(rheological)特性を決定する有機溶媒の重量比は、非はんだバンプの厚さや非はんだバンプの数のように、ウェハー表面の不均一程度によって調節されることが好ましい。 The weight ratio of the organic solvent is such that the mixture solution containing a composition similar to that of the substance constituting ACF or NCF is coated on the surface of a wafer that is normally manufactured and dried to adhere an adhesive in the form of a film. The weight ratio of the organic solvent that determines the rheological properties of the mixture solution depends on the surface of the wafer, such as the thickness of the non-solder bumps and the number of non-solder bumps. It is preferable to adjust the degree of uniformity.
100 ウェハー
110 ウェハー上のチップ
111 半導体物質
112 入出力パッド
113 非はんだバンプ
114 パッシベーション層
115 コーティングされた混合溶液
200 ダイシングされた個別チップ
300 基板
310 基板上の電気的配線
DESCRIPTION OF SYMBOLS 100 Wafer 110 Chip on wafer 111 Semiconductor material 112 Input / output pad 113 Non-solder bump 114 Passivation layer 115 Mixed mixed solution 200 Discrete chip 300 Substrate 310 Electrical wiring on substrate
Claims (10)
(b)前記乾燥されたウェハーを個別チップにダイシングする段階と、
(c)前記個別チップにダイシングされた半導体チップを基板の電極と整列した後、熱と圧力を加えて、フリップチップ接続する段階と、を含んで製造されることを特徴とする、フリップチップパッケージの製造方法。
(a) A mixture solution containing an insulating polymer resin, a curing agent, and an organic solvent is applied on a wafer on which non-solder bumps are formed, and then dried, so that the mixture applied on the wafer is in a semi-cured state ( (B-stage)
(b) dicing the dried wafer into individual chips;
(c) The semiconductor chip diced into the individual chips is aligned with the electrodes of the substrate, and then the chip is manufactured by applying heat and pressure to perform flip chip connection. Manufacturing method.
The flip chip package manufacturing method according to claim 1, wherein the mixture solution of step (a) further includes 5 to 20 parts by weight of conductive particles based on the weight of the insulating polymer resin. Method.
The method of claim 1, wherein the application in the step (a) is performed by spraying, doctor blade, meniscus, spin coating, screen printing, stencil printing, or comma roll coating.
Stage (a) is dried at 70 to 80 ° C. for 1 to 4 minutes to volatilize the organic solvent, and the applied mixture is subjected to a semi-cured state (B-stage) initial stage at which the curing potential is not lost. The method of manufacturing a flip chip package according to claim 1, wherein:
5. The method of claim 4, wherein the dried mixture has a curing time of 10 to 30 seconds at 180 to 200 ° C. 6.
The method of manufacturing a flip chip package according to claim 1, wherein the thickness of the mixture solution applied in step (a) is 10 to 100 m after the drying.
The mixture solution in the step (a) is a mixture of 100 to 400 parts by weight of a curing agent and 50 to 200 parts by weight of an organic solvent with respect to 100 parts by weight of the insulating polymer resin. A method of manufacturing a flip chip package according to claim 1.
The insulating polymer resin is a thermoplastic resin or a thermosetting resin, and the thermoplastic resin is an acrylic resin, a phenoxy resin or a rubber, or a mixture thereof, and the thermosetting resin is an epoxy resin. The method of manufacturing a flip chip package according to claim 7, wherein the flip chip package is a polyimide resin or a mixture thereof.
8. The method of manufacturing a flip chip package according to claim 7, wherein the organic solvent is toluene, methyl ethyl ketone, acetone, dimethylformamide or cyclohexane, or a mixture thereof.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070059918A KR100821962B1 (en) | 2007-06-19 | 2007-06-19 | Fabrication method of wafer-level flip chip package using acf/ncf solution |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009038349A true JP2009038349A (en) | 2009-02-19 |
Family
ID=39534755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160286A Pending JP2009038349A (en) | 2007-06-19 | 2008-06-19 | Manufacturing method of wafer-level flip chip package using acf/ncf solution |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009038349A (en) |
KR (1) | KR100821962B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541407A (en) * | 1991-08-02 | 1993-02-19 | Citizen Watch Co Ltd | Packaging method of semiconductor device |
JP2003086632A (en) * | 2001-09-13 | 2003-03-20 | Sanyu Rec Co Ltd | Semiconductor device and manufacturing method therefor and sealing resin |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361640B1 (en) * | 1999-08-30 | 2002-11-18 | 한국과학기술원 | Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives |
JP4144553B2 (en) | 2004-04-07 | 2008-09-03 | 松下電器産業株式会社 | Manufacturing method of semiconductor device |
-
2007
- 2007-06-19 KR KR1020070059918A patent/KR100821962B1/en not_active IP Right Cessation
-
2008
- 2008-06-19 JP JP2008160286A patent/JP2009038349A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541407A (en) * | 1991-08-02 | 1993-02-19 | Citizen Watch Co Ltd | Packaging method of semiconductor device |
JP2003086632A (en) * | 2001-09-13 | 2003-03-20 | Sanyu Rec Co Ltd | Semiconductor device and manufacturing method therefor and sealing resin |
Also Published As
Publication number | Publication date |
---|---|
KR100821962B1 (en) | 2008-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100838647B1 (en) | Wafer-level acf flip chip package using double-layered acf/ncf | |
US6518097B1 (en) | Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive | |
CN101473425B (en) | Production method of semiconductor device and bonding film | |
EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
KR100746330B1 (en) | Method for bonding between electrical devices using ultrasonication | |
JP3675285B2 (en) | Method for producing anisotropic conductive adhesive for flip chip connection of plastic substrate | |
WO2017111956A1 (en) | Semiconductor package with electromagnetic interference shielding | |
TW200527625A (en) | Wafer-level chip scale package and method for fabricating and using the same | |
KR20090014478A (en) | Fabrication method of pcb having embedded active-chips | |
JP2004507089A (en) | Highly reliable non-conductive adhesive for non-solder flip chip bonding and flip chip bonding method using the same | |
KR20030008607A (en) | High adhesion triple layered anisotropic conductive adhesive film | |
JP2017045993A (en) | Method for manufacturing electronic component device and electronic component device | |
WO2008005586A2 (en) | Flipped, stacked-chip ic packaging for high bandwidth data transfer buses | |
KR20160128536A (en) | Anisotropic Conductive Film including Anchoring Polymer Layer with Conductive Particles and Manufacturing Method thereof | |
KR100361640B1 (en) | Fabrication method of wafer-level flip chip packages using pre-coated Anisotropic Conductive Adhesives | |
KR101776584B1 (en) | Anisotropic Conductive Film including Anchoring Polymer Layer with Conductive Particles and Manufacturing Method thereof | |
KR20140115111A (en) | Method Of Forming Bump And Semiconductor device including The Same | |
KR100398315B1 (en) | Method of manufacturing conductive adhesive for high frequency flip chip package applications | |
KR100821962B1 (en) | Fabrication method of wafer-level flip chip package using acf/ncf solution | |
JP2002299809A (en) | Electronic component mounting method and equipment | |
Zhang et al. | Design, process, and reliability of wafer level packaging | |
MX2008012339A (en) | Methods for attaching a flip chip integrated circuit assembly to a substrate. | |
CN103762183A (en) | Manufacturing technology for fan-out-type square chip level packaging | |
KR100759858B1 (en) | Manufacturing method of wafer level package with void-free adhesive layer | |
KR20070080894A (en) | Method for manufacturing wafer level package using gold bumb |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120126 |