KR100818112B1 - Redistribution layer and method of manufacturing using the same and wafer level package and method of manufacturing using the same - Google Patents
Redistribution layer and method of manufacturing using the same and wafer level package and method of manufacturing using the same Download PDFInfo
- Publication number
- KR100818112B1 KR100818112B1 KR1020070031884A KR20070031884A KR100818112B1 KR 100818112 B1 KR100818112 B1 KR 100818112B1 KR 1020070031884 A KR1020070031884 A KR 1020070031884A KR 20070031884 A KR20070031884 A KR 20070031884A KR 100818112 B1 KR100818112 B1 KR 100818112B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- redistribution
- manufacturing
- bonding pads
- metal plating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 62
- 238000007747 plating Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 229920001940 conductive polymer Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 abstract description 10
- 230000003287 optical effect Effects 0.000 abstract 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 238000000059 patterning Methods 0.000 description 12
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 8
- 238000004904 shortening Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 229920003986 novolac Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1은 본 발명의 실시예에 따른 재배선을 설명하기 위해 도시한 단면도.1 is a cross-sectional view illustrating a redistribution according to an embodiment of the present invention.
도 2a 및 도 2b는 본 발명의 실시예에 따른 재배선의 제조방법을 설명하기 위해 도시한 공정별 단면도.Figure 2a and Figure 2b is a cross-sectional view showing the process for explaining the manufacturing method of the redistribution according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 재배선 및 그의 제조방법을 이용한 웨이퍼 레벨 패키지를 설명하기 위해 도시한 단면도.3 is a cross-sectional view illustrating a wafer level package using a redistribution method and a method of manufacturing the same according to an embodiment of the present invention.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 재배선 및 그의 제조방법 및 이를 이용한 웨이퍼 레벨 패키지의 제조방법을 설명하기 위해 나타낸 공정별 사시도.Figures 4a to 4d is a perspective view for each process shown to explain the rewiring and its manufacturing method and a method of manufacturing a wafer-level package using the same according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100, 200 : 기초층 102, 202 : 외부단자100, 200:
104, 204, 312, 412 : 절연막 104, 204, 312, 412: insulating film
106, 206, 314, 414 : 배선패턴 106, 206, 314, 414: wiring pattern
108, 208, 318, 418 : 무전해 금속 도금층 108, 208, 318, 418: Electroless Metal Plating Layer
122, 222, 320, 420 : 도금 패턴122, 222, 320, 420: Plating Pattern
310 : 반도체 칩 316, 416 : 본딩패드310:
410 : 웨이퍼410: wafer
본 발명은 재배선 및 그의 제조방법 및 이를 이용한 웨이퍼 레벨 패키지 및 그의 제조방법에 관한 것으로, 보다 자세하게는, 제조공정을 단순화시킬 수 있는 재배선 및 그의 제조방법 및 이를 이용한 웨이퍼 레벨 패키지 및 그의 제조방법에 관한 것이다.The present invention relates to redistribution, a method of manufacturing the same, and a wafer level package using the same, and a method of manufacturing the same. It is about.
오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more powerful and more reliable. One of the key technologies that enables these product design goals is package assembly technology.
상기와 같은 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩이 외부 환경으로부터의 보호와 용이한 실장 및 동작 신뢰성 확보 등을 위하여 패키지 형태를 갖게 된다.The package assembly technology as described above has a semiconductor package in which an integrated circuit is formed through a wafer assembly process to have a package form for protection from an external environment, easy mounting, and operation reliability.
한편, 최근의 전자산업 기술 개발의 주요 추세 중 하나는 소형화와 경량화이다. 이러한 추세속에 반도체 패키지에 있어서도 패키지의 크기를 칩 수준으로 축소하기 위한 이른바 칩 스케일 패키지(chip scale package ; CSP) 또는 칩 사이즈 패키지(Chip size package)라 불리는 패키징 기술이 개발되고 있다. On the other hand, one of the major trends of recent electronic industry technology development is miniaturization and light weight. In this trend, a packaging technology called a chip scale package (CSP) or a chip size package has been developed to reduce the size of the package to the chip level in the semiconductor package.
아울러, 칩 레벨이 아닌 웨이퍼 레벨로 회로 재배선(redistribution layer ; RDL)공정을 포함한 패키징(Packaging) 공정을 진행한 후, 쏘잉(Sawing) 공정을 통하여 다수의 유니트 레벨 패키지(Uint level package)를 구현하는 이른바 웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package ; WLCSP)의 제조기술이 개발되고 있다.In addition, after a packaging process including a redistribution layer (RDL) process at a wafer level rather than a chip level, a plurality of unit level packages are realized through a sawing process. A manufacturing technology of a so-called wafer level chip scale package (WLCSP) is being developed.
통상적으로, 이러한 웨이퍼 레벨 칩 스케일 패키지는 반도체칩의 전기적신호를 외부와 연결하기 위한 본딩패드와 전기적 연결이 필요하지 않은 상기 반도체칩의 패드부분은 전기적인 오류로 인해 발생하는 쇼트를 방지하기 위하여 분리되어야 한다.Typically, such a wafer level chip scale package is a bonding pad for connecting the electrical signal of the semiconductor chip to the outside and the pad portion of the semiconductor chip that does not need electrical connection is separated to prevent shorts caused by electrical errors. Should be.
그에 따라서, 상기 반도체칩 상면 전체에 절연막을 형성하여 상기 본딩패드와 전기적인 연결이 필요하지 않은 상기 반도체칩의 패드부분을 분리시켜 전기적 오류로 인한 쇼트를 방지한다.Accordingly, an insulating film is formed on the entire upper surface of the semiconductor chip to separate the pad portion of the semiconductor chip which does not need an electrical connection with the bonding pad, thereby preventing a short due to an electrical error.
이하에서는, 종래의 웨이퍼 레벨 패키지의 제조방법에 대해 간략하세 설명하도록 한다.Hereinafter, the manufacturing method of the conventional wafer level package will be briefly described.
먼저, 전기적 연결을 위한 본딩 패드가 구비된 반도체 칩들로 이루어진 웨이퍼 상에 절연막을 형성하고, 상기 절연막이 형성된 웨이퍼 내에 구비된 퓨즈 박스를 절연하기 위한 유전막을 증착한다. First, an insulating film is formed on a wafer made of semiconductor chips with bonding pads for electrical connection, and a dielectric film for insulating a fuse box provided in the wafer on which the insulating film is formed is deposited.
그리고, 상기 유전막이 증착된 웨이퍼 상에 도금 및 전기적 연결을 위한 시드 메탈(seed metal)층을 증착하고, 후속의 재배선층이 형성되는 영역을 노출시키기 위해 감광막을 형성하여 패터닝 작업으로 재배선층이 형성되는 영역을 노출시킨다.A redistribution layer is formed by patterning by depositing a seed metal layer for plating and electrical connection on the wafer on which the dielectric film is deposited, and forming a photosensitive film to expose a region where a subsequent redistribution layer is formed. Expose areas to be exposed.
이어서, 상기 노출된 재배선층 상에 전해도금방식으로 구리 도금을 수행하고, 상기 감광막 패턴을 스트립(strip) 공정으로 제거해준 다음, 상기 시드 메탈층을 습식 식각 공정으로 제거해준다.Subsequently, copper plating is performed on the exposed redistribution layer by electroplating, the photoresist pattern is removed by a strip process, and the seed metal layer is removed by a wet etching process.
이후, 무전해 도금 공정을 수행하여 재배선층으로 형성된 상기 구리 메탈층을 덮어준 후, 상기 재배선층 상에 실장부재를 마운팅하고 상기 웨이퍼를 반도체 칩 레벨로 쏘잉(sawing)하여 웨이퍼 레벨 패키지를 완성한다.Thereafter, an electroless plating process is performed to cover the copper metal layer formed as the redistribution layer, and then a mounting member is mounted on the redistribution layer and the wafer is sawed at the semiconductor chip level to complete a wafer level package. .
그러나, 주지한 바와 같은 종래의 웨이퍼 레벨 패키지는, 도금용 감광막 패터닝(patterning) 작업, 시드 메탈(seed netal) 증착 공정, 도금 공정 및 스트립(strip), 습식 식각 공정 및 무전해 금 공정 등의 약 8단계의 전체 공정을 수행하여 제조함에 따라, 패키지 제조 공정시간, 제조 장비 및 제조 설비 등의 비용이 크다는 문제점이 있다.However, as is well known, conventional wafer-level packages are not limited to photoresist patterning operations for plating, seed metal deposition processes, plating processes and strips, wet etching processes, and electroless gold processes. As a result of performing the entire process of the eight steps, there is a problem that the cost of the package manufacturing process time, manufacturing equipment and manufacturing equipment, etc. are high.
따라서, 본 발명은 제조 공정시간, 제조장비 및 제조설비를 감소시킬 수 있는 재배선 및 그의 제조방법 및 이를 이용한 웨이퍼 레벨 패키지 및 그의 제조방법을 제공한다.Accordingly, the present invention provides a redistribution and a method of manufacturing the same, a wafer level package using the same, and a method of manufacturing the same, which can reduce manufacturing process time, manufacturing equipment, and manufacturing equipment.
본 발명에 따른 재배선은, 외부단자를 구비하고, 상기 외부단자를 노출시키도록 절연막이 형성된 기초층의 상기 절연막 상에 상기 외부단자와 연결되도록 형성되며, 광 반응성 전도성 폴리머로 이루어진 배선 패턴; 및 상기 배선 패턴 표면에 형성된 무전해 금속 도금층;을 포함한다.The redistribution according to the present invention comprises: a wiring pattern having an external terminal and connected to the external terminal on the insulating film of the base layer on which the insulating film is formed to expose the external terminal, the wiring pattern comprising a photoreactive conductive polymer; And an electroless metal plating layer formed on a surface of the wiring pattern.
상기 기초층은 외부단자로서 다수의 본딩패드를 구비한 반도체칩인 것을 특징으로 한다.The base layer may be a semiconductor chip having a plurality of bonding pads as external terminals.
상기 기초층은 외부단자로서 다수의 본드핑거를 갖는 기판인 것을 특징으로 한다.The base layer may be a substrate having a plurality of bond fingers as external terminals.
상기 무전해 금속 도금층은 Au로 이루어진 것을 특징으로 한다.The electroless metal plating layer is characterized by consisting of Au.
또한, 본 발명에 따른 재배선의 제조방법은, 외부단자를 갖는 기초층 상에 상기 외부단자를 노출시키도록 절연막을 형성하는 단계; 상기 노출된 외부단자를 포함한 절연막 상에 광 반응성 전도성 폴리머를 도포하는 단계; 상기 광 반응성 전도성 폴리머를 식각하여 외부단자와 연결되는 배선 패턴을 형성하는 단계; 및 상기 배선 패턴 표면에 무전해 금속 도금층을 형성하는 단계;를 포함한다.In addition, the method of manufacturing redistribution according to the present invention comprises the steps of: forming an insulating film to expose the external terminal on the base layer having an external terminal; Applying a photoreactive conductive polymer on the insulating film including the exposed external terminals; Etching the photoreactive conductive polymer to form a wiring pattern connected to an external terminal; And forming an electroless metal plating layer on the wiring pattern surface.
상기 기초층은 외부단자로서 다수의 본딩패드를 구비한 반도체칩으로 구성한다.The base layer is formed of a semiconductor chip having a plurality of bonding pads as external terminals.
상기 기초층은 외부단자로서 다수의 본드핑거를 갖는 기판으로 구성한다.The base layer is composed of a substrate having a plurality of bond fingers as external terminals.
상기 무전해 금속 도금층은 Au로 형성한다.The electroless metal plating layer is formed of Au.
게다가, 본 발명에 따른 재배선 및 그의 제조방법을 이용한 웨이퍼 레벨 패키지는, 다수의 본딩패드를 갖는 반도체 칩; 상기 반도체 칩 상에 상기 본딩패드를 노출시키도록 형성된 절연막; 상기 노출된 본딩패드를 포함한 절연막 상에 상기 본딩패드와 연결되도록 형성되며, 광 반응성 전도성 폴리머로 이루어진 재배선층; 및 상기 재배선층 표면에 형성된 무전해 금속 도금층;을 포함한다.In addition, a wafer level package using the redistribution and manufacturing method thereof according to the present invention comprises a semiconductor chip having a plurality of bonding pads; An insulating film formed on the semiconductor chip to expose the bonding pads; A redistribution layer formed on the insulating layer including the exposed bonding pads to be connected to the bonding pads and formed of a photoreactive conductive polymer; And an electroless metal plating layer formed on the surface of the redistribution layer.
아울러, 본 발명에 따른 재배선 및 그의 제조방법을 이용한 웨이퍼 레벨 패 키지의 제조방법은, 다수의 본딩패드를 갖는 반도체 칩들로 이루어진 웨이퍼 상에 각 반도체 칩의 본딩패드를 노출시키도록 절연막을 형성하는 단계; 상기 노출된 본딩패드를 포함한 절연막 상에 광 반응성 전도성 폴리머를 도포하는 단계; 상기 광 반응성 전도성 폴리머를 식각하여 상기 각 반도체 칩들의 본딩패드와 연뎔되는 재배선층을 형성하는 단계; 상기 재배선층 표면에 무전해 금속 도금층을 형성하는 단계; 및 상기 무전해 금속 도금층이 형성된 웨이퍼를 반도체 칩 레벨로 쏘잉하는 단계;를 포함한다.In addition, the method of manufacturing a wafer level package using the redistribution according to the present invention and a manufacturing method thereof, the insulating film is formed to expose the bonding pad of each semiconductor chip on a wafer made of semiconductor chips having a plurality of bonding pads step; Applying a photoreactive conductive polymer on the insulating film including the exposed bonding pads; Etching the photoreactive conductive polymer to form a redistribution layer connected to the bonding pads of the semiconductor chips; Forming an electroless metal plating layer on a surface of the redistribution layer; And sawing the wafer on which the electroless metal plating layer is formed at a semiconductor chip level.
(실시예)(Example)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 종래의 여러 단계의 공정을 거쳐 수행하는 종래의 재배선 제조방법과 달리, 폴리머와 같은 물질로 이루어진 광 반응성(reactive) 전도성 물질을 이용하여 재배선 공정을 수행한다.The present invention performs a redistribution process using a photoreactive conductive material made of a material such as a polymer, unlike a conventional redistribution method of performing a conventional multistep process.
이 경우, 도금용 감광막 패터닝(patterning) 공정, 시드 메탈(seed metal) 증착 공정, 도금 공정, 상기 감광막 패턴의 스트립(strip) 공정 및 습식 식각 공정등을 수행하는 종래의 재배선 제조방법과 달리, 상기 광 반응성 전도성 폴리머를 사용함으로써, 추가적인 패턴이 요구되지 않고 상기 광 반응성 폴리머 만으로 종래의 노광 공정과 함께 패터닝(pattering)을 동시에 수행하여 그에 따른 재배선 공정을 단축시킬 수 있다.In this case, unlike the conventional redistribution method of performing a photosensitive film patterning process for plating, a seed metal deposition process, a plating process, a strip process of the photosensitive film pattern and a wet etching process, By using the photoreactive conductive polymer, an additional pattern is not required, and patterning can be simultaneously performed with the conventional exposure process only with the photoreactive polymer, thereby shortening the redistribution process.
또한, 이와 동시에 상기 광 반응성 폴리머가 전도성을 갖음으로써, 종래의 구리 전해 도금의 배선을 대신할 수 있게 됨에 따른, 재배선 제조 공정을 단축시킬 수 있다.At the same time, since the photoreactive polymer has conductivity, it is possible to shorten the redistribution manufacturing process as it becomes possible to replace the wiring of conventional copper electroplating.
그 결과, 전제 패키지 제조 공정 및 공정 시간을 단축할 수 있다.As a result, the whole package manufacturing process and process time can be shortened.
또한, 제조 공정 및 공정 시간을 단축함으로써, 그에 따른 제조 장비 및 제조 설비의 비용을 감소시킬 수 있다.In addition, by shortening the manufacturing process and processing time, it is possible to reduce the cost of the manufacturing equipment and manufacturing equipment accordingly.
자세하게, 도 1은 본 발명의 실시예에 따른 재배선을 도시한 단면도로서, 이를 설명하면 다음과 같다.In detail, Figure 1 is a cross-sectional view showing a redistribution according to an embodiment of the present invention, as follows.
도시된 바와 같이, 본 발명의 실시예에 따른 재배선은 외부단자(102)를 갖는 기초층(100) 상에 상기 외부단자(100)를 노출시키도록 절연막(104)이 형성되며, 상기 노출된 외부단자(102)를 포함한 절연막(104) 상에 상기 외부단자(102)와 연결되도록 배선 패턴(106)이 형성된다. As shown, the redistribution according to an embodiment of the present invention is formed with an
여기서, 상기 기초층(100)은 외부단자로서 다수의 본딩패드를 구비한 반도체 칩 또는 외부단자로서 다수의 본드핑거를 갖는 기판으로 형성된다.Here, the
또한, 상기 배선 패턴(106)은 PEDOT(Poly(3, 4-Ethylenedioxythiophene)), PAC(Photo Active Compound, Diazo-Naphto-Quinone, Novolak) 및 PAG(Photo Active Generator) 중에 어느 하나의 물질로 이루어진 광 반응성 전도성 폴리머로 형성되는 것이 바람직하다.In addition, the
게다가, 상기 광 반응성 전도성 폴리머로 이루어진 배선 패턴(106) 표면 상에는 무전해 방식을 통한 금속 도금층(108)이 형성되고, 상기 무전해 금속 도금층(108)에 의해 상기 금속 도금층 상에 금속 도금 패턴(122)이 형성된다.In addition, a
여기서, 상기 무전해 금속 도금층(108)은 Au로 형성되도록 한다.Here, the electroless
도 2a 및 도 2d는 본 발명의 실시예에 따른 재배선 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.2A and 2D are cross-sectional views for each process for explaining a method of manufacturing redistribution according to an embodiment of the present invention.
도 2a 및 도 2b를 참조하면, 외부단자(202)를 갖는 기초층(200) 상에 상기 외부단자(202)를 노출시키도록 절연막(204)을 형성한다. 여기서, 상기 기초층(200)은 다수의 본딩패드를 갖는 반도체 칩 또는 다수의 본드핑거를 갖는 기판으로 구성하도록 한다.2A and 2B, an
그리고, 상기 노출된 외부단자(202)를 포함한 절연막(204) 상에 광 반응성 전도성 폴리머를 도포하고, 상기 절연막 상에 도포된 상기 광 반응성 전도성 폴리머를 식각하여 외부단자와 연결되는 배선 패턴(206)을 형성한다. In addition, the
이때, 상기 광 반응성 전도성 폴리머는 PEDOT(Poly(3, 4-Ethylenedioxythiophene)), PAC(Photo Active Compound, Diazo-Naphto-Qquinone, Novolak) 및 PAG(Photo Active Generator) 중에 어느 하나의 물질로 형성하는 것이 바람직하다.In this case, the photoreactive conductive polymer is formed of any one of PEDOT (Poly (3, 4-Ethylenedioxythiophene)), PAC (Photo Active Compound, Diazo-Naphto-Qquinone, Novolak) and PAG (Photo Active Generator) desirable.
이어서, 상기 배선 패턴(206) 표면에 Au와 같은 물질을 사용하여 무전해 금속 도금층(208)을 형성하여, 상기 무전해 금속 도금층(208) 상에 금속 도금 패턴(222)이 형성되도록 한다. Subsequently, an electroless
이 경우, 본 발명은 상기 광 반응성 전도성 폴리머를 사용하여 재배선 공정을 수행함으로써, 추가적인 패턴이 요구되지 않고 상기 광 반응성 폴리머 만으로 종래의 노광 공정과 함께 패터닝(pattering)을 동시에 수행하여 그에 따른 재배선 공정을 단축시킬 수 있다.In this case, the present invention performs the redistribution process using the photoreactive conductive polymer, so that no additional pattern is required, and the patterning is simultaneously performed with the photoreactive polymer only together with the conventional exposure process. The process can be shortened.
또한, 이와 동시에 상기 광 반응성 폴리머가 전도성을 갖음으로써, 종래의 구리 전해 도금의 배선을 대신할 수 있게 됨에 따른, 재배선 제조 공정 및 공정 시간을 단축시킬 수 있다.At the same time, since the photoreactive polymer has conductivity, it is possible to replace the conventional wiring of copper electroplating, thereby shortening the redistribution manufacturing process and process time.
게다가, 상기와 같이 제조 공정 및 공정 시간을 단축함으로써, 그에 따른 제조 장비 및 제조 설비의 비용을 감소시킬 수 있다.In addition, by shortening the manufacturing process and the process time as described above, it is possible to reduce the cost of the manufacturing equipment and manufacturing equipment accordingly.
이하에서는, 본 발명의 실시예에 따른 재배선 및 그의 제조방법을 이용한 웨이퍼 레벨 패키지 및 그의 제조방법에 관해 도시하고 설명하도록 한다.Hereinafter, a wafer level package using the redistribution according to an embodiment of the present invention and a method for manufacturing the same, and a method for manufacturing the same will be described and described.
구체적으로, 도 3은 본 발명의 실시예에 따른 재배선 및 그의 제조방법을 이용한 웨이퍼 레벨 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.Specifically, Figure 3 is a cross-sectional view showing a wafer-level package using a redistribution and a manufacturing method according to an embodiment of the present invention, as follows.
도시된 바와 같이, 상면에 다수의 본딩 패드(316)를 구비한 반도체 칩(310) 상에 상기 반도체 칩(310)의 본딩 패드(316)를 노출시키는 절연막(312)이 형성되며, 상기 절연막(312) 및 상기 반도체 칩(310)의 노출된 본딩 패드(316)를 포함한 반도체 칩(310) 상에 광 반응성 전도성 폴리머로 이루어진 재배선 패턴(314)이 형성된다. As illustrated, an insulating
이때, 상기 광 반응성 전도성 폴리머는 PEDOT(Poly(3, 4-Ethylenedioxythiophene)), PAC(Photo Active Compound, Diazo-Naphto-Qquinone, Novolak) 및 PAG(Photo Active Generator) 중 어느 하나로 구성되도록 한다.At this time, the photoreactive conductive polymer is to be composed of any one of PEDOT (Poly (3, 4-Ethylenedioxythiophene)), PAC (Photo Active Compound, Diazo-Naphto-Qquinone, Novolak) and PAG (Photo Active Generator).
도 4a 내지 도 4d는 본 발명의 실시예에 따른 재배선 및 그의 제조방법을 이용한 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설 명하면 다음과 같다.4A to 4D are cross-sectional views of processes for describing a method of manufacturing a wafer level package using a redistribution method and a method of manufacturing the same according to an embodiment of the present invention.
도 4a 및 도 4b를 참조하면, 다수의 본딩 패드(416)를 갖는 반도체 칩들로 이루어진 웨이퍼(410) 상에 상기 본딩 패드(416)가 노출되도록 절연막(412)을 형성한다.4A and 4B, an insulating
도 4c를 참조하면, 상기 절연막(412)이 형성되고 상기 노출된 다수의 본딩 패드(416)를 포함하는 웨이퍼(410) 상에 PEDOT(Poly(3, 4-Ethylenedioxythiophene)), PAC(Photo Active Compound, Diazo-Naphto-Qquinone, Novolak) 및 PAG(Photo Active Generator) 중 어느 하나로 이루어진 광 반응성 전도성 폴리머를 형성한다.4C, PEDOT (Poly (3,4-Ethylenedioxythiophene)) and PAC (Photo Active Compound) are formed on the
그리고, 상기 광 반응성 전도성 폴리머를 감광막 패턴으로 이용하여 후속의 재배선층이 형성될 영역을 제외한 상기 웨이퍼(410)의 전 영역을 노광한다.Then, using the photoreactive conductive polymer as a photoresist pattern, the entire region of the
여기서, 상기 광 반응성 전도성 폴리머는 공지된 웨이퍼 레벨 패키지의 제조방법에서 배선으로 사용하는 구리 배선을 대신하는 역할을 수행한다. Here, the photoreactive conductive polymer serves to replace the copper wiring used as wiring in a known method of manufacturing a wafer level package.
따라서, 상기와 같이 광 반응성 전도성 폴리머가 상기의 구리 배선을 대신함으로써, 그에 따른 상기 구리 배선을 형성하기 위한 구리 도금용 패터닝 공정, 구리 도금 공정 및 상기 구리 도금용 패터닝 제거 공정 등을 단축할 수 있다.Therefore, as described above, the photoreactive conductive polymer replaces the copper wiring, thereby shortening the copper plating patterning process, the copper plating process, and the copper plating patterning removing process for forming the copper wiring. .
이어서, 상기 광 반응성 전도성 폴리머를 노광시켜 상기 웨이퍼의 재배선층 형성 영역에 재배선 패턴(414)을 형성한다.Subsequently, the photoreactive conductive polymer is exposed to form a
도 2d를 참조하면, 상기 광 반응성 전도성 폴리머로 이루어진 재배선 패턴(414) 상에 무전해 도금 공정을 실시하여 무전해 금속 도금층(418)을 형성하고 상기 무전해 금속 도금층(418) 표면 상에 도금 패턴(420)이 형성되도록 한다. Referring to FIG. 2D, an electroless plating process is performed on the
이후, 도시하지는 않았지만, 상기 무전해 도금 공정이 수행된 웨이퍼를 반도체 칩 레벨로 쏘잉(sawing) 하여 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 완성한다.Subsequently, although not shown, the wafer on which the electroless plating process is performed is sawed at the semiconductor chip level to complete the wafer level package according to the embodiment of the present invention.
이 경우, 본 발명은 도금용 감광막 패터닝(patterning) 공정, 시드 메탈(seed metal) 증착 공정, 도금 공정, 상기 감광막 패턴의 스트립(strip) 공정 및 습식 식각 공정등을 수행하는 종래의 웨이퍼 레벨 패키지의 제조방법과 달리, 상기 광 반응성 전도성 폴리머를 사용함으로써, 추가적인 패턴이 요구되지 않고 상기 광 반응성 폴리머만으로 종래의 노광 공정과 함께 패터닝(pattering)을 동시에 수행하여 그에 따른 제조 공정을 단축시킬수 있다.In this case, the present invention provides a conventional wafer level package for performing a plating photoresist patterning process, a seed metal deposition process, a plating process, a strip process of the photoresist pattern, and a wet etching process. Unlike the manufacturing method, by using the photoreactive conductive polymer, no additional pattern is required, and patterning can be simultaneously performed only with the photoreactive polymer together with the conventional exposure process, thereby shortening the manufacturing process.
또한, 이와 동시에 상기 광 반응성 폴리머가 전도성을 갖음으로써, 종래의 구리 전해 도금의 배선을 대신할 수 있게 됨에 따른 웨이퍼 레벨 패키지의 제조 공정을 단축시킬 수 있다.At the same time, since the photoreactive polymer has conductivity, it is possible to shorten the manufacturing process of the wafer level package as it can replace the conventional copper electroplating wiring.
그 결과, 전제 패키지 제조 공정 및 공정 시간을 단축할 수 있다.As a result, the whole package manufacturing process and process time can be shortened.
또한, 상기와 같이 제조 공정 및 공정 시간을 단축함으로써, 그에 따른 제조 장비 및 제조 설비의 비용을 감소시킬 수 있다.In addition, by reducing the manufacturing process and the process time as described above, it is possible to reduce the cost of the manufacturing equipment and manufacturing equipment accordingly.
한편, 본 발명은 재배선 및 이를 이용한 웨이퍼 레벨 패키지에 대해서만 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 상기 재배선을 이용하는 모든 종류의 반도체 패키지에 대해서도 본 발명을 적용시킬 수 있다.Meanwhile, the present invention has been shown and described only for the redistribution and the wafer level package using the same, but the present invention is not limited thereto, and the present invention can be applied to all kinds of semiconductor packages using the redistribution.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것을 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.Hereinbefore, the present invention has been illustrated and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the spirit and scope of the present invention. It will be readily apparent to those skilled in the art that various modifications and variations can be made.
이상에서와 같이 본 발명은, 광 반응성 전도성 폴리머를 사용함으로써, 재배선을 위한 추가적인 패터닝이 요구되지 않고 상기 광 반응성 폴리머만으로 종래의 노광 공정과 함께 패터닝(pattering)을 동시에 수행하여 그에 따른 재배선 제조 공정을 단축 시킬 수 있다.As described above, according to the present invention, by using a photoreactive conductive polymer, additional patterning for redistribution is not required, and patterning is performed simultaneously by performing patterning together with a conventional exposure process using only the photoreactive polymer. The process can be shortened.
또한, 본 발명은 상기 광 반응성 폴리머가 전도성을 갖음으로써 종래의 구리 전해 도금의 배선을 대신할 수 있게 됨에 따른 재배선 제조 공정을 단축시킬 수 있다.In addition, the present invention can shorten the redistribution manufacturing process as the photoreactive polymer has conductivity, which can replace the conventional copper electroplating wiring.
그 결과, 본 발명은 전체 패키지 제조 공정 및 공정 시간을 단축할 수 있다.As a result, the present invention can shorten the overall package manufacturing process and process time.
또한, 본 발명은 상기와 같이 전체 패키지의 제조 공정 및 공정 시간을 단축함으로써, 그에 따른 제조 장비 및 제조 설비의 비용을 감소시킬 수 있다.In addition, the present invention by reducing the manufacturing process and the process time of the entire package as described above, it is possible to reduce the cost of the manufacturing equipment and manufacturing equipment accordingly.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031884A KR100818112B1 (en) | 2007-03-30 | 2007-03-30 | Redistribution layer and method of manufacturing using the same and wafer level package and method of manufacturing using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031884A KR100818112B1 (en) | 2007-03-30 | 2007-03-30 | Redistribution layer and method of manufacturing using the same and wafer level package and method of manufacturing using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100818112B1 true KR100818112B1 (en) | 2008-03-31 |
Family
ID=39412146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070031884A KR100818112B1 (en) | 2007-03-30 | 2007-03-30 | Redistribution layer and method of manufacturing using the same and wafer level package and method of manufacturing using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100818112B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028748A (en) * | 1999-09-22 | 2001-04-06 | 김영환 | Semiconductor chip scale package |
| US20020020855A1 (en) | 1999-09-29 | 2002-02-21 | Hwang Chan Seung | Method for fabricating a semiconductor device |
| US20020185721A1 (en) | 1999-09-30 | 2002-12-12 | Chan Seung Hwang | Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same |
| KR100376878B1 (en) | 2000-08-09 | 2003-03-19 | 주식회사 하이닉스반도체 | Method for fabricating wafer level package |
-
2007
- 2007-03-30 KR KR1020070031884A patent/KR100818112B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028748A (en) * | 1999-09-22 | 2001-04-06 | 김영환 | Semiconductor chip scale package |
| US20020020855A1 (en) | 1999-09-29 | 2002-02-21 | Hwang Chan Seung | Method for fabricating a semiconductor device |
| US20020185721A1 (en) | 1999-09-30 | 2002-12-12 | Chan Seung Hwang | Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same |
| KR100376878B1 (en) | 2000-08-09 | 2003-03-19 | 주식회사 하이닉스반도체 | Method for fabricating wafer level package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178967B2 (en) | Low fabrication cost, high performance, high reliability chip scale package | |
| US8481418B2 (en) | Low fabrication cost, high performance, high reliability chip scale package | |
| US6586276B2 (en) | Method for fabricating a microelectronic device using wafer-level adhesion layer deposition | |
| US7948085B2 (en) | Circuit board structure | |
| US7705471B2 (en) | Conductive bump structure of circuit board and method for forming the same | |
| KR101224728B1 (en) | Substrate Contact Opening | |
| US11600564B2 (en) | Redistribution substrate, method of fabricating the same, and semiconductor package including the same | |
| KR101018172B1 (en) | Method for manufacturing of wafer level device package | |
| US7358177B2 (en) | Fabrication method of under bump metallurgy structure | |
| US8653661B2 (en) | Package having MEMS element and fabrication method thereof | |
| TWI662662B (en) | Chip package structure and manufacturing method thereof | |
| KR100818112B1 (en) | Redistribution layer and method of manufacturing using the same and wafer level package and method of manufacturing using the same | |
| US20220384323A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| KR102318329B1 (en) | manufacturing method of a semiconductor package | |
| TWI766192B (en) | Electronic package and method for manufacturing the same | |
| US20110027944A1 (en) | Method of forming electrical connections | |
| KR102605701B1 (en) | Semiconductor package and method for manufacturing the same | |
| JP7335036B2 (en) | Semiconductor package manufacturing method | |
| KR20090032224A (en) | Semiconductor package and method of fabricating the same | |
| KR100592783B1 (en) | Method for manufacturing wafer level chip scale package | |
| KR20240002751A (en) | Method for manufacturing semiconductor package | |
| KR20110006901A (en) | Method for manufacturing of wafer level device package | |
| KR100876885B1 (en) | Semiconductor package and manufacturing method thereof | |
| CN112992840A (en) | Package structure and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |