KR100814473B1 - Current generating circuit, driving ic and current supplying circuit - Google Patents

Current generating circuit, driving ic and current supplying circuit Download PDF

Info

Publication number
KR100814473B1
KR100814473B1 KR1020060087185A KR20060087185A KR100814473B1 KR 100814473 B1 KR100814473 B1 KR 100814473B1 KR 1020060087185 A KR1020060087185 A KR 1020060087185A KR 20060087185 A KR20060087185 A KR 20060087185A KR 100814473 B1 KR100814473 B1 KR 100814473B1
Authority
KR
South Korea
Prior art keywords
current
transistor
terminal
voltage
generation circuit
Prior art date
Application number
KR1020060087185A
Other languages
Korean (ko)
Other versions
KR20080023391A (en
Inventor
조규형
전진용
손영석
전용준
이건호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060087185A priority Critical patent/KR100814473B1/en
Publication of KR20080023391A publication Critical patent/KR20080023391A/en
Application granted granted Critical
Publication of KR100814473B1 publication Critical patent/KR100814473B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전류생성회로 등에 관한 것이다.The present invention relates to a current generation circuit and the like.

본 발명에 따른 전류생성회로는 기준전류를 기준전류 입력단자에서 기준전류 출력단자로 전달하는 제1 트랜지스터와, 상기 기준전류에 따른 구동전류를 출력하는 제2 트랜지스터를 포함하는 출력부와, 상기 제1 트랜지스터의 세단자의 전압이 상기 제2 트랜지스터의 대응하는 세단자의 전압과 동일해지도록 제어하는 제어부를 포함한다.The current generation circuit according to the present invention includes an output unit including a first transistor for transferring a reference current from a reference current input terminal to a reference current output terminal, a second transistor for outputting a driving current according to the reference current, and the first transistor. And a control unit for controlling the voltage of the three terminals of one transistor to be equal to the voltage of the corresponding three terminals of the second transistor.

본 발명에 따르면, 구동 집적회로의 특성 편차에 따른 출력전류의 불균일성을 해소하고, 정밀하고, 균일한 전류를 출력하는 전류생성회로 및 이를 이용한 응용회로들을 구현할 수 있는 효과가 있다.According to the present invention, it is possible to solve the unevenness of the output current according to the characteristic variation of the driving integrated circuit, and to implement the current generation circuit and the application circuits using the same.

전류생성회로, 전류전달회로, 전류공급회로, 구동집적회로, 특성 편차 Current generation circuit, current transfer circuit, current supply circuit, drive integrated circuit, characteristic deviation

Description

전류생성회로, 구동 집적회로 및 전류공급회로{CURRENT GENERATING CIRCUIT, DRIVING IC AND CURRENT SUPPLYING CIRCUIT}Current generation circuit, driving integrated circuit and current supply circuit {CURRENT GENERATING CIRCUIT, DRIVING IC AND CURRENT SUPPLYING CIRCUIT}

도 1은 종래의 전류생성회로를 나타낸 도면.1 is a view showing a conventional current generation circuit.

도 2는 본 발명의 제1 실시 예에 따른 전류생성회로를 나타낸 도면.2 is a view showing a current generation circuit according to a first embodiment of the present invention.

도 3은 도 2의 전류생성회로를 복수개 연결한 구동 집적회로를 나타낸 도면.3 is a view illustrating a driving integrated circuit in which a plurality of current generation circuits of FIG. 2 are connected;

도 4는 본 발명의 제2 실시 예에 따른 전류생성회로를 나타낸 도면.4 is a view showing a current generation circuit according to a second embodiment of the present invention.

도 5는 도 4의 전류생성회로를 복수개 연결한 구동 집적회로를 나타낸 도면.5 is a diagram illustrating a driving integrated circuit in which a plurality of current generation circuits of FIG. 4 are connected.

도 6은 도 4의 구동 타이밍도.6 is a drive timing diagram of FIG. 4.

도 7은 본 발명의 제3 실시 예에 따른 전류생성회로를 나타낸 도면.7 is a view showing a current generation circuit according to a third embodiment of the present invention.

도 8은 도 7의 전류생성회로를 복수개 연결한 구동 집적회로를 나타낸 도면.8 is a view illustrating a driving integrated circuit in which a plurality of current generation circuits of FIG. 7 are connected.

도 9는 도 7의 구동 타이밍도.9 is a drive timing diagram of FIG. 7.

도 10은 본 발명의 제1 실시 예에 따른 전류공급회로를 나타낸 도면.10 is a view showing a current supply circuit according to a first embodiment of the present invention.

도 11은 본 발명의 제2 실시 예에 따른 전류공급회로를 나타낸 도면.11 is a view showing a current supply circuit according to a second embodiment of the present invention.

도 12는 도 11의 구동 타이밍도.12 is a drive timing diagram of FIG. 11;

도 13은 본 발명의 제3 실시 예에 따른 전류공급회로를 나타낸 도면.13 is a view showing a current supply circuit according to a third embodiment of the present invention.

도 14는 도 13의 구동 타이밍도.14 is a drive timing diagram of FIG. 13;

도 15는 하나의 구동 집적회로 상에 형성되는 전류공급회로의 배열에 관한 블록도를 나타낸 도면.Fig. 15 is a block diagram showing an arrangement of a current supply circuit formed on one drive integrated circuit.

도 16은 도 2의 본 발명의 제1 실시 예에 따른 전류생성회로를 상보적으로 구현한 예를 나타낸 도면.16 is a diagram illustrating an example of complementary implementation of a current generation circuit according to the first embodiment of the present invention of FIG. 2.

***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***

20, 30, 40: 전류생성회로20, 30, 40: current generation circuit

301, 302, 303: 전류 DAC301, 302, 303: current DAC

401, 403: 전류 미러부401, 403: current mirror portion

502, 503: 전류 샘플/홀딩부502, 503: current sample / holding section

601, 602, 603: 전류전달회로601, 602, 603: current transfer circuit

본 발명은 전류생성회로 및 이를 이용한 구동 집적회로와 전류공급회로에 관한 것이다.The present invention relates to a current generation circuit, a driving integrated circuit and a current supply circuit using the same.

일반적으로 모니터, 노트북, 텔레비전 등의 평판 디스플레이를 구동하기 위해서는 복수의 구동 집적회로가 필요하며, 패널 전체의 균일한 화질을 제공하기 위하여 구동 집적회로 간의 편차에 둔감한 기준전류를 생성 및 공급하는 것이 요구된다.In general, a plurality of driving integrated circuits are required to drive a flat panel display such as a monitor, a notebook computer, and a television, and generating and supplying a reference current insensitive to deviations between the driving integrated circuits in order to provide a uniform image quality of the entire panel. Required.

한편, 많은 수의 구동 집적회로를 필요로 하는 중, 대형 디스플레이 패널에서는 개별 구동 집적회로 간의 특성 편차가 디스플레이 패널의 균일한 화질 특성을 좌우하는 중요한 요소이다.On the other hand, in the case of requiring a large number of drive integrated circuits, in a large display panel, characteristic variation between individual drive integrated circuits is an important factor that determines uniform picture quality characteristics of the display panel.

특히, 디스플레이 패널을 전류 구동소자를 이용하여 구동할 경우, 구동 집적회로에 공급되는 기준전류의 정밀도를 높임으로서 디스플레이의 해상도와 화질을 향상시킬 수 있다.In particular, when driving the display panel using a current driving device, the resolution and the image quality of the display may be improved by increasing the accuracy of the reference current supplied to the driving integrated circuit.

이러한 기준전류의 정밀도를 높이기 위한 몇 가지 방안들이 제시되어 왔다.Several measures have been proposed to increase the accuracy of this reference current.

첫째, 전류 미러를 이용하여 다수의 구동 집적회로에 기준 전류를 생성하는 방안 (US Pat. No 20040227499)이 제시되었다. 그러나 전류 미러를 이용할 경우, 집적회로 별 공정에 의한 특성 편차 때문에 전류 미러를 통해 고정밀도의 기준전류를 만들기 어렵다. 또, 하나의 집적회로에서 생성된 출력 전류가 전류 미러를 통해 인접 집적회로의 기준 전류로 전달되기 때문에 구동 집적회로의 연결에 따라 전류 미러에 의해 생기는 오차가 누적되는 문제점이 있다.First, a method of generating a reference current in a plurality of driving integrated circuits using a current mirror (US Pat. No 20040227499) has been proposed. However, in the case of using the current mirror, it is difficult to make a high-precision reference current through the current mirror because of the characteristic variation by the integrated circuit process. In addition, since the output current generated in one integrated circuit is transferred to the reference current of the adjacent integrated circuit through the current mirror, an error caused by the current mirror is accumulated according to the connection of the driving integrated circuit.

둘째, 도 1에 도시된 바와 같은 복수의 전류 구동 집적회로를 배열하고 기준전류를 생성하는 방안 (US Pat. No 20040233183)이 제시되었다.Second, a method of arranging a plurality of current driving integrated circuits as shown in FIG. 1 and generating a reference current (US Pat. No 20040233183) has been proposed.

도 1을 참조하면, 2개의 연산증폭기와 2개의 저항(Rr, R)을 이용하여 각각의 구동 집적회로의 기준전류를 생성한다. 생성되는 전류는 다음 수학식 1과 같이 표현된다.Referring to FIG. 1, two operational amplifiers and two resistors Rr and R generate a reference current of each driving integrated circuit. The generated current is expressed by Equation 1 below.

Figure 112006065271113-pat00001
Figure 112006065271113-pat00001

그러나 연산 증폭기의 오프셋 전압으로 인해 제1 저항(R)에 인가되는 전압이 제2 저항(Rr)에 인가되는 전압과 다르게 되며, 집적회로에 따른 저항 비율(Rr/R)의 오차로 인해 생성되는 전류(I)가 구동 집적회로마다 달라, 오차가 생기게 되어, 고정밀도의 기준 전류를 생성하기에 어려움이 있고, 저항 소자를 사용하기 때문에 구동 집적회로의 크기가 커지는 문제점이 있다.However, the voltage applied to the first resistor R is different from the voltage applied to the second resistor Rr due to the offset voltage of the operational amplifier, and is generated due to an error in the resistance ratio Rr / R according to the integrated circuit. Since the current I is different for each driving integrated circuit, there is an error, and it is difficult to generate a high-precision reference current, and there is a problem that the size of the driving integrated circuit becomes large because a resistor is used.

셋째, 기준 전류를 시분할 분배 방식을 통해 전류 샘플/홀드 회로를 이용하여 각각의 구동 집적회로에 공급하는 방안(US Pat. No 20050017604)이 제시되었다. 그러나, 전류 샘플/홀드 회로를 이용할 경우 샘플/홀드를 결정하는 각각의 스위치가 오프되면서 발생하는 전하 주입으로 인해 저장 커패시터의 전압의 오차를 유발하여 각각의 구동 집적회로에서 생성되는 전류간의 오차가 발생하는 문제점이 있다.Third, a method (US Pat. No 20050017604) for supplying a reference current to each driving integrated circuit using a current sample / hold circuit through a time division distribution scheme has been proposed. However, in the case of using the current sample / hold circuit, the charge injection generated when each switch for determining the sample / hold is turned off causes an error in the voltage of the storage capacitor, resulting in an error between the currents generated in the respective driving integrated circuits. There is a problem.

이러한 문제점을 해결하기 위한 본 발명은 구동 집적회로의 특성 편차에 따른 출력전류의 불균일성을 해소하는 전류생성회로 및 이를 이용한 응용회로들을 제공하는 것을 목적으로 한다.An object of the present invention to solve this problem is to provide a current generation circuit and application circuits using the same to solve the nonuniformity of the output current according to the characteristic variation of the driving integrated circuit.

또한, 전류생성회로 및 이를 이용한 응용회로들이 갖는 면적을 줄여, 고집적 도의 구동 집적회로를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a highly integrated driving integrated circuit by reducing the area of the current generation circuit and the application circuits using the same.

또한, 연산증폭기의 오프셋전압 등을 보상하여, 균일한 출력전류특성을 갖는 전류생성회로 및 이를 이용한 응용회로들을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a current generation circuit having a uniform output current characteristic and application circuits using the same by compensating the offset voltage of the operational amplifier.

이러한 기술적 과제를 달성하기 위한 본 발명 일 실시 예에 따른 전류생성회로는 기준전류를 기준전류 입력단자에서 기준전류 출력단자로 전달하는 제1 트랜지스터와, 상기 기준전류에 따른 구동전류를 출력하는 제2 트랜지스터를 포함하는 출력부와, 상기 제1 트랜지스터의 세단자의 전압이 상기 제2 트랜지스터의 대응하는 세단자의 전압과 동일해지도록 제어하는 제어부를 포함한다.According to an aspect of the present invention, there is provided a current generation circuit including a first transistor configured to transfer a reference current from a reference current input terminal to a reference current output terminal, and a second output current based on the reference current. And an output unit including a transistor, and a control unit controlling the voltage of the three terminals of the first transistor to be equal to the voltage of the corresponding three terminals of the second transistor.

상기 제1 및 제2 트랜지스터의 채널 사이즈는 동일한 것이 바람직하다.Preferably, the channel sizes of the first and second transistors are the same.

상기 제어부는 출력단자가 상기 제1 및 제2 트랜지스터의 제어단자에 전기적으로 연결되어 상기 제1 및 제2 트랜지스터의 제어단자의 전압을 동일하게 하고, 반전단자가 상기 제1 트랜지스터의 주전류가 흐르는 두 단자 중 일 단자에 전기적으로 연결되고 비반전단자가 상기 제2 트랜지스터의 주 전류가 흐르는 두 단자 중 상기 제1 트랜지스터의 일 단자에 대응하는 일 단자에 전기적으로 연결되어 상기 제1 트랜지스터의 일 단자의 전압과 상기 제2 트랜지스터의 일 단자의 전압을 동일하게 하는 제1 연산 증폭기 및 비반전단자가 상기 제1 트랜지스터의 주전류가 흐르는 두 단자 중 타 단자에 전기적으로 연결되고 반전단자가 상기 출력부에 전기적으로 연결되어, 상기 제1 트랜지스터의 타 단자의 전압과 상기 제2 트랜지스터의 상 기 제1 트랜지스터의 타 단자에 대응하는 타 단자의 전압을 동일하게 하는 제2 연산증폭기를 포함하는 것이 바람직하다.The control unit has an output terminal electrically connected to the control terminals of the first and second transistors so that the voltages of the control terminals of the first and second transistors are the same, and the inverting terminal has two flows in which the main current of the first transistor flows. A non-inverting terminal is electrically connected to one of the terminals and a non-inverting terminal is electrically connected to one terminal corresponding to one terminal of the first transistor among two terminals through which the main current of the second transistor flows, A first operational amplifier and a non-inverting terminal having the same voltage as that of one terminal of the second transistor are electrically connected to the other of two terminals through which the main current of the first transistor flows, and an inverting terminal is connected to the output unit. Are electrically connected to each other so that the voltage of the other terminal of the first transistor and the other of the first transistor of the second transistor are It is preferable to include a second operational amplifier for equalizing the voltage of the other terminal corresponding to the terminal.

상기 제1 트랜지스터의 타 단자의 전압과 상기 제2 트랜지스터의 타 단자의 전압을 입력받아 상기 제2 트랜지스터의 제어단자의 전압을 조절하여, 상기 구동전류의 크기가 상기 기준전류의 크기와 동일해지도록 하는 제1 비교부를 더 포함하는 것이 바람직하다.The voltage of the other terminal of the first transistor and the voltage of the other terminal of the second transistor are input to adjust the voltage of the control terminal of the second transistor so that the magnitude of the driving current is equal to the magnitude of the reference current. It is preferable to further include a 1st comparison part.

상기 제1 비교부는 상기 제1 트랜지스터를 통한 기준전류에 따른 전압을 충전하는 제1 커패시터와, 상기 제2 트랜지스터를 통한 전류에 따른 전압을 충전하는 제2 커패시터와, 상기 제1 및 제2 커패시터에 충전된 전압을 비교하는 제1 적분기 및 일단이 상기 제1 트랜지스터의 제어단자에 전기적으로 연결되고, 타단이 상기 적분기의 출력단자와 상기 제2 트랜지스터의 제어단자에 전기적으로 연결된 저항부를 포함하는 것이 바람직하다.The first comparator includes a first capacitor that charges a voltage according to a reference current through the first transistor, a second capacitor that charges a voltage according to a current through the second transistor, and the first and second capacitors. It is preferable that the first integrator and one end for comparing the charged voltage is electrically connected to the control terminal of the first transistor, the other end includes a resistor electrically connected to the output terminal of the integrator and the control terminal of the second transistor. Do.

상기 저항부는 제1 적분기의 출력에 따라 상기 제1 트랜지스터의 제어단자의 전압과 상기 제2 트랜지스터의 제어단자의 전압을 변화시킨다.The resistor unit changes the voltage of the control terminal of the first transistor and the voltage of the control terminal of the second transistor according to the output of the first integrator.

상기 제1 비교부는 상기 제1 트랜지스터를 통한 기준전류에 따른 전압을 충전하는 제1 커패시터와, 상기 제2 트랜지스터를 통한 전류에 따른 전압을 충전하는 제2 커패시터와, 상기 제1 및 제2 커패시터에 충전된 전압을 비교하는 제1 적분기와, 상기 제1 적분기의 출력에 따라 상기 제1 트랜지스터의 제어단자의 전압과 상기 제2 트랜지스터의 제어단자의 전압을 변화시키는 저항부를 포함하는 것이 바람직하다.The first comparator includes a first capacitor that charges a voltage according to a reference current through the first transistor, a second capacitor that charges a voltage according to a current through the second transistor, and the first and second capacitors. It is preferable to include a first integrator for comparing the charged voltage, and a resistor for changing the voltage of the control terminal of the first transistor and the voltage of the control terminal of the second transistor in accordance with the output of the first integrator.

상기 제1 트랜지스터를 통한 기준전류와 상기 제2 트랜지스터를 통한 전류를 입력받아 상기 제2 트랜지스터의 일 단자의 전압을 조절하여, 상기 구동전류의 크기가 상기 기준전류의 크기와 동일해지도록 하는 제2 비교부를 더 포함하는 것이 바람직하다.Receiving a reference current through the first transistor and a current through the second transistor to adjust a voltage at one terminal of the second transistor so that the magnitude of the driving current is equal to the magnitude of the reference current; It is preferable to further include a comparator.

본 발명의 일 실시 예에 따른 구동 집적회로는 본 발명의 일 실시 예에 따른 전류생성회로가 n(n은 2이상의 정수)개 배열되고, m(m은 n보다 작은 자연수)번째 전류생성회로의 기준전류 출력단자는 m+1번째 전류생성회로의 기준전류 입력단자에 전기적으로 연결된 구조이다.In the driving integrated circuit according to an exemplary embodiment of the present invention, n (n is an integer greater than or equal to 2) current generating circuits are arranged and m (m is a natural number less than n) according to an embodiment of the present invention. The reference current output terminal is electrically connected to the reference current input terminal of the m + 1 th current generation circuit.

본 발명의 제1 실시 예에 따른 전류공급회로는 본 발명의 일 실시 예에 따른 전류생성회로 및 상기 전류생성회로로부터 입력된 전류를 전달하는 전류 미러부와, 상기 전류 미러부로부터 전달받은 전류를 출력하는 전류 DAC부로 이루어진 제1 전류전달회로를 포함한다.The current supply circuit according to the first embodiment of the present invention is a current generating circuit according to an embodiment of the present invention and a current mirror unit for transmitting the current input from the current generation circuit and the current received from the current mirror unit And a first current transfer circuit comprising an output current DAC unit.

본 발명의 제2 실시 예에 따른 전류공급회로는 본 발명의 일 실시 예에 따른 전류생성회로 및 상기 전류생성회로로부터 입력된 전류를 샘플/홀딩하여 전류 DAC부로 전달하는 전류 샘플/홀딩부와, 상기 전류 샘플/홀딩부로부터 전달받은 전류를 출력하는 전류 DAC부로 이루어진 제2 전류전달회로를 포함한다.The current supply circuit according to the second embodiment of the present invention is a current sample / holding unit for delivering the current generation circuit and the current input from the current generation circuit to the current DAC unit to sample / hold, And a second current transfer circuit including a current DAC unit for outputting a current received from the current sample / holding unit.

본 발명의 제3 실시 예에 따른 전류공급회로는 본 발명의 일 실시 예에 따른 전류생성회로 및 상기 전류생성회로로부터 입력된 전류를 전류 DAC부로 전달하는 전류 미러부와, 상기 전류 미러부로부터 전달받은 전류를 전류 샘플/홀딩부로 출력하는 전류 DAC부와, 상기 전류 DAC부로부터 입력받은 전류를 샘플/홀딩하여 출력하 는 전류 샘플/홀딩부로 이루어진 제3 전류전달회로를 포함한다.The current supply circuit according to the third embodiment of the present invention is a current mirror circuit according to an embodiment of the present invention and a current mirror unit for transferring the current input from the current generation circuit to the current DAC unit, and from the current mirror unit And a third current transfer circuit including a current DAC unit configured to output the received current to the current sample / holding unit, and a current sample / holding unit configured to sample / hold the current received from the current DAC unit.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention;

도 2는 본 발명의 제1 실시 예에 따른 전류생성회로를 나타낸 도면이다.2 is a diagram illustrating a current generation circuit according to a first embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 제1 실시 예에 따른 전류생성회로(20)는 제1 트랜지스터(M1)와, 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 정전류원(IB)으로 이루어진 출력부(202)와, 제1 연산증폭기(OP1) 및 제2 연산증폭기(OP2)로 이루어진 제어부(204)로 이루어진다.As illustrated in FIG. 2, the current generation circuit 20 according to the first embodiment of the present invention may include a first transistor M1, a second transistor M2, a third transistor M3, and a fourth transistor ( And an output unit 202 including M4, a fifth transistor M5, and a constant current source I B , and a control unit 204 including a first operational amplifier OP1 and a second operational amplifier OP2.

본 발명의 제1 실시 예에 따른 전류생성회로(20)에서는 제1 내지 제5 트랜지스터(M1, M2, M3, M4, M5)를 PMOS를 사용하여 구현하였으나, 이에 한정되지 않고 NMOS, BJT등을 채택하여 구현할 수 있다.In the current generation circuit 20 according to the first embodiment of the present invention, the first to fifth transistors M1, M2, M3, M4, and M5 are implemented using PMOS, but the present invention is not limited thereto. It can be adopted and implemented.

제1 및 제2 트랜지스터(M1, M2)는 채널의 폭/길이 비(aspect ratio, W/L)가 실질적으로 동일하다.The first and second transistors M1 and M2 have substantially the same width / length ratios (W / L) of the channels.

제1 트랜지스터(M1)는 기준전류 입력단자(Ref_in)로부터 입력되는 기준전류(IREF)를 기준전류 출력단자(Ref_out)로 전달한다.The first transistor M1 transfers the reference current I REF input from the reference current input terminal Ref_in to the reference current output terminal Ref_out.

제1 연산증폭기(OP1)의 출력단자는 제1 및 제2 트랜지스터(M1, M2)의 제어단자인 제1 및 제2 트랜지스터(M1, M2)의 게이트단자에 전기적으로 연결되어 제1 및 제2 트랜지스터(M1, M2)의 게이트단자의 전압이 동일하게 된다. 제1 연산증폭 기(OP1)의 반전단자는 제1 트랜지스터(M1)의 주전류가 흐르는 두 단자 중 일 단자인 제1 트랜지스터(M1)의 소오스단자에 전기적으로 연결되고, 제1 연산증폭기(OP1)의 비반전단자는 제2 트랜지스터(M2)의 주 전류가 흐르는 두 단자 중 제1 트랜지스터(M1)의 소오스단자에 대응하는 일 단자인 제2 트랜지스터(M2)의 소오스단자에 전기적으로 연결되어 제1 트랜지스터(M1)의 소오스단자의 전압과 제2 트랜지스터(M2)의 소오스단자의 전압이 동일하게 된다.The output terminal of the first operational amplifier OP1 is electrically connected to the gate terminals of the first and second transistors M1 and M2, which are the control terminals of the first and second transistors M1 and M2, so that the first and second transistors are electrically connected. The voltages at the gate terminals of (M1, M2) become equal. The inverting terminal of the first operational amplifier OP1 is electrically connected to a source terminal of the first transistor M1, which is one of two terminals through which the main current of the first transistor M1 flows, and the first operational amplifier OP1. The non-inverting terminal of) is electrically connected to a source terminal of the second transistor M2, which is one terminal corresponding to the source terminal of the first transistor M1, of the two terminals through which the main current of the second transistor M2 flows. The voltage of the source terminal of the first transistor M1 and the voltage of the source terminal of the second transistor M2 become equal.

제2 연산 증폭기(OP2)의 비반전단자는 제1 트랜지스터(M1)의 주전류가 흐르는 두 단자 중 타 단자인 제1 트랜지스터(M1)의 드레인단자에 전기적으로 연결되고, 제2 연산증폭기(OP2)의 반전단자는 출력부에 포함된 제3 트랜지스터(M3)의 드레인단자에 전기적으로 연결되어, 제1 트랜지스터(M1)의 드레인단자의 전압과 제2 트랜지스터(M2)의 제1 트랜지스터(M1)의 드레인단자에 대응하는 타 단자인 제2 트랜지스터(M2)의 드레인단자의 전압을 동일하게 한다. 출력부는 제2 내지 제5 트랜지스터(M2, M3, M4, M5), 정전류원(IB)으로 이루어진다. 제3 트랜지스터(M3)는 선형 영역에서 동작하며 일정한 게이트-드레인 전압을 갖는다. 정전류원(IB)과 제4 및 제5 트랜지스터(M4, M5)는 전류미러를 구성하고, 제4 트랜지스터(M4)는 정전류원(IB)에 의해 바이어스되고, 제5 트랜지스터(M5)의 게이트단자의 전압은 제4 트랜지스터(M4)에 의해 바이어스된다.The non-inverting terminal of the second operational amplifier OP2 is electrically connected to the drain terminal of the first transistor M1, which is the other terminal among two terminals through which the main current of the first transistor M1 flows, and the second operational amplifier OP2. ) Is electrically connected to the drain terminal of the third transistor M3 included in the output unit, the voltage of the drain terminal of the first transistor M1 and the first transistor M1 of the second transistor M2. The voltage of the drain terminal of the second transistor M2, which is the other terminal corresponding to the drain terminal of, is made the same. The output unit includes second to fifth transistors M2, M3, M4, and M5 and a constant current source I B. The third transistor M3 operates in a linear region and has a constant gate-drain voltage. The constant current source I B and the fourth and fifth transistors M4 and M5 constitute a current mirror, the fourth transistor M4 is biased by the constant current source I B , and the fifth transistor M5 The voltage at the gate terminal is biased by the fourth transistor M4.

이러한 본 발명의 제1 실시 예에 따른 전류생성회로(20)의 동작을 보다 상세히 설명하면 다음과 같다.The operation of the current generation circuit 20 according to the first embodiment of the present invention will be described in detail as follows.

기준전류 입력단자(Ref_in)를 통해 기준전류(IREF)가 들어오면 제 1 연산증폭기(OP1)에 의해 제1 및 2 트랜지스터(M1, M2)의 게이트단자의 전압이 동일하게 결정된다. 제 1 연산증폭기(OP1)의 두개의 입력단자는 제1 및 2 트랜지스터(M1, M2)의 소오스단자와 연결되어 제1 및 제2 트랜지스터(M1, M2)의 소오스단자의 전압이 동일하게 된다.When the reference current I REF is input through the reference current input terminal Ref_in, the voltages of the gate terminals of the first and second transistors M1 and M2 are equally determined by the first operational amplifier OP1. The two input terminals of the first operational amplifier OP1 are connected to the source terminals of the first and second transistors M1 and M2 so that the voltages of the source terminals of the first and second transistors M1 and M2 are the same.

정전류원(IB)과 선형 영역에서 동작하는 제 4 트랜지스터(M4)의 드레인 전압이 제 1 트랜지스터(M1)의 드레인 전압과 동일하도록 제 2 연산 증폭기(OP1)에 의해 제어된다. 즉, 전류 미러를 형성하는 제4 및 5 트랜지스터(M4, M5)는 전류 미러비와 정전류원(IB)의 크기에 따라 동일한 소오스-게이트 전압을 갖게 되어, 제1 및 2 트랜지스터(M1, M2)의 드레인단자의 전압은 동일하게 된다.The second operational amplifier OP1 is controlled such that the drain voltage of the fourth transistor M4 operating in the linear region with the constant current source I B is equal to the drain voltage of the first transistor M1. That is, the fourth and fifth transistors M4 and M5 forming the current mirror have the same source-gate voltage according to the current mirror ratio and the size of the constant current source I B , and thus the first and second transistors M1 and M2. The voltage at the drain terminal of () is the same.

이와 같이 함으로써, 제1 트랜지스터(M1)의 세 단자의 전압이 제2 트랜지스터(M2)의 세 단자 전압으로 일대일 매핑됨에 따라 제1 트랜지스터(M1)를 통해 흐르는 전류가 그대로 제2 트랜지스터(M2)로 전사되어 기준 전류와 동일한 값의 구동전류(IO)가 제2 및 5 트랜지스터(M2, M5)를 통해 흐르게 된다.In this way, as the voltages of the three terminals of the first transistor M1 are mapped one-to-one to the three terminal voltages of the second transistor M2, the current flowing through the first transistor M1 is directly transferred to the second transistor M2. The driving current I O having the same value as that of the reference current is transferred through the second and fifth transistors M2 and M5.

한편 도 16에 도시된 바와 같이, 도 2의 본 발명의 제1 실시 예에 따른 전류생성회로를 상보적으로 구현할 수 있다.Meanwhile, as illustrated in FIG. 16, the current generation circuit according to the first embodiment of FIG. 2 may be complementarily implemented.

도 3은 도 2의 전류생성회로를 복수개 연결한 구동 집적회로를 나타낸 도면이다.3 is a diagram illustrating a driving integrated circuit in which a plurality of current generation circuits of FIG. 2 are connected.

도 3에 도시된 바와 같이, 도 2에 도시된 본 발명의 제1 실시 예에 따른 전류생성회로를 n(n은 2이상의 정수)개 배열하고, m(m은 n보다 작은 자연수)번째 전류생성회로의 기준전류 출력단자를 m+1번째 전류생성회로의 기준전류 입력단자에 전기적으로 연결함으로써, 전체 디스플레이 패널에 적용할 수 있는 구동 집적회로를 구현할 수 있다.As illustrated in FIG. 3, n (n is an integer greater than or equal to 2) current generating circuits according to the first embodiment of the present invention shown in FIG. 2 are arranged, and m is m (m is a natural number smaller than n). By electrically connecting the reference current output terminal of the circuit to the reference current input terminal of the m + 1 th current generation circuit, a driving integrated circuit applicable to the entire display panel can be realized.

도 4는 본 발명의 제2 실시 예에 따른 전류생성회로를 나타낸 도면이고, 도 5는 도 4의 전류생성회로를 복수개 연결한 구동 집적회로를 나타낸 도면이고, 도 6은 도 4의 구동 타이밍도이다.4 is a diagram illustrating a current generation circuit according to a second embodiment of the present invention, FIG. 5 is a diagram illustrating a driving integrated circuit in which a plurality of current generation circuits of FIG. 4 are connected, and FIG. 6 is a driving timing diagram of FIG. 4. to be.

도 4에 도시된 본 발명의 제2 실시 예에 따른 전류생성회로(30)는 도 2에 도시된 본 발명의 제1 실시 예에 따른 전류생성회로(20)에 제1 비교부를 추가하여 구성된다.The current generation circuit 30 according to the second embodiment of the present invention shown in FIG. 4 is configured by adding a first comparison unit to the current generation circuit 20 according to the first embodiment of the present invention shown in FIG. 2. .

제1 비교부는 제1 트랜지스터(M1)의 타 단자인 제1 트랜지스터(M1)의 드레인단자의 전압과 제2 트랜지스터(M2)의 타 단자인 제2 트랜지스터(M2)의 드레인단자의 전압을 입력받아 제2 트랜지스터(M2)의 제어단자인 제2 트랜지스터(M2)의 게이트단자의 전압을 조절하여, 구동전류(IO)의 크기가 상기 기준전류(IREF)의 크기와 동일해지도록 한다.The first comparator receives the voltage of the drain terminal of the first transistor M1 that is the other terminal of the first transistor M1 and the drain terminal of the second transistor M2 that is the other terminal of the second transistor M2. The voltage of the gate terminal of the second transistor M2, which is the control terminal of the second transistor M2, is adjusted so that the magnitude of the driving current I O is equal to the magnitude of the reference current I REF .

이러한 제1 비교부는 제1 트랜지스터(M1)를 통한 기준전류(IREF)에 따른 전압을 충전하는 제1 커패시터(C1)와, 제2 트랜지스터(M2)를 통한 전류에 따른 전압을 충전하는 제2 커패시터(C2)와, 제1 및 제2 커패시터(C1, C2)에 충전된 전압을 비교하는 제1 적분기(OP3, CH)와, 제1 적분기(OP3, CH)의 출력에 따라 제1 트랜지스터(M1)의 제어단자의 전압과 제2 트랜지스터(M2)의 제어단자의 전압을 변화시키는 저항부(RH)를 포함한다.The first comparator includes a first capacitor C1 that charges a voltage based on a reference current I REF through the first transistor M1, and a second charge that charges a voltage according to a current through the second transistor M2. The first integrators OP3 and C H comparing the capacitors C2 and the voltages charged in the first and second capacitors C1 and C2 and the first integrators OP3 and C H according to the outputs A resistor R H for changing the voltage of the control terminal of the transistor M1 and the voltage of the control terminal of the second transistor M2 is included.

도 4 내지 도 6을 참조하여 본 발명의 제2 실시 예에 따른 전류생성회로의 동작을 보다 상세히 설명하면 다음과 같다.The operation of the current generation circuit according to the second embodiment of the present invention will be described in more detail with reference to FIGS. 4 to 6 as follows.

제1 비교부는 제3 연산증폭기(OP3), 제1 내지 제10 스위치(SW1~10), 제1 커패시터(C1), 제2 커패시터(C2), 홀드 커패시터(CH), 저항부(RH), 정전압원(VB)으로 구성된다.The first comparator includes the third operational amplifier OP3, the first to tenth switches SW1 to 10, the first capacitor C1, the second capacitor C2, the hold capacitor C H , and the resistor R H. ), And a constant voltage source (V B ).

기준전류(IREF)와 구동전류(IO)를 비교하기 위해 기준전류(IREF)를 샘플하기 위해 제2 및 제3 스위치(SW2, SW3)를 도통시킨다. 도통된 제2 및 제3 스위치(SW2, SW3)를 통해 기준전류(IREF)가 흐르게 되며, 제1 커패시터(C1)를 통해 전류가 전압으로 바뀌어 저장된다.The second and third switches SW2 and SW3 are turned on to sample the reference current I REF to compare the reference current I REF with the driving current I O. The reference current I REF flows through the second and third switches SW2 and SW3, and the current is converted into a voltage through the first capacitor C1 and stored.

구동전류(IO)를 샘플하기 위해서는 제7 및 제8 스위치(SW7, SW8)를 도통시킨다. 도통된 제7 및 제8 스위치(SW7, SW8)를 통해 구동전류(IO)가 흐르게 되며, 제2 커패시터(C2)를 통해 전류가 전압으로 바뀌어 저장된다.In order to sample the driving current I O , the seventh and eighth switches SW7 and SW8 are turned on. The driving current I O flows through the conductive seventh and eighth switches SW7 and SW8, and the current is converted into a voltage through the second capacitor C2 and stored.

동일한 커패시턴스값을 갖는 제1 및 제2 커패시터(C1, C2)에 충전된 전압을 비교하기 위해 제4, 제5, 제9, 제10 스위치(SW4, SW5, SW9, SW10)를 도통시켜 홀드 커패시터(CH)와 제3 연산 증폭기(OP3)로 이루어진 적분기를 통해 제3 연산 증폭기(OP3)의 출력을 제어한다.Hold capacitors are conducted by conducting the fourth, fifth, ninth, and tenth switches SW4, SW5, SW9, and SW10 to compare voltages charged in the first and second capacitors C1 and C2 having the same capacitance value. The output of the third operational amplifier OP3 is controlled through an integrator consisting of (C H ) and the third operational amplifier OP3.

저항부(RH)는 일단이 제1 트랜지스터(M1)의 게이트단자에 전기적으로 연결되고, 타단이 상기 적분기의 출력단자와 제2 트랜지스터(M2)의 게이트단자에 전기적으로 연결되어 제1 및 제3 연산 증폭기(OP1, OP3)에 의해 게이트단자의 전압이 다르게 제어되도록 한다.One end of the resistor portion R H is electrically connected to the gate terminal of the first transistor M1, and the other end thereof is electrically connected to the output terminal of the integrator and the gate terminal of the second transistor M2. The voltage at the gate terminal is controlled differently by the three operational amplifiers OP1 and OP3.

구동전류 제어동작을 보다 상세히 설명하면 다음과 같다.Referring to the driving current control operation in more detail as follows.

1) 기준전류가 구동전류보다 클 경우 (IREF > IO)1) When the reference current is larger than the drive current (I REF > I O )

제1 커패시터(C1)에 저장된 전압이 제2 커패시터(C2)보다 크게 되어, 제1 및 제2 커패시터(C1, C2)에 충전된 전압을 비교할 때 홀드 커패시터(CH) 양단간 전압 즉, 제3 연산증폭기(OP3)의 비반전단자와 출력단자간의 전압이 증가하게 되어 제3 연산증폭기(OP3)의 출력전압이 감소하게 되어 제2 트랜지스터(M2)의 게이트단자의 전압이 감소하여, 제2 트랜지스터(M2)의 소오스단자와 게이트단자간의 전압이 증가하게 되어 구동전류(IO)가 증가하게 된다.When the voltage stored in the first capacitor C1 is greater than the second capacitor C2, the voltage across the hold capacitor C H when the voltages charged in the first and second capacitors C1 and C2 are compared, that is, the third voltage The voltage between the non-inverting terminal and the output terminal of the operational amplifier OP3 is increased to decrease the output voltage of the third operational amplifier OP3, thereby reducing the voltage of the gate terminal of the second transistor M2, thereby reducing the voltage of the second transistor. As the voltage between the source terminal and the gate terminal of M2 increases, the driving current I O increases.

2) 기준전류가 구동전류보다 작을 경우 (IREF < IO)2) When the reference current is smaller than the drive current (I REF <I O )

제1 커패시터(C1)에 저장된 전압이 제2 커패시터(C2)보다 작게 되어, 제1 및 제2 커패시터(C1, C2)에 충전된 전압을 비교할 때 홀드 커패시터(CH) 양단간 전압 즉, 제3 연산증폭기(OP3)의 비반전단자와 출력단자간의 전압이 감소하게 되어 제3 연산증폭기(OP3)의 출력전압이 증가하게 되어 제2 트랜지스터(M2)의 게이트단자의 전압이 증가하여, 제2 트랜지스터(M2)의 소오스단자와 게이트단자간의 전압이 감소하게 되어 구동전류(IO)가 감소하게 된다.When the voltage stored in the first capacitor C1 is smaller than the second capacitor C2, the voltage across the hold capacitor C H when the voltages charged in the first and second capacitors C1 and C2 are compared, that is, the third voltage The voltage between the non-inverting terminal of the operational amplifier OP3 and the output terminal decreases, so that the output voltage of the third operational amplifier OP3 increases, so that the voltage of the gate terminal of the second transistor M2 increases, thereby increasing the voltage of the second transistor. The voltage between the source terminal and the gate terminal of M2 is reduced, thereby reducing the driving current I O.

도 7은 본 발명의 제3 실시 예에 따른 전류생성회로를 나타낸 도면이고, 도 8은 도 7의 전류생성회로를 복수개 연결한 구동 집적회로를 나타낸 도면이고, 도 9는 도 7의 구동 타이밍도이다.7 is a diagram illustrating a current generation circuit according to a third embodiment of the present invention, FIG. 8 is a diagram illustrating a driving integrated circuit in which a plurality of current generation circuits of FIG. 7 are connected, and FIG. 9 is a driving timing diagram of FIG. 7. to be.

도 7에 도시된 본 발명의 제3 실시 예에 따른 전류생성회로(40)는 도 2에 도시된 본 발명의 제1 실시 예에 따른 전류생성회로에 제2 비교부를 추가하여 구성된다.The current generation circuit 40 according to the third embodiment of the present invention shown in FIG. 7 is configured by adding a second comparison unit to the current generation circuit according to the first embodiment of the present invention shown in FIG. 2.

제2 비교부는 제1 트랜지스터(M1)를 통한 기준전류(IREF)와 제2 트랜지스터(M2)를 통한 전류를 입력받아 제2 트랜지스터(M2)의 일 단자인 제2 트랜지스터(M2)의 소오스단자의 전압을 조절하여, 구동전류(IO)의 크기가 기준전류(IREF)의 크기와 동일해지도록 한다.The second comparator receives a reference current I REF through the first transistor M1 and a current through the second transistor M2, and a source terminal of the second transistor M2, which is one terminal of the second transistor M2. By controlling the voltage of, the magnitude of the driving current I O is equal to the magnitude of the reference current I REF .

도 7 내지 도 9를 참조하여 본 발명의 제3 실시 예에 따른 전류생성회로의 동작을 보다 상세히 설명하면 다음과 같다.7 to 9, the operation of the current generation circuit according to the third embodiment of the present invention will be described in detail as follows.

제2 비교부는 제4 연산증폭기(OP4), 홀드 커패시터(CH), 제11 내지 제15 스위치(SW11~SW15)로 구성된다.The second comparator includes a fourth operational amplifier OP4, a hold capacitor C H , and eleventh to fifteenth switches SW11 to SW15.

기준전류(IREF)와 구동전류(IO)를 비교하기 위해 제13, 제14, 제15, 제17 스위치(SW13, SW14, SW15, SW17)가 도통이 되면, 제2 트랜지스터(M2)에 흐르는 구동전류(IO)와 기준전류(IREF)가 제4 연산증폭기(OP4)의 비반전 단자에서 비교된다. 홀드 커패시터(CH)와 제4 연산증폭기(OP4)로 구성되는 적분기에 기준전류(IREF)와 구동전류(IO)의 차에 의한 에러 전류가 홀드 커패시터(CH)를 충, 방전하게 되어, 제2 트랜지스터(M2)의 소오스단자의 전압을 제어하게 된다.When the thirteenth, fourteenth, fifteenth, and seventeenth switches SW13, SW14, SW15, and SW17 become conductive to compare the reference current I REF with the driving current I O , the second transistor M2 is connected to the reference current I REF . The flowing driving current I O and the reference current I REF are compared at the non-inverting terminal of the fourth operational amplifier OP4. A hold capacitor (C H) and a fourth operational amplifier (OP4) the reference current (I REF) and an error current due to the primary holding capacitor (C H) of the driving current (I O) to an integrator consisting of the charge, the discharge Thus, the voltage of the source terminal of the second transistor M2 is controlled.

제11, 제12, 제16 스위치(SW 11, SW12, SW16)가 도통이 되면, 제4 연산증폭기(OP4)와 홀드 커패시터(CH)에 저장된 전압이 제2 트랜지스터(M2)의 소오스단자의 전압으로 인가되고, 이에 따라 구동전류(IO)가 제5 트랜지스터(M5)를 통해 흐르게 된다. 이 경우 제1 트랜지스터(M1)에는 정전류원(IR)과 기준 전류원(IREF)이 연결되며, IR이 IREF보다 조금 크게 되면 전류생성회로의 동작점이 VDD 근처에 설정되어, 복수의 전류생성회로가 연결될 경우 각각의 전류생성회로가 원하는 동작점에 동작하도록 한다. 정전압원(VC)은 제16 및 제17 스위치(SW16, SW17)가 온-오프를 반복할 때, 전류생성회로의 동작점이 바뀌지 않도록 한다.When the eleventh, twelfth, and sixteenth switches SW 11, SW12, and SW16 become conductive, the voltage stored in the fourth operational amplifier OP4 and the hold capacitor C H is applied to the source terminal of the second transistor M2. The voltage is applied, and thus the driving current I O flows through the fifth transistor M5. In this case, the first transistor M1 is connected to the constant current source I R and the reference current source I REF . When I R is slightly larger than I REF , the operating point of the current generation circuit is set near VDD, thereby providing a plurality of currents. When the generation circuit is connected, each current generation circuit is operated at the desired operating point. The constant voltage source V C prevents the operating point of the current generation circuit from changing when the sixteenth and seventeenth switches SW16 and SW17 are repeatedly turned on and off.

구동전류 제어동작을 보다 상세히 설명하면 다음과 같다.Referring to the driving current control operation in more detail as follows.

1) 구동전류(IO)가 기준전류(IREF)보다 클 경우,1) When the driving current (I O ) is greater than the reference current (I REF ),

구동전류(IO)와 기준전류(IREF)의 차에 해당하는 에러전류가 홀드 커패시 터(CH)를 통해 흐르게 되어, 제4 연산증폭기(OP4)의 출력 전압이 감소하게 되어, 제2 트랜지스터(M2)의 소오스단자와 게이트단자간의 전압이 감소하게 되어 구동전류(IO)의 크기가 감소한다.An error current corresponding to the difference between the driving current I O and the reference current I REF flows through the hold capacitor C H , thereby reducing the output voltage of the fourth operational amplifier OP4. The voltage between the source terminal and the gate terminal of the two transistors M2 is reduced to reduce the magnitude of the driving current I O.

2) 구동전류(IO)가 기준전류(IREF)보다 작은 경우,2) When the drive current I O is smaller than the reference current I REF ,

구동전류(IO)와 기준전류(IREF)의 차에 해당하는 에러전류가 홀드 커패시터(CH)를 통해 흐르게 되어, 제4 연산증폭기(OP4)의 출력 전압이 증가하게 되어, 제2 트랜지스터(M2)의 소오스단자와 게이트단자간의 전압이 증가하게 되어 구동전류(IO)의 크기가 증가한다.An error current corresponding to the difference between the driving current I O and the reference current I REF flows through the hold capacitor C H , so that the output voltage of the fourth operational amplifier OP4 is increased to thereby increase the second transistor. The voltage between the source terminal and the gate terminal of M2 is increased to increase the magnitude of the driving current I O.

도 10은 본 발명의 제1 실시 예에 따른 전류공급회로를 나타낸 도면이다.10 is a diagram illustrating a current supply circuit according to a first embodiment of the present invention.

도 10에 도시된 바와 같이, 본 발명의 제1 실시 예에 따른 전류공급회로는 도 2에 도시된 본 발명의 제1 실시 예에 따른 전류생성회로(20) 및 전류생성회로(20)로부터 입력된 전류를 전달하는 전류 미러부(401)와, 전류 미러부(401)로부터 전달받은 전류를 출력하는 전류 DAC부(301)로 이루어진 제1 전류전달회로(601)를 포함한다.As shown in FIG. 10, the current supply circuit according to the first embodiment of the present invention is input from the current generation circuit 20 and the current generation circuit 20 according to the first embodiment of the present invention shown in FIG. 2. And a first current transfer circuit 601 including a current mirror unit 401 for delivering the current, and a current DAC unit 301 for outputting the current received from the current mirror unit 401.

전류생성회로(20)에 대한 설명은 앞서 상세히 설명한 본 발명의 제1 실시 예에 따른 전류생성회로(20)에 대한 설명으로 대체한다.The description of the current generation circuit 20 is replaced with the description of the current generation circuit 20 according to the first embodiment of the present invention described above in detail.

전류생성회로(20)의 출력단자를 통한 구동전류를 전류 미러부(401)를 통해 전류 DAC부(301)의 기준전류로 전달하여 각각의 전류 DAC(301)에서 n 비트 입력 데이터에 따라 최종 출력 전류(IOUT)를 출력한다.The driving current through the output terminal of the current generation circuit 20 is transferred to the reference current of the current DAC unit 301 through the current mirror unit 401, and the final output according to the n bit input data in each current DAC 301. Output the current I OUT .

도 11은 본 발명의 제2 실시 예에 따른 전류공급회로를 나타낸 도면이고, 도 12는 도 11의 구동 타이밍도이다FIG. 11 is a diagram illustrating a current supply circuit according to a second embodiment of the present invention, and FIG. 12 is a driving timing diagram of FIG. 11.

도시된 바와 같이, 본 발명의 제2 실시 예에 따른 전류공급회로는 도 2에 도시된 본 발명의 제1 실시 예에 따른 전류생성회로(20) 및 전류생성회로로(20)부터 입력된 전류를 샘플/홀딩하여 전류 DAC부(302)로 전달하는 전류 샘플/홀딩부(502)와, 전류 샘플/홀딩부(502)로부터 전달받은 전류를 출력하는 전류 DAC부(302)로 이루어진 제2 전류전달회로(602)를 포함한다.As shown, the current supply circuit according to the second embodiment of the present invention is a current input from the current generation circuit 20 and the current generation circuit 20 according to the first embodiment of the present invention shown in FIG. A second current consisting of a current sample / holding unit 502 for sampling / holding the current to the current DAC unit 302 and a current DAC unit 302 for outputting the current received from the current sample / holding unit 502. And a transfer circuit 602.

전류생성회로(20)에 대한 설명은 앞서 상세히 설명한 본 발명의 제1 실시 예에 따른 전류생성회로(20)에 대한 설명으로 대체한다.The description of the current generation circuit 20 is replaced with the description of the current generation circuit 20 according to the first embodiment of the present invention described above in detail.

전류생성회로(20)의 출력 단자를 통한 구동전류를 전류 샘플/홀딩부(502)를 통해 전류 DAC부(302)의 기준전류로 전달하여 각각의 전류 DAC(302)에서 n 비트 입력 데이터에 따라 최종 출력 전류(IOUT)를 출력한다. 1쌍의 전류 샘플/홀딩 회로가 짝을 이루어 하나가 전류생성회로의 구동전류를 홀드하여 전류 DAC로 전류 DAC의 기준전류를 공급할 때 나머지 하나의 전류 샘플/홀딩 회로가 전류생성회로로부터 구동전류를 샘플하게 되며, 여러 전류 샘플/홀딩 회로가 도 12에 도시된 시분할된 신호에 따라 순차적으로 샘플/홀딩을 반복한다.The driving current through the output terminal of the current generation circuit 20 is transferred to the reference current of the current DAC unit 302 through the current sample / holding unit 502 and according to n bit input data in each current DAC 302. Output the final output current (I OUT ). When a pair of current sample / holding circuits are paired and one holds the drive current of the current generation circuit to supply the reference current of the current DAC to the current DAC, the other current sample / holding circuit receives the drive current from the current generation circuit. Samples are held and several current sample / holding circuits repeat the sample / holding sequentially in accordance with the time-divided signal shown in FIG.

도 13은 본 발명의 제3 실시 예에 따른 전류공급회로를 나타낸 도면이고, 도 14는 도 13의 구동 타이밍도이다.FIG. 13 is a diagram illustrating a current supply circuit according to a third exemplary embodiment of the present invention, and FIG. 14 is a driving timing diagram of FIG. 13.

도시된 바와 같이, 본 발명의 제3 실시 예에 따른 전류공급회로는 도 2에 도시된 본 발명의 제1 실시 예에 따른 전류생성회로(20) 및 전류생성회로(20)로부터 입력된 전류를 전류 DAC(303)부로 전달하는 전류 미러부(403)와, 전류 미러부(403)로부터 전달받은 전류를 전류 샘플/홀딩부(503)로 출력하는 전류 DAC부(303)와, 전류 DAC부(303)로부터 입력받은 전류를 샘플/홀딩하여 출력하는 전류 샘플/홀딩부(503)로 이루어진 제3 전류전달회로(603)를 포함한다.As shown, the current supply circuit according to the third embodiment of the present invention receives the current input from the current generation circuit 20 and the current generation circuit 20 according to the first embodiment of the present invention shown in FIG. A current mirror unit 403 for transmitting to the current DAC 303 unit, a current DAC unit 303 for outputting a current received from the current mirror unit 403 to the current sample / holding unit 503, and a current DAC unit ( And a third current transfer circuit 603 including a current sample / holding unit 503 for outputting the sample / holding current input from the 303.

전류생성회로(20)에 대한 설명은 앞서 상세히 설명한 본 발명의 제1 실시 예에 따른 전류생성회로(20)에 대한 설명으로 대체한다.The description of the current generation circuit 20 is replaced with the description of the current generation circuit 20 according to the first embodiment of the present invention described above in detail.

전류 미러부(403)를 통해 전달된 전류생성회로(20)의 출력 단자로부터의 구동전류는 각각의 전류 DAC(303)의 기준 전류로 입력되고, 전류 DAC(303)는 입력 데이터에 따라 전류 샘플/홀딩부(503)로 전류를 출력한다. 전류 샘플/홀딩부(503)는 입력 데이터에 따라 전류 DAC(303)로부터의 출력 전류를 샘플/홀딩한 후, 동시에 최종 출력 전류(IOUT)를 출력한다.The drive current from the output terminal of the current generation circuit 20 transferred through the current mirror unit 403 is input as a reference current of each current DAC 303, and the current DAC 303 is a current sample according to the input data. The current is output to the / holding unit 503. The current sample / holding unit 503 samples / holds the output current from the current DAC 303 according to the input data, and simultaneously outputs the final output current I OUT .

도 15는 하나의 구동 집적회로 상에 형성되는 전류공급회로의 배열에 관한 블록도를 나타낸 도면이다.15 is a block diagram showing an arrangement of a current supply circuit formed on one drive integrated circuit.

도 15에 도시된 바와 같이, 전류생성회로(20-1,…, 20-k)의 출력 전류를 전류전달회로(601-1,…, 601-k)를 통해 최종 출력 전류(IOUT)로 출력함으로써, 하나의 구동 IC에서 복수의 전류생성회로를 사용하여 구동 IC 내부에서 거리에 따른 전류 미러의 정밀도가 낮아지는 문제점을 극복할 수 있다.As shown in FIG. 15, the output current of the current generation circuits 20-1, ..., 20-k is transferred to the final output current I OUT through the current transfer circuits 601-1, ..., 601-k. By outputting, it is possible to overcome the problem that the accuracy of the current mirror according to the distance within the driving IC is reduced by using a plurality of current generation circuits in one driving IC.

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As described above, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 본 발명에 따르면, 구동 집적회로의 특성 편차에 따른 출력전류의 불균일성을 해소하고, 정밀하고, 균일한 전류를 출력하는 전류생성회로 및 이를 이용한 응용회로들을 제공하는 효과가 있다.According to the present invention described in detail above, there is an effect of providing a current generation circuit and an application circuit using the same to solve the non-uniformity of the output current according to the characteristic variation of the driving integrated circuit, and output a precise, uniform current.

또한, 전류생성회로 및 이를 이용한 응용회로들이 갖는 면적을 줄여, 고집적도의 구동 집적회로를 제공하는 효과가 있다.In addition, the area of the current generation circuit and the application circuits using the same may be reduced, thereby providing a driving integrated circuit having a high degree of integration.

또한, 연산증폭기의 오프셋전압 등을 보상하여, 균일한 출력전류특성을 갖는 전류생성회로 및 이를 이용한 응용회로들을 제공하는 효과가 있다.In addition, by compensating the offset voltage of the operational amplifier and the like, there is an effect of providing a current generation circuit having a uniform output current characteristics and application circuits using the same.

Claims (11)

기준전류를 기준전류 입력단자에서 기준전류 출력단자로 전달하는 제1 트랜지스터;A first transistor transferring a reference current from a reference current input terminal to a reference current output terminal; 상기 기준전류에 따른 구동전류를 출력하는 제2 트랜지스터를 포함하는 출력부; 및An output unit including a second transistor for outputting a driving current according to the reference current; And 상기 제1 트랜지스터의 세단자의 전압이 상기 제2 트랜지스터의 대응하는 세단자의 전압과 동일해지도록 제어하는 제어부;A control unit controlling the voltage of the third terminal of the first transistor to be equal to the voltage of the corresponding third terminal of the second transistor; 를 포함하는 전류생성회로.Current generation circuit comprising a. 제1 항에 있어서,According to claim 1, 상기 제1 및 제2 트랜지스터는 채널의 폭/길이 비(aspect ratio, W/L)가 동일한 전류생성회로.And the first and second transistors have the same channel / width ratio (W / L). 제1 항에 있어서,According to claim 1, 상기 제어부는The control unit 출력단자가 상기 제1 및 제2 트랜지스터의 제어단자에 전기적으로 연결되어 상기 제1 및 제2 트랜지스터의 제어단자의 전압을 동일하게 하고, 반전단자가 상기 제1 트랜지스터의 주전류가 흐르는 두 단자 중 일 단자에 전기적으로 연결되고 비반전단자가 상기 제2 트랜지스터의 주 전류가 흐르는 두 단자 중 상기 제1 트랜지 스터의 일 단자에 대응하는 일 단자에 전기적으로 연결되어 상기 제1 트랜지스터의 일 단자의 전압과 상기 제2 트랜지스터의 일 단자의 전압을 동일하게 하는 제1 연산 증폭기; 및An output terminal is electrically connected to the control terminals of the first and second transistors to equalize the voltages of the control terminals of the first and second transistors, and the inverting terminal is one of two terminals through which the main current of the first transistor flows. The voltage of one terminal of the first transistor is electrically connected to a terminal and the non-inverting terminal is electrically connected to one terminal corresponding to one terminal of the first transistor among the two terminals through which the main current of the second transistor flows. A first operational amplifier configured to equalize the voltage at one terminal of the second transistor; And 비반전단자가 상기 제1 트랜지스터의 주전류가 흐르는 두 단자 중 타 단자에 전기적으로 연결되고 반전단자가 상기 출력부에 전기적으로 연결되어, 상기 제1 트랜지스터의 타 단자의 전압과 상기 제2 트랜지스터의 상기 제1 트랜지스터의 타 단자에 대응하는 타 단자의 전압을 동일하게 하는 제2 연산증폭기;The non-inverting terminal is electrically connected to the other terminal of the two terminals through which the main current of the first transistor flows, and the inverting terminal is electrically connected to the output unit, so that the voltage of the other terminal of the first transistor and the second transistor A second operational amplifier configured to equalize voltages of other terminals corresponding to other terminals of the first transistor; 를 포함하는 전류생성회로.Current generation circuit comprising a. 제3 항에 있어서,The method of claim 3, wherein 상기 제1 트랜지스터의 타 단자의 전압과 상기 제2 트랜지스터의 타 단자의 전압을 입력받아 상기 제2 트랜지스터의 제어단자의 전압을 조절하여, 상기 구동전류의 크기가 상기 기준전류의 크기와 동일해지도록 하는 제1 비교부를 더 포함하는 전류생성회로.The voltage of the other terminal of the first transistor and the voltage of the other terminal of the second transistor are input to adjust the voltage of the control terminal of the second transistor so that the magnitude of the driving current is equal to the magnitude of the reference current. A current generation circuit further comprising a first comparison unit. 제4항에 있어서,The method of claim 4, wherein 상기 제1 비교부는The first comparison unit 상기 제1 트랜지스터를 통한 기준전류에 따른 전압을 충전하는 제1 커패시터;A first capacitor charging a voltage according to a reference current through the first transistor; 상기 제2 트랜지스터를 통한 전류에 따른 전압을 충전하는 제2 커패시터;A second capacitor charging a voltage according to a current through the second transistor; 상기 제1 및 제2 커패시터에 충전된 전압을 비교하는 제1 적분기; 및A first integrator comparing the voltages charged in the first and second capacitors; And 일단이 상기 제1 트랜지스터의 제어단자에 전기적으로 연결되고, 타단이 상기 적분기의 출력단자와 상기 제2 트랜지스터의 제어단자에 전기적으로 연결된 저항부;A resistor unit having one end electrically connected to the control terminal of the first transistor and the other end electrically connected to the output terminal of the integrator and the control terminal of the second transistor; 를 포함하는 전류생성회로.Current generation circuit comprising a. 제5 항에 있어서,The method of claim 5, 상기 저항부는The resistance unit 제1 적분기의 출력에 따라 상기 제1 트랜지스터의 제어단자의 전압과 상기 제2 트랜지스터의 제어단자의 전압을 변화시키는 전류생성회로.And a current generation circuit for changing the voltage of the control terminal of the first transistor and the voltage of the control terminal of the second transistor according to the output of the first integrator. 제3 항에 있어서,The method of claim 3, wherein 상기 제1 트랜지스터를 통한 기준전류와 상기 제2 트랜지스터를 통한 전류를 입력받아 상기 제2 트랜지스터의 일 단자의 전압을 조절하여, 상기 구동전류의 크기가 상기 기준전류의 크기와 동일해지도록 하는 제2 비교부를 더 포함하는 전류생성회로.Receiving a reference current through the first transistor and a current through the second transistor to adjust a voltage at one terminal of the second transistor so that the magnitude of the driving current is equal to the magnitude of the reference current; A current generation circuit further comprising a comparison unit. 제1 항의 전류생성회로가 n(n은 2이상의 정수)개 배열되고,The current generation circuit of claim 1 is arranged n (n is an integer of 2 or more), m(m은 n보다 작은 자연수)번째 전류생성회로의 기준전류 출력단자는 m+1번째 전류생성회로의 기준전류 입력단자에 전기적으로 연결된 구동 집적회로.The reference current output terminal of the m (m is a natural number less than n) th current generation circuit is a driving integrated circuit electrically connected to the reference current input terminal of the m + 1 th current generation circuit. 제1 항의 전류생성회로; 및A current generation circuit of claim 1; And 상기 전류생성회로로부터 입력된 전류를 전달하는 전류 미러부와, 상기 전류 미러부로부터 전달받은 전류를 출력하는 전류 DAC부로 이루어진 제1 전류전달회로;A first current transfer circuit comprising a current mirror unit transferring a current input from the current generation circuit and a current DAC unit outputting a current received from the current mirror unit; 를 포함하는 전류공급회로.Current supply circuit comprising a. 제1 항의 전류생성회로; 및A current generation circuit of claim 1; And 상기 전류생성회로로부터 입력된 전류를 샘플/홀딩하여 전류 DAC부로 전달하는 전류 샘플/홀딩부와, 상기 전류 샘플/홀딩부로부터 전달받은 전류를 출력하는 전류 DAC부로 이루어진 제2 전류전달회로;A second current transfer circuit comprising a current sample / holding unit configured to sample / hold the current input from the current generation circuit to the current DAC unit, and a current DAC unit outputting the current received from the current sample / holding unit; 를 포함하는 전류공급회로.Current supply circuit comprising a. 제1 항의 전류생성회로; 및A current generation circuit of claim 1; And 상기 전류생성회로로부터 입력된 전류를 전류 DAC부로 전달하는 전류 미러부와, 상기 전류 미러부로부터 전달받은 전류를 전류 샘플/홀딩부로 출력하는 전류 DAC부와, 상기 전류 DAC부로부터 입력받은 전류를 샘플/홀딩하여 출력하는 전류 샘플/홀딩부로 이루어진 제3 전류전달회로;A current mirror unit for transferring the current input from the current generation circuit to the current DAC unit, a current DAC unit for outputting the current received from the current mirror unit to the current sample / holding unit, a current received from the current DAC unit A third current transfer circuit consisting of a current sample / holding unit for holding and outputting; 를 포함하는 전류공급회로.Current supply circuit comprising a.
KR1020060087185A 2006-09-11 2006-09-11 Current generating circuit, driving ic and current supplying circuit KR100814473B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060087185A KR100814473B1 (en) 2006-09-11 2006-09-11 Current generating circuit, driving ic and current supplying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060087185A KR100814473B1 (en) 2006-09-11 2006-09-11 Current generating circuit, driving ic and current supplying circuit

Publications (2)

Publication Number Publication Date
KR20080023391A KR20080023391A (en) 2008-03-14
KR100814473B1 true KR100814473B1 (en) 2008-03-17

Family

ID=39396930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060087185A KR100814473B1 (en) 2006-09-11 2006-09-11 Current generating circuit, driving ic and current supplying circuit

Country Status (1)

Country Link
KR (1) KR100814473B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328872B1 (en) * 2012-07-06 2013-11-13 현대종합금속 주식회사 A current unbalance detection device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007009807A (en) * 2005-06-30 2007-01-18 Toyota Motor Corp Control device for internal combustion engine
JP2008000006A (en) * 2006-06-20 2008-01-10 Mitsubishi Agricult Mach Co Ltd Agricultural implement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007009807A (en) * 2005-06-30 2007-01-18 Toyota Motor Corp Control device for internal combustion engine
JP2008000006A (en) * 2006-06-20 2008-01-10 Mitsubishi Agricult Mach Co Ltd Agricultural implement

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
공개특허공보 특1998-074416호
공개특허공보 특2000-0061557호

Also Published As

Publication number Publication date
KR20080023391A (en) 2008-03-14

Similar Documents

Publication Publication Date Title
US7288985B2 (en) Current mirror with programmable floating gate
KR960010729B1 (en) Lcd driving device
JP3315652B2 (en) Current output circuit
EP3079143B1 (en) Error compensator and organic light emitting display device using the same
US5703588A (en) Digital to analog converter with dual resistor string
CN102685401B (en) Imaging apparatus and camera
US8081097B2 (en) Analog-to-digital converter and related calibrating comparator
CN108538232B (en) Driving integrated circuit of display panel and fan-out compensation method thereof
WO2003034387A2 (en) Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator
JP4241466B2 (en) Differential amplifier, digital / analog converter and display device
JPH06224710A (en) Differential comparator circuit
CA2191510C (en) Auto-calibrated digital-to-analog converter for a video display
CN113539196B (en) Source electrode driving circuit, display device and operation method
TW200423003A (en) Current-drive circuit and apparatus for display panel
KR100814473B1 (en) Current generating circuit, driving ic and current supplying circuit
JP2833564B2 (en) Multi-value voltage source circuit
JP2001320250A (en) Offset correcting circuit, offset correction voltage generating circuit and integration circuit
US10147359B2 (en) Display driver, electro-optical device, and electronic apparatus
US6100833A (en) Digital to analog converter and bias circuit therefor
WO1991011861A1 (en) Mos transistor threshold compensation circuit
CN107808628A (en) For driving the method and device and computer-readable medium of several light sources
KR100759626B1 (en) D/a converter circuit
KR100592220B1 (en) Digital/Analog converter and source drive circuit of an LCD using the same
CN112837639A (en) Sensing circuit and source driver including the same
KR100701066B1 (en) User interface system which user can control common voltage for diminishing flicker in liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee