KR100811249B1 - Method for forming the concave capacitor in semiconductor device - Google Patents
Method for forming the concave capacitor in semiconductor device Download PDFInfo
- Publication number
- KR100811249B1 KR100811249B1 KR1020010079592A KR20010079592A KR100811249B1 KR 100811249 B1 KR100811249 B1 KR 100811249B1 KR 1020010079592 A KR1020010079592 A KR 1020010079592A KR 20010079592 A KR20010079592 A KR 20010079592A KR 100811249 B1 KR100811249 B1 KR 100811249B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- storage node
- capacitor
- film
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 title abstract description 30
- 238000003860 storage Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 커패시터 제조방법에 관한 것으로, 특히, 반도체 기판 상에 층간절연막과 하드마스크 및 폴리막을 순차적으로 증착하여 커패시터를 형성함에 있어서, 상기 하드마스크를 Al2O3 물질을 열처리하여 형성한 후, 이를 식각 베리어로 식각하여 스토리지 노드를 형성함으로써, 스토리지 노드 형성 식각 공정 시, 하드마스크가 손상되는 것이 방지되어 스토리지 노드의 CD를 균일하게 형성할 수 있도록 하여 반도체소자의 신뢰성 및 수율을 향상시키도록 한다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device. In particular, in forming a capacitor by sequentially depositing an interlayer insulating film, a hard mask, and a poly film on a semiconductor substrate, the hard mask is formed by heat treating an Al 2 O 3 material. After that, by forming the storage node by etching with an etching barrier, hard masks are prevented from being damaged during the storage node formation etching process to uniformly form the CD of the storage node, thereby improving the reliability and yield of the semiconductor device. Let's do it.
커패시터, 하드마스크Capacitors, Hardmasks
Description
도 1은 종래 반도체소자의 커패시터 제조방법에 따라 형성된 커패시터의 문제점을 나타낸 단면도이다.1 is a cross-sectional view showing a problem of a capacitor formed according to a conventional method of manufacturing a capacitor of a semiconductor device.
도 2은 종래 반도체소자의 커패시터 제조방법에 따라 형성된 커패시터의 또 다른 문제점을 나타낸 사진이다.2 is a photograph showing another problem of a capacitor formed according to a conventional method of manufacturing a capacitor of a semiconductor device.
도 3a 내지 도 3g는 본 발명에 따른 반도체소자의 커패시터 제조방법을 순차적으로 나타낸 단면도이다.
3A to 3G are cross-sectional views sequentially illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.
-- 도면의 주요부분에 대한 부호의 설명 - -Explanation of symbols for the main parts of the drawings-
100 : 반도체 기판 110 : 플러그폴리100
120 : 식각정지막 130 : 층간절연막120: etch stop film 130: interlayer insulating film
140 : 하드마스크 150 : 제 1 감광막140: hard mask 150: the first photosensitive film
160 : 스토리지 노드 콘택 형성부위160: storage node contact forming portion
165 : 스토리지 노드 콘택 170 : 폴리막165
180 : 제 2 감광막 190 : 준안정폴리실리콘막180: second photosensitive film 190: metastable polysilicon film
본 발명은 반도체소자의 커패시터 제조방법에 관한 것으로, 보다 상세하게는 반도체 기판 상에 층간절연막과 하드마스크 및 폴리막을 순차적으로 증착하여 커패시터를 형성함에 있어서, 상기 하드마스크를 Al2O3 물질을 열처리하여 형성한 후, 이를 식각 베리어로 식각하여 스토리지 노드를 형성함으로써, 스토리지 노드 형성 식각 공정 시, 하드마스크가 손상되는 것이 방지되어 스토리지 노드의 CD를 균일하게 형성하도록 하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly, in order to form a capacitor by sequentially depositing an interlayer insulating film, a hard mask, and a poly film on a semiconductor substrate, the hard mask is heat-treated with an Al 2 O 3 material. After forming to form a storage node by etching with an etching barrier, during the storage node forming etching process, the hard mask is prevented from being damaged to uniformly form the CD of the storage node. It relates to a manufacturing method.
일반적으로, 커패시터는 전하를 저장하고, 반도체 소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가되고 있다. In general, a capacitor stores electric charges and supplies electric charges necessary for the operation of the semiconductor device. As the semiconductor device becomes more integrated, the capacitance of the device becomes smaller while the size of the unit cell becomes smaller. Is increasing slightly.
커패시터의 전하저장전극의 구조 중 적층구조는 핀 형상으로 형성되는 핀(Fin)타입과, 실린더와 같이 원통형상으로 형성되는 실린더(Cylinder)타입 및 캐비티(Cavity)타입에 변형을 가미한 HSG(Hemispherical Shaped Grains) 및 벨로즈(Bellows)등과 같은 변형 커패시터 구조 등으로 구성되어 커패시터의 정전용량을 증가시키는 노력이 이루어지고 있다.Among the structures of the charge storage electrode of the capacitor, the laminated structure is fin type formed in a fin shape, and HSG (Hemispherical Shaped) with modifications to a cylinder type and a cavity type formed in a cylindrical shape such as a cylinder. Efforts have been made to increase the capacitance of capacitors, consisting of modified capacitor structures such as grains and bellows.
도 1은 종래 반도체소자의 커패시터 제조방법에 따라 형성된 커패시터의 문 제점을 나타낸 사진이고, 도 2은 종래 반도체소자의 커패시터 제조방법에 따라 형성된 커패시터의 또 다른 문제점을 나타낸 사진이다.1 is a photograph showing a problem of a capacitor formed by a capacitor manufacturing method of a conventional semiconductor device, Figure 2 is a photograph showing another problem of a capacitor formed according to a capacitor manufacturing method of a conventional semiconductor device.
도 1에 도시된 바와 같이, 종래에는 반도체 기판 상에 층간절연막과 하드마스크 및 폴리막을 순차적으로 증착하여 커패시터를 형성함에 있어서, 상기 하드마스크를 실리콘옥시나이트라이드(SiON) 또는 폴리실리콘(Poly si)을 이용하여 형성한 후, 이를 식각베리어로 사용하여 식각함으로써, 커패시터를 형성하였다.As shown in FIG. 1, in the related art, in order to form a capacitor by sequentially depositing an interlayer insulating film, a hard mask, and a poly film on a semiconductor substrate, the hard mask is formed of silicon oxynitride (SiON) or polysilicon (Poly si). After forming using, by using it as an etching barrier to form a capacitor.
그러나, 반도체 소자가 고집적화 되어짐에 따라 단위 셀(cell)의 크기는 작아져 커패시터의 높이가 높아지기 때문에 상기 실리콘옥시나이트라이드(SiON) 또는 폴리실리콘(Poly si)으로 형성된 하드마스크를 이용하여 식각 시, 하드마스크가 손상되어 "A"와 같이, 층간절연막이 불균일한 CD로 식각되며 하부 층간절연막이 식각되지 않아 커패시터의 높이가 작아지며, 그로 인해 커패시터의 용량 역시 작아지는 문제점이 있었다.However, as semiconductor devices are highly integrated, the size of unit cells decreases and the height of the capacitor increases, so that when etching using a hard mask made of silicon oxynitride (SiON) or polysilicon (Poly si), As the hard mask is damaged, as in " A ", the interlayer insulating film is etched by non-uniform CD, and the lower interlayer insulating film is not etched, so that the height of the capacitor is reduced, thereby reducing the capacity of the capacitor.
또한, 후속 커패시터의 면적을 증가 시키기 위한 준안정폴리실리콘 성장 공정 시, 도 2에 도시된 바와 같이 스토리지 노드 상부에서 셀(cell)과 셀(cell) 사이에 브릿지(bridge) 현상이 발생하는 문제점이 있었다.
In addition, in the metastable polysilicon growth process for increasing the area of a subsequent capacitor, as shown in FIG. 2, a bridge phenomenon occurs between a cell and a cell at an upper portion of the storage node. there was.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 반도체 기판 상에 층간절연막과 하드마스크 및 폴리막을 순차적으로 증착하여 커패시터를 형성함에 있어서, 상기 하드마스크를 Al2O3 물질을 열처리하여 형성 한 후, 이를 식각 베리어로 식각하여 스토리지 노드를 형성함으로써, 스토리지 노드 형성 식각 공정 시, 하드마스크가 손상되는 것이 방지되어 스토리지 노드의 CD를 균일하게 형성하는 것이 목적이다.
The present invention has been made to solve the above problems, an object of the present invention is to form a capacitor by sequentially depositing an interlayer insulating film, a hard mask and a poly film on a semiconductor substrate, the hard mask Al 2 O 3 After forming the material by heat-treating the material, and etching the same as an etching barrier to form a storage node, during the storage node formation etching process, the hard mask is prevented from being damaged, thereby uniformly forming the CD of the storage node.
상기 목적을 달성하기 위하여, 본 발명은 하부에 플러그 폴리가 형성된 반도체 기판 상에 식각정지막과 층간절연막을 순차적으로 적층한 후 Al2O3를 이용하여 하드마스크를 적층하는 단계와, 상기 하드마스크 상부에 스토리지 노드를 형성하기 위한 제 1 감광막을 도포하여 하드마스크를 식각하는 단계와, 상기 하드마스크에 열처리공정을 진행하는 단계와, 상기 하드마스크를 식각마스크로 하여 층간절연막을 플러그 폴리 상부까지 식각하여 스토리지 노드 콘택을 형성하는 단계와, 상기 결과물 상에 폴리막을 증착하는 단계와, 상기 스토리지 노드 콘택 내부를 제 2 감광막으로 매립한 후 상기 폴리막의 상부가 노출되도록 제 2 감광막을 에치백하는 단계와, 상기 폴리막을 하드마스크 상부까지 에치백하여 제거하는 단계와, 상기 스토리지 노드 콘택 내부의 제 2 감광막을 제거한 후 준안정폴리실리콘막을 반구형으로 성장시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of sequentially stacking an etch stop film and an interlayer insulating film on a semiconductor substrate with a plug poly formed on the bottom, and laminating a hard mask using Al 2 O 3 , the hard mask Etching a hard mask by applying a first photoresist film to form a storage node on the upper surface, performing a heat treatment process on the hard mask, and etching the interlayer insulating layer to the upper portion of the plug poly using the hard mask as an etching mask. Forming a storage node contact, depositing a poly film on the resultant, embedding the inside of the storage node contact with a second photoresist film, and then etching back the second photoresist film to expose the top of the poly film; And etching back the poly film to an upper portion of a hard mask, and removing the poly-layer. And removing the second photosensitive film therein, thereby growing the metastable polysilicon film in a hemispherical shape.
본 발명은 층간절연막과 폴리막 사이에 Al2O3를 이용하여 하드마스크를 증착함으로서, 상기 층간절연막과 폴리막 및 하드마스크 간의 식각공정시 식각선택비가 우수하여 주변의 다른 물질의 손실을 방지할 수 있는 특징으로 한다.According to the present invention, a hard mask is deposited using Al 2 O 3 between an interlayer insulating film and a poly film to prevent loss of other materials in the etch selectivity during the etching process between the interlayer insulating film and the poly film and the hard mask. It can be characterized.
바람직하게, 상기 하드마스크는 알루미늄 소스와 산소 소스를 300 ~ 500℃의 온도에서 반응되어 형성되는 Al2O3를 이용하여 증착되는 것을 특징으로 한다.Preferably, the hard mask is characterized in that the aluminum source and the oxygen source is deposited using Al 2 O 3 formed by reacting at a temperature of 300 ~ 500 ℃.
바람직하게, 상기 열처리 공정은 상압 또는 진공 상태에서 700 ~ 1000℃의 온도로 RTP 또는 퍼니스 어닐 중 어느 하나를 선택하여 N2, Ar, NH3, N2O 및 O 중 적어도 어느 하나 이상의 가스의 가스가 혼합된 분위기에서 진행되는 것을 특징으로 한다.
Preferably, the heat treatment process is a gas of at least one of N 2 , Ar, NH 3 , N 2 O and O by selecting any one of RTP or furnace annealing at a temperature of 700 ~ 1000 ℃ at atmospheric pressure or vacuum It is characterized in that the progress in a mixed atmosphere.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3g는 본 발명에 따른 반도체소자의 커패시터 제조방법을 순차적으로 나타낸 단면도이다.3A to 3G are cross-sectional views sequentially illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.
도 3a에 도시된 바와 같이, 하부에 플러그 폴리(110)가 형성된 반도체 기판(100) 상에 식각정지막(120)과 층간절연막(130) 및 하드마스크(140)를 순차적으로 증착한다.As shown in FIG. 3A, the
이때, 상기 층간절연막(130)은 PE-TEOS, PSG, USG, SOG, HSG 및 HDP와 같은 산화막으로 증착하며, 상기 하드마스크(140)는 알루미늄 소스인 TMA(Trimethyl aluminum : Al(CH3)3)와 산소 소스인 O3, H2O 등을 300 ~ 500℃의 온도에서 반응시켜 형성되는 Al2O3를 이용하여 증착한다.
In this case, the
그리고, 도 3b에 도시된 바와 같이, 상기 하드마스크(140) 상부에 스토리지 노드를 형성하기 위한 제 1 감광막(150)을 도포한 후, 상기 제 1 감광막(150)을 마스크로 하여 하드마스크(140)를 식각하여 스토리지 노드 형성부위(160)를 형성한다.As shown in FIG. 3B, after applying the first
그리고, 상기 식각된 하드마스크(140)에 상압 또는 진공 상태에서 700 ~ 1000℃의 온도로 RTP 또는 퍼니스 어닐 중 어느 하나를 선택하여 N2, Ar, NH3, N2
O 및 O3 중 적어도 어느 하나 이상의 가스의 가스가 혼합된 분위기로 열처리 공정을 진행한다.In addition, at least one of N 2 , Ar, NH 3 , N 2 O, and O 3 is selected from the RTP or the furnace annealing at the temperature of 700 to 1000 ° C. in the atmospheric pressure or vacuum state to the etched
이때, 상기 열처리 공정에 의해 식각된 하드마스크(140)의 Al2O3의 결정화를 유도하여 후속 스토리지 노드 콘택 식각 공정 시, 손상되는 것이 방지된다.In this case, the crystallization of Al 2 O 3 of the
이어서, 도 3c에 도시된 바와 같이, 상기 제 1 감광막을 제거한 후, 상기 식각된 하드마스크(140)를 식각마스크로 하여 층간절연막(130)을 플러그 폴리(110) 상부까지 식각하여 스토리지 노드 콘택(165)을 형성한다.Subsequently, as shown in FIG. 3C, after the first photoresist layer is removed, the interlayer
그리고, 도 3d에 도시된 바와 같이, 상기 결과물 상에 폴리막(170)을 증착한다.And, as shown in Figure 3d, the
도 3e에 도시된 바와 같이, 상기 스토리지 노드 콘택 내부를 제 2 감광막 (180)으로 매립한 후, 상기 폴리막(170)의 상부가 충분히 노출되는 시점까지 제 2 감광막(180)을 에치백한다.As shown in FIG. 3E, the inside of the storage node contact is filled with the second
이어서, 도 3f에 도시된 바와 같이, 상기 노출된 폴리막(17 0)의 상부를 하드마스크(140) 상부까지 에치백하여 제거한다.Subsequently, as illustrated in FIG. 3F, an upper portion of the exposed poly film 1700 is etched back to the upper portion of the
이때, 상기 셀 상부의 폴리막이 완전히 제거되는 시점까지 에치백을 실시하여도 상기 열처리 공정에 의해 하드마스크를 구성하고 있는 Al2O3가 결정화되어 하드마스크의 손실은 발생하지 않는다.In this case, even if the poly film on the upper part of the cell is etched back, Al 2 O 3 constituting the hard mask is crystallized by the heat treatment process so that no hard mask is lost.
계속하여, 도 3g에 도시된 바와 같이, 상기 스토리지 노드 콘택 내부의 제 2 감광막을 제거한 후, 상기 제 2 감광막이 제거된 스토리지 노드 콘택 측면에 준안정폴리실리콘막(190)을 성장 시켜서 커패시터의 면적을 증가시킨다.
Subsequently, as shown in FIG. 3G, after removing the second photoresist film inside the storage node contact, the
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 커패시터 제조방법을 이용하게 되면, 반도체 기판 상에 층간절연막과 하드마스크 및 폴리막을 순차적으로 증착하여 커패시터를 형성함에 있어서, 상기 하드마스크를 Al2O3 물질을 열처리하여 형성한 후, 이를 식각 베리어로 식각하여 스토리지 노드를 형성함으로써, 스토리지 노드 형성 식각 공정 시, 하드마스크가 손상되는 것이 방지되어 스토리지 노드의 CD를 균일하게 형성할 수 있는 효과가 있다.Therefore, as described above, when the capacitor manufacturing method of the semiconductor device according to the present invention is used, in order to form a capacitor by sequentially depositing an interlayer insulating film, a hard mask, and a poly film on a semiconductor substrate, the hard mask is Al 2. By forming the storage node by heat-treating the O 3 material and then etching it with an etch barrier, the hard mask is prevented from being damaged during the storage node forming etching process, thereby uniformly forming the CD of the storage node. have.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079592A KR100811249B1 (en) | 2001-12-14 | 2001-12-14 | Method for forming the concave capacitor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079592A KR100811249B1 (en) | 2001-12-14 | 2001-12-14 | Method for forming the concave capacitor in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030049398A KR20030049398A (en) | 2003-06-25 |
| KR100811249B1 true KR100811249B1 (en) | 2008-03-07 |
Family
ID=29575207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010079592A KR100811249B1 (en) | 2001-12-14 | 2001-12-14 | Method for forming the concave capacitor in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100811249B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000007305A (en) * | 1998-07-02 | 2000-02-07 | 윤종용 | Fabricating method and structure of capacitor |
| KR20010044996A (en) * | 1999-11-02 | 2001-06-05 | 박종섭 | Method for forming capacitor of semiconductor device |
| KR20010063495A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method for forming capacitor bottom electrode of semiconductor device by using alumina hard mask |
-
2001
- 2001-12-14 KR KR1020010079592A patent/KR100811249B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000007305A (en) * | 1998-07-02 | 2000-02-07 | 윤종용 | Fabricating method and structure of capacitor |
| KR20010044996A (en) * | 1999-11-02 | 2001-06-05 | 박종섭 | Method for forming capacitor of semiconductor device |
| KR20010063495A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method for forming capacitor bottom electrode of semiconductor device by using alumina hard mask |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030049398A (en) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716883A (en) | Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns | |
| JP4111427B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR0165496B1 (en) | Capacitor fabrication method of high integrated semiconductor device | |
| KR0154161B1 (en) | Capacitor fabrication method of semiconducor device | |
| US5858838A (en) | Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate | |
| KR100416602B1 (en) | Method of forming stacked capacitor | |
| KR100382732B1 (en) | Method for fabricating cylinder-type capacitor of semiconductor device | |
| US6417066B1 (en) | Method of forming a DRAM capacitor structure including increasing the surface area using a discrete silicon mask | |
| US5899716A (en) | Oxygen ion implantation procedure to increase the surface area of an STC structure | |
| KR100322894B1 (en) | Gas etchant composition and etching method for simultaneously etching silicon oxide and polysilicon in semiconductor process and method for manufacturing semiconductor memory device using the same | |
| KR100811249B1 (en) | Method for forming the concave capacitor in semiconductor device | |
| KR0154195B1 (en) | Storage electrode fabrication method of semiconductor device | |
| KR100212016B1 (en) | Capacitor of semiconductor device fabrication method | |
| KR100722997B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100357189B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100414376B1 (en) | Method for forming the capacitor of semiconductor device | |
| KR0158905B1 (en) | Manufacture of semiconductor memory device | |
| KR0150049B1 (en) | Manufacturing method of charge storage electrode of capacitor | |
| KR100390840B1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR0166839B1 (en) | Semiconductor memory process | |
| KR20010057385A (en) | Capacitor and method for manufacturing the same | |
| JPH05114696A (en) | Manufacture of semiconductor device | |
| KR19990031793A (en) | Capacitor Formation Method of Semiconductor Device Using Hemispherical Grain Layer | |
| KR20030057935A (en) | Method For Manufacturing The Capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |