KR100800071B1 - High-brightness light emitting diode having reflective layer - Google Patents

High-brightness light emitting diode having reflective layer Download PDF

Info

Publication number
KR100800071B1
KR100800071B1 KR20050069758A KR20050069758A KR100800071B1 KR 100800071 B1 KR100800071 B1 KR 100800071B1 KR 20050069758 A KR20050069758 A KR 20050069758A KR 20050069758 A KR20050069758 A KR 20050069758A KR 100800071 B1 KR100800071 B1 KR 100800071B1
Authority
KR
South Korea
Prior art keywords
doped
light emitting
emitting diode
carbon
diode structure
Prior art date
Application number
KR20050069758A
Other languages
Korean (ko)
Other versions
KR20070014807A (en
Inventor
리유 진시앙
왕 휴이헹
린 쿤추안
Original Assignee
비쥬얼 포토닉스 에피탁시 코포레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비쥬얼 포토닉스 에피탁시 코포레이션 리미티드 filed Critical 비쥬얼 포토닉스 에피탁시 코포레이션 리미티드
Priority to KR20050069758A priority Critical patent/KR100800071B1/en
Publication of KR20070014807A publication Critical patent/KR20070014807A/en
Application granted granted Critical
Publication of KR100800071B1 publication Critical patent/KR100800071B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 다음 순서, 즉 광생성 구조물, 비-합금 옴 접촉층, 금속층 및 기판으로 순차적으로 배치되어 이루어진 LED 구조물을 개시한다. 우수한 반사율을 얻기 위해, 반사 거울로서, 금속층은 순수 금속 또는 금속 질화물로 제조된다. 비-합금 옴 접촉층이 금속층과 광생성 구조물 사이에 개재되어 요구되는 옴 접촉을 달성한다. 금속층이 비-합금 옴 접촉층과 상호 혼합되는 것을 방지하고, 제 1금속층의 반사 표면의 편평도를 유지하기 위해, 임의의 유전체 층을 금속층과 비-합금 옴 접촉층 사이에 개재시킨다. The present invention discloses an LED structure which is arranged in the following order, ie, sequentially in a photogenerated structure, a non-alloy ohmic contact layer, a metal layer and a substrate. In order to obtain good reflectance, as a reflecting mirror, the metal layer is made of pure metal or metal nitride. A non-alloy ohmic contact layer is interposed between the metal layer and the photogenerated structure to achieve the required ohmic contact. In order to prevent the metal layer from intermixing with the non-alloy ohmic contact layer and to maintain the flatness of the reflective surface of the first metal layer, an optional dielectric layer is interposed between the metal layer and the non-alloy ohmic contact layer.

Description

반사층을 갖는 고휘도 발광 다이오드{HIGH-BRIGHTNESS LIGHT EMITTING DIODE HAVING REFLECTIVE LAYER}High-brightness light emitting diode with reflective layer {HIGH-BRIGHTNESS LIGHT EMITTING DIODE HAVING REFLECTIVE LAYER}

도 1a는 통상의 LED의 전형적인 구조를 나타내는 단면도이다. 1A is a sectional view showing a typical structure of a conventional LED.

도 1b는 통상의 LED의 또 다른 전형적인 구조를 나타내는 단면도이다. 1B is a cross-sectional view showing another typical structure of a conventional LED.

도 2a는 본 발명의 제 1실시예에 따른 LED 구조물을 나타내는 단면도이다. 2A is a cross-sectional view showing an LED structure according to the first embodiment of the present invention.

도 2b는 본 발명의 제 2실시예에 따른 LED 구조물을 나타내는 단면도이다. 2B is a cross-sectional view showing the LED structure according to the second embodiment of the present invention.

도 2c는 본 발명의 제 3실시예에 따른 LED 구조물을 나타내는 단면도이다. 2C is a cross-sectional view illustrating an LED structure according to a third embodiment of the present invention.

도 2d는 본 발명의 제 4실시예에 따른 LED 구조물을 나타내는 단면도이다. 2D is a cross-sectional view illustrating an LED structure according to a fourth embodiment of the present invention.

도 2e는 발명의 제 5실시예에 따른 LED 구조물을 나타내는 단면도이다. 2E is a cross-sectional view illustrating an LED structure according to a fifth embodiment of the invention.

도 2f는 본 발명의 제 6실시예에 따른 LED 구조물을 나타내는 단면도이다. 2F is a cross-sectional view illustrating an LED structure according to a sixth embodiment of the present invention.

도 2g-2i는 본 발명의 실시예들에 따른 LED 구조물상에 전극을 형성한 것을 나타내는 단면도이다. 2G-2I are cross-sectional views illustrating the formation of electrodes on an LED structure according to embodiments of the present invention.

도 3a 내지 도 3f는 도 2a에 도시된 구조물을 형성하는 공정을 나타내는 단면도이다. 3A to 3F are cross-sectional views illustrating a process of forming the structure shown in FIG. 2A.

본 발명은 발광 다이오드에 관한 것으로서, 보다 구체적으로는 다이오드의 기판에 의한 광의 흡수를 방지하기 위해 반사층을 갖는 발광 다이오드에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to light emitting diodes, and more particularly to light emitting diodes having reflective layers to prevent absorption of light by the substrate of the diodes.

도 1a는 통상의 발광 다이오드(LED)의 전형적인 구조를 나타내는 단면도이다. 도시된 바와 같이, LED(100)는 기판(103)의 정부(頂部) 상에 반도체 기판(103), 광생성 구조물(102)로 이루어지며, 또한, 광생성 구조물(102)의 정부와 기판(103)의 다른 쪽 면에 각각 형성된 2개의 옴(ohmic) 접촉 전극(109 및 101)을 포함한다.1A is a cross-sectional view showing a typical structure of a conventional light emitting diode (LED). As shown, the LED 100 is composed of a semiconductor substrate 103, a light generating structure 102 on the top of the substrate 103, and also, the LED 100 and the front of the light generating structure 102 and the substrate ( Two ohmic contact electrodes 109 and 101 formed on the other side of the 103, respectively.

광생성 구조물(102)은 주로 적외선 및 적색광을 위한 AlGaAs 및 황록색, 황색, 황갈색 및 적색광을 위한 AlGaInP와 같은 알루미늄-함유 Ⅲ-Ⅴ족 화합물 반도체의 층으로 제조된다. 일반적으로, 기판(103)은 광생성 구조물(102)의 격자 상수에 매칭(matching)되는 격자 상수를 갖는 갈륨 비화물(GaAs)로 제조된다. 광생성 구조물(102)에 의해 생성된 광은 모든 방향(즉, 등방성)으로 방출된다. 그러나, GaAs 기판(103)이 가시광선의 에너지 갭보다 좁은 에너지 갭을 가지기 때문에, 광생성 구조물(102)에 의해 방출되는 광의 상당 부분은 GaAs 기판(103)에 의해 흡수되며, 이는 LED(100)의 외부 양자 효율(external quantum efficiency)에 상당한 악영향을 미치고, 그에 따라 LED(100)의 휘도에 상당한 악영향을 미친다. The photogeneration structure 102 is made primarily of layers of aluminum-containing III-V compound semiconductors such as AlGaAs for infrared and red light and AlGaInP for yellow green, yellow, tan and red light. In general, the substrate 103 is made of gallium arsenide (GaAs) having a lattice constant that matches the lattice constant of the photogenerated structure 102. Light generated by the photogenerating structure 102 is emitted in all directions (ie, isotropic). However, since the GaAs substrate 103 has an energy gap that is narrower than the energy gap of visible light, a significant portion of the light emitted by the photogenerating structure 102 is absorbed by the GaAs substrate 103, which is of interest in the LED 100. There is a significant adverse effect on the external quantum efficiency, and thus a significant adverse effect on the brightness of the LED 100.

도 1b는 통상의 LED의 또 다른 전형적인 구조를 나타내는 단면도이다. 도시 된 바와 같이, LED(100')는 전극(101')과 동일한 LED(100')의 측면에 형성된 전극(109')을 가지도록, 광생성 구조물(102')의 에칭 부분이 요구된다. 또한, 도 1a의 LED(100)의 경우에, 기판(103)은 전극(101)과 전극(109) 사이의 주입 전류(injection current) 전도를 위해 전기적 전도성을 갖는 반면, 도 1b의 LED(100')의 경우에, 기판(103')은 전기적으로 전도성을 갖거나 또는 전기적으로 전도성을 갖지 않을 수 있다. LED(100)와 유사하게, LED(100')도 여전히 동일한 기판 흡수 문제를 가진다. 용이한 비교를 위해, 도 1a의 LED(100)는 수직 전극 배치를 갖는 것으로 나타내는 반면, 도 1b의 LED(100')는 평면형 전극 배치를 갖는 것으로 도시하였다. 1B is a cross-sectional view showing another typical structure of a conventional LED. As shown, an etched portion of the light generating structure 102 'is required so that the LED 100' has an electrode 109 'formed on the side of the same LED 100' as the electrode 101 '. Further, in the case of LED 100 of FIG. 1A, substrate 103 has electrical conductivity for conducting injection current between electrode 101 and electrode 109, while LED 100 of FIG. 1B is used. In the case of '), the substrate 103' may or may not be electrically conductive. Similar to LED 100, LED 100 'still has the same substrate absorption problem. For ease of comparison, the LED 100 of FIG. 1A is shown as having a vertical electrode arrangement, while the LED 100 ′ in FIG. 1B is shown as having a planar electrode arrangement.

기판에 의한 광 흡수 문제를 해결하기 위한 여러 가지 접근 방법이 제시되었다. 미국 특허 제 4,570,172호 및 제 5,237,581호에는, 기판의 상부에서, 광생성 구조물이 하부 및 상부의 분포 브래그 반사부(distributed bragg reflectors; DBRs)들 사이에 끼워진다는 것을 제외하고, 도 1과 유사한 발광 다이오드 구조가 개시되어 있다. DBRs의 구성에 의해, 광생성 구조물로부터 기판을 향해 방출된 광은 반사되고, 그에 따라 기판에 의한 광의 흡수가 방지된다. 그러나, DBRs는 직각 입사광에 대해서만 높은 반사율을 제공하며, 광의 입사각이 커짐에 따라 반사율이 감소된다. 그에 따라, LED의 외부 양자 효율 및 휘도가 제한된다. Various approaches have been proposed to solve the problem of light absorption by the substrate. U.S. Patent Nos. 4,570,172 and 5,237,581 show light emitting diodes similar to that of FIG. The structure is disclosed. By the construction of the DBRs, the light emitted from the photogenerating structure towards the substrate is reflected, thereby preventing the absorption of light by the substrate. However, DBRs provide high reflectance only for orthogonal incident light, and the reflectance decreases as the incident angle of light increases. Accordingly, the external quantum efficiency and brightness of the LEDs are limited.

미국 특허 제 5,376,580호에는 웨이퍼 결합 공정을 이용하는 다른 두 가지 접근 방법이 개시되어 있다. 그 중 하나의 접근 방법에서, LED 에피텍셜(epitaxial) 구조물이 GaAs 기판 상에 먼저 성장된다. 이어서, LED 에피텍셜 구조 물이 투명 기판에 웨이퍼-결합된다. 다른 접근 방법에서, 유사하게, LED 에피텍셜 구조물이 GaAs 기판 상에서 먼저 성장된다. 이어서, LED 에피텍셜 구조물이 거울에 웨이퍼-결합된다. 두 가지 접근 방법은 광을 흡수하는 GaAs 기판을 제거하고, 광이 투명 기판을 통과하도록 하거나(제 1접근 방법) 거울에 의해 반사되도록 함으로써(제 2방법), LED의 외부 양자 효율을 개선한다. 그러나 투명 기판을 이용하는 상기 접근 방법의 문제점은 웨이퍼-결합 공정이 높은 어닐링 온도에서 장시간 작업을 필요로 하고, 그에 따라 도핑 프로파일의 재분포 및 LED의 성능 저하를 초래할 수 있다는 것이다. 거울을 이용하는 접근 방법의 문제점은 웨이퍼-결합 공정 중에 거울의 반사 표면이 결합 계면에 직접 포함된다는 것이며, 이는 반사 표면을 거칠게 할 수 있고 또는 거울의 반사 표면에 대한 반응 및 오염을 유발할 수도 있다.U. S. Patent No. 5,376, 580 discloses two other approaches using a wafer bonding process. In one approach, an LED epitaxial structure is first grown on a GaAs substrate. The LED epitaxial structure is then wafer-bonded to the transparent substrate. In another approach, similarly, an LED epitaxial structure is first grown on a GaAs substrate. The LED epitaxial structure is then wafer-bonded to the mirror. Both approaches improve the external quantum efficiency of the LED by removing the GaAs substrate that absorbs light and allowing the light to pass through the transparent substrate (first approach method) or to be reflected by a mirror (second method). However, a problem with this approach using transparent substrates is that the wafer-bonding process requires a long time operation at high annealing temperatures, which can lead to redistribution of doping profiles and degradation of LED performance. A problem with the approach using the mirror is that during the wafer-bonding process the reflective surface of the mirror is included directly at the bonding interface, which may roughen the reflective surface or may cause contamination and reaction to the reflective surface of the mirror.

홍(Horng) 등은 Applied Physics Letters, November 15, 1999, Volume 75, Issue 20, pp. 3054-3056에서 "웨이퍼 결합에 의해 제조된 거울 기판을 갖는 AlGaInP 발광 다이오드"라는 명칭으로 새로운 다른 기술을 공개하였다. 이 기술에서, GaAs 흡수 기판을 제거하기에 앞서서, Au/AuBe 반사부를 갖는 Si 기판이 LED 에피텍셜 구조물상에 융합된다. 일반적으로, Au/AuBe는 p-타입 재료로 옴 접촉을 형성하기 위해 AlGaInP LED내에서 사용된다. 이때, Au/AuBe는 웨이퍼-결합된 LED 에피텍셜 구조물 내에서 결합 층 및 금속 거울로서 사용되었다. 그러나 합금 재료 AuBe는 열악한 반사율을 가지며, 그에 따라 LED의 휘도 개선이 제한된다. 일반적으로 높은 어닐링 온도를 필요로 하는 합금 공정은 또한 반사 거울의 표면 편평도를 손상시키며, 반사율을 떨어뜨린다. Horn et al., Applied Physics Letters, November 15, 1999, Volume 75, Issue 20, pp. A new technique was disclosed in 3054-3056 under the name "AlGaInP Light Emitting Diode with Mirror Substrate Made by Wafer Bonding". In this technique, prior to removing the GaAs absorbing substrate, a Si substrate with Au / AuBe reflectors is fused onto the LED epitaxial structure. In general, Au / AuBe is used in AlGaInP LEDs to form ohmic contacts with p-type materials. Au / AuBe was used as the bonding layer and metal mirror in the wafer-bonded LED epitaxial structure. However, the alloy material AuBe has poor reflectivity, which limits the improvement of the brightness of the LED. Alloying processes, which generally require high annealing temperatures, also impair the surface flatness of the reflecting mirror and reduce the reflectance.

미국 특허 제 6,797,987호에는 마찬가지로 반사 금속층을 이용하는 발광 다이오드가 개시되어 있다. 웨이퍼 결합 공정 중에 반사 금속층이 광생성 구조물과 반응하는 것을 방지하기 위해, 개시된 구조에서, ITO와 같은 투명한 전도성 산화물 층이 상기 반사 금속층과 광생성 구조물 사이에 배치된다. ITO 층과 광생성 구조물 사이의 저항성 접촉을 개선하기 위해, 개시된 구조물은 옴 접촉 그리드 패턴 또는 채널을 ITO 층 내에 형성하는 것, 또는 ITO 층과 광생성 구조물 사이에 합금 메시(mesh)를 형성하는 것을 제안하였다. 개시된 구조물은 제조 공정이 복잡하며, 그에 따라 제조비용이 높게 된다. 합금 메시는 고온 합금 공정을 필요로 하며, 금속을 메시로 에칭하는 것 역시 매우 제어하기가 어렵다. 또한, 합금의 두께는 특별한 주의를 필요로 한다. 합금이 너무 얇으면, 합금과 광생성 구조물 사이의 옴 접촉은 열악해지며 합금이 너무 두꺼우면, 웨이퍼 결합 공정은 강력한 결합을 달성할 수 없다. U.S. Patent No. 6,797,987 likewise discloses a light emitting diode using a reflective metal layer. In order to prevent the reflective metal layer from reacting with the photogenerated structure during the wafer bonding process, in the disclosed structure, a transparent conductive oxide layer, such as ITO, is disposed between the reflective metal layer and the photogenerated structure. In order to improve the ohmic contact between the ITO layer and the photogenerated structure, the disclosed structures can form an ohmic contact grid pattern or channel in the ITO layer, or form an alloy mesh between the ITO layer and the photogenerated structure. Suggested. The disclosed structure is complicated in manufacturing process and therefore high in manufacturing cost. Alloy meshes require a high temperature alloying process, and etching metals into the mesh is also very difficult to control. In addition, the thickness of the alloy requires special attention. If the alloy is too thin, the ohmic contact between the alloy and the photogenerating structure is poor and if the alloy is too thick, the wafer bonding process may not achieve strong bonding.

그에 따라, 본 발명의 목적은 기판 흡수 문제를 해결할 때 유발되는 전술한 단점들을 회피할 수 있는 고휘도 LED 구조물을 제공하는 것이다. Accordingly, it is an object of the present invention to provide a high brightness LED structure which can avoid the aforementioned disadvantages caused when solving the substrate absorption problem.

본 발명에 따른 LED 구조물은 광생성 구조물 및 상기 광생성 구조물 상에 위치되고 이하의 순서를 따라 순차적으로 배열된, 비-합금 옴 접촉, 제 1금속층 및 기판으로 이루어진다. 전술한 LED 구조물은 형성 후에, 칩(chip) 공정을 거치게 되며, 그 칩 공정은 전극을 형성하는 단계 및 LED 구조물로부터 LED 칩을 제조하기 위한 기타 작업 단계들을 포함한다. The LED structure according to the present invention consists of a light generating structure and a non-alloy ohmic contact, a first metal layer and a substrate, which are located on the light generating structure and arranged sequentially in the following order. The LED structure described above is subjected to a chip process after formation, which includes forming an electrode and other working steps for manufacturing the LED chip from the LED structure.

기판은 전기적으로 전도성을 가지거나 전기적으로 비-전도성을 가질 수 있다. 만약, 전기적 비-전도성 기판이 사용된다면, 후속 칩 공정에서 형성되는 전극들은 평면형 방식으로 정렬되어야 한다. 만약, 전기적 전도성 기판이 사용된다면, 전극들은 수직 방식 또는 평면형 방식으로 정렬될 수 있다. 평면형 전극 구성의 경우에, 우수한 절연 특성을 위해, LED 구조물은 기판과 가장 바닥의 금속층 사이에 위치된 선택적인 절연 층을 구비할 수 있다. The substrate may be electrically conductive or electrically non-conductive. If an electrically non-conductive substrate is used, the electrodes formed in subsequent chip processing must be aligned in a planar fashion. If an electrically conductive substrate is used, the electrodes can be aligned in a vertical or planar manner. In the case of planar electrode configurations, for good insulating properties, the LED structure may have an optional insulating layer located between the substrate and the bottommost metal layer.

본 발명의 가장 중요한 특성들은 기판 흡수 문제 해결시의 비-합금 옴 접촉 층 및 제 1금속층에 의해 제공되는 조인트 효과(joint effect)에 있다. 제 1금속층은 반사 거울로서 작용하고 우수한 반사율을 위해 순수 금속 또는 금속 질화물로 제조된다. 순수 금속 또는 금속 질화물은 합금의 열악한 반사율을 회피하기 위해서 또는 높은 어닐링 온도를 피하기 위해서 통상의 합금 반사 거울을 대체하여 사용되기 때문에, 비-합금 옴 접촉층이 광생성 구조물과 제 1금속층 사이에 위치되어 요구되는 낮은 저항 전기 전도를 달성할 수 있게 한다. 비-합금 옴 접촉층을 위해 사용되는 재료는 광학적으로 투명하거나 광학적으로 흡수할 수 있다. 흡수하는 비-합금 옴 접촉층의 경우에, 광 흡수를 감소시키기 위해 그리고 주입 전류 분포(injection current distribution)를 개선하기 위해, 다수의 리세스(recess)가 바닥 표면을 따라 선택적으로 형성될 수 있다. 투명한 비-합금 옴 접촉층의 경우에도, 주입 전류 분포를 개선하기 위해 리세스들이 여전히 형성될 수 있다. The most important characteristic of the present invention lies in the joint effect provided by the non-alloy ohmic contact layer and the first metal layer in solving the substrate absorption problem. The first metal layer acts as a reflecting mirror and is made of pure metal or metal nitride for good reflectance. Since pure metals or metal nitrides are used in place of conventional alloy reflecting mirrors to avoid poor reflectivity of the alloy or to avoid high annealing temperatures, a non-alloy ohmic contact layer is located between the photogenerated structure and the first metal layer. To achieve the required low resistance electrical conduction. The materials used for the non-alloy ohmic contact layers can be optically transparent or optically absorbing. In the case of an absorbing non-alloy ohmic contact layer, multiple recesses may be selectively formed along the bottom surface to reduce light absorption and to improve injection current distribution. . Even in the case of a transparent non-alloy ohmic contact layer, recesses may still be formed to improve the injection current distribution.

제 1금속층이 비-합금 옴 접촉 층 및 광생성 구조물과 상호 혼합되는 것을 방지하기 위해, 그리고 제 1금속층의 반사 표면의 편평도를 유지하기 위해, 광학적으로 투명하고 전기 전도성을 갖는 제 1유전체 층이 제 1금속층과 비-합금 옴 접촉층 사이에 위치될 수 있다. 또한, 기판과 제 1금속층 사이의 우수한 결합을 달성하기 위해, 적어도 하나의 추가적인 금속층이 제 1금속층과 기판 사이에 위치될 수 있다. 유사하게, 추가적인 금속층이 제 1금속층과 상호 혼합되는 것을 방지하고 그에 따라 제 1금속층의 반사율을 손상시키는 것을 방지하기 위해, 제 2유전체 층이 제 1금속층과 추가적인 금속층 사이에 위치될 수 있다. In order to prevent the first metal layer from intermixing with the non-alloy ohmic contact layer and the photogenerating structure, and to maintain the flatness of the reflective surface of the first metal layer, an optically transparent and electrically conductive first dielectric layer is provided. It may be located between the first metal layer and the non-alloy ohmic contact layer. In addition, at least one additional metal layer may be positioned between the first metal layer and the substrate to achieve good bonding between the substrate and the first metal layer. Similarly, a second dielectric layer can be positioned between the first metal layer and the additional metal layer to prevent the additional metal layer from intermixing with the first metal layer and thereby impair the reflectivity of the first metal layer.

본 발명의 상기한 바와 같은, 그리고 기타 목적, 특징, 측면 및 이점들은 첨부 도면을 참조한 이하의 상세한 설명으로부터 보다 잘 이해할 수 있을 것이다. The above and other objects, features, aspects and advantages of the present invention will be better understood from the following detailed description with reference to the accompanying drawings.

이하의 설명은 단지 예시적인 실시예에 관한 것으로서, 본 발명의 범위, 적용성, 또는 구성을 제한하기 위한 것이 아니다. 이하의 설명은 본 발명의 예시적인 실시예의 실시를 설명한 것이다. 청구범위에 기재된 본 발명의 범위 내에서도, 설명되는 실시예의 구성요소들의 기능 및 배치에 대한 다양한 변화가 가능할 것이다. The following description is merely illustrative and is not intended to limit the scope, applicability, or configuration of the present invention. The following description describes the implementation of exemplary embodiments of the invention. Even within the scope of the invention as set forth in the claims, various changes in the function and arrangement of the components of the described embodiments will be possible.

도 2a는 본 발명의 제 1실시예에 따른 LED 구조물을 나타내는 단면도이다. 도시된 바와 같이 LED 구조물은 광생성 구조물(202)을 포함한다. 상기 광생성 구조물(202)은 전류 전도에 응답하여 광을 생성하는 능동 p-n 정션(junction) 층을 포함한다. 일반적으로, 상기 광생성 구조물(202)은 Ⅲ-Ⅴ족 화합물 반도체 층들을 포 함하나, 이는 제한적인 것이 아니다. 광생성 구조물(202)의 구체적인 구성은 본 발명에서 중요한 것이 아니다. 용이한 설명을 위해, 도 2a-2i에서, 광생성 구조물(202)에 인접한 위치 또는 광생성 구조물(202)을 향하는 방향 모두를 상방 또는 상부 위치로 칭하며, 반대의 경우를 바닥 방향 또는 하부 위치라고 칭한다. 2A is a cross-sectional view showing an LED structure according to the first embodiment of the present invention. As shown, the LED structure includes a photogeneration structure 202. The photogeneration structure 202 includes an active p-n junction layer that generates light in response to current conduction. In general, the photogeneration structure 202 includes Group III-V compound semiconductor layers, but this is not limiting. The specific configuration of the light generating structure 202 is not critical to the present invention. For ease of explanation, in FIGS. 2A-2I, both the position adjacent to the photogenerating structure 202 or the direction toward the photogenerating structure 202 is referred to as the upper or upper position, and vice versa. It is called.

광생성 구조물(202)은 제 1금속층(205)의 상부에 위치된다. 제 1금속층(205)은 반사 거울로서 작용하며, 그에 따라 광생성 구조물(202)로부터 제 1금속층(205)을 향해 방출된 광은 반사되어 광생성 구조물(202)로 되돌아가게 될 것이다. 제 1금속층(205)은 Au, Al, Ag 와 같은 순수 금속, 또는 질화 티타늄(TiNx), 질화지르코늄(ZrNx)과 같은 금속 질화물로 제조된다. 우수한 반사율을 얻기 위해 그리고 높은 어닐링 온도를 피하기 위해 통상의 합금의 반사 거울을 대체하여 순수 금속 또는 금속 질화물을 사용하기 때문에, 요구되는 낮은 저항 전기 전도도를 달성하기 위해 비-합금 옴 접촉층(204)이 광생성 구조물(202)과 제 1금속층(205) 사이에 위치된다. The light generating structure 202 is positioned on top of the first metal layer 205. The first metal layer 205 acts as a reflecting mirror so that light emitted from the photogenerating structure 202 toward the first metal layer 205 will be reflected and returned to the photogenerating structure 202. The first metal layer 205 is made of pure metal such as Au, Al, Ag, or metal nitride such as titanium nitride (TiN x ) or zirconium nitride (ZrN x ). Non-alloy ohmic contact layer 204 to achieve the required low resistive electrical conductivity, because pure metal or metal nitride is used in place of conventional mirrors to obtain good reflectance and to avoid high annealing temperatures. Located between the photogenerated structure 202 and the first metal layer 205.

비-합금 옴 접촉층(204)은 광학적으로 투명하거나 흡수성을 가지며 일반적으로 1E19/cm3 이상의 도핑 영역을 갖는 p-타입 또는 n-타입 도핑형 반도체 층이나, 이로 한정되는 것은 아니다. 비-합금 옴 접촉층(204)의 통상의 예로서는 탄소-도핑된 AlAs, 탄소-도핑된 GaP, 탄소-도핑된 AlP, 탄소-도핑된 AlGaAs, 탄소-도핑된 InAlAs, 탄소-도핑된 InGaP, 탄소-도핑된 InAlP, 탄소-도핑된 AlGaP, 탄소-도핑된 GaAsP, 탄소-도핑된 AlAsP, 탄소-도핑된 AlGaInP, 탄소-도핑된 AlGaInAs, 탄소-도 핑된 InGaAsP, 탄소-도핑된 AlGaAsP, 탄소-도핑된 AlInAsP, 탄소-도핑된 InGaAlAsP, Mg-도핑된 AlAs, Mg-도핑된 GaP, Mg-도핑된 AlP, Mg-도핑된 AlGaAs, Mg-도핑된 InAlAs, Mg-도핑된 InGaP, Mg-도핑된 InAlP, Mg-도핑된 AlGaP, Mg-도핑된 GaAsP, Mg-도핑된 AlAsP, Mg-도핑된 AlGaInP, Mg-도핑된 AlGaInAs, Mg-도핑된 InGaAsP, Mg-도핑된 AlGaAsP, Mg-도핑된 AlInAsP, Mg-도핑된 InGaAlAsP, Zn-도핑된 AlAs, Zn-도핑된 GaP, Zn-도핑된 AlP, Zn-도핑된 AlGaAs, Zn-도핑된 InAlAs, Zn-도핑된 InGaP, Zn-도핑된 InAlP, Zn-도핑된 AlGaP, Zn-도핑된 GaAsP, Zn-도핑된 AlAsP, Zn-도핑된 AlGaInP, Zn-도핑된 AlGaInAs, Zn-도핑된 InGaAsP, Zn-도핑된 AlGaAsP, Zn-도핑된 AlInAsP, Zn-도핑된 InGaAlAsP, 탄소-도핑된 InP, 탄소-도핑된 InAs, 탄소-도핑된 GaAs, 탄소-도핑된 InAsP, Mg-도핑된 InP, Mg-도핑된 InAs, Mg-도핑된 GaAs, Mg-도핑된 InAsP, 탄소-도핑된 InP, Zn-도핑된 InAs, Zn-도핑된 GaAs 및 Zn-도핑된 InAsP 들 들 수 있으나, 이들에 제한되는 것은 아니다. 상기 도핑된 화합물 반도체들은 구성 원소 조성에 따라, 광학적으로 투명하거나 광학적으로 흡수성을 가질 수 있다. The non-alloy ohmic contact layer 204 is, but is not limited to, a p-type or n-type doped semiconductor layer that is optically transparent or absorptive and generally has a doped region of at least 1E19 / cm 3 . Typical examples of the non-alloy ohmic contact layer 204 include carbon-doped AlAs, carbon-doped GaP, carbon-doped AlP, carbon-doped AlGaAs, carbon-doped InAlAs, carbon-doped InGaP, carbon Doped InAlP, carbon-doped AlGaP, carbon-doped GaAsP, carbon-doped AlAsP, carbon-doped AlGaInP, carbon-doped AlGaInAs, carbon-doped InGaAsP, carbon-doped AlGaAsP, carbon-doped AlInAsP, Carbon-doped InGaAlAsP, Mg-doped AlAs, Mg-doped GaP, Mg-doped AlP, Mg-doped AlGaAs, Mg-doped InAlAs, Mg-doped InGaP, Mg-doped InAlP , Mg-doped AlGaP, Mg-doped GaAsP, Mg-doped AlAsP, Mg-doped AlGaInP, Mg-doped AlGaInAs, Mg-doped AlGaAsP, Mg-doped AlInAsP, Mg-doped AlInAsP, Mg Doped InGaAlAsP, Zn-doped AlAs, Zn-doped GaP, Zn-doped AlP, Zn-doped AlGaAs, Zn-doped InAlAs, Zn-doped InGaP, Zn-doped InAlP, Zn-doped AlGaP, Zn-doped GaAsP, Zn-doped AlAsP, Zn-doped AlGaI nP, Zn-doped AlGaInAs, Zn-doped InGaAsP, Zn-doped AlGaAsP, Zn-doped AlInAsP, Zn-doped InGaAlAsP, carbon-doped InP, carbon-doped InAs, carbon-doped GaAs, Carbon-doped InAsP, Mg-doped InP, Mg-doped InAs, Mg-doped GaAs, Mg-doped InAsP, Carbon-doped InP, Zn-doped InAs, Zn-doped GaAs and Zn- Doped InAsPs, but is not limited to these. The doped compound semiconductors may be optically transparent or optically absorbent, depending on the constituent element composition.

도 2b에 도시된 바와 같이, 다른 실시예에서 비-합금 옴 접촉층(204)을 증착한 후에, 그의 비-합금 옴 접촉층(204)을 임의로 에칭하여 다수의 리세스(2041)를 형성할 수도 있다. 리세스(2041)를 갖는 것의 이점은 그 리세스들이 주입 전류 분포를 제어하는데 도움이 된다는 것이다. 리세스(2041)의 다른 이점은 비-합금 옴 접촉층(204)이 광학적 흡수 물질로 제조된 경우에 광 흡수를 감소시킨다는 것이다. 일반적으로, 광생성 구조물(202)의 일부가 노출되도록 에칭의 깊이가 결정된다. As shown in FIG. 2B, in another embodiment after depositing the non-alloy ohmic contact layer 204, the non-alloy ohmic contact layer 204 may be optionally etched to form a plurality of recesses 2041. It may be. An advantage of having a recess 2041 is that the recesses help to control the injection current distribution. Another advantage of the recess 2041 is that it reduces light absorption when the non-alloy ohmic contact layer 204 is made of an optical absorbing material. In general, the depth of the etch is determined such that a portion of the photogenerated structure 202 is exposed.

또 다른 실시예에서, 도 2c에 도시된 바와 같이, 광학적으로 투명하고 전기 전도성을 갖는 제 1유전체 층(2051)이 제 1금속층(205)과 비-합금 옴 접촉층(204) 사이에 위치되며, 그 목적은 제 1금속층(205)과 비-합금 옴 접촉층(204) 사이의 그리고 리세스(2041)가 있는 경우에는 제 1금속층(205)과 광생성 구조물(202) 사이의 상호 혼합을 방지하여 제 1금속층(205)의 반사율 및 반사면의 편평도를 유지하기 위한 것이다. 일반적으로, 제 1유전체 층(2051)은 투명한 전도성 산화물(ITO)로 제조된다. 통상의 예로서는, 인듐 주석 산화물(ITO), 인듐 Zinc 산화물(IZO), 주석 산화물(SnO), 안티몬-도핑된 SnO, 불소-도핑된 SnO, 인-도핑된 SnO, 아연 산화물(ZnO), 알루미늄-도핑된 ZnO, 인듐 산화물(InO), 카드뮴 산화물(CdO), 카드뮴 주석산염(Stannate)(CTO), 구리 알루미늄 산화물(CuAlO), 구리 칼슘 산화물(CuCaO) 및 스트론튬 구리 산화물(SrCuO)을 들 수 있다.In another embodiment, as shown in FIG. 2C, an optically transparent and electrically conductive first dielectric layer 2051 is positioned between the first metal layer 205 and the non-alloy ohmic contact layer 204. The purpose is to achieve mutual mixing between the first metal layer 205 and the non-alloy ohmic contact layer 204 and, if there is a recess 2041, between the first metal layer 205 and the photogenerated structure 202. It is to maintain the reflectivity of the first metal layer 205 and the flatness of the reflecting surface. Generally, the first dielectric layer 2051 is made of transparent conductive oxide (ITO). Typical examples include indium tin oxide (ITO), indium zinc oxide (IZO) , tin oxide (SnO), antimony-doped SnO, fluorine-doped SnO, phosphorus-doped SnO, zinc oxide (ZnO), aluminum- Doped ZnO, indium oxide (InO), cadmium oxide (CdO), cadmium stannate (CTO), copper aluminum oxide (CuAlO), copper calcium oxide (CuCaO) and strontium copper oxide (SrCuO). .

다른 실시예에서, 도 2d에 도시된 바와 같이, 제 2금속층(206)이 기판(207)과 제 1금속층(205) 사이에 위치될 수 있다. 순수 금속 또는 합금으로 제조된 제 2금속층(206)은 본 발명의 LED 구조물을 형성하기 위한 웨이퍼 결합 공정에서 결합을 촉진하기 위한 것이다. 본 발명의 예시적인 제조 공정에 대해서는 후술할 것이다. 유사하게, 제 2금속층(206)이 제 1금속층(205)과 상호 혼합되는 것을 방지하기 위해 그리고 제 1금속층(205)의 반사율을 유지하기 위해, 도 2e에 도시된 바와 같이, 제 2유전체 층(2061)이 제 1금속층(205)과 제 2금속층(206) 사이에 위치될 수 있다. In another embodiment, as shown in FIG. 2D, a second metal layer 206 may be located between the substrate 207 and the first metal layer 205. The second metal layer 206 made of pure metal or alloy is for facilitating bonding in the wafer bonding process for forming the LED structure of the present invention. Exemplary manufacturing processes of the present invention will be described later. Similarly, to prevent the second metal layer 206 from intermixing with the first metal layer 205 and to maintain the reflectivity of the first metal layer 205, as shown in FIG. 2E, the second dielectric layer 2061 may be located between the first metal layer 205 and the second metal layer 206.

제 1금속층(205)이 반사 거울로서 작용하기 때문에, 제 2유전체 층(2061)의 광학적 특성은 중요하지 않다는 것을 주지하여야 한다. 또한, 도 2e의 LED 구조물이 수직 방식으로 정렬된 전극들을 가진다면, 전극들 사이에 전도 경로가 형성될 수 있도록 제 2유전체 층(2061)은 전기적 전도성을 가져야 한다. 만약, 도 2e의 LED 구조물이 평면 방식으로 정렬된 전극들을 가진다면, 제 2유전체 층(2061)이 전기 전도성을 갖는지의 여부는 평면형 전극들 중 하나의 배치에 영향을 미칠 것이다. 이에 관한 보다 구체적인 설명은 후술한다. It should be noted that the optical properties of the second dielectric layer 2061 are not important because the first metal layer 205 acts as a reflecting mirror. Also, if the LED structure of FIG. 2E has electrodes aligned in a vertical manner, the second dielectric layer 2061 must be electrically conductive so that a conductive path can be formed between the electrodes. If the LED structure of FIG. 2E has electrodes aligned in a planar manner, whether or not the second dielectric layer 2061 is electrically conductive will affect the placement of one of the planar electrodes. More specific description thereof will be described later.

제 2금속층(206)과 기판(207) 사이에 유전체 층 및 금속층으로 이루어진 추가적인 쌍들이 있을 수 있다는 것을 주지하여야 한다. 유사하게, 이러한 추가적인 유전체 층들은 광학적으로 투명하고 전기적 전도성을 가질 필요는 없으며, 이러한 추가적인 금속층들은 순수 금속 또는 합금으로 제조될 수 있을 것이다. 제 2유전체 층(2061) 및 이러한 추가적인 유전체 층들은 전술한 바와 같이, ITO, IZO, SnO, 안티몬-도핑된 SnO, 불소-도핑된 SnO, 인-도핑된 SnO, ZnO, 알루미늄-도핑된 ZnO, InO, CdO, CTO, CuAlO, CuCaO, SrCuO 와 같은 투명한 전도성 산화물, TiNx 및 ZrNx와 같은 금속 질화물(광학적으로 투명하지 않다), 또는 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)과 같은 절연 물질로 제조될 수 있다. 도 2f는 본 발명의 또 다른 실시예를 나타낸다. 도시된 바와 같이, 기판(207)의 상부에 순수 금속 또는 합금으로 이루어진 제 3금속층(208)이 위치될 수 있으며, 그의 제 3금속층의 목적은 전술한 웨이퍼-결합 공정을 촉진하기 위한 것이다. 보다 상세한 사항은 이하의 예시적인 제조 공정에서 설명한다. Note that there may be additional pairs of dielectric and metal layers between the second metal layer 206 and the substrate 207. Similarly, these additional dielectric layers do not need to be optically transparent and electrically conductive, and these additional metal layers may be made of pure metal or alloy. The second dielectric layer 2061 and these additional dielectric layers are ITO, IZO, SnO, antimony-doped SnO, fluorine-doped SnO, phosphorus-doped SnO, ZnO, aluminum-doped ZnO, Transparent conductive oxides such as InO, CdO, CTO, CuAlO, CuCaO, SrCuO, metal nitrides (not optically transparent) such as TiN x and ZrN x , or silicon nitrides (SiN x ) and silicon oxides (SiO x ) It may be made of an insulating material. 2F shows another embodiment of the present invention. As shown, a third metal layer 208 of pure metal or alloy may be located on top of the substrate 207, the purpose of which is to facilitate the wafer-bonding process described above. More details are described in the following exemplary manufacturing process.

제 1금속층(205)이 기판(207)을 향해 입사하는 광의 대부분(또는 전부)을 반사하기 때문에, 기판(207)의 광학적 특성은 중요하지 않다. 기판(207)은 반도체 기판, 금속 기판, 또는 기타 적절한 기판일 수 있다. 기판(207)은 전기적으로 전도성을 가지거나 또는 전기적으로 비-전도성을 가질 수 있다. 전기 전도성 기판(207)을 위한 통상의 재료로는 도핑된 Ge, 도핑된 Si, 도핑된 GaAs, 도핑된 GaP, 도핑된 InP, 도핑된 InAs, 도핑된 GaN, 도핑된 AlGaAs, 도핑된 SiC, 도핑된 GaAsP, Mo, Cu 및 Al을 들 수 있으나, 이들로 한정되는 것은 아니다. 비전도성 기판(207')을 위한 통상의 재료로는 Ge, Si, GaAs, GaP, InP, InAs, GaN, AlN, AlGaAs, SiC, GaAsP, 사파이어, 유리, 석영 및 세라믹을 들 수 있으나, 이들로 한정되는 것은 아니다. Since the first metal layer 205 reflects most (or all) of light incident toward the substrate 207, the optical properties of the substrate 207 are not important. Substrate 207 may be a semiconductor substrate, a metal substrate, or other suitable substrate. Substrate 207 may be electrically conductive or electrically non-conductive. Conventional materials for the electrically conductive substrate 207 include doped Ge, doped Si, doped GaAs, doped GaP, doped InP, doped InAs, doped GaN, doped AlGaAs, doped SiC, doped GaAsP, Mo, Cu, and Al, but are not limited thereto. Typical materials for the non-conductive substrate 207 'include Ge, Si, GaAs, GaP, InP, InAs, GaN, AlN, AlGaAs, SiC, GaAsP, sapphire, glass, quartz and ceramics. It is not limited.

만약, 기판(207)이 전기적 전도성을 가진다면, 도 2g에 도시된 바와 같이, 전극(201 및 209)들은 후속하는 칩 공정 중에 수직 정렬 형태로 구성될 수 있을 것이다. 만약, 기판(207)이 전기적으로 비-전도성이라면, 전극(201 및 209)들은 평면형 방식으로 정렬되어야 할 것이다. 도 2h에 도시된 바와 같이, 비-합금 옴 접촉층(204)과 기판(207) 사이에 위치된 금속층들 중 하나의 영역이 노출되도록, 도 2f에 도시된 바와 같은 LED 구조물의 일부가 적절한 깊이까지 에칭된다. 이러한 실시예에서, 제 1금속층(205)의 영역이 노출되도록 에칭된다. 이어서, 전극(201 및 209)들이 광생성 구조물(202)과 노출된 제 1금속층(205) 영역 상에 각각 형성된다. 만약, 다수의 금속층들이 있고 또 전극(201 및 209)들 사이에 전도성 경로가 있다면, LED 구조물을 얼마나 깊이 에칭하는 지에 대한 특별한 제한이 없다는 것을 주지하여야 한다. 예를 들어, 도 2i에서, LED 구조물은 제 2금속층(206) 영역이 노출될 때까지 에칭된다. 전술한 바와 같이, 제 2유전체 층(2061)이 전기 전도성을 갖는지의 여부는 평면형 전극들 중 하나의 배치에 영향을 미칠 것이다. 따라서 도 2i 내의 전극(201 및 209)들의 평면형 배치가 작동하기 위해서는, 제 2유전체 층(2061)은 전기적 전도성을 가져야 한다. 한편, 도 2h 내의 제 2유전체 층(2061)은 전극(201 및 209)들 사이의 전도성 경로와 달리 전기적으로 비-전도성일 수 있다. If the substrate 207 is electrically conductive, as shown in FIG. 2G, the electrodes 201 and 209 may be configured in a vertical alignment during subsequent chip processing. If the substrate 207 is electrically non-conductive, the electrodes 201 and 209 will have to be aligned in a planar manner. As shown in FIG. 2H, a portion of the LED structure as shown in FIG. 2F is of an appropriate depth such that the region of one of the metal layers located between the non-alloy ohmic contact layer 204 and the substrate 207 is exposed. Until etched. In this embodiment, the region of the first metal layer 205 is etched to expose. Subsequently, electrodes 201 and 209 are formed on the photogeneration structure 202 and the exposed first metal layer 205 region, respectively. It should be noted that if there are multiple metal layers and there is a conductive path between the electrodes 201 and 209, there is no particular limitation on how deep the etching of the LED structure is. For example, in FIG. 2I, the LED structure is etched until the second metal layer 206 region is exposed. As mentioned above, whether the second dielectric layer 2061 is electrically conductive will affect the placement of one of the planar electrodes. Thus, for the planar arrangement of the electrodes 201 and 209 in FIG. 2I to work, the second dielectric layer 2061 must be electrically conductive. Meanwhile, the second dielectric layer 2061 in FIG. 2H may be electrically non-conductive unlike the conductive path between the electrodes 201 and 209.

만약, 기판(207)이 전기적 전도성을 가진다면, 전극(201 및 209)들은 도 2i에 도시된 바와 같이 평면형 방식으로 정렬될 수 있을 것이다. 유사하게, 제 2금속층(206) 영역이 노출되도록, LED 구조물이 에칭된다. 이어서, 전극(201 및 209)들은 광생성 구조물(202) 및 제 2금속층(206)의 노출된 영역 상에 각각 형성된다. 기판(207)이 전기 전도성을 갖기 때문에, 절연 층(2071)이 기판(207)의 상부에 그리고 최하부 금속층의 아래에 위치된다는 것을 주지하여야 한다. 절연 층(2071)은 SiNx 및 SiOx 중 하나로 제조된다. 제 2유전체 층(2061) 및 추가적인 유전체 층들 중 하나 이상이 전기적으로 비-전도성이라면, 절연 층(2071)을 갖지 않을 수도 있다는 것을 주지하여야 한다. 그러나 일반적으로 유전체 층들은 필요한 절연을 제공하지 못하기 때문에, 절연 층(2071)이 여전히 구비된다. 보다 양호한 절연 특성을 위해, 절연 층(2071)이 도 2h(전기적 비-전도성 기판(207)을 가진다)에서와 같이 실시될 수도 있다는 것을 주지하여야 한다. If the substrate 207 is electrically conductive, the electrodes 201 and 209 may be aligned in a planar manner as shown in FIG. 2I. Similarly, the LED structure is etched to expose the second metal layer 206 region. Subsequently, electrodes 201 and 209 are formed on the exposed regions of photogenerating structure 202 and second metal layer 206, respectively. Note that since the substrate 207 is electrically conductive, an insulating layer 2071 is located on top of the substrate 207 and below the bottom metal layer. Insulating layer 2071 is made of one of SiN x and SiO x . It should be noted that if at least one of the second dielectric layer 2061 and additional dielectric layers is electrically non-conductive, it may not have an insulating layer 2071. In general, however, since dielectric layers do not provide the required insulation, an insulating layer 2071 is still provided. Note that for better insulating properties, insulating layer 2071 may be implemented as in FIG. 2H (having electrically non-conductive substrate 207).

도 3a-3f는 도 2g의 구조물을 형성하는 공정을 나타내는 단면도들이다. 도 3a에 도시된 바와 같이, 임시 성장 기판(203)이 먼저 제공되고, 이어서 광생성 구 조물(202)을 형성하는 다수의 반도체 층들이 상기 임시 성장 기판(203)의 측면에서 순차적으로 성장된다. 기판(203)에 대해 고려하여야 할 주요 사항은 광생성 구조물(202)로부터 보다 양호한 발광(luminous) 효율을 달성할 수 있는 지의 여부이다. 예를 들어, 기판(203)은 광생성 구조물(202)과 격자 매칭되는(lattice-matched) GaAs와 같은 재료로 제조된다. 3A-3F are cross-sectional views illustrating a process of forming the structure of FIG. 2G. As shown in FIG. 3A, a temporary growth substrate 203 is first provided, and then a plurality of semiconductor layers forming the photogenerated structure 202 are sequentially grown on the side of the temporary growth substrate 203. The main consideration for the substrate 203 is whether it is possible to achieve better luminous efficiency from the photogenerated structure 202. For example, the substrate 203 is made of a material such as GaAs that is lattice-matched with the photogenerated structure 202.

이어서, 도 3b에 도시된 바와 같이, 에피텍셜 성장 툴(tool), 진공 증발, 증착, 스퍼터링, 또는 도금 기술을 이용하여, 비-합금 옴 접촉층(204)이 광생성 구조물(202)상에 후속하여 증착된다. 비-합금 옴 접촉층(204)의 형성은 광생성 구조물(202)을 위한 제 1성장 공정 직후에 동일한 반응기 내에서 실시될 수도 있다. 다른 실시예에서, 광생성 구조물(202) 및 기판(203)을 포함하는 에피텍셜 구조물이 별도로 제조되고 준비된다. 이어서, 비-합금 옴 접촉층(204)이 준비된 에피텍셜 구조물상에 증착된다. 주입 전류 분포를 개선하기 위해 및/또는 비-합금 옴 접촉층(204)에 의한 광 흡수를 감소시키기 위해, 비-합금 옴 접촉층(204)의 표면을 에칭함으로써 다수의 리세스(2041)를 구성할 수 있다. Then, as shown in FIG. 3B, using an epitaxial growth tool, vacuum evaporation, deposition, sputtering, or plating techniques, a non-alloy ohmic contact layer 204 is formed on the light generating structure 202. Subsequently deposited. The formation of the non-alloy ohmic contact layer 204 may be carried out in the same reactor immediately after the first growth process for the photogenerating structure 202. In another embodiment, an epitaxial structure comprising photogenerated structure 202 and substrate 203 is fabricated and prepared separately. A non-alloy ohmic contact layer 204 is then deposited onto the prepared epitaxial structure. A plurality of recesses 2041 may be formed by etching the surface of the non-alloy ohmic contact layer 204 to improve the injection current distribution and / or to reduce light absorption by the non-alloy ohmic contact layer 204. Can be configured.

이어서, 도 3c에 도시된 바와 같이, 진공 증발, 증착, 스퍼터링, 또는 도금 기술을 이용하여 비-합금 옴 접촉층(204)상에 제 1유전체 층(2051), 제 1금속층(205), 제 2유전체 층(2061) 및 제 2금속층(206)을 순차적으로 코팅할 수 있다. Subsequently, as shown in FIG. 3C, the first dielectric layer 2051, the first metal layer 205, and the first dielectric layer 2051 are formed on the non-alloy ohmic contact layer 204 using vacuum evaporation, vapor deposition, sputtering, or plating techniques. The second dielectric layer 2061 and the second metal layer 206 may be sequentially coated.

이어서, 도 3d에 도시된 바와 같이, 전기 전도성 영구 기판(207)이 제공되고, 진공 증발, 증착, 스퍼터링, 또는 도금 기술을 이용하여 영구적인 기판(207)의 측면 상에 제 3금속층(208)을 증착한다. Then, as shown in FIG. 3D, an electrically conductive permanent substrate 207 is provided, and the third metal layer 208 on the side of the permanent substrate 207 using vacuum evaporation, deposition, sputtering, or plating techniques. Deposit.

이어서, 웨이퍼 결합 공정을 실시하여, 도 3e에 도시된 바와 같이, 제 2금속층(206)이 제 3금속층(208)과 접하는 상태로 도 3c의 구조물과 도 3d의 구조물을 결합한다. 제 2금속층(206)과 제 3금속층(208)이 웨이퍼 결합 공정 중에 결합제로서 작용하고, 이는 어닐링 온도를 상당히 낮추고 또 공정 시간을 단축시킴으로써 웨이퍼 결합 공정을 상당히 단순화시킨다는 것을 주지하여야 한다. 또한, 제 3금속층(208)은 필요한 옴 접촉을 기판(207)에 제공한다. Subsequently, a wafer bonding process is performed to bond the structure of FIG. 3C and the structure of FIG. 3D with the second metal layer 206 in contact with the third metal layer 208, as shown in FIG. 3E. It should be noted that the second metal layer 206 and the third metal layer 208 act as binders during the wafer bonding process, which significantly simplifies the wafer bonding process by significantly lowering the annealing temperature and shortening the process time. The third metal layer 208 also provides the substrate 207 with the necessary ohmic contact.

반사 거울을 광생성 구조물에 웨이퍼-결합하는 종래 기술과 비교할 때, 본 발명은 웨이퍼-결합 공정에 앞서서 진공 내에서 광생성 구조물(202)상에 제 1금속층(205)(즉, 반사 거울)을 직접 코팅한다. 거울의 반사 표면은 웨이퍼-결합 공정 중에 결합 계면에 직접적으로 관여되지 않는다. 따라서 반사 표면이 거칠어지거니 거울의 반사표면에 대한 반응 및 오염을 피할 수 있다. 그에 따라, 본 발명의 제 1금속층(205)은 종래 기술을 이용하여 형성되는 반사 거울 보다 상당히 우수한 반사율을 제공한다. Compared to the prior art of wafer-bonding the reflecting mirror to the photogenerating structure, the present invention provides for the first metal layer 205 (ie, reflecting mirror) on the photogenerating structure 202 in vacuum prior to the wafer-bonding process. Direct coating The reflective surface of the mirror is not directly involved in the bonding interface during the wafer-bonding process. Therefore, the reflecting surface becomes rough, so that the reaction and contamination of the reflecting surface of the mirror can be avoided. As such, the first metal layer 205 of the present invention provides significantly better reflectance than reflective mirrors formed using prior art.

이어서, 임시 성장 기판(203)이 제공된다. 광생성 구조물(202)이 영구 기판(207)에 결합된 후에 임시 성장 기판(203)의 제거가 실시됨에 따라, 광생성 구조물(202)이 너무 얇아 취급하기가 곤란하였던 문제점을 해결할 수 있게 된다. 이제, 본 발명에 따른 LED 구조물이 형성된다. 결과적으로, 통상의 칩 공정을 실시하여 LED 구조물을 칩으로 패키지화할 수 있다. 이는, 도 3f에 도시된 바와 같이, 구조물의 상부측 및 하부측에 두개의 금속 필름을 전극(201 및 209)들로서 위치시키는 것을 포함한다. Then, a temporary growth substrate 203 is provided. As the removal of the temporary growth substrate 203 is performed after the photogenerated structure 202 is bonded to the permanent substrate 207, the problem that the photogenerated structure 202 is too thin and difficult to handle can be solved. Now, the LED structure according to the present invention is formed. As a result, a conventional chip process may be performed to package the LED structure into chips. This involves positioning two metal films as electrodes 201 and 209 on the top and bottom sides of the structure, as shown in FIG. 3F.

기본적으로 동일한 공정을 이용하여 도 2h 및 도 2i에 도시된 바와 같은 LED 구조물을 형성할 수 있다는 것을 주지하여야 한다. 차이점은 첫째로, 도 3d에서, 영구적인 기판(207)의 전기적 특성을 적절히 결정하여야 한다는 것이다. 두 번째로, 전극들을 형성하기에 앞서서, LED 구조물의 일부는 광생성 구조물(202)로부터 금속층들 중 하나에 도달할 때까지 적절한 깊이로 에칭된다. 그리고 세 번째로, 전극(201 및 209)들은 광생성 구조물(202) 및 노출된 금속층 각각에 형성된다. It should be noted that basically the same process can be used to form the LED structure as shown in FIGS. 2H and 2I. The first difference is that, in FIG. 3D, the electrical properties of the permanent substrate 207 must be properly determined. Second, prior to forming the electrodes, a portion of the LED structure is etched to a suitable depth until reaching one of the metal layers from the photogenerating structure 202. And thirdly, electrodes 201 and 209 are formed in photogenerated structure 202 and exposed metal layers, respectively.

이상에서, 바람직한 실시예를 참조하여 본 발명을 설명하였지만, 본 발명이 이상의 설명으로 제한되지 않는다는 것을 이해할 것이다. 다양한 치환 실시예 및 변형 실시예가 이상의 설명에 제시되었지만, 소위 당업자는 다른 변형예들을 이해할 수 있을 것이다. 따라서 모든 그러한 치환 및 변형 실시예들은 특허 청구범위에 기재된 본 발명의 범위에 포함될 것이다. While the invention has been described above with reference to preferred embodiments, it will be understood that the invention is not limited to the above description. While various substitutions and variations have been presented in the foregoing description, those skilled in the art will appreciate other variations. Accordingly, all such substitutions and modifications will be included within the scope of the invention as set forth in the claims.

본 발명은 다이오드의 기판에 의한 광의 흡수를 방지하기 위해 반사층을 갖는 발광 다이오드를 제공한다.The present invention provides a light emitting diode having a reflective layer to prevent absorption of light by the substrate of the diode.

Claims (21)

바닥으로부터 상부까지 연속적으로 위치된 다수의 층들을 갖는 발광 다이오드 구조물로서:A light emitting diode structure having a plurality of layers located in succession from bottom to top: 기판;Board; 상기 기판위에 위치되고 순수 금속 및 금속 질화물 중 하나로 제조된 제 1금속층;A first metal layer located on the substrate and made of one of pure metal and metal nitride; 상기 제 1금속층 상에 위치되고 광학적으로 투명하며 전기 전도성을 갖는 제 1유전체 층;A first dielectric layer positioned on the first metal layer and optically transparent and electrically conductive; 상기 제 1유전체층 상의 비-합금 옴 접촉층;A non-alloy ohmic contact layer on the first dielectric layer; 상기 비-합금 옴 접촉층 상에 위치하고 상기 발광 다이오드 구조물을 통한 전류 전도에 응답하여 광을 생성하는 광생성 구조물;A photogeneration structure located on the non-alloy ohmic contact layer and generating light in response to conduction of current through the light emitting diode structure; 로 이루어진 발광 다이오드 구조물.Light emitting diode structure consisting of. 제 1항에 있어서, 상기 제 1금속층은 Au, Al, Ag, TiNx 및 ZrNx 로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물.The light emitting diode structure of claim 1, wherein the first metal layer is made of one selected from the group consisting of Au, Al, Ag, TiN x, and ZrN x . 삭제delete 제 1항에 있어서, 상기 제 1유전체 층은 투명한 전도성 산화물로 제조된 발광 다이오드 구조물.The light emitting diode structure of claim 1, wherein the first dielectric layer is made of a transparent conductive oxide. 제 4 항에 있어서, 상기 제 1유전체 층은 ITO, IZO, SnO, 안티몬-도핑된 SnO, 불소-도핑된 SnO, 인-도핑된 SnO, ZnO, 알루미늄-도핑된 ZnO, InO, CdO, CTO, CuAlO, CuCaO 및 SrCuO로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물.5. The method of claim 4, wherein the first dielectric layer comprises ITO, IZO , SnO, antimony-doped SnO, fluorine-doped SnO, phosphorus-doped SnO, ZnO, aluminum-doped ZnO, InO, CdO, CTO, Light emitting diode structure made of one kind selected from the group consisting of CuAlO, CuCaO and SrCuO. 제 1항에 있어서, 상기 제 1금속층과 상기 기판 사이에 위치하는 제 2금속층을 더 포함하는 발광 다이오드 구조물. The light emitting diode structure of claim 1, further comprising a second metal layer positioned between the first metal layer and the substrate. 제 6 항에 있어서, 상기 제 2금속층은 순수 금속 및 합금 중 하나로 제조되는 발광 다이오드 구조물.The light emitting diode structure of claim 6, wherein the second metal layer is made of one of a pure metal and an alloy. 제 6 항에 있어서, 상기 제 1금속층과 상기 제 2금속층 사이에 위치되는 제 2유전체 층을 더 포함하는 발광 다이오드 구조물.7. The light emitting diode structure of claim 6, further comprising a second dielectric layer positioned between the first metal layer and the second metal layer. 제 8 항에 있어서, 상기 제 2유전체 층은 투명한 전도성 산화물, 금속 질화물 및 절연 물질로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물.The light emitting diode structure of claim 8, wherein the second dielectric layer is made of one selected from the group consisting of a transparent conductive oxide, a metal nitride, and an insulating material. 제 9 항에 있어서, 상기 제 2유전체 층은 ITO, IZO, SnO, 안티몬-도핑된 SnO, 불소-도핑된 SnO, 인-도핑된 SnO, ZnO, 알루미늄-도핑된 ZnO, InO, CdO, CTO, CuAlO, CuCaO, SrCuO, TiNx, ZrNx, SiNx 및 SiOx로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물.10. The method of claim 9, wherein the second dielectric layer comprises ITO, IZO , SnO, antimony-doped SnO, fluorine-doped SnO, phosphorus-doped SnO, ZnO, aluminum-doped ZnO, InO, CdO, CTO, A light emitting diode structure made of one selected from the group consisting of CuAlO, CuCaO, SrCuO, TiN x , ZrN x , SiN x and SiO x . 제 6 항에 있어서, 상기 제 2금속층과 상기 기판 사이에 위치된 제 3금속층을 더 포함하는 발광 다이오드 구조물.7. The light emitting diode structure of claim 6, further comprising a third metal layer located between the second metal layer and the substrate. 제 11 항에 있어서, 상기 제 3금속층은 순수 금속 및 합금 중 하나로 제조되는 발광 다이오드 구조물.The light emitting diode structure of claim 11, wherein the third metal layer is made of one of a pure metal and an alloy. 제 1항에 있어서, 상기 비-합금 옴 접촉층은 도핑된 반도체 층인 발광 다이오드 구조물.The light emitting diode structure of claim 1, wherein said non-alloy ohmic contact layer is a doped semiconductor layer. 제 13 항에 있어서, 상기 비-합금 옴 접촉층은 탄소-도핑된 AlAs, 탄소-도핑된 GaP, 탄소-도핑된 AlP, 탄소-도핑된 AlGaAs, 탄소-도핑된 InAlAs, 탄소-도핑된 InGaP, 탄소-도핑된 InAlP, 탄소-도핑된 AlGaP, 탄소-도핑된 GaAsP, 탄소-도핑된 AlAsP, 탄소-도핑된 AlGaInP, 탄소-도핑된 AlGaInAs, 탄소-도핑된 InGaAsP, 탄소-도핑된 AlGaAsP, 탄소-도핑된 AlInAsP, 탄소-도핑된 InGaAlAsP, Mg-도핑된 AlAs, Mg-도핑된 GaP, Mg-도핑된 AlP, Mg-도핑된 AlGaAs, Mg-도핑된 InAlAs, Mg-도핑된 InGaP, Mg-도핑된 InAlP, Mg-도핑된 AlGaP, Mg-도핑된 GaAsP, Mg-도핑된 AlAsP, Mg-도핑된 AlGaInP, Mg-도핑된 AlGaInAs, Mg-도핑된 InGaAsP, Mg-도핑된 AlGaAsP, Mg-도핑된 AlInAsP, Mg-도핑된 InGaAlAsP, Zn-도핑된 AlAs, Zn-도핑된 GaP, Zn-도핑된 AlP, Zn-도핑된 AlGaAs, Zn-도핑된 InAlAs, Zn-도핑된 InGaP, Zn-도핑된 InAlP, Zn-도핑된 AlGaP, Zn-도핑된 GaAsP, Zn-도핑된 AlAsP, Zn-도핑된 AlGaInP, Zn-도핑된 AlGaInAs, Zn-도핑된 InGaAsP, Zn-도핑된 AlGaAsP, Zn-도핑된 AlInAsP, Zn-도핑된 InGaAlAsP, 탄소-도핑된 InP, 탄소-도핑된 InAs, 탄소-도핑된 GaAs, 탄소-도핑된 InAsP, Mg-도핑된 InP, Mg-도핑된 InAs, Mg-도핑된 GaAs, Mg-도핑된 InAsP, 탄소-도핑된 InP, Zn-도핑된 InAs, Zn-도핑된 GaAs 및 Zn-도핑된 InAsP로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물. The non-alloy ohmic contact layer of claim 13, wherein the non-alloy ohmic contact layer comprises carbon-doped AlAs, carbon-doped GaP, carbon-doped AlP, carbon-doped AlGaAs, carbon-doped InAlAs, carbon-doped InGaP, Carbon-doped InAlP, carbon-doped AlGaP, carbon-doped GaAsP, carbon-doped AlAsP, carbon-doped AlGaInP, carbon-doped AlGaInAs, carbon-doped InGaAsP, carbon-doped AlGaAsP, carbon-doped Doped AlInAsP, Carbon-doped InGaAlAsP, Mg-doped AlAs, Mg-doped GaP, Mg-doped AlP, Mg-doped AlGaAs, Mg-doped InAlAs, Mg-doped InGaP, Mg-doped InAlP, Mg-doped AlGaP, Mg-doped GaAsP, Mg-doped AlAsP, Mg-doped AlGaInP, Mg-doped AlGaInAs, Mg-doped AlGaAsP, Mg-doped AlGaAsP, Mg-doped AlInAsP, Mg-doped InGaAlAsP, Zn-doped AlAs, Zn-doped GaP, Zn-doped AlP, Zn-doped AlGaAs, Zn-doped InAlAs, Zn-doped InGaP, Zn-doped InAlP, Zn-doped Doped AlGaP, Zn-doped GaAsP, Zn-doped AlAsP, Zn-doped Al GaInP, Zn-doped AlGaInAs, Zn-doped InGaAsP, Zn-doped AlGaAsP, Zn-doped AlInAsP, Zn-doped InGaAlAsP, carbon-doped InP, carbon-doped InAs, carbon-doped GaAs, Carbon-doped InAsP, Mg-doped InP, Mg-doped InAs, Mg-doped GaAs, Mg-doped InAsP, Carbon-doped InP, Zn-doped InAs, Zn-doped GaAs and Zn- A light emitting diode structure manufactured by one type selected from the group consisting of doped InAsP. 제 1항에 있어서, 상기 비-합금 옴 접촉층은 상기 비-합금 옴 접촉층과 상기 제 1금속층 사이의 계면을 따라 다수의 리세스를 구비하는 발광 다이오드 구조물.The light emitting diode structure of claim 1, wherein the non-alloy ohmic contact layer has a plurality of recesses along an interface between the non-alloy ohmic contact layer and the first metal layer. 제 1항에 있어서, 상기 기판은 전기 전도성 기판인 발광 다이오드 구조물.The light emitting diode structure of claim 1, wherein the substrate is an electrically conductive substrate. 제 16 항에 있어서, 상기 기판은 도핑된 Ge, 도핑된 Si, 도핑된 GaAs, 도핑된 GaP, 도핑된 InP, 도핑된 InAs, 도핑된 GaN, 도핑된 AlGaAs, 도핑된 SiC, 도핑된 GaAsP, Mo, Cu 및 Al로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물.17. The substrate of claim 16, wherein the substrate is doped Ge, doped Si, doped GaAs, doped GaP, doped InP, doped InAs, doped GaN, doped AlGaAs, doped SiC, doped GaAsP, Mo Light emitting diode structure made of one selected from the group consisting of Cu, Al. 제 1항에 있어서, 상기 발광 다이오드 구조물 전극들의 평면형 정렬을 위해 상기 기판의 바로 상부에서 절연 층을 더 포함하는 발광 다이오드 구조물.The light emitting diode structure of claim 1, further comprising an insulating layer directly over the substrate for planar alignment of the light emitting diode structure electrodes. 제 18 항에 있어서, 상기 절연 층은 SiNx 및 SiOx로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물.The light emitting diode structure of claim 18, wherein the insulating layer is made of one selected from the group consisting of SiN x and SiO x . 제 1항에 있어서, 상기 기판은 전기적 비-전도성 기판인 발광 다이오드 구조물.The light emitting diode structure of claim 1, wherein said substrate is an electrically non-conductive substrate. 제 20 항에 있어서, 상기 기판은 Ge, Si, GaAs, GaP, InP, InAs, GaN, AlN, AlGaAs, SiC, GaAsP, 사파이어, 유리, 석영 및 세라믹으로 이루어진 군에서 선택된 1종으로 제조되는 발광 다이오드 구조물.The light emitting diode of claim 20, wherein the substrate is made of one selected from the group consisting of Ge, Si, GaAs, GaP, InP, InAs, GaN, AlN, AlGaAs, SiC, GaAsP, sapphire, glass, quartz, and ceramic. structure.
KR20050069758A 2005-07-29 2005-07-29 High-brightness light emitting diode having reflective layer KR100800071B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050069758A KR100800071B1 (en) 2005-07-29 2005-07-29 High-brightness light emitting diode having reflective layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050069758A KR100800071B1 (en) 2005-07-29 2005-07-29 High-brightness light emitting diode having reflective layer

Publications (2)

Publication Number Publication Date
KR20070014807A KR20070014807A (en) 2007-02-01
KR100800071B1 true KR100800071B1 (en) 2008-01-31

Family

ID=38080525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050069758A KR100800071B1 (en) 2005-07-29 2005-07-29 High-brightness light emitting diode having reflective layer

Country Status (1)

Country Link
KR (1) KR100800071B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643042B1 (en) * 2018-11-16 2024-03-05 엘지이노텍 주식회사 Micro light emitting device
CN114551658A (en) * 2022-01-29 2022-05-27 江西兆驰半导体有限公司 Red and yellow GaAs series LED chip and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217450A (en) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd Semiconductor light-emitting device and method of manufacturing the same
JP2002329889A (en) * 2001-04-24 2002-11-15 Epitech Technology Corp Light-emitting diode
KR20040075002A (en) * 2001-12-13 2004-08-26 렌슬러 폴리테크닉 인스티튜트 Light-emitting diode with planar omni-directional reflector
JP2005079263A (en) * 2003-08-29 2005-03-24 Shin Etsu Handotai Co Ltd Light emitting element and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217450A (en) * 2001-01-22 2002-08-02 Sanken Electric Co Ltd Semiconductor light-emitting device and method of manufacturing the same
JP2002329889A (en) * 2001-04-24 2002-11-15 Epitech Technology Corp Light-emitting diode
KR20040075002A (en) * 2001-12-13 2004-08-26 렌슬러 폴리테크닉 인스티튜트 Light-emitting diode with planar omni-directional reflector
JP2005079263A (en) * 2003-08-29 2005-03-24 Shin Etsu Handotai Co Ltd Light emitting element and method of manufacturing the same

Also Published As

Publication number Publication date
KR20070014807A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US7335924B2 (en) High-brightness light emitting diode having reflective layer
US7384808B2 (en) Fabrication method of high-brightness light emitting diode having reflective layer
US6797987B2 (en) High efficiency light emitting diode and method of making the same
US9142729B2 (en) Light emitting element
EP2430673B1 (en) Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US6838704B2 (en) Light emitting diode and method of making the same
CN104409588B (en) Semiconductor light-emitting elements
US20060014310A1 (en) Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
TWI420698B (en) Method for manufacturing semiconductor light emitting device
CN111164766B (en) Method for manufacturing semiconductor light-emitting element
CN1198339C (en) Structure of light-emitting diode and method for making the same
CN101226973B (en) LED with high efficiency and method for manufacturing the same
KR100999701B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
CN101488539B (en) Light emitting element
KR100800071B1 (en) High-brightness light emitting diode having reflective layer
CN100334745C (en) Light emitting semiconductor device and its manufacture
CN101626000B (en) Metal array basal plate, photoelectric element, light-emitting element and manufacturing method thereof
KR101805301B1 (en) Ultraviolet Light-Emitting Diode with p-type ohmic contact electrode pattern to enhance the light extraction
CN101345275B (en) Luminous element
JP2007059623A (en) Manufacturing method of high-intensity light-emitting diode having reflection layer
KR100802424B1 (en) Fabrication method of high-brightness light emitting diode having reflective layer
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
CN113380932B (en) Structure of flip-chip light emitting diode and manufacturing method thereof
JP2007059830A (en) High-intensity light-emitting diode having reflection layer
KR102336432B1 (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140108

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 13