KR100790669B1 - 반도체 장치 및 그 제조 방법 - Google Patents

Abstract

대량으로 유통하여 회수 비용이 방대하기 때문에, 그것이 일회용이 되는 무선 IC칩으로서는 제조 단가의 삭감이 과제로서 존재한다. 제조 단가 삭감을 위해, 단순하게 안테나를 제조 단가 삭감을 위해, 온칩화한 무선 IC칩에서는 이용하는 어플리케이션 사정 및 판독하는 기계의 판독 정밀도로부터, 종전으로부터 알려져 있는 무선 IC칩의 탑재 안테나 사이즈를 크게 하거나, 판독 장치의 출력 전력을 크게 하거나 하여 통신 거리 확대를 도모하는 것이 가능하지만, 미소 칩에 대한 온칩 안테나화가 도모되지 않게 된다. 본원에 있어서는 반도체 기판이 도체이기 때문에, 외부로부터 온칩 안테나에 교류 자계를 부여하면 와전류가 원리적으로 발생하기 때문에, 설계 파라미터로서 기판 두께를 사용할 수 있는 것의 발견을 기초로 하여, 이 와전류에 의한 에너지의 손실을 감소 또는 해소하기 위해, 기판 두께의 박형화를 도모하고 전자파 에너지를 원래의 반도체 회로 동작에 활용시킴으로써 에너지의 무효 흡수를 방지하고, 그 결과 온칩 안테나에 흐르는 전류량을 증대시켜 통신 거리 확대를 도모한다.

무선 IC칩, 온칩 안테나, 디바이스층, 반도체 기판, 안테나

Description

반도체 장치 및 그 제조 방법 {SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD}

본 발명은 무선에 의해 인식을 행하는 무선 IC칩에 관한 것이다.

본 명세서에서 참조되는 문헌은 이하와 같다. 문헌은, 그 문헌 번호에 의해 참조되는 것으로 한다.

[문헌 1] 일본 특허 공개 평7-30323호 공보

[문헌 2] 일본 특허 공개 제2000-163544호 공보

[문헌 3] 일본 특허 공개 제2002-83894호 공보

[문헌 4] 일본 특허 공개 제2002-269520호 공보

[문헌 1]은, 반절연성 화합물 반도체 기판 표면에 패치 안테나 상부 전극을 이면에 제1 접지 금속을 마련하고, 패치 안테나의 상부 전극 하부에 위치하는 상기 제1 접지 금속을 부분적으로 제거하고, 제2 접지 금속을 구성하는 외부 접지 금속을 반절연성 화합물 반도체 기판 이면보다 일정한 거리를 유지하여 평행하게 마련하는, 이에 의해 150 ㎛ 정도의 두께의 화합물 반도체 기판 상에 구성되어 있어도 60 ㎓ 이하의 주파수의 전파를 용이하게 발사되는 것을 가능하게 하는 취지를 개시한다.

[문헌 2]는, 칩의 표면측에 처리 회로가 형성되는 동시에 그 이면측에 자성층을 수반한 코일이 형성되도록 함으로써, 크로스 토크(cross talk)를 방지하는 취지를 개시한다.

[문헌 3]은, 아날로그 회로 상에 안테나 코일이 형성되지 않도록 배치하고, 반도체 칩의 통신 특성의 열화를 방지하는 취지를 개시한다.

또한, 최종 제품인 비접촉식 반도체 장치의 박형화를 도모하기 위해, 베어칩(bare chip)의 두께를 300 ㎛ 이하로 하고, 특히 박형의 카드에 적용되는 것에 대해서는 50 ㎛ 내지 150 ㎛ 정도로 하는 취지를 개시한다.

[문헌 4]는, 기판 표면과 이면에 안테나를 접속한 무선 칩에 있어서, 무선 칩의 두께와 무선 칩의 트랜스폰더(transponder) 회로의 그랜드 직렬 저항(grand series resistance)은 비례 관계이며, 이 그랜드 직렬 저항이 작으면 통신 거리는 길어지고, 그랜드 직렬 저항이 크면 회로의 손실 저항이 커지기 때문에, 통신 거리는 작아지게 되는 취지를 개시한다.

그러나,「문헌 1」내지「문헌 4」에 있어서 예시한 바와 같이, 선행 기술 문헌에 있어서 기판 두께의 박형화에 의한 통신 거리 신장의 검토가 이루어진 것은 없다.

본원에 있어서 개시되는 발명 중, 대표적이지만 개요를 간단하게 설명하면, 하기와 같다.

실리콘 기판과, 금소재의 안테나와, 절연층과, 상기 안테나로부터 송수신되는 정보를 취급하고, 실리콘 기판 표면에 형성되는 집적 회로를 갖고, 상기 안테나, 절연층, 집적 회로의 차례로 상기 실리콘 기판 표면에 적층되고, 상기 반도체 기판의 두께를 200 마이크로미터 이하, 안테나 폭 및 두께를 2.6 마이크로미터 이상 10 마이크로미터 이하로 하는 것을 특징으로 하는 반도체 장치.

도1은 안테나 탑재한 무선 IC칩과 그 단면도를 도시하는 도면이다.

도2는 무선 IC칩의 기판의 두께를 얇게 하였을 때 효과를 도시하는 도면이다.

도3은 무선 IC칩 내부의 회로 구성을 도시하는 도면이다.

도4는 무선 IC칩에 있는 절연층에 테이퍼를 부착하여 안테나를 단선시키지 않는 구조를 도시하는 도면이다.

도5는 무선 IC칩에 탑재되는 안테나의 형상을 도시하는 도면이다.

도6은 무선 IC칩에 탑재된 안테나의 보호를 행하기 위한 구조를 도시하는 도면이다.

도7은 무선 IC칩에 탑재된 안테나의 단자는 외부 부착 안테나 단자와 공용되는 것을 도시하는 도면이다.

도8은 무선 IC칩의 기판을 박형화하는 공정을 도시하는 도면이다.

도9는 종이 매체에 안테나 탑재 무선 IC칩을 매립하는 구조를 도시하는 도면이다.

도10은 안테나 탑재 무선 IC칩을 스테플러에 부착한 단면도를 도시하는 도면이다.

도11은 무선 IC칩의 안테나의 폭과 통신 거리 관계의 측정 데이터의 그래프이다.

대량으로 유통하여 회수 비용이 방대하기 때문에 그것이 일회용이 되는 RFID 태그 등에 이용되는 무선 IC칩으로서는 제조 단가의 삭감이 과제로서 존재한다. 1칩의 사이즈를 축소시켜, 1 웨이퍼를 절취하는 칩의 개수(RFID 태그)를 증대에 의한 양산성을 향상시킴으로써, 제조 단가의 삭감이라는 과제를 해결 가능하다.

안테나 온칩(antenna on chip)에서는 무선 IC칩의 제조시 반도체 프로세스에 의해 제작할 수 있다. 따라서, 외부 부착 안테나 무선 IC칩에 비해, 안테나를 단자에 접속하기 위한 부재 및 안테나 접속 공정이 필요 없게 되므로 제조 단가의 삭감이라는 점에 있어서 효과가 크다.

단순하게 온칩화한 것만으로는, 이용하는 어플리케이션 사정 및 판독하는 기계의 판독 정밀도로부터, 종전으로부터 알려져 있는 안테나 사이즈, 안테나 폭, 안테나 저항치, 판독 장치의 출력 전력 등의 설계 파라미터를 변경한 것만으로는 중요한 설계 목표가 되는 실용 가능한 통신 거리를 확보할 수 없다. 이는, 안테나 폭을 굵게 하면 반도체 소자와의 부유 용량이 증대되어 에너지의 손실을 초래하고 통신 거리를 증대할 수 없게 되고, 안테나 저항치를 작게 하는 재료는 경제적으로 한정되어 저항치의 경제적 하한치가 있어 통신 거리를 증대할 수 없다는 등의 이유에 의거한다. 이때, 무선 IC칩의 탑재 안테나 사이즈를 크게 함으로써, 통신 거리 확대를 도모하는 것이 가능하지만, 에너지를 포획하는 면적이 작은 미소 칩에 대한 온칩 안테나화가 도모되지 않게 된다.

반도체 기판은 도체이므로, 외부로부터 온칩 안테나에 교류 자계를 부여하면 와전류가 원리적으로 발생한다. 본 발명은, 설계 파라미터로서 기판 두께를 사용할 수 있는 것의 발견을 기초로 하고, 이 와전류에 의한 에너지의 손실 또는 감소를 해소하므로, 기판 두께의 박형화를 도모한다. 외부로부터 교류 자계의 에너지를 반도체 회로 동작에 활용시킴으로써, 에너지의 흡수를 방지하고 온칩 안테나에 흐르는 전류량의 감소를 방지하여 통신 거리의 확대를 도모하는 것이다.

도1은 본 발명의 실시예를 나타낸다. 도1의 (a)는 본 발명의 평면도를 도시한다. 무선 IC칩(101) 상에는 온칩 안테나(102)가 존재한다. 도1의 (b)는 도1의 (a)의 A-A'부분의 단면도를 도시한다. 무선 IC칩의 회로를 구성하는 디바이스층(104) 상에 폴리이미드 수지 등으로 구성되는 수지층이 있고, 또한 그 위에 금도금 등으로 구성되는 온칩 안테나가 있다. 반도체 기판(105)에서는 리더로부터의 전자파가 있으면, 기판 내부에 와전류가 발생한다. 이에 의해, 리더로부터의 전파에 의한 공간 에너지가 기판측과 온칩 안테나측으로 분산되어 온칩 안테나(102)에 흐르는 전류량을 감소시킨다. 그로 인해, 무선 IC칩이 동작하는 데 필요한 전류 이하가 되어 버리므로, 최대 통신 거리의 감소를 초래한다. 따라서, 반도체 기판의 기판 두께를 박형화시키는 것이 유효하다. 특히, 와전류를 감소시키기 위해, 반도체 기판의 두께를 200 마이크로미터을 넘지 않도록 하면 유효한 것을 본 발명자는 발견하였다. 또한, 디바이스층을 남기고, 기판을 절연 기판이라고 하면 와전류의 발생을 막을 수 있어 효율이 향상된다.

또한, 도1의 (c)는 반도체 기판을 기판 이면으로부터 모두 제거한 실시예를 나타내고 있고, 이러한 형태가 궁극의 구조로서 불필요한 와전류를 발생시키지 않기 때문에 유효하다.

여기서, 기판 주요면이라 함은, 회로를 구성하는 소자가 형성되어 있는 면을 나타내고, 기판 이면이라 함은 기판 주요면의 반대측 면을 나타낸다. 또, 디바이스층이라 함은, 기판 주요면측에 형성되고, 회로를 구성하는 소자 및 배선으로 이루어지는 층을 나타낸다.

기판 두께라 함은, 기판 이면으로부터 디바이스층의 배선층을 제외한 부분의 두께를 말하는 것으로 한다. 즉, 기판 이면으로부터 회로를 구성하는 소자가 형성되는 층까지의 두께라는 것으로 된다. 디바이스층 두께라 함은, 회로를 구성하는 소자 및 배선으로 이루어지는 층을 나타낸다.

도2는 본 발명의 효과를 도시하는 도면이다. 무선 IC칩 상에 4 마이크로미터 두께의 내열성이 우수한 폴리이미드 수지를 부착하고, 또한 두께 10 마이크로미터의 금도금에 의한 온칩 안테나를 부착한 무선 IC칩에 있어서, 리더로부터 300 ㎽의 마이크로파를 방사하여 통신 거리를 관측한 것이다. 온칩의 안테나 폭은 5 마이크로미터과 20 마이크로미터이다. 이 때, 실리콘 기판의 비저항은 10 Ω㎝이다.

이 관측 데이터로부터 반도체 기판의 두께가 200 마이크로미터을 넘지 않는 영역이 되면 급격하게 통신 거리가 신장하는 것을 알 수 있다. 또한, 적어도 600 마이크로미터의 통신 거리를 확보할 수 있다.

안테나 폭이 20 마이크로미터이면, 안테나와 반도체 기판 사이의 기생 용량이 증가된다. 기생 용량의 증가가 있으면 교류파에서는 전류의 누설이 증가되어 에너지가 누설되기 때문에, 안테나 폭이 20 마이크로미터인 경우 반도체 기판의 두께를 감소해도 그다지 성능의 변화가 없다.

그러나, 이 경우에 있어서도 기생 용량에 의해 반도체 기판 박막화의 통신 거리 신장의 효과가 캔슬되어 있는 것뿐이며, 반도체 기판 두께를 200 마이크로미터 이하로 함으로써 통신 거리의 신장이라는 효과에 관해서는 변함이 없다.

그래프에 나타낸 바와 같이, 본 실험의 조건에 따르면 반도체 기판 두께가 100 마이크로미터을 넘지 않는 영역이 되면, 반도체 기판 두께에 대한 통신 거리를 나타내는 그래프의 경사가 급격해지고 통신 거리가 신장되어 적어도 통신 거리 700 마이크로미터을 확보할 수 있다.

또한, 반도체 기판이 50 마이크로미터을 넘지 않는 영역이 되면, 통신 성능은 극한까지 계속 향상되고, 적어도 1000 마이크로미터의 통신 거리를 확보할 수 있다. 이는, 또한 와전류의 감소가 진행되기 때문이다.

상기 실험에 있어서는 폴리이미드 수지의 두께를 4 마이크로미터으로 하였지만, 폴리이미드 수지를 두껍게 하여 안테나는 반도체 기판과의 기생 용량의 저감이 가능하다. 따라서, 폴리이미드 수지는 적어도 4 마이크로미터 이상이면 좋다.

상기 실험에 있어서는, 리더로부터 300 ㎽의 마이크로파를 방사하였지만, 일반적으로는 리더로부터의 마이크로파는 300 ㎽ ± 150 ㎽ 사이에서 변동한다. 또한, 리더로부터의 마이크로파는 200 ㎽인 것도 상정된다.

반도체 기판의 두께가 200 마이크로미터 이하의 구성은, 와전류가 작기 때문에 통신 성능의 향상에 유효한 영역이다. 반도체 기판의 두께가 200 마이크로미터 이상에서는 와전류가 거의 정상적으로 흘러 두께와 성능의 관계는 그다지 현저하지 않다.

도3은 본 발명에서의 무선 IC칩의 내부의 구성을 도시하고 있다. 안테나(102)는 도1에서는 부호 102에 상당하고, 정류 회로(302), 클럭 추출 회로(303), 로드 스위치(304), 카운터ㆍ메모리 회로(305)는 도1에서는 부호 101의 내부에 존재하고 있다. 안테나(102)는 정류 회로(302)에 접속되어 있다. 클럭 추출 회로(303)에 의해 고주파의 캐리어로부터 저주파의 클럭 펄스가 추출되어 카운터ㆍ메모리 회로(305)에 입력된다. 메모리 출력은 로드 스위치(304)에 의해, 안테나 사이의 인피던스를 변화시켜 리더로 데이터를 송신한다. 클럭 추출 회로에 있어서는 클럭 폭 및 간격이 추출된다. 안테나는 유도 전자파에 의해 에너지를 얻으므로 코일 형상으로 되어 있는 것이 많지만, 특히 형태를 고정하는 것은 없다. 안테나의 Q치(Q value)를 향상시키기 위해서는 안테나와 디바이스층에서의 용량 결합의 감소, 안테나의 저항치의 감소를 행할 필요가 있다. 그로 인해, 수지층을 안테나와 디바이스층 사이에 넣고, 또 안테나를 두껍게(1 내지 10 마이크로미터 이상) 저항율이 작은 재료 예를 들어 금도금이나 동도금으로 작성함으로써 효과가 크다.

도4는 도1의 안테나 접속 전극(502, 504)의 단면도를 도시하고 있다. 본 도4의 단면도는 도5의 전극(502, 504), 또한 도7의 전극(502, 504)의 단면도를 도시하고 있다. 안테나(102)는 도1의 안테나(102)의 단면을 도시하고 있다. 본 도면은 안테나(102)가 절연 수지(402)에 커버되어, 산화막(403)이 부분적으로 피복된 반도체 소자 및 배선층(103) 및 반도체 기판(105)의 상면에 있는 접속 패드(406)와 접속한 단면도를 도시하고 있다. 본 도면과 같이, 절연 수지는 4 마이크로미터 이상으로 두껍기 때문에, 데이퍼를 부착하는 단면 형상으로 함으로써, 단선 없이 안테나 패턴을 증착시키는 것이 가능해진다.

도5는 본 발명의 별도 실시예를 나타내고 있다. 본 발명자는, 온칩 안테나(102)가 무선 IC칩(101)에 있을 때, 안테나의 폭이 성능에 기여하는 것을 고안하였다. 즉, 온칩 안테나는 무선 IC칩 상의 전극 단자(502, 504)와 접속하지만, 안테나는 절연막이 두껍게 취해지지 않을 때, 안테나는 반도체 기판과의 기생 용량을 갖는 구조가 된다. 절연막을 두껍게 하여 기생 용량의 저감이 가능하지만, 제조 단가의 증대를 초래한다. 그래서, 본 발명자는 온칩 안테나의 폭을 저감하는 구조를 고안하였다.

도11은 안테나의 폭과 통신 거리의 관계를 측정한 데이터를 도시하고 있고, 안테나 폭을 10 마이크로미터 이하로 함으로써, 통신 거리를 확보할 수 있는 것을 도시하고 있다. 안테나의 두께는 10 마이크로미터으로 측정하고 있다. 안테나의 두께는 고주파 표피 효과 이상이면 좋고, 마이크로파에서는 2.45 ㎓를 상정하여 계산하면, 2.6 마이크로미터 이상이 된다. 즉, 안테나 두께가 2.6 마이크로미터 이하가 되면, 통신 거리는 저하하게 된다. 따라서, 안테나 폭을 2.6 마이크로미터 이상, 10 마이크로미터 이하로 함으로써, 통신 거리를 확보할 수 있다. 또, 도11에 안테나의 폭과 두께의 관계는 역이더라도 좋다. 즉, 도11의 횡축을 안테나 두께로 하고, 안테나 폭을 10 마이크로미터으로서도 같은 결과가 얻어진다. 안테나 재료는 저저항인 것이 바람직하고, 금, 동, 은, 알루미늄 등이 이용된다.

도6은 도1의 온칩 안테나 부착 무선 IC칩을 쉽게 핸드링하기 위해, 온칩 안테나 부착 무선 IC칩을 테이프에 탑재하는 실시예에 대해 나타내고 있다. 무선 IC칩(101)의 표면에 있는 온칩 안테나(102)는 점착층(605)이 도포된 필름(602)에 표면 하향으로 부착되어 있고, 릴(606)에 권취되는 형태로 나타내고 있다. 온칩 안테나의 재료는 금을 이용하는 것이 많지만, 이 때 금의 표면에 보호막을 부착하지 않으면 금이 손상되기 쉬워 성능 저하를 초래한다. 본 실시예에서는 금에 의한 안테나의 면을 테이프의 점착층에 의해 부착 효과와 보호 효과를 겸용시키고자 하는 것이다. 릴에 권취된 무선 IC칩은 필요할 때에 테이프로부터 인장되고 절단되어 대상물에 부착된다.

도7은 도1의 온칩 안테나 부착 무선 IC칩과 공통의 디바이스층과 전극부를 갖는 상태의 칩을 활용하여, 무선 IC칩의 외부 부착 안테나를 접속하는 실시예를 나타내고 있다. 도5에서 도시한 전극 단자(502, 504)는 무선 IC칩(101)에 있어서, 외부 부착의 방사 안테나(701, 702)를 부착하는 단자를 겸용하는 것을 설명하고 있다. 이와 같이 하면, 반도체 제조 공정에 있어서 마지막의 금도금 공정 직전까지를 공통 공정으로서, 마지막 금도금의 마스크를 변경하는 것만으로, 외부 부착의 방사 안테나 단자 형성과 온칩 안테나 형성을 분리하여 제조하는 것이 가능해진다.

도8은 본 발명의 별도의 실시예를 나타내고 있다. 전에, 반도체 기판을 전부를 제거하는 실시예를 기재하였다. 본 실현 방법을 서술한다. 도8의 (a)는 완성한 온칩 안테나 부착 웨이퍼로 기판(105)과 산화막(802)과 온칩 안테나 및 반도체 소자를 포함하는 층(804)의 단면도를 도시하고 있다. 이 웨이퍼는 유리 기판 등의 기판(805)에 접착제(803)에 의해 접착되어 있다. 도8의 (b)는 그 다음 공정을 나타내고 있고, 도8의 (a)에서 형성한 웨이퍼를 수산화 칼륨 등의 용액에 침지하여, 웨이퍼 이면의 실리콘을 제거한 직후의 공정의 단면도를 도시하고 있다. 웨이퍼 내부의 산화막은 수산화 칼륨에서는 에칭하지 않기 때문에 에칭 스톱퍼층으로서의 기능을 갖는다. 도8의 (c)는 도8의 (b)에 이어서, 이면을 포토레지스트 기술에 의해 마스크 패턴을 형성하여 습윤 또는 드라이에 의해 산화막(802)과 온칩 안테나 및 반도체 소자를 포함하는 층(804)을 에칭하여 에칭 홈(806)을 형성한 직후의 단면도를 도시하고 있다.

도9는 온칩 안테나 부착 무선 IC칩을 지폐 등의 유가 증권에 매립하는 구조에 대해 도시하고 있다. 도9의 (a)는 유가 증권(901)의 평면도이고, 그 일부에 스레드(902)가 종이 속에 무선 IC칩(101)을 탑재하여 매립되어 있다. 도9의 (b)는 도9의 (a)의 A-A'부분의 단면도를 도시하고 있다. 이 도면에서 특징적인 것은, 온칩 안테나(102)를 탑재한 무선 IC칩(101)은 도8 등의 공정을 통해 매우 얇고 예를 들어 10 마이크로미터 정도로 얇게 되어 있는 것이 특징이고, 이 상태로 종이 매체에 넣어도 캘린더 처리에 의한 고압인 종이 압축 공정에 기계적으로 견디는 것은 곤란하다. 그로 인해, 스레드 중에 오목부를 설치하여 그 주변 사이드에 제방(904, 905)을 마련한다. 이 제방의 작용에 의해, 고압이 종이에 인가되어도 무선 IC칩을 기계적으로 보호하는 것이 가능해진다. 이 스레드 및 그 제방이 되는 재료는 PET 등의 플라스틱 및 종이 등의 섬유 재료 등이 바람직하고, 가압에 대해 변형되지 않는 재료가 바람직하다.

도10은, 지금까지 서술한 온칩 안테나 부착 무선 IC칩을 스테플러 상 또는 내부에 부착한 상태의 단면도를 도시하고 있다. 무선 IC칩(101)과 안테나(102)는 스테플러의 바늘(1003)에 부착되고, 종이나 필름(1001) 부분에 삽입되어 있다. 무선 IC칩은 미리 스테플러의 바늘 열로 순서 좋게 탑재되어 있다. 이 바늘 열을 스테플러 본체의 장치에 장착하여, 종이나 필름에 스테플러 고정을 행하면 종래의 스테플러와 마찬가지로 자유롭게 무선 IC칩을 부착하는 것이 가능하고, 또한 부착하기 위한 장치는 종래의 상태대로 좋다. 무선 IC칩의 부착 비용의 저감에 효과를 발휘할 수 있다. 또, 스테플러를 서류 등에 압박 바늘 끝을 구부릴 때, 무선 IC칩(101)으로의 스트레스 인가에 의한 균열이 발생할 때는 스테플러에 홈을 마련하여 그곳에 무선 IC칩을 매립하는 것은 유효하다.

이상, 본 발명자에 의해 이루어진 발명을 실시예에 의거하여 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지의 변경 가능한 것은 물론이다. 예를 들어, 상기 실시예에서는 본 발명이 SOI 기판으로 실현되는 경우에 대해 설명하였지만, SOI 기판에 한정되는 것은 아니라, 일반적인 Si 기판이라도 실현 가능하다.

본원의 배경이 된 기술 분야인 RFID에 이용할 수 있다.

Claims (9)

1. 실리콘 기판과,

   금소재의 안테나와,

   절연층과,

   상기 안테나로부터 송수신되는 정보를 취급하고, 실리콘 기판 표면에 형성되는 집적 회로를 갖고,

   상기 집적회로, 절연층, 안테나는 차례로 집적회로부터 상기 실리콘 기판 표면에 적층되고,

   상기 실리콘 기판의 두께를 200 마이크로미터 이하, 안테나 폭 및 두께를 2.6 마이크로미터 이상 10 마이크로미터 이하로 하는 것을 특징으로 하는 반도체 장치.
2. 금소재의 안테나와,

   절연층과,

   상기 안테나로부터 송수신되는 정보를 취급하고, 실리콘 기판 표면에 형성되는 집적 회로를 갖고,

   상기 집적회로, 절연층, 안테나는 차례로 집적회로부터 상기 실리콘 기판 표면에 적층되고,

   상기 실리콘 기판의 두께는 상기 집적회로의 두께와 동일하거나 혹은 50 ㎛ 미만인 것을 특징으로 하는 반도체 장치.
3. 제1항 또는 제2항에 있어서, 상기 절연층이 테이퍼 형상으로 형성된 부위에, 상기 안테나와 상기 집적 회로를 접속하는 전극부가 형성되는 것을 특징으로 하는 반도체 장치.
4. 삭제
5. 제1항 또는 제2항에 있어서, 점착층이 도포된 테이프를 갖고,

   상기 반도체 장치가 안테나측이, 상기 점착층에 접착되는 것을 특징으로 하는 반도체 장치.
6. 제3항에 있어서, 상기 안테나 대신에, 방사 안테나의 접속이 있는 것을 특징으로 하는 반도체 장치.
7. 제1항 또는 제2항에 기재된 반도체 장치와,

   오목부를 갖는 보호 부재를 갖고,

   상기 반도체 장치가 상기 보호 부재의 상기 오목부에 포함되어 뜨게 되어 있는 것을 특징으로 하는 종이.
8. 스테플러의 바늘이며,

   제1항 또는 제2항에 기재된 반도체 장치가, 상기 스테플러의 바늘의 표면 또는 내부에 설치되는 것을 특징으로 하는 스테플러의 바늘.
9. 제1항 또는 제2항에 기재된 반도체 장치의 제조 방법이며,

   상기 안테나, 절연층, 집적회로의 차례로 적층된 적층이 반도체 웨이퍼를 이면으로부터 웨이퍼 내부의 산화막까지 에칭하고, 에칭에 의해 분리 홈을 형성함으로써 상기 웨이퍼를 절단하는 것을 특징으로 하는 제조 방법.

Images