KR100790575B1

KR100790575B1 - Option Selecting Circuit

Info

Publication number: KR100790575B1
Application number: KR1020000030863A
Authority: KR
Inventors: 윤상창; 하영수
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2000-06-05
Filing date: 2000-06-05
Publication date: 2008-01-02
Also published as: KR20010109995A

Abstract

본 발명은 기판에 실장되는 부품수를 줄임과 아울러 기판의 스페이스를 확보할 수 있도록 한 옵션 선택 회로에 관한 것이다. The present invention relates to an option selection circuit that enables to reduce the number of parts mounted on a substrate and to secure a space of the substrate.

본 발명의 옵션 선택 회로는 옵션 선택 회로가 하나의 칩으로 구성되는 것을 특징으로 한다. The option selection circuit of the present invention is characterized in that the option selection circuit is composed of one chip.

본 발명에 의하면, 저항들을 하나의 칩에 내장하기 때문에 실장 횟수를 줄일 수 있다.According to the present invention, since the resistors are embedded in one chip, the number of mountings can be reduced.

Description

Option Selecting Circuit

도 1 및 도 2는 종래의 옵션 선택 회로를 나타내는 도면. 1 and 2 show a conventional option selection circuit.

도 3은 본 발명의 옵션 선택 회로를 나타내는 도면.
3 illustrates an option selection circuit of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2 : 옵션 선택 회로.
2: optional selection circuit.

본 발명은 집적회로의 옵션 선택 회로에 관한 것으로, 특히 기판에 실장되는 부품수를 줄임과 아울러 기판의 스페이스를 확보할 수 있도록 한 옵션 선택 회로에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an option selection circuit of an integrated circuit, and more particularly, to an option selection circuit that can reduce the number of components mounted on a substrate and secure a space of the substrate.

최근, 음극선관(Cathode Ray Tube : CRT)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display : 이하 "LCD"라 함), 전계 방출 표시장치(Field Emission Display : 이하 "FED"라 함) 및 플라즈마 표시장치(Plasma Display Panel : 이하 "PDP"라 함), 일렉트로 루미네센스(Electro-luminescence : 이하 "EL"이라 함) 등이 있다. 표시품질을 개선하기 위하여, 평판 표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발히 진행되고 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes (CRTs). Such flat panel displays include liquid crystal displays (hereinafter referred to as "LCD"), field emission displays (hereinafter referred to as "FED"), and plasma display panels (hereinafter referred to as "PDP"). And electroluminescence (hereinafter referred to as "EL"). In order to improve the display quality, research and development have been actively conducted to increase the brightness, contrast and color purity of flat panel displays.

이와 같은 LCD에는 다수개의 집적회로(Integrated Circuit : 이하 "IC"라 함)들이 실장된다. 이러한 집적회로들의 각종 옵션을 선택하기 위하여 집적회로에 형성된 옵션 핀(Option Pin)에 정논리(High) 또는 부논리(Low)의 신호가 입력된다. 집적회로의 옵션 핀에 입력되는 신호는 LCD의 해상도 등에 의해 결정된다. 이와 같은 집적회로는 LCD 뿐만 아니라 각종 평판 표시장치 및 전자기기 등에 실장된다. 이와 같은 집적회로의 옵션 핀에 정논리, 부논리, 정논리, 부논리의 신호가 입력된다면 도 1과 같은 옵션 선택 회로가 구성된다. In such an LCD, a plurality of integrated circuits (hereinafter referred to as "ICs") are mounted. In order to select various options of the integrated circuits, a positive logic high or a low logic signal is input to an option pin formed in the integrated circuit. The signal input to the option pin of the integrated circuit is determined by the resolution of the LCD and the like. Such integrated circuits are mounted on various flat panel display devices and electronic devices as well as LCDs. If an input signal of positive logic, negative logic, positive logic, and negative logic is input to the option pin of the integrated circuit, the option selection circuit shown in FIG. 1 is configured.

도 1을 참조하면, 집적회로의 옵션 핀에 제어신호를 입력하기 위한 종래의 옵션 선택 회로는 4개의 저항(R1내지R4)으로 구성된다. 저항들(R1내지R4)의 일측은 소정 전압원(Vcc)에 접속되고, 그 반대측은 기저 전압원(GND)에 접속된다. 제 1 출력단자(O1)는 제 1 저항(R1)과 전압원(Vcc) 사이에 접속된다. 즉, 제 1 출력단자(O1)는 정논리의 신호를 출력한다. 제 2 출력단자(O2)는 제 2 저항(R2)과 기저 전압원(GND) 사이에 접속되어 부논리의 신호를 출력한다. 제 3 출력단자(O3)는 제 3 저항(R3)과 전압원(Vcc) 사이에 접속되어 정논리의 신호를 출력한다. 제 4 출력단자(O4)는 제 4 저항(R4)과 기저 전압원(GND) 사이에 접속되어 부논리의 신호를 출력한다. 집적회로의 옵션 핀에 부논리, 정논리, 부논리, 정논리의 신호가 입 력된다면 도 2와 같은 회로가 구성된다. 즉, 출력단자들(O1내지O4)의 위치가 고정되어 있는 상태에서 저항들(R1내지R4)의 위치를 변경함으로써 옵션 선택 회로의 출력이 결정된다. Referring to FIG. 1, a conventional option selector circuit for inputting a control signal to an option pin of an integrated circuit includes four resistors R1 to R4. One side of the resistors R1 to R4 is connected to a predetermined voltage source Vcc, and the other side thereof is connected to the base voltage source GND. The first output terminal O1 is connected between the first resistor R1 and the voltage source Vcc. That is, the first output terminal O1 outputs a positive logic signal. The second output terminal O2 is connected between the second resistor R2 and the ground voltage source GND to output a negative logic signal. The third output terminal O3 is connected between the third resistor R3 and the voltage source Vcc to output a positive logic signal. The fourth output terminal O4 is connected between the fourth resistor R4 and the ground voltage source GND to output a negative logic signal. If a signal of negative logic, positive logic, negative logic, and positive logic is input to the option pin of the integrated circuit, the circuit shown in FIG. 2 is configured. That is, the output of the option selection circuit is determined by changing the positions of the resistors R1 to R4 while the positions of the output terminals O1 to O4 are fixed.

이와 같은, 종래의 옵션 선택 회로는 4개의 저항으로 구성되어 있기 때문에, 이러한 저항들을 개별적으로 평판표시장치 등에 실장하고, 이로 인해 실장 횟수가 많아지는 불편함이 있다. Since the conventional option selection circuit is composed of four resistors, such resistors are individually mounted on a flat panel display device, which causes inconvenience in that the number of mounting is increased.

따라서, 본 발명의 목적은 실장 횟수를 줄일 수 있는 옵션 선택 회로를 제공하는 데 있다. Accordingly, an object of the present invention is to provide an option selection circuit that can reduce the number of mounting.

상기 목적을 달성하기 위하여 본 발명의 옵션 선택 회로는 옵션 선택 회로가 하나의 칩으로 구성되는 것을 특징으로 한다. In order to achieve the above object, the option selection circuit of the present invention is characterized in that the option selection circuit is composed of one chip.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 3을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한 다.Hereinafter, a preferred embodiment of the present invention will be described with reference to FIG. 3.

도 3은 본 발명의 옵션 선택 회로를 나타내는 도면이다.3 is a diagram showing an option selection circuit of the present invention.

도 3을 참조하면, 본 발명의 옵션 선택 회로(2)는 4개의 저항들(R1 내지 R4)을 구비하며, 이 옵션 선택 회로(2)는 하나의 칩(Chip)으로 구현된다. 즉, 4개의 저항들(R1 내지 R4)은 하나의 칩에 내장되는 것을 특징으로 한다.
이에 따라, 본 발명은 옵션 선택 회로(2)를 평판표시장치 등에 실장할 때 하나의 칩을 한 번에 실장하는 편리함을 갖지만, 도 1 및 도 2에 도시된 종래의 옵션 선택 회로를 평판표시장치 등에 실장하는 경우 4개의 저항들을 개별적으로 실장함으로써 최소한 4번의 실장 작업을 수행하여야 하는 번거로움이 있다. 즉, 본 발명은 다수의 저항들로 구성된 옵션 선택 회로(2)를 하나의 칩으로 구현함으로써, 종래 기술에 비하여 실장 작업 횟수를 1/4로 감소시킬 수 있다.
저항들(R1내지R4)의 일측은 노드점 A와 접속되고, 그 반대측은 노드점 B와 접속된다. 제 1 출력단자(O1)는 제 1 저항(R1)과 노드점 A의 사이에 접속된다. 제 2 출력단자(O2)는 제 2 저항(R2)과 노드점 B의 사이에 접속된다. 제 3 출력단자(O3)는 제 3 저항(R3)과 노드점 A의 사이에 접속된다. 제 4 출력단자(O4)는 제 4 저항(R4)과 노드점 B의 사이에 접속된다. 노드점 A가 소정 전압원(Vcc)에 접속되고, 노드점 B가 기저 전압원(GND)에 접속된다면 제 1 내지 제 4 출력단자(O1내지O4)에는 정논리, 부논리, 정논리, 부논리의 신호가 출력된다. 또한, 노드점 A가 기저 전압원(GND)에 접속되고, 노드점 B가 전압원(Vcc)에 접속된다면 제 1 내지 제 4 출력단자(O1내지O4)에는 부논리, 정논리, 부논리, 정논리의 신호가 출력된다. 즉, 본 발명에서는 노드점 A 및 B에 접속되는 전압원에 의해 출력단자들(O1내지O4)의 출력 신호가 결정된다. 따라서, 하나의 옵션 선택 회로(2)로 2개의 구성 효과를 만족할 수 있다. 즉, 8개의 옵션 선택 회로(2)의 구성으로 16개의 출력신호를 생성할 수 있다. Referring to FIG. 3, the option selector circuit 2 of the present invention includes four resistors R1 to R4, and the option selector circuit 2 is implemented as one chip. That is, the four resistors R1 to R4 are embedded in one chip.
Accordingly, the present invention has the convenience of mounting one chip at a time when the option selection circuit 2 is mounted on a flat panel display or the like, but the conventional option selection circuit shown in Figs. In the case of mounting on the back, it is cumbersome to perform at least four mounting operations by separately mounting the four resistors. That is, the present invention can reduce the number of mounting operations by a quarter compared to the prior art by implementing the option selection circuit 2 composed of a plurality of resistors in one chip.
One side of the resistors R1 to R4 is connected to the node point A, and the other side thereof is connected to the node point B. The first output terminal O1 is connected between the first resistor R1 and the node point A. The second output terminal O2 is connected between the second resistor R2 and the node point B. The third output terminal O3 is connected between the third resistor R3 and the node point A. The fourth output terminal O4 is connected between the fourth resistor R4 and the node point B. If the node point A is connected to a predetermined voltage source Vcc and the node point B is connected to the base voltage source GND, the first to fourth output terminals O1 to O4 have positive logic, negative logic, positive logic, and negative logic. The signal is output. Further, if the node point A is connected to the ground voltage source GND, and the node point B is connected to the voltage source Vcc, the first to fourth output terminals O1 to O4 have negative logic, positive logic, negative logic, and positive logic. Signal is output. That is, in the present invention, the output signals of the output terminals O1 to O4 are determined by the voltage sources connected to the node points A and B. Therefore, two configuration effects can be satisfied with one option selection circuit 2. That is, 16 output signals can be generated by the configuration of the eight option selection circuits 2.

이상에서 설명한 바와 같이 본 발명은, 다수의 저항들로 구성된 옵션 선택 회로(2)를 하나의 칩으로 구현함으로써, 다수의 저항들을 개별적으로 제품에 실장하는 종래 기술에 비하여 실장 작업 횟수를 1/4로 감소시킬 수 있다. 또한 본 발명은 하나의 옵션 선택 회로로 2개의 출력을 생성할 수 있으므로 코스트 및 공정시간을 최소화할 수 있다. As described above, the present invention implements an option selection circuit 2 composed of a plurality of resistors in one chip, thereby equating the number of mounting operations to one-fourth as compared to the conventional technology of individually mounting a plurality of resistors in a product. Can be reduced. In addition, the present invention can generate two outputs with one option selection circuit, thereby minimizing cost and processing time.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims

In an option selection circuit for supplying a control signal of a predetermined level to the option pin of the integrated circuit,

A first node connected to a supply voltage source of a predetermined level;

A second node connected to the base voltage source;

The plurality of resistors include a plurality of resistors connected in parallel between the first node and a second node; And

And an output terminal connected between any one of the first node and the second node and the resistors, wherein the option selection circuit is implemented in one chip, and the plurality of resistors are embedded in the chip. Optional selection circuit.

delete