KR100787261B1 - Formation of a relaxed useful layer from a wafer with no buffer layer - Google Patents
Formation of a relaxed useful layer from a wafer with no buffer layer Download PDFInfo
- Publication number
- KR100787261B1 KR100787261B1 KR1020057004766A KR20057004766A KR100787261B1 KR 100787261 B1 KR100787261 B1 KR 100787261B1 KR 1020057004766 A KR1020057004766 A KR 1020057004766A KR 20057004766 A KR20057004766 A KR 20057004766A KR 100787261 B1 KR100787261 B1 KR 100787261B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- wafer
- relaxed
- strained
- useful
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Abstract
본 발명은 웨이퍼(10)로부터 유용층(6)을 형성하는 공정에 관한 것이다. 상기 웨이퍼(10)는 각각 결정성 재료로부터 선택되는 지지 기판(10) 및 변형층(2)을 포함한다. 상기 공정은 (a) 규정된 깊이에서 구조적 섭동(perturbation)을 형성할 수 있는 섭동 영역(3)을 지지 기판(1)내에 형성하는 단계; (b) 에너지를 공급하여, 변형층(2)내에 적어도 탄력성 있는 변형의 상대적 완화를 야기시키는 단계; (c) 완화된 변형층(2')에 대하여 반대편 측면상에 웨이퍼(10)의 일부분을 제거하여, 유용층(6)이 웨이퍼(10)의 잔존하는 부분으로 되는 단계를 포함하한다. The present invention relates to a process for forming the useful layer 6 from the wafer 10. The wafer 10 includes a support substrate 10 and a strained layer 2 each selected from crystalline materials. The process comprises the steps of (a) forming a perturbation region (3) in the supporting substrate (1) capable of forming structural perturbation at a defined depth; (b) supplying energy to cause relative relaxation of at least elastic deformation in the strained layer 2; (c) removing a portion of the wafer 10 on the opposite side with respect to the relaxed strained layer 2 'so that the useful layer 6 becomes a remaining portion of the wafer 10.
웨이퍼, 유용층 Wafer, useful layer
Description
본 발명은 웨이퍼로부터의 유용층의 형성 방법에 관한 것으로서, 상기 웨이퍼는 마이크로전자공학, 광학 또는 광전자공학에서의 용도를 위한 결정성 물질로부터 각각 선택된 변형층 및 기판을 포함한다. The present invention relates to a method of forming a useful layer from a wafer, the wafer comprising a strained layer and a substrate, respectively, selected from crystalline materials for use in microelectronics, optical or optoelectronics.
본 명세서에 있어서, 층은 이를 구성하는 결정성 물질이 이것의 공칭 격자 파라미터와 동일한 격자 파라미터를 갖는 경우 "완화된(relaxed)"이라고 하는데, 여기서 공칭 격자 파라미터는 균형 상태의 벌크형 물질의 격자 파라미터를 말한다. In the present specification, a layer is referred to as "relaxed" when the crystalline material constituting it has the same lattice parameter as its nominal lattice parameter, where the nominal lattice parameter refers to the lattice parameter of the balanced bulk material. Say.
반대로, "변형된(strained)" 층은 에피택셜(epitaxial) 성장과 같은 결정 성장 중 장력 또는 압축에 의하여 결정 구조가 탄성적으로 변형하는 결정성 물질로서 이것의 격자 파라미터가 이 물질의 공칭 격자 파라미터와 상이할 것이 요구되는 물질의 임의의 층을 말한다. In contrast, a "strained" layer is a crystalline material in which the crystal structure elastically deforms by tension or compression during crystal growth, such as epitaxial growth, the lattice parameter of which is nominal lattice parameter. Refers to any layer of material that is required to be different from .
동일한 웨이퍼 내에, 각각 상이한 공칭 격자 파라미터를 갖는 제2 결정성 물질의 기판 상에 제1 결정성 물질층을, 적어도 부분적으로 완화된 결정 구조를 유지하면서 및/또는 과도한 수의 결정학적 결함없이, 형성하는 것이 종종 유용하거나 바람직하다. In the same wafer, forming a first crystalline material layer on a substrate of a second crystalline material, each having a different nominal lattice parameter, while maintaining at least partially relaxed crystal structure and / or without an excessive number of crystallographic defects It is often useful or desirable to do so.
이 목적을 위하여, 상기 기판과 상기 형성층 사이에 버퍼층을 삽입하는 것이 알려져 있다. For this purpose, it is known to insert a buffer layer between the substrate and the formation layer.
이 구성에 있어서, "버퍼층"은 상기 형성층의 격자 파라미터를 상기 기판의 것과 합치(match)시키는 전이층을 의미하는 것으로 이해된다. In this configuration, a "buffer layer" is understood to mean a transition layer that matches the lattice parameters of the formation layer with that of the substrate.
이 목적을 위하여, 상기 버퍼층은 두께에 걸쳐 점진적으로 변화하는 조성을 가질 수 있는데, 버퍼층의 성분의 점진적인 변화는 기판과 형성층의 각각의 격자 파라미터 사이에서의 버퍼층의 격자 파라미터의 점진적인 변화와 직접적으로 관련된다. For this purpose, the buffer layer can have a composition that changes gradually over thickness, wherein the gradual change in the components of the buffer layer is directly related to the gradual change in the lattice parameters of the buffer layer between each lattice parameter of the substrate and the forming layer. .
이것은 또한 다양한 성분의 조성 변화, 성분의 표시에서의 전도(inversion) 또는 조성에서의 불연속인 단계적 변화와 같은 보다 복잡한 형태를 가질 수 있다. It may also have more complex forms such as compositional changes of various components, inversion in the presentation of the components, or discontinuous stepwise changes in the composition.
상기 다양한 조성의 형성은 장기간이 소요되고, 종종 실행하기 복잡하다. The formation of these various compositions takes a long time and is often complex to implement.
또한, 결정학적 결함의 밀도를 최소화하기 위하여, 버퍼층의 두께는 보통 두껍고, 통상 1 내지 수 마이크론이다. In addition, in order to minimize the density of crystallographic defects, the thickness of the buffer layer is usually thick, usually 1 to several microns.
따라서, 상기 버퍼층의 제조는 종종 장기간 소요되고, 어려우며 고가의 공정을 포함한다. Therefore, the manufacture of the buffer layer is often a long term, difficult and expensive process.
더 적은 공정이 요구되는 것과 유사한 결과를 부여하는 형성층 내에 탄성 변형을 완화시키는 또 하나의 기술은 B. Hollander 등에 의한 문헌 "Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication"(in Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357-367)에 의하여 제공된다. Another technique for mitigating elastic deformation in a forming layer that gives results similar to those requiring fewer processes is described by B. Hollander et al., "Strain relaxation of pseudomorphic Si 1-x Ge x / Si (100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication "(in Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357-367).
전술한 공정은 압축시 변형된 SiGe층의 완화에 관한 것이며, 이 층은 Si 기판 상에 형성된다. The above process relates to the relaxation of the strained SiGe layer upon compression, which layer is formed on the Si substrate.
이용된 기술은 상기 변형층의 표면을 통하여 수소 또는 헬륨 이온을 Si 기판으로 소정의 두께로 주입하는 것을 포함한다. The technique used involves implanting hydrogen or helium ions into the Si substrate at a predetermined thickness through the surface of the strained layer.
이온 주입에 의하여 형성되고 주입 영역과 SiGe 층 사이에 존재하는 Si 기판층에 위치하는 결정성 섭동(perturbation)은 열처리하에서 SiGe 층의 특정 완화를 유발한다. Crystalline perturbation formed by ion implantation and located in the Si substrate layer present between the implantation region and the SiGe layer causes specific relaxation of the SiGe layer under heat treatment.
따라서, 이 기술은 기판으로의 간단한 원자 또는 분자 주입에 의하여 중간 버퍼층 내에 완화된 또는 가완화된(pseudo-relaxed) 형성층의 제조를 가능하게 한다. Thus, this technique enables the fabrication of a relaxed or pseudo-relaxed forming layer in the intermediate buffer layer by simple atomic or molecular injection into the substrate.
그러므로, 이 기술은 버퍼층 형성을 포함하는 기술에 비하여 시간이 덜 소요되고 실행하기 더 쉬우며, 덜 고가인 것으로 보인다.Therefore, this technique appears to be less time consuming, easier to implement, and less expensive than techniques involving buffer layer formation.
상기 완화된 또는 가완화된 층을, 성분들의 제작을 위한, 특히 전자공학 또는 광전자공학을 위한 구조로 연속적으로 일체화하기 위하여 상기 기술을 사용하는 것이 흥미로울 수 있다. It may be interesting to use the technique to continuously integrate the relaxed or relaxed layer into a structure for the fabrication of components, in particular for electronics or optoelectronics.
본 발명의 목적은, 제1 양상에 따르면, 마이크로전자공학, 광학 또는 광전자공학에서 적용하기 위한 결정성 물질로부터 각각 선택된 변형층 및 지지 기판을 포함하는 웨이퍼로부터 유용층을 형성하기 위한 것으로서 하기 (a) 내지 (c) 단계를 포함하는 것을 특징으로 하는 공정을 제공함으로써, 이 층의 일체화를 수행하는 것을 성공하는 것이다: The object of the present invention is, according to the first aspect, to form a useful layer from a wafer comprising a strained layer and a support substrate, respectively, selected from crystalline materials for application in microelectronics, optical or optoelectronics (a By providing a process comprising the steps of (c) to (c), it is successful to carry out the integration of this layer:
(a) 지지 기판 내에 구조적 섭동을 형성할 수 있는 소정의 깊이에서 섭동 영역을 형성하는 단계;(a) forming a perturbation region at a predetermined depth capable of forming structural perturbation in the support substrate;
(b) 변형층 내에 탄성 변형의 적어도 상대적인 완화를 유발하기 위하여 에너지를 공급하는 단계;(b) supplying energy to cause at least relative relaxation of the elastic strain in the strained layer;
(c) 완화된 변형층의 반대면 상에서 웨이퍼의 일부를 제거하는 단계로서, 유용층은 상기 웨이퍼의 잔존부인 것인 단계.(c) removing a portion of the wafer on the opposite side of the relaxed strained layer, wherein the useful layer is the remainder of the wafer.
본 발명에 따른 재활용 공정의 바람직한 또 하나의 양상은 청구범위 제2항 내지 제34항에 주어진 것들이다. Another preferred aspect of the recycling process according to the invention is those given in
제2 양상에 따르면, 본 발명의 대상은 청구범위 제35항의 제거 공정의 적용이다. According to a second aspect, the object of the present invention is the application of the removal process of claim 35.
제3 양상에 따르면, 본 발명의 대상은 청구범위 제36항 내지 제39항에 주어진 분리에 의하여 박층을 부여하는 소스 웨이퍼들 및 구조이다. According to a third aspect, the object of the present invention is a source wafer and structure which imparts a thin layer by the separation given in claims 36-39.
본 발명의 추가의 특징, 목적 및 이점은 이하의 도면을 참조하여 상세한 설명을 읽음으로써 더욱 명확해질 것이다:Further features, objects, and advantages of the invention will become more apparent upon reading the detailed description with reference to the following figures:
도 1은 본 발명에 따른 공정의 다양한 단계를 나타낸다. 1 shows various steps of the process according to the invention.
도 2는 유용층이 분리될 본 발명에 따른 웨이퍼를 나타낸다. 2 shows a wafer according to the invention in which the useful layer will be separated.
도 3은 유용층이 분리될 본 발명에 따른 또 하나의 웨이퍼를 나타낸다. 3 shows another wafer according to the invention in which the useful layer will be separated.
본 발명은, The present invention,
- 소스 웨이퍼로서, 여기서 유용층이 A source wafer, wherein the useful layer is
- 지지 기판, 및 A support substrate, and
- 지지 기판 상의 변형층 A strained layer on the supporting substrate
을 포함하는 것인 소스 웨이퍼, 및 A source wafer comprising a, and
- 유용층의 형성을 위한 지지체를 형성하는 수용 기판을 포함한다. A receiving substrate forming a support for the formation of the useful layer.
본 명세서에 있어서, 일반적으로, "유용층"은 수용 기판상에 형성된 소스 웨이퍼의 일부를 말한다. In the present specification, generally, "useful layer" refers to a portion of a source wafer formed on a receiving substrate.
본 발명의 기본적인 목적은 소스 웨이퍼로부터 수용 기판 상에 완화된 또는 가완화된 유용층을 형성하는 것으로 이루어지며, 유용층은 소스 웨이퍼의 변형층에 적어도 부분적으로 포함된다. The basic object of the present invention consists in forming a relaxed or relaxed useful layer on the receiving substrate from the source wafer, the useful layer being at least partly included in the strained layer of the source wafer.
변형층은 버퍼층 없이 이전에 완화되거나 가완화된 것이다. The strained layer has been previously relaxed or relaxed without a buffer layer.
도 1a에 도시한 것이 본 발명에 따른 소스 웨이퍼(10)이다. 1A is a
웨이퍼(10)는 지지 기판(1) 및 변형층(2)으로 이루어진다. The
지지 기판(1)의 제1 구성에 있어서, 후자는 변형층(2)와 경계면을 갖고 변형층(2)과의 경계면에서 제1 격자 파라미터를 갖는, 반도체 물질과 같은, 결정성 물질로 이루어진 상부층(도 1에 도시하지 않음)을 포함하는 가기판(pseudo-substrate)이다. In the first configuration of the supporting
상기 상부층의 제1 격자 파라미터는 바람직하게는 그것을 구성하는 물질의 공칭 격자 파라리터이어서, 상기 물질은 완화된 상태이다. The first lattice parameter of the top layer is preferably the nominal lattice parameter of the material constituting it, so that the material is in a relaxed state.
또한, 상기 상부층은 충분히 두꺼운 두께를 가지므로 지지 기판(1)의 상부층의 결정 구조에 실질적인 영향을 갖는 후자 없이, 위에 있는 변형층(2) 상에 그것의 격자 파라미터를 부여할 수 있다. In addition, the upper layer has a sufficiently thick thickness so that its lattice parameter can be imparted on the overlying
지지 기판(1)의 제2 구성에 있어서, 후자는 단지 제1 격자 파라미터를 갖는 결정성 물질로 이루어진다. In the second configuration of the supporting
또 하나의 바람직한 구성에 있어서, 지지 기판(1)은 단일-결정 기판이다. In another preferred configuration, the
지지 기판(1)에 대하여 어떠한 구성이 선택되든, 후자는 바람직하게는 전위(dislocation)와 같은 구조 결함을 낮은 밀도로 갖는 결정 구조를 갖는다. Whatever configuration is selected for the supporting
변형층(2)의 제1 구성에 있어서, 후자는 단지 반도체 물질과 같은 결정성 물질의 단일 층으로 이루어진다. In the first configuration of the
이 변형층(2)을 형성하기 위하여 선택된 물질은 제1 격자 파라미터와 상이한 제2 공칭 격자 파라미터를 갖는다. The material selected to form this
이어서, 형성된 상기 변형층(2)은 지지 기판(1)에 의한 압축 또는 장력에 의하여 탄성적으로 변형되는데, 이는 이것을 구성하는 물질의 공칭 격자 파라미터와 상이한 격자 파라미터를 가져서 제1 격자 파라미터와 근접한 격자 파라미터를 갖도록 강제된다는 것을 말한다. Subsequently, the
바람직하게는, 상기 변형층(2)를 형성하기 위하여 선택된 물질은 제1 격자 파라미터보다 더 큰 제2 공칭 격자 파라미터를 가져서 압축시 변형된다. Preferably, the material selected for forming the
또한, 상기 변형층(2)은 바람직하게는 원자 원소들의 일정한 조성을 갖는다. In addition, the
변형층(2)의 제2 구성에 있어서, 후자는 여러 두께를 갖는 물질들의 층으로 이루어지며, 각 층은 반도체 물질과 같은 결정성 물질로 이루어진다. In the second configuration of the
또한, 변형층(2)의 물질의 각 층은 바람직하게는 원자 원소들의 일정한 조성을 갖는다. In addition, each layer of the material of the
지지 기판(1)과의 경계면에 직접 인접한 변형층(2)의 물질의 층은 제1 구성에 따른 변형층(2)의 것과 동일한 물성을 갖는다. The layer of material of the
변형층(2) 내에 얇은 두께의 완화된 물질을 갖는 것의 이점은 이하의 것들 중 적어도 하나일 것이다:The advantage of having a thin, relaxed material in the
- 이는 수용 기판 상에 형성되는 유용층의 적어도 일부분을 구성하여 특정한 물질 물성을 달성한다;It constitutes at least a portion of the useful layer formed on the receiving substrate to achieve specific material properties;
- 이는 에칭 용액에 의하여 수행되는 선택적인 화학적 에칭과 같은 선택적인 물질 제거 수단에 의하여 수행되는 물질의 선택적인 제거 도중 정지층(stop layer)을 구성하여, 특히 제거 물질로부터 인접층을 보호한다; It constitutes a stop layer during the selective removal of the material carried out by selective material removal means, such as a selective chemical etching carried out by the etching solution, in particular to protect the adjacent layer from the removal material;
- 이는 인접층 보다 선택적인 에칭과 같은 선택적인 물질 제거 수단에 의하여 수행되는 물질의 제거를 더 많이 할 가능성을 가지며, 후자는 선택적인 물질 제거 도중 정지층을 나타내어 물질 제거로부터 보호된다. This has the possibility of more removal of the material carried out by the selective material removal means, such as selective etching, than the adjacent layer, the latter showing a stop layer during the selective material removal to protect against material removal.
완화된 물질의 층은 또한 다수의 이들 기능을 결합할 수 있고 다른 기능을 가질 수 있다. The layer of relaxed material can also combine many of these functions and have other functions.
모든 경우에 있어서, 변형층(2)은 변형되는 물질로 제조된 일반적인 구조를 갖지만, 그것은 또한 변형층(2)의 것 보다 훨씬 적은 누적 두께를 갖는 완화된 물질의 1 이상의 층을 포함할 수 있어, 후자는 전체의 변형된 상태를 유지한다.In all cases, the
변형층(2)으로 선택된 구성이 무엇이든, 후자는 바람직하게는 예컨대 CVD(화학적 증착) 및 MBE(분자 빔 에피택시) 기술과 같은 공지기술을 이용하여 에피택셜 성장과 같은 결정 성장에 의하여 지지 기판(1) 상에 형성된다. Whatever the configuration chosen for the
예컨대 포인트 결함(point defect) 또는 전위와 같은 확장된 결함(extended defect)과 같은 과도한 수의 결정학적 결함이 없이 상기 변형층(2)을 얻기 위하여, 지지 기판(1) 및 변형층(2)(지지 기판(1)과의 경계면 부근)을 구성하는 결정성 물질을, 이들의 제1 및 제2 각각의 공칭 격자 파라미터 사이에 충분히 작은 차이가 있도록, 선택하는 것이 바람직하다. In order to obtain the
예컨대, 상기 격자 파라미터의 차이는 통상 약 0.5% 내지 약 1.5%이나, 더 높은 값을 가질 수도 있다. For example, the difference in lattice parameters is typically about 0.5% to about 1.5%, but may have a higher value.
예컨대, IV-IV 물질에 있어서, Ge는 Si의 것보다 약 4.2% 큰 공칭 격자 파라미터를 가지므로, 30%의 Ge를 함유하는 SiGe는 Si의 것보다 약 1.15% 큰 공칭 격자 파라미터를 갖는다. For example, for IV-IV materials, Ge has a nominal lattice parameter about 4.2% greater than that of Si, so SiGe containing 30% Ge has a nominal lattice parameter about 1.15% greater than that of Si.
또한, 변형층(2)이 대략 일정한 두께를 가져서, 일정한 고유 특성을 갖고 및/또는 향후에 수용 기판(5)에의 결합을 수행할 수 있는 것이 바람직하다(도 1c에 도시함). It is also desirable that the
변형층(2)이 완화되거나 플라스틱 타입의 내부 응력(stress)이 나타나지 않 도록 하기 위하여, 상기 변형층의 두께는 또한 임계적 탄성 변형 두께 미만으로 유지되어야 한다. In order for the
상기 임계적 탄성 변형 두께는 기본적으로 변형층(2)을 위하여 선택된 물질 및 지지 기판(1)과의 격자 파라미터에서의 전술한 차이에 의존한다. The critical elastic strain thickness basically depends on the above-described difference in the lattice parameters with the
당 기술분야의 숙련자는 그가 지지 기판(1)을 위하여 사용되는 물질 상에 형성되는 변형층(2)을 위하여 사용할 물질의 임계적 탄성 변형 두께의 값을 알기 위하여 기술을 조사할 것이다. One skilled in the art will investigate the technique to know the value of the critical elastic strain thickness of the material he will use for the
따라서, 일단 변형층이 형성되면, 변형층(2)은 그것의 성장 기판(1)의 것과 유사한 격자 파라미터를 갖고, 이에 의하여 압축 또는 장력에 의하여 내부의 탄성 변형을 갖는다. Thus, once the strained layer is formed, the
도 1b와 관련하여, 일단 변형층(2)를 포함하는 웨이퍼(10)가 제조되면, 섭동 영역(3)이 상기 지지 기판(1)에 소정의 깊이로 형성되고, 전이층(4)은 섭동 영역(3)과 상기 변형층(2)에 의하여 반동된다. With reference to FIG. 1B, once the
섭동영역(3)은 주변부에서 구조적인 섭동을 형성할 수 있는 내부 변형을 갖는 영역으로 정의된다. The
상기 섭동영역(3)은 바람직하게는 실제로 지지 기판(1)의 전체 표면에 걸쳐 형성된다. The
상기 섭동영역(3)은 바람직하게는 지지 기판(1)의 표면과 평행하게 전체에 걸쳐 형성된다. The
상기 섭동영역(3)을 형성하기 위한 하나의 공정은, 소정의 주입 에너지 및 소정량의 원자 종을 가지고, 지지 기판(1) 내에 전술한 소정의 깊이로 원자 종을 주입하는 것을 포함한다. One process for forming the
상기 주입을 수행하는 하나의 특정 방법에 있어서, 주입된 원자 종은 수소 및/또는 헬륨을 포함한다. In one particular method of performing the implantation, the implanted atomic species comprise hydrogen and / or helium.
따라서, 주입에 의하여 형성된 상기 섭동영역(3)은 섭동영역(3)에 인접한 결정 격자상에서 주입된 원자 종에 의하여 이루어진 내부 변형 또는 심지어 결정학적 결함을 갖는다. Thus, the
따라서, 이들 내부 변형은 웨이퍼(10)의 위에 있는 부분에서 결정학적 섭동을 형성할 수 있다. Thus, these internal strains can form crystallographic perturbations in the portion above the
특히 이 목적을 위하여, 이하의 적절한 그리고 적당하게 파라미터화된 처리를 수행하는 것이 바람직하다:Especially for this purpose, it is desirable to carry out the following appropriate and suitably parameterized treatments:
·전이층(4) 내의 섭동의 출현을 조성하는 것; Creating the appearance of perturbation in the
·전이층(4) 내에서 섭동 영역(3)으로부터 변형층(2)과의 경계면으로 전술한 섭동의 변위(displacement)를 유발하는 것; 및Causing the aforementioned displacement of the perturbation in the
·상기 섭동의 출현 및 변위 후에 변형층(2)의 적어도 상대적인 완화를 유발하는 것. Causing at least relative relaxation of the
따라서, 상기 처리의 주요한 목적은 변형층(2)내에 변형의 적어도 상대적인 완화를 유발하여 완화된 변형층(2')을 형성하는 것이다. Therefore, the main purpose of the treatment is to cause at least relative relaxation of the strain in the
그러므로, 바람직하게는 열처리를 수행하여, 적당하게 파라미터화되는 경우, 충분한 에너지를 공급하여 전술한 구조적 변형을 유발한다. Therefore, heat treatment is preferably performed, if properly parameterized, to supply sufficient energy to cause the above-mentioned structural deformation.
이 후자의 열처리는 특히 임계적 온도 이하, 상당수의 이식된 원자 종이 탈가스화되는 온도 이상에서의 온도 또는 다수의 온도에서 수행되어야 한다. This latter heat treatment must be carried out at a temperature or a plurality of temperatures, in particular below a critical temperature, above a temperature at which a large number of implanted atomic species are degassed.
따라서, 국부적인 결정학적 섭동은 섭동 영역(3) 내의 내부 변형으로부터 형성된다. Thus, local crystallographic perturbation is formed from internal strain in the
기본적으로 변형층(2) 내에서 탄성 에너지를 최소화하는 이유 때문에, 이들 섭동은, 특정 결정학적 평면에 의하여 한정된 경로를 따라 전이층(4)과 변형층(2) 사이의 경계면을 향하여 변위되기 위하여, 전이층(4)에서 나타난다. Basically, for reasons of minimizing the elastic energy in the
전이층(4)과 변형층(2) 사이의 경계면에 도착시, 이어서 이들 섭동은 변형층(2)에서 탄성 변형의 적어도 상대적인 완화를 유발하며, 이들 완화된 변형은 주로 변형층(2)의 물질과 지지 기판(1)의 물질의 각각의 공칭 격자 파라미터 사이에 격자 불합치(mismatch) 변형이다. Upon arrival at the interface between the
전술한 변형층(2) 내에서의 탄성 변형의 완화는 대부분 변형층(2) 주변에서 결정성 섭동의 출현에 의하여 수행되고, 이들은 예컨대 자유 표면(free surface)에서의 원자 단계의, 그리고 경계면에서의 파라미터 차이 변형을 갖는 전위 형태일 수 있다. Alleviation of the elastic deformation in the
그러나, 변형층(2)의 완화는 또한 가로지르는 전위(traversing dislocation)와 같은 상기 층의 두께에서의 비탄성형 결정 결함의 출현에 의하여 수행될 수도 있다. However, relaxation of the
이어서, 적절한 처리는 이들 결함의 수를 감소시키기 위하여 수행될 수 있 다. Appropriate treatment can then be performed to reduce the number of these defects.
예컨대, 적절한 처리는 전위의 밀도가 2개의 제한 값 사이에서 증가되도록 수행될 수 있으며, 여기서 2개의 제한값은 적어도 일부의 전위가 소멸되는 전위 밀도 범위를 한정한다. For example, suitable treatment may be performed such that the density of dislocations is increased between two limiting values, where the two limiting values define a range of dislocation densities at least some of the dislocations disappear.
이 목적을 위하여, 바람직하게는 전술한 전이층(4)내에서 섭동을 형성하기 위하여 사용된 것과 같이 사용된 물질에 맞도록 열처리가 수행될 수 있다. For this purpose, heat treatment may preferably be carried out to suit the material used as used to form the perturbation in the
모든 경우에 있어서, 결과적으로 얻어지는 것은 완화된 또는 가완화된층(2')이며, 이들의 공칭 격자 파라미터는 중간 버퍼층 없이 성장 기판(1)의 공칭 격자 파라미터와 상이하다. In all cases, the resultant is the relaxed or relaxed layer 2 ', whose nominal lattice parameters differ from the nominal lattice parameters of the
그러나, 탄성적으로 변형되는 물질의 1 이상의 층은 완화된 변형층(2')에서 발견될 수 있다. However, one or more layers of elastically deformable material can be found in the relaxed strained layer 2 '.
이들 물질 층은 변형층(2)의 나머지와 상이한 격자 파라미터를 갖는, 이 층의 탄성 완화 이전에 변형층(2) 내에 포함되었다. These layers of material were included in the
상기 물질의 층은 예컨대 변형층(2)의 제2 구성의 기재에 있어서 전술한 바와 같이 본래대로 완화되었다. The layer of material has been intrinsically relaxed as described above, for example, in the description of the second configuration of the
변형층(2)의 전체적인 완화 도중, 이들 물질의 층은 주변 물질의 완화에 의하여 이루어진 탄성 변형을 겪게 되고 따라서 변형된다. During the overall relaxation of the
그러나, 이들 물질의 층은 변형층(2)의 것보다 훨씬 적은 누적 두께를 가져야만 하며, 따라서 후자는 탄성 완화 단계 이후에 전체 완화된 또는 가완화된 상태를 유지한다. However, the layers of these materials must have a much smaller cumulative thickness than that of the
도 1c와 관련하여, 수용 기판(5)은 완화된 변형층(2')과의 측면 상의 웨이퍼(10) 표면 상에 배치된다. In connection with FIG. 1C, the receiving
수용 기판(5)은 형성된 유용층을 지지하고 외부로부터 오는 가능한 기계적 스트레스로부터 그것을 보호하기에 충분히 강한 기계적 지지체를 구성한다. The receiving
이 수용 기판(5)은 예컨대 실리콘 또는 석영 또는 다른 종류의 물질로 제조될 수 있다. This receiving
수용 기판(5)은 그것을 웨이퍼(10)와 밀접하게 접촉시키고 결합 작업을 수행함으로써 부착될 수 있으며, 여기서 바람직하게는 수용 기판(5)과 웨이퍼(10) 사이에 웨이퍼 결합(분자 접착)이 있다. The receiving
이 결합 기술은 대안과 함께 예컨대 Q.Y. Tong 및 U. Gosele 및 Wiley에 의한 문헌 "Semiconductor Wafer Bonding"(Science and Technology, Interscience Technology)에 기재되어 있다. This combining technique is combined with alternatives such as Q.Y. It is described in Tong and U. Gosele and Wiley in "Semiconductor Wafer Bonding" (Science and Technology, Interscience Technology).
필요한 경우, 결합은 결합하고자 하는 각각의 표면의 적당한 종래 기술의 처리 및/또는 열 에너지의 공급에 의하여 수행된다. If necessary, the bonding is carried out by a suitable prior art treatment of each surface to be bonded and / or by the supply of thermal energy.
따라서, 예컨대, 결합 도중에 수행되는 열처리는 결합의 강도가 증가되도록 한다. Thus, for example, the heat treatment performed during bonding allows the strength of the bond to be increased.
상기 결합은 또한 상기 웨이퍼(10) 및 수용 기판(5) 사이에 삽입된 결합층에 의하여 강화될 수 있다. The bond can also be strengthened by a bonding layer inserted between the
이 결합층은 결합하고자 하는 2개의 표면 중 적어도 하나에 적용된다. This bonding layer is applied to at least one of the two surfaces to be bonded.
실리콘 산화물(실리카 또는 SiO2라고도 함)은 상기 결합층을 제조하기 위하 여 선택될 수 있는 물질이며, 이것은 산화물 증착 또는 열적 산화 또는 임의의 다른 기술에 의하여 결합층을 제조할 수 있다. Silicon oxide (also referred to as silica or SiO 2 ) is a material that can be selected to make the bonding layer, which can be prepared by oxide deposition or thermal oxidation or any other technique.
결합 전 및/또는 후에, 예컨대 에칭, 화학적-기계적 연마 CMP, 열 처리 또는 임의의 다른 평활 작업과 같은 표면 가공 작업이 수행될 수 있다. Before and / or after bonding, surface finishing operations such as, for example, etching, chemical-mechanical polishing CMP, heat treatment or any other smoothing operation may be performed.
일단 수용 기판(5)이 결합되면, 완화된 변형층(2')의 반대면 상의 웨이퍼(10) 일부분을 제거하고, 여기서 유용층(6)은 웨이퍼(10)의 잔존부이다. Once the receiving
물질 제거를 위한 다수의 공지된 기술이 이용될 수 있다. Many known techniques for material removal can be used.
당 기술 분야의 숙련자(및 웨이퍼 감소 기술을 처리하는 다수의 업무에서 발견될 수 있는 기재 사항)에게 공지된, 소위 스마트-컷(Smart-Cut)이라고 하는, 제1 물질 제거 기술은 하기 사항을 포함한다:So-called smart-cuts, known to those skilled in the art (and those that can be found in many tasks dealing with wafer reduction techniques). Smart-Cut The first material removal technique, called), includes the following:
·주입 깊이와 근접한 깊이에 연약 영역을 형성하기 위하여, 수용 기판(5)과의 결합 전에, 원자종(수소 또는 헬륨 이온과 같은 것)의 주입;Injection of atomic species (such as hydrogen or helium ions) before bonding with the receiving
·이어서, 연약 영역의 2 부분에서 웨이퍼(10)의 분리를 일으키기 위하여, 결합후, 연약 영역에 열 및/또는 기계적 처리 또는 또 다른 에너지 공급과 같은 에너지 공급. Then supplying energy, such as heat and / or mechanical treatment or another energy supply, to the soft region after bonding, in order to cause separation of the
바람직하게는, 연약 영역을 더 약화시키기 위하여, 주입 동안 또는 주입 후 웨이퍼(10)를 열처리한다. Preferably, to further weaken the weak areas, the
상기 물질 제거를 수행하는 제1 방법에 있어서, 연약 영역은 지지 기판(1)과 완화된 변형층(2') 사이 또는 완화된 변형층(2')에 형성된다. In the first method of performing the material removal, the weak region is formed between the
이 물질 제거를 수행하는 제2 방법에 있어서, 연약 영역은 지지 기판(1)에 형성된다. In the second method of performing this material removal, the weak region is formed in the
연약 영역은 섭동층(3)의 형성 도중 또는 후에 형성될 수 있다. The weak region may be formed during or after the formation of the
물질 제거를 수행하는 상기 제2 방법의 특정 경우에 있어서, 그리고 섭동 영역(3)의 형성에 의한 전이층(4) 형성의 경우에, 연약 영역은, 소정의 에너지와 소정량의 원자 종을 가지고 원자 종의 이식과 같은 동일한 기술을 수행함으로써, 섭동 영역(3)과 동일한 위치에 형성될 수 있다. In the particular case of the second method of performing material removal, and in the case of the formation of the
이 특정 경우에 있어서, 연약 영역은 섭동 영역(3)이 형성되는 것과 동시에 형성될 수 있다. In this particular case, the weak region may be formed at the same time as the
이식 전 또는 후에, 웨이퍼(10)에는 또한 2가지 기능, 즉 추가로 연약 영역을 약화시키고 변형층(2)을 완화시키는 기능을 갖는 열처리를 수행할 수 있다. Before or after implantation, the
따라서, 연약 영역은 거기에서 지지 기판(1)을 약화하는 기능 및 변형층(2)을 완화하는 기능의 2가지 기능을 갖도록 형성된다. Therefore, the weak region is formed to have two functions therein: the function of weakening the supporting
제2 물질 제거 기술은 하기의 단계를 포함한다:The second material removal technique includes the following steps:
·문헌 EP 0 849 788 A2 문헌에 기재되어 있는 바와 같이, 산화처리(anodization)에 의하여 적어도 하나의 다공성 층에 형성함으로써, 원자 종을 이식함으로써, 또는 임의의 다른 기공 형성 기술에 의하여, 웨이퍼(10)에 연약 경계면의 형성;As described in document EP 0 849 788 A2, the
·연약층 내의 2 부분에서 웨이퍼(10)를 분리하기 위하여, 기계적 처리, 또는 또 다른 에너지 공급과 같이 연약층에 에너지 공급. Supplying energy to the soft layer, such as mechanical treatment, or another energy supply, to separate the
이 물질 제거를 수행하는 제1 방법에 있어서, 연약층은 지지 기판(10)과 완 화된 변형층(2') 사이 또는 완화된 변형층(2') 내에 형성된다. In the first method of performing this material removal, the weak layer is formed between the
이 물질 제거를 수행하는 제2 방법에 있어서, 연약층은 지지 기판(1)에 형성된다. In the second method of performing this material removal, a weak layer is formed on the
지지 기판(1) 내에 연약층을 형성하기 위하여, 바람직하게는 다공성층이 단일 결정 물질의 조각 상에 형성되고, 이어서 상기 조각의 것과 동일한 격자 파라미터를 갖는 비다공성 결정성 물질의 층의 제2 성장을 상기 다공성층 상에서 수행하여, 지지 기판(1)은 상기 조각, 다공성층 및 비다공성 Si 층으로 구성된다. In order to form a weak layer in the supporting
제1 및 제2의 비제한적인 물질 제거 기술은 웨이퍼(10)의 상당 부분이 총괄적으로 신속하게 제거되도록 한다. The first and second non-limiting material removal techniques allow a large portion of the
이들 기술은 또한 웨이퍼(10)의 제거된 부분이 또 다른 공정, 예컨대 본 발명에 따른 공정에서 재사용되도록 한다. These techniques also allow the removed portion of the
따라서, 변형층(2) 및 가능한 경우 지지 기판(1) 및/또는 다른 층들의 일부는, 바람직하게는 지지 기판(1)의 표면이 연마된 후에, 재형성될 수 있다. Thus, the
제3의 공지된 기술은 화학적 및/또는 화학적-기계적 물질 제거 공정를 사용하는 것으로 이루어진다. A third known technique consists in using chemical and / or chemical-mechanical removal processes.
예컨대, 제거하고자 하는 도너 웨이퍼(10) 물질의 임의적인 선택적 에칭은 "에치-백(etch-back)" 타입의 공정를 이용하여 수행될 수 있다. 이 기술은, 수용 기판(5) 상에 유지시키고자 하는 웨이퍼(10)의 상기 부분을 유지하기 위한 목적을 위하여, "뒷부분으로부터" 웨이퍼(10)를 에칭하는 것으로 이루어지며, 여기서 "뒷부 분으로부터"는 지지 기판(1)의 자유 표면으로부터를 의미한다.For example, optional selective etching of the
물질이 제거되도록 할 수 있는 에칭 용액을 이용하는 습식 에칭이 수행될 수 있다. Wet etching may be performed using an etching solution that may cause the material to be removed.
또한, 상기 물질을 제거하기 위하여, 플라즈마 에칭 또는 스퍼터링과 같은 건식 에칭이 수행될 수도 있다. Also, in order to remove the material, dry etching such as plasma etching or sputtering may be performed.
또한, 에칭 작업 또는 작업들은 단지 화학적 또는 전기화학적 또는 광전기화학적일 수 있다. In addition, the etching operation or operations may be only chemical or electrochemical or photoelectrochemical.
에칭 작업 또는 작업들은, 랩핑(lapping), 연마, 기계적 에칭 또는 원자 종의 스퍼터링과 같은, 웨이퍼(10)의 기계적 공격에 의하여 진행되거나 그 전에 진행될 수 있다. The etching operation or operations may be performed by or before the mechanical attack of the
에칭 작업 또는 작업들은 임의로 CMP 공정에서 기계적 마찰(abrasive)과 조합된 연마와 같은 기계적 공격에 의하여 수행될 수 있다. Etching operations or operations may optionally be performed by mechanical attack, such as polishing, in combination with mechanical abrasive in a CMP process.
따라서, 제거하고자 하는 웨이퍼(10) 부분은 단지 화학적 수단 또는 화학적-기계적 수단에 의하여 전체적으로 제거될 수 있다. Thus, the portion of
이 물질 제거를 수행하는 제1 방법에 있어서, 에칭 작업 또는 작업들은 웨이퍼(10) 상에 적어도 일부분의 완화된 변형층(2')을 보호하도록 수행된다. In a first method of performing this material removal, an etching operation or operations are performed to protect at least a portion of the relaxed strained layer 2 'on the
이 물질 제거를 수행하는 제2 방법에 있어서, 에칭 작업 또는 작업들은 지지 기판(1) 및 완화된 변형층(2')의 일부를 웨이퍼(10) 상에 보호하도록 수행된다. In a second method of performing this material removal, the etching operation or operations are performed to protect the
제3 기술은 특히 그것의 결정 성장 동안 얻어질 수 있는 변형층(2)의 높은 표면 질 및 두께 균일성을 유지하는 것을 가능하게 한다. The third technique makes it possible in particular to maintain the high surface quality and thickness uniformity of the
이들 3가지 기술은 현재 문헌에서 예시로서 제안되나, 이들은 임의의 방법으로 제한을 구성하지 않으며, 본 발명은 본 발명에 따른 공정에 따라 웨이퍼(10)로부터 물질을 제거할 수 있는 임의의 타입의 기술로 확장된다. These three techniques are proposed as examples in the present literature, but they do not constitute a limitation in any way, and the present invention is any type of technique capable of removing material from the
이들 3가지 기술 또는 다른 공지된 기술로부터 선택된 물질 제거 기술이 무엇이든지, 바람직하게는 임의로 선택적인 화학적 에칭, CMP 연마, 열처리 또는 임의의 다른 평활 작업과 같은 표면 가공 기술이 유용층상에서 수행된다. Whatever material removal technique is selected from these three techniques or other known techniques, surface treatment techniques, such as optionally selective chemical etching, CMP polishing, heat treatment or any other smoothing operation, are performed on the useful layer .
지지 기판(1)의 일부분이 이들 기술 중 하나가 수행된 후에 남아 있는 특정 경우에 있어서, 그리고 지지 기판(1)의 잔류층이 남아 있는 것을 원하지 않는다면, 완화된 변형층(2')에 대하여 지지 기판(1)의 잔존부의 선택적인 에칭을 포함하는 가공 단계를 수행하는 것이 바람직할 수 있다. In certain cases where a portion of the
후자의 특정 경우에 있어서, 완화된 변형층(2')는 두께가 균일하도록, 및/또는 우수한 표면 가공을 갖도록, 작업-경화된 영역(work-hardened region)과 같이 종종 기계적 연마에 의한 경우에 있는 상당수의 결함이 출현하지 않도록, 얻어질 수 있다. In the latter particular case, the relaxed strained layer 2 'is often subjected to mechanical polishing, such as a work-hardened region, so that the thickness is uniform, and / or has a good surface finish. It can be obtained so that a significant number of defects do not appear.
또한, 완화된 변형층(2')상에 선택적 에칭을 수행함으로써, 일정한 두께 및/또는 양호한 표면 마감을 갖는 완화된 변형층(2')의 일부분을 얻는 것이 가능하고, 여기에서 후자는 수행되는 에칭에 대한 정지층을 포함한다. Further, by performing selective etching on the relaxed strained layer 2 ', it is possible to obtain a portion of the relaxed strained layer 2' having a constant thickness and / or good surface finish, where the latter is performed Stop layer for etching.
마지막에 매우 얇은 완화된 변형층들(2')을 얻기를 원한다면, 선택적 에칭을 포함하는 후자의 2개의 마감 조작이 특히 바람직하다. If it is desired to obtain very thin relaxed strained layers 2 'at the end, the latter two finishing operations with selective etching are particularly preferred.
모든 경우에서, 마지막에 얻어지는 것은 수용기판(5), 유용층(6) 및 임의의 삽입된 결합층을 포함하는 구조(20)이다. In all cases, the last one obtained is a
물질 제거를 수행하는 제1의 방법에서, 완화된 변형층(2')의 적어도 일부만이 보존된다. In the first method of performing material removal, only at least part of the relaxed strained layer 2 'is preserved.
유용층(6)은 완화된 변형층(2')의 적어도 일부분으로 이루어진다. The
물질 제거를 수행하는 제2의 방법에서, 완화된 변형층(2')의 적어도 일부만이 보존된다. In a second method of performing material removal, only at least a portion of the relaxed strained layer 2 'is preserved.
유용층(6)은 지지 기판(1) 및 완화된 변형층(2')의 보존된 일부분으로 이루어진다. The
이러한 경우, 지지 기판(1)의 잔존 부분은 기초를 이루는 완화된 변형층(2')에 의해 적어도 일부에서 변형될 수 있다. In this case, the remaining portion of the
구조(20)을 사용하는 특정의 하나의 방법에서, 하나 이상의 결정 성장 조작은 구조(20)상에서 수행될 수 있다. In one particular method of using
일단 최종 구조가 달성되면, 예를 들어, 유용층(6)과 수용 기판(5) 사이의 결합 경계면을 더욱 강화시키기 위한 어닐링 조작과 같은 마감 처리와 같은 마감단계를 임의로 수행할 수 있다. Once the final structure is achieved, a finishing step, such as a finishing process, such as an annealing operation to further strengthen the bonding interface between the
구조(20)을 사용하는 하나의 특정 방법에서, 어떠한 구조(20)이 얻어지든, 하나 이상의 에피층(epilayer)이 웨이퍼(10)위에서 성장할 수 있다. In one particular method of using
특히, Si 및 SiGe의 재료로 만들어진 층이 시험될 것이다. In particular, layers made of materials of Si and SiGe will be tested.
상기 설명한 바와 같이, 30% Ge를 함유하는 SiGe는 Si의 것보다 약 1% 큰 공칭 격자 파라미터를 갖는다. As described above, SiGe containing 30% Ge has a nominal lattice parameter about 1% larger than that of Si.
일정의 Ge 농도를 갖고, Si 지지 기판(1)상에 형성된 SiGe의 변형층(2)은 본발명의 공정을 수행하는데 적합할 수 있다. The
본 발명에 의한 유용층을 형성하는 바람직한 공정을 다음의 실시예에서 나타낸다. Preferred processes for forming the useful layer according to the present invention are shown in the following examples.
실시예 1 : 도 1a를 참고로 한다. 이는 웨이퍼(10)가 Example 1 Reference is made to FIG. 1A. This means that the
- Si 지지 기판(1); 및
- 소정 Ge 농도를 갖는 SiGe로 만들어지고, 임계 변형-말단(critical end-of-strain)두께 (상기 언급함) 보다 작은 두께를 갖는 변형층(2)을 포함하는 경우에 관한 것이다. It relates to a case made of SiGe having a predetermined Ge concentration and comprising a
변형 SiGe층(2)은 15%보다 큰 전형적인 Ge 농도를 갖는다. The
변형 SiGe층(2)은, 바람직하게는, 전위와 같은, 약 107cm-2 보다 작은 결점 밀도를 갖는다. The
15%의 Ge를 함유하는 변형층(2)과, 30%의 Ge를 함유하는 변형층(2) 각각의 전형적 두께는 약 250nm 및 약 100nm 이어서, 아래에 잔존하는 이들 각각의 임계 탄성 변형 말단(critical end-of-elastic-strain) 두께이다. Typical thicknesses of each of the
도 1b를 참조하면, 섭동영역(3)은, H 또는 He와 같은 원자종을 주입함으로써 Si 지지 기판(1)내부에 형성된다. Referring to FIG. 1B, the
사용된 H 또는 He 주입 에너지의 범위는 전형적으로 12 내지 25 keV 이다. The H or He implantation energy used is typically in the range of 12 to 25 keV.
주입된 H 또는 He 양(dose)은 전형적으로 1014 내지 1017 cm-2이다. The H or He dose injected is typically 10 14 to 10 17 cm −2 .
- 따라서, 예를 들어, 15%의 Ge를 함유하는 변형층(2)에 대하여, 주입을 위해, 약 25 keV의 에너지에서 약 3 x 1016cm-2의 양을 가진 H를 사용하는 것이 바람직할 것이다. Thus, for example, for
- 따라서, 예를 들어, 30%의 Ge를 함유하는 변형층(2)에 대하여, 주입을 위해, 약 18 keV의 에너지에서 약 2.0 x 1016cm-2의 양을 가진 He를 사용하는 것이 바람직할 것이다. Thus, for example, for
원자종의 주입 깊이는 전형적으로 50 nm 내지 100nm 이다. The implantation depth of atomic species is typically between 50 nm and 100 nm.
섭동영역(3)을 형성한 후, 특히 전이층(4)내에서 섭동을 대체시키고, 완화된 변형층(2')내에서의 전위를 없애기 위해서, 적합한 열처리를 수행한다. After the
열처리는 불활성 분위기에서 수행된다. The heat treatment is carried out in an inert atmosphere.
그러나, 열처리는 예를 들어 산화적 분위기와 같은 다른 분위기에서 수행될 수도 있다. However, the heat treatment may also be carried out in other atmospheres such as, for example, an oxidative atmosphere.
따라서, 이러한 타입의 웨이퍼(10)에 대하여 수행되는 특정의 열처리는, 전형적으로 600℃ 내지 1000℃의 온도범위에서, 전형적으로 약 5분 내지 약 15분의 시간범위에서 수행된다. Thus, the particular heat treatment performed on this type of
이러한 실험 기술의 더욱 상세한 것에 대하여는 B. Hollander et al 에 의해 수행된 연구, 특히 제목 "Strain relaxation of pseudomorphic Si1-xGex/ Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication"(in Nuclear and Instruments and Methods in Physics Research B 175 -177 (2001) 357 - 367)의 문헌을 참고로 한다. For further details of this experimental technique, a study conducted by B. Hollander et al, in particular titled "Strain relaxation of pseudomorphic Si 1-x Ge x / Si (100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication" ( in Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357-367).
본 발명에 의해 섭동영역(3)을 형성하는 또 다른 경우에서, 수소 또는 헬륨은 약 1017cm-2의 양으로 주입된다. In another case of forming the
이러한 특정의 양은 스마트-컷(Smart-Cut®)타입의 공정을 사용하여 연약부위를 형성하는 것과 부합되고, 섭동영역(3) 및 연약영역의 양 영역을 형성하도록 한다. This particular amount is consistent with the formation of soft areas using a Smart-Cut® type process and allows to form both the
따라서, 이러한 연약영역은, 위쪽에 형성되는 전이층(4)내에서 결정성 섭동을 형성할 수 있는 내부 변형을 일으키고, 에너지를 제공한 후에 두 부분에서 웨이퍼(10)를 떼어내기에 충분히 연약한, 2가지의 기능을 갖는다.Thus, such a weak region causes internal deformations that can form crystalline perturbations in the
하나의 특정 실시예에서, 연속되는 열처리는 변형층(2)내에서 변형을 완화시키고 연약영역을 더욱 약화시키는 2가지의 기능을 가질 것이다. In one particular embodiment, the continuous heat treatment will have two functions to mitigate strain and further weaken the weak areas in the
전이층(4)을 형성하기 위해 어떠한 특정의 수행방법이 선택되든지, SiGe 변형층(2)은 SiGe 완화된 변형층(2')를 형성하기 위해, 적어도 부분적으로 완화된다. Whatever specific implementation method is chosen to form the
도 1c를 참조하면, 웨이퍼(10)에 부착된 수용기판(5)은, 실리콘 또는 석영과 같은 임의의 재료로 구성될 수 있다. Referring to FIG. 1C, the receiving
SiO2 결합층은 바람직하게는 완화된 변형층(2') 및 수용기판(5) 사이에 삽입되어, 결국에는(도 1d 참조) SGOI 또는 Si/SGOI 타입의 구조(20)를 생성하는 것이 특히 가능하고, 이때 상기 구조(20)에서의 관심의 절연체는 SiO2 층이 된다. The SiO 2 bonding layer is preferably interposed between the relaxed strained layer 2 'and the receiving
도 1d를 참조하면, 물질을 제거하기 위해 하나 이상의 공지기술이 수행될 수 있다. Referring to FIG. 1D, one or more known techniques may be performed to remove material.
특히, Si의 선택적 에칭은 SiGe에 대하여 실질적인 선택성을 갖는 에칭용액을 사용하여 수행될 수 있는데, 상기 용액은, 문헌 WO 99/53539의 9페이지에 설명된 바와 같이, 다음의 화합물 중의 적어도 하나를 포함하는 용액이다. In particular, selective etching of Si can be performed using an etching solution having substantial selectivity to SiGe, which solution comprises at least one of the following compounds, as described on page 9 of the document WO 99/53539: It is solution.
: KOH, NH4OH (암모늄 하이드록사이드), TMAH, EDP 또는 HNO3 또는 현재 연구중인 용액으로서, HNO3, HNO2, H2O2, HF, H2SO4, H2SO2, CH3COOH 및 H2O와 같은 작용제를 조합한 용액. : KOH, NH 4 OH (ammonium hydroxide), TMAH, EDP or HNO 3 or HNO 3 , HNO 2 , H 2 O 2 , HF, H 2 SO 4 , H 2 SO 2 , CH 3 Solution combining agents such as COOH and H 2 O.
첫번째의 경우에서, 후자의 선택적 에칭에 의해, 구조(2)상에 유지되는 완화된 변형층(2')에 대해 제거되는, 지지 기판(1)의 나머지 부분을 제거할 수 있고, 에칭후에 유용층(6)은 완화된 변형층(2')으로 구성되게 된다. In the first case, the latter selective etching can remove the remaining portion of the
두번째의 경우에서, Si 에칭 정지층은 지지기판(1)내에 위치하고, 에치-백 타입의 선택적 화학적 에칭으로부터, 정지층위에 존재하는 Si층을 보존하는 것이 가능하고, 이경우에 유용층(6)은 완화된 변형층(2') 및 정지층위에 존재하는 Si 층을 포함한다. In the second case, the Si etch stop layer is located in the
정지층은, 예를 들어, SiGe로 만들어지고 관심의 선택적 화학적 에칭은 상기의 에칭 용액중의 어느 하나를 사용한다. The stop layer is made of SiGe, for example, and the selective chemical etching of interest uses any of the above etching solutions.
도 1d를 참고로 하면, 수용기판(5) 및 유용층(6)을 포함하는 구조(20)가 얻어진다. Referring to FIG. 1D, a
유용층(6)은 SiGe 완화된 변형층(2')의 적어도 일부분 및 사용되는 제거방법에 따라 지지 기판(1)의 부분에 잔존하는, 임의의 Si층을 포함한다. The
실시예 2 : 도 2를 참고로 한다. 본 실시예는 실시예 1과 동일한 웨이퍼(10)에 관한 것이지만, 변형된 SiGe 층상에 완화된 Si 층을 추가로 포함한다. Example 2 Reference is made to FIG. 2. This embodiment relates to the
따라서, 변형층(2)은 변형된 SiGe층(2A) 및 완화된 Si층(2B)로 구성된다.Thus, the
변형층(2)은 관심의 SiGe의 임계적 두께 보다 작은 두께는 갖는다. - 이 두께 이상에서는 SiGe는 완화한다. The
변형층(2A)은 실시예 1의 변형 SiGe층(2)과 동일한 특성을 갖는다. The
완화된 Si층(2B)은 전체 변형층(2) 두께보다 매우 작은 두께를 가져서, 변형층(2)은 전체적으로 변형된 구조 특성을 유지한다. The
완화된 Si층(2B)은 약 수십 나노미터의 두께를 갖는다. The
제거공정의 수행은 실시예 1의 것과 동일하다. Performing the removal process is the same as that in Example 1.
전이층(4)의 생성 및 실시예 1과 동일한 열처리의 부가적 이점은 다음과 같은 효과를 갖는다. The additional advantages of the production of the
- 완화된 변형층(2A')(도시하지 않음)를 형성하기 위해 변형된 층(2A)을 탄성적으로 완화시킴. Elastically relaxed the
- 변형된 완화층(2B')(도시하지 않음)를 형성하기 위해 완화된 층(2B)을 탄성적으로 변형시킴. 후자는 하부의 완화된 SiGe의 것에 근접한 격자 파라미터를 갖는다. Elastically deforming the
웨이퍼(10)가 중간결합층과 함께 또는 중간결합층 없이 변형된 완화층(2B')에서 수용기판(5)에 결합된 후에, 물질은 상기의 공지기술 중 하나 이상을 사용하여 제거될 수 있다. After the
물질 제거 수행의 첫번째의 방법에서, 완화된 변형층(2A') 및 변형된 Si층(2B')의 적어도 일부분을 유지하는 것이 바람직하고, 이어지는, 물질제거는 실시예 1에서 기술한 것과 동일하다. In the first method of performing the material removal, it is desirable to maintain at least a portion of the relaxed
최종적으로 얻어지는 것은 수용기판(5) 및 유용층(6)을 포함하는 구조(20)(도 1d에 보여지는 것과 유사함)이고, 상기 유용층(6)은 변형된 Si층(2B') 및 완화된 SiGe층(2A')의 적어도 일부분 및 (임의로 Si층 또는 사용되는 제거방법에 따라 지지기판(1)의 나머지 부분)으로 구성된다. Finally obtained is a structure 20 (similar to that shown in FIG. 1D) comprising the receiving
제거 공정 수행의 두번째의 방법에서, 완화된 Si층(2B')의 적어도 일부분만을 유지하는 것이 바람직하고, 이어서, 물질제거는, 완화된 SiGe층(2A')을 제거하는 부가적 단계를 추가적으로 가지면서, 실시예 1에서 기술한 것과 동일하다. In the second method of performing the removal process, it is desirable to maintain only at least a portion of the
이러한 목적을 위해, HF:H2O2:CH3COOH를 포함하는 용액(선택도 약 1:1000)과 같은 Si에 대한 SiGe의 선택적 에칭을 위한 용액을 사용하여 수행될 수 있다.For this purpose, it can be carried out using a solution for selective etching of SiGe to Si, such as a solution comprising HF: H 2 O 2 : CH 3 COOH (selectivity about 1: 1000).
공정 수행의 두번째 방법에서, 완화된 SiGe층(2A')은 희생적이 될 수 있다. In the second method of performing the process, the
완화된 SiGe층(2A')의 이러한 희생은, 표면에 국한될 수 있고, 전이층(4)내에서의 섭동의 전달후에 전이층(4)와의 경계면의 근접에서, 결합전에 나타나는, 파라미터 상이 변형을 갖는 전위와 같은, 구조적 결점을 소멸하게 하는 것을 포함한다.This sacrifice of the
따라서, 완화된 SiGe층(2A')은, 본 발명에 의한 공정에서 사용되는 특정의 완화 방법으로부터 발생되는 가능한 구조적 결함으로부터, 변형된 Si층(2B')를 보존한다. Thus, the
따라서, 상기 희생적 기술은 종국적으로 구조적 결점을 거의 갖지 않는 변형된 Si층(2B')을 얻는 데 특히 적합하다. Thus, this sacrificial technique is particularly suitable for obtaining a
최종적으로 얻어지는 것은 수용기판(5) 및 유용층(6)을 포함하는 구조(20)(도 1d에 보여지는 것과 유사함)이고, 상기 유용층(6)은 변형된 Si층(2B')으로 구성된다. Finally obtained is a structure 20 (similar to that shown in FIG. 1D) comprising the receiving
실시예 3 : 도 3을 참고로 한다. 본 실시예는 실시예 2의 것과 동일한 웨이퍼(10)에 관한 것이고, 완화된 Si층상에 변형된 SiGe층을 추가로 포함한다. Example 3: Reference is made to FIG. 3. This embodiment relates to the
변형층(2)은 변형된 SiGe층(2A), 완화된 Si층(2B) 및 변형된 SiGe층(2C)으로 구성된다. The
변형층(2)은 관심의 SiGe의 임계적 두께보다 작은 두께를 갖고, 이 이상에서는 SiGe는 완화된다.The
변형층(2A)는 실시예 1의 변형 SiGe 층(2)와 동일한 특성을 갖는다. The
층(2A)의 두께는, 전이층(4)내에서의 섭동의 전달후에 전이층(4)와의 경계면 근처에서 나타나는 구조적 결함이 내부에 한정될 것 같은, 전형적인 두께 이상으로 선택하는 것이 바람직할 것이다. The thickness of
이러한 변형된 SiGe층(2A)은 완화된 Si층(2B) 및 변형층(2)의 전체적인 완화 동안의 임의의 구조적 결함으로부터의 변형된 SiGe 층(2C)를 보존할 것이다. This
따라서, 이러한 희생적인 기술은, 종국적으로 구조적 결점을 거의 갖지 않는 Si층(2B)을 얻는데 특히 적합할 것이다. Thus, this sacrificial technique would be particularly suitable for obtaining the
완화된 Si층(2B)은 전체 변형층(2)의 두께보다 매우 작은 두께를 갖고, 따라서, 변형층(2)는 전체적으로 변형된 구조적 특성을 유지한다. The
완화된 Si층(2B)는 약 수십 나노미터의 두께를 갖는다. The
변형된 SiGe층(2C)은 변형된 SiGe층(2A)와 동일한 특성을 갖는다. The
그러나, 바람직하게는 변형된 SiGe층(2C)은 변형된 SiGe층(2A)보다 더 두껍다. However, preferably the
변형된 SiGe층(2C)은, 특정의 하나의 상황에서, 변형층(2)의 주요한 부분을 나타낸다. The
제거공정의 수행은 실시예 2의 것과 동일하다. Performing the removal process is the same as that in Example 2.
전이층(4)의 생성 및 실시예 1과 동일한 열처리의 부가적 이점은 다음과 같은 효과를 갖는다. The additional advantages of the production of the
- 완화된 변형층(2A')(도시하지 않음)을 형성하기 위해 변형된 층(2A)을 탄성적으로 완화시킴. Elastically relaxed the
- 변형된 완화층(2B')(도시하지 않음)을 형성하기 위해 완화된 층(2B)을 탄성적으로 변형시킴. 후자는 하부의 완화된 SiGe의 것에 근접한 격자 파라미터를 갖는다. Elastically deforming the
- 완화된 변형층(2C')(도시하지 않음)을 형성하기 위해 변형된 층(2C)를 탄성적으로 완화시킴. Elastically relaxed the
웨이퍼(10)가, 중간결합층과 함께 또는 중간결합층 없이 완화된 변형층(2C')에서 수용기판(5)에 결합된 후에, 물질은 상기의 공지기술 중 하나 이상을 사용하여 제거될 수 있다. After the
물질 제거 수행의 첫번째의 방법에서, 완화된 변형층(2A') 및 변형된 Si층(2B') 및 완화된 SiGe층(2C')의 적어도 일부분을 유지하는 것이 바람직하고, 이어서, 물질제거는 실시예 1에서 기술한 것과 동일하다. In the first method of performing the material removal, it is desirable to maintain at least a portion of the relaxed
최종적으로 얻어지는 것은 수용기판(5) 및 유용층(6)을 포함하는 구조(20)(도 1d에 보여지는 것과 유사함)이고, 상기 유용층(6)은 완화된 SiGe층(2C'), 변형된 Si층(2B') 및 완화된 SiGe층(2A')의 적어도 일부분 및 (임의로 Si층 또는 사용되는 제거방법에 따라 지지기판(1)의 나머지 부분)으로 구성된다. Finally obtained is a structure 20 (similar to that shown in FIG. 1D) comprising the receiving
물질제거 수행의 두번째의 방법에서, 변형된 Si층(2B') 및 완화된 SiGe층(2C')의 적어도 일부분만을 보존하는 것이 바람직하고, 이어서, 물질제거는 실시예 2의 물질 제거 수행의 두번째 방법과 동일하다. In the second method of performing the dematerialization, it is preferable to preserve only at least a portion of the modified
최종적으로 얻어지는 것은 수용기판(5) 및 유용층(6)을 포함하는 구조(20)(도 1d에 보여지는 것과 유사함)이고, 상기 유용층(6)은 변형된 Si층(2B') 및 완화된 SiGe층(2C')의 적어도 일부분으로 구성된다. Finally obtained is a structure 20 (similar to that shown in FIG. 1D) comprising the receiving
공정 수행의 세번째의 방법에서, 완화된 SiGe층(2C')의 적어도 일부분만을 유지하는 것이 바람직하다. 이어서, 물질제거는, 변형된 Si층(2B')을 제거하는 부가적 단계를 추가적으로 가지면서, 상기 수행의 두번째 방법에서 기술한 것과 동일하다. In a third method of performing the process, it is desirable to retain at least a portion of the
이러한 목적을 위해, 변형된 Si(2B')의 선택적 에칭은 다음의 화합물의 적어도 하나를 포함하는 용액을 사용하여 수행할 수 있다: KOH, NH4OH (암모늄 하이드록사이드), TMAH, EDP 또는 HNO3 또는 현재 연구중인 용액으로서, HNO3, HNO2, H2O2, HF, H2SO4, H2SO2, CH3COOH 및 H2O 와 같은 작용제를 조합한 용액. For this purpose, selective etching of modified Si (2B ′) can be performed using a solution comprising at least one of the following compounds: KOH, NH 4 OH (ammonium hydroxide), TMAH, EDP or HNO 3 or a solution in combination with agents such as HNO 3 , HNO 2 , H 2 O 2 , HF, H 2 SO 4 , H 2 SO 2 , CH 3 COOH and H 2 O.
완화된 SiGe층(2C')는 에칭 정지층이기 때문에, 결국 이러한 방법은 낮은 표면 거칠기를 갖는 두께에서 특히 균일한 층을 얻는 것이 가능하다. Since the
따라서, 층의 질을 양호하게 유지하면서 매우 작은 두께의 층을 갖는 것이 가능하다. Therefore, it is possible to have a layer of very small thickness while maintaining good quality of the layer.
최종적으로 얻어지는 것은 수용기판(5) 및 유용층(6)을 포함하는 구조(20)(도 1d에 보여지는 것과 유사함)이고, 상기 유용층(6)은 완화된 SiGe층(2C')를 구성한다. Finally obtained is a structure 20 (similar to that shown in FIG. 1D) comprising the receiving
구조(20)을 사용하는 특정의 하나의 방법에서, 어떠한 구조(20)가 얻어지든 지, SiGe층의 또는 변형된 Si층의 에픽택셜 성장, 또는 다층 구조를 형성하기 위해, SiGe층들 혹은 변형된 Si층들의 연속이 교대로 구성되는 다른 에피층과 같은, 하나 이상의 에피층이 웨이퍼(10)상에서 성장할 수 있다. In one particular method of using
본 문헌에서 나타낸 반도체층들에서, 탄소와 같은 다른 구성성분이 여기에 추가될 수 있으며, 이때 관심의 층내에서의 탄소농도는 50% 이하, 또는 특히 5% 이하이다. In the semiconductor layers shown in this document, other constituents such as carbon can be added here, with the carbon concentration in the layer of interest being 50% or less, or in particular 5% or less.
본 발명은 변형된 SiGe층(2) 및 Si 지지 기판(1)에 한정되지 않고, 본 발명에 따른 공정을 사용하여 사용될 수 있는 (2차, 3차, 또는 4차 타입의 또는 더욱 높은 차수 타입의) III-V 또는 II-VI 원자족의 물질과 같은 다른 물질에 또한 확장된다. The invention is not limited to the modified
또한, 제거후에 얻어지는 최종적인 구조가 SGOI, SOI 또는 Si/SGOI 타입의 구조에 한정되지 않는다. In addition, the final structure obtained after removal is not limited to the structure of SGOI, SOI or Si / SGOI type.
본 발명은 웨이퍼로부터의 유용층의 형성 방법에 관한 것으로서, 상기 웨이퍼는 결정성 물질로부터 각각 선택된 변형층 및 기판을 포함하고, 마이크로전자공학, 광학 또는 광전자공학에서 사용된다. The present invention relates to a method of forming a useful layer from a wafer, wherein the wafer comprises a strained layer and a substrate, respectively, selected from crystalline materials and is used in microelectronics, optical or optoelectronics.
Claims (39)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0211543A FR2844634B1 (en) | 2002-09-18 | 2002-09-18 | FORMATION OF A RELAXED USEFUL LAYER FROM A PLATE WITHOUT BUFFER LAYER |
FR02/11543 | 2002-09-18 | ||
US43942803P | 2003-01-13 | 2003-01-13 | |
US60/439,428 | 2003-01-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050084568A KR20050084568A (en) | 2005-08-26 |
KR100787261B1 true KR100787261B1 (en) | 2007-12-20 |
Family
ID=31897466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057004766A KR100787261B1 (en) | 2002-09-18 | 2003-09-17 | Formation of a relaxed useful layer from a wafer with no buffer layer |
Country Status (8)
Country | Link |
---|---|
US (1) | US7001826B2 (en) |
EP (1) | EP1543552A1 (en) |
KR (1) | KR100787261B1 (en) |
CN (1) | CN1774798B (en) |
AU (1) | AU2003274477A1 (en) |
FR (1) | FR2844634B1 (en) |
TW (1) | TWI296819B (en) |
WO (1) | WO2004027858A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160067778A (en) * | 2014-12-04 | 2016-06-14 | 소이텍 | Layer transferring process |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
FR2857983B1 (en) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING AN EPITAXIC LAYER |
DE10360874B4 (en) * | 2003-12-23 | 2009-06-04 | Infineon Technologies Ag | Field effect transistor with hetero-layer structure and associated production method |
FR2867310B1 (en) | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | TECHNIQUE FOR IMPROVING THE QUALITY OF A THIN LAYER TAKEN |
US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
FR2867307B1 (en) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | HEAT TREATMENT AFTER SMART-CUT DETACHMENT |
US7282449B2 (en) * | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
US6893936B1 (en) * | 2004-06-29 | 2005-05-17 | International Business Machines Corporation | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer |
US7172930B2 (en) * | 2004-07-02 | 2007-02-06 | International Business Machines Corporation | Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer |
FR2880189B1 (en) * | 2004-12-24 | 2007-03-30 | Tracit Technologies Sa | METHOD FOR DEFERRING A CIRCUIT ON A MASS PLAN |
US8007675B1 (en) * | 2005-07-11 | 2011-08-30 | National Semiconductor Corporation | System and method for controlling an etch process for a single crystal having a buried layer |
FR2907966B1 (en) * | 2006-10-27 | 2009-01-30 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING A SUBSTRATE |
FR2910179B1 (en) * | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | METHOD FOR MANUFACTURING THIN LAYERS OF GaN BY IMPLANTATION AND RECYCLING OF A STARTING SUBSTRATE |
JP2008198656A (en) | 2007-02-08 | 2008-08-28 | Shin Etsu Chem Co Ltd | Method of manufacturing semiconductor substrate |
FR2912550A1 (en) * | 2007-02-14 | 2008-08-15 | Soitec Silicon On Insulator | Strained silicon on insulator structure/plate fabricating method, involves contacting germanium layer with silicon layer which presents germanium concentration of thirty percent and duration of over-etching phase lower than twenty seconds |
FR2924273B1 (en) * | 2007-11-28 | 2010-02-19 | Commissariat Energie Atomique | DEFORMATION MODERATION METHOD |
FR2931293B1 (en) * | 2008-05-15 | 2010-09-03 | Soitec Silicon On Insulator | PROCESS FOR MANUFACTURING AN EPITAXIA SUPPORT HETEROSTRUCTURE AND CORRESPONDING HETEROSTRUCTURE |
FR2977074A1 (en) * | 2011-06-23 | 2012-12-28 | Soitec Silicon On Insulator | PROCESS FOR PRODUCING A SEMICONDUCTOR SUBSTRATE COMPRISING POROUS SILICON |
DE102015210384A1 (en) | 2015-06-05 | 2016-12-08 | Soitec | Method for mechanical separation for a double-layer transfer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
WO1999053539A1 (en) * | 1998-04-10 | 1999-10-21 | Massachusetts Institute Of Technology | Silicon-germanium etch stop layer system |
WO2002071495A1 (en) * | 2001-03-02 | 2002-09-12 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0799495A4 (en) * | 1994-11-10 | 1999-11-03 | Lawrence Semiconductor Researc | Silicon-germanium-carbon compositions and processes thereof |
SG67458A1 (en) * | 1996-12-18 | 1999-09-21 | Canon Kk | Process for producing semiconductor article |
FR2773261B1 (en) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | METHOD FOR THE TRANSFER OF A THIN FILM COMPRISING A STEP OF CREATING INCLUSIONS |
US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
JP3967515B2 (en) * | 2000-02-16 | 2007-08-29 | 株式会社神戸製鋼所 | Titanium alloy material for muffler and muffler |
US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
US6646322B2 (en) * | 2001-03-02 | 2003-11-11 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6593641B1 (en) * | 2001-03-02 | 2003-07-15 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6724008B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6900103B2 (en) * | 2001-03-02 | 2005-05-31 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6677192B1 (en) * | 2001-03-02 | 2004-01-13 | Amberwave Systems Corporation | Method of fabricating a relaxed silicon germanium platform having planarizing for high speed CMOS electronics and high speed analog circuits |
US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
JP3970011B2 (en) * | 2001-12-11 | 2007-09-05 | シャープ株式会社 | Semiconductor device and manufacturing method thereof |
US6746902B2 (en) * | 2002-01-31 | 2004-06-08 | Sharp Laboratories Of America, Inc. | Method to form relaxed sige layer with high ge content |
US6852652B1 (en) * | 2003-09-29 | 2005-02-08 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on glass via layer transfer |
-
2002
- 2002-09-18 FR FR0211543A patent/FR2844634B1/en not_active Expired - Lifetime
-
2003
- 2003-09-17 WO PCT/IB2003/004793 patent/WO2004027858A1/en active Application Filing
- 2003-09-17 KR KR1020057004766A patent/KR100787261B1/en active IP Right Grant
- 2003-09-17 EP EP03758452A patent/EP1543552A1/en not_active Withdrawn
- 2003-09-17 TW TW092125544A patent/TWI296819B/en not_active IP Right Cessation
- 2003-09-17 US US10/663,917 patent/US7001826B2/en not_active Expired - Lifetime
- 2003-09-17 CN CN038223058A patent/CN1774798B/en not_active Expired - Lifetime
- 2003-09-17 AU AU2003274477A patent/AU2003274477A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
WO1999053539A1 (en) * | 1998-04-10 | 1999-10-21 | Massachusetts Institute Of Technology | Silicon-germanium etch stop layer system |
WO2002071495A1 (en) * | 2001-03-02 | 2002-09-12 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160067778A (en) * | 2014-12-04 | 2016-06-14 | 소이텍 | Layer transferring process |
KR102443270B1 (en) | 2014-12-04 | 2022-09-14 | 소이텍 | Layer transferring process |
Also Published As
Publication number | Publication date |
---|---|
CN1774798B (en) | 2010-04-28 |
TW200414296A (en) | 2004-08-01 |
KR20050084568A (en) | 2005-08-26 |
EP1543552A1 (en) | 2005-06-22 |
TWI296819B (en) | 2008-05-11 |
US20040067622A1 (en) | 2004-04-08 |
FR2844634B1 (en) | 2005-05-27 |
US7001826B2 (en) | 2006-02-21 |
FR2844634A1 (en) | 2004-03-19 |
AU2003274477A1 (en) | 2004-04-08 |
AU2003274477A8 (en) | 2004-04-08 |
CN1774798A (en) | 2006-05-17 |
WO2004027858A8 (en) | 2005-04-28 |
WO2004027858A1 (en) | 2004-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100787261B1 (en) | Formation of a relaxed useful layer from a wafer with no buffer layer | |
EP1522097B1 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
US7348260B2 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
US20040192067A1 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
US6953736B2 (en) | Process for transferring a layer of strained semiconductor material | |
US5877070A (en) | Method for the transfer of thin layers of monocrystalline material to a desirable substrate | |
US7736988B2 (en) | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate | |
JP4975642B2 (en) | Formation and processing of SiGe structures | |
US20060014363A1 (en) | Thermal treatment of a semiconductor layer | |
KR100829644B1 (en) | Method of transferring of a layer of strained semiconductor material | |
EP1702357B1 (en) | Substrate with determinate thermal expansion coefficient | |
JP4980049B2 (en) | Relaxation of thin layers after transition | |
US7452792B2 (en) | Relaxation of layers | |
US20180005872A1 (en) | Preparation of silicon-germanium-on-insulator structures | |
JP5032743B2 (en) | Formation of relaxed useful layers from wafers without a buffer layer | |
KR100842848B1 (en) | Thermal treatment of a semiconductor layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20121203 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131209 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 11 |