KR100782187B1 - 프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵방지 방법 - Google Patents

프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵방지 방법 Download PDF

Info

Publication number
KR100782187B1
KR100782187B1 KR1020060042161A KR20060042161A KR100782187B1 KR 100782187 B1 KR100782187 B1 KR 100782187B1 KR 1020060042161 A KR1020060042161 A KR 1020060042161A KR 20060042161 A KR20060042161 A KR 20060042161A KR 100782187 B1 KR100782187 B1 KR 100782187B1
Authority
KR
South Korea
Prior art keywords
signal
frame
input
video signal
unit
Prior art date
Application number
KR1020060042161A
Other languages
English (en)
Other versions
KR20070109335A (ko
Inventor
김강수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060042161A priority Critical patent/KR100782187B1/ko
Publication of KR20070109335A publication Critical patent/KR20070109335A/ko
Application granted granted Critical
Publication of KR100782187B1 publication Critical patent/KR100782187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 디스플레이 기기에서 프레임 스킵으로 인한 화면의 껌벅거림 현상이나 불연속적인 현상을 해결하기 위한 것으로 프레임 스킵을 방지하기 위한 장치 및 방법에 관한 것이다.
본 발명에 따른 프레임 스킵 방지 장치는 수신된 방송신호의 입력 경로를 결정하는 스위칭부; 상기 스위칭부의 출력 신호를 지연 시키는 지연버퍼; 상기 스위칭부로부터 입력되는 신호 또는 상기 지연버퍼를 통해 입력되는 신호를 디스플레이 가능하도록 해상도를 조절하는 비디오 신호 처리부; 상기 비디오 신호 처리부의 입력신호를 저장하는 프레임 메모리부; 상기 비디오 신호 처리부의 입력신호와 출력신호의 시간 차를 구하는 계산부; 및 상기 계산부의 출력신호에 따라 입력신호가 상기 비디오 신호 처리부로 입력되거나 상기 지연버퍼로 입력되도록 상기 스위칭부를 제어하는 제어부;를 포함하는 것을 특징으로 한다.
프레임 스킵, 지연버퍼, 검출부, 프레임 비교부

Description

프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵 방지 방법{(An) image display device for preventing skip of frame and method for preventing skip of frame}
도1은 일반적인 디지털 TV의 블럭도
도2는 프레임 스킵을 설명하는 블럭도
도3은 본 발명의 실시에 따른 프레임 스킵 장치의 블럭도
도4는 본 발명의 실시에 따른 메모리에 데이터가 쓰여지고 읽혀지면서 프레임 스킵이 발생하는 과정과 입력신호를 지연시키는 과정을 나타낸 개략도
도5는 본 발명의 실시에 따른 프레임 스킵 방지 방법의 전체 흐름도
<도면의 주요부의 기호에 대한 설명>
100 : 튜너 110 :디먹스
120 : 디코더 130 : 프레임 스킵 방지부
131 : 스위칭부 132 : 비디오 신호 처리부
133 : 프레임 메모리 134 : 지연부
132a : 프레임 비교부 135 : 검출부
140 : 제어부 150 : 디스플레이부
본 발명은 프레임 스킵을 방지하기 위한 장치 및 방법에 관한 것으로서, 특히 프레임 스킵 방지가 가능한 영상표시기기 및 그 방법에 관한 것이다.
최근 디지털 TV의 보급이 일반화되고, 고화질의 선명한 화면을 가정에서 TV 수신기로 볼 수 있도록 비디오 데이터를 압축하여 송신하고자 하는 노력이 기울여지고 있다.
디지털 TV의 보급으로 선명한 화질의 방송을 시청할 수 있을 뿐만 아니라 PIP(Picture In Picture), POP(Picture Out Picture)등 다양한 기능의 구현이 가능해 졌다.
도1은 일반적인 디지털 TV의 블럭도이다.
도1에서 도시하는 바와 같이, 일반적인 디지털 TV는 RF 신호를 수신하기 위한 TV 튜너(10), 상기 튜너(10)로부터 수신된 신호에 다중화 되어 있는 오디오, 비디오, 기타 데이터 정보등을 파싱하는 디먹스부(20), 상기 디먹스부(20)로 부터 입력된 비디오 신호를 복호화 하기 위한 비디오 디코더(30), 상기 비디오 디코더(30)를 통한 디지털 신호가 입력되며 디스플레이부에 맞게 디지털 RGB신호로 출력하는 비디오 신호 처리부(40), 상기 비디오 신호 처리부(40)를 통해 입력되는 비트 스트림(bit stream) 및 디코딩된 데이터의 쓰기 및 읽기가 가능한 메모리부(50), 상기 비디오 신호 처리부의 입출력을 제에하고 디지털 TV 전체 시스템을 제어하는 제어 부(60) 및 상기 비디오 신호 처리부(40)를 통해 입력되는 신호를 디스플레이하는 디스플레이부(70)를 포함한다.
그러나 종래의 이러한 방식은 메모리에 입력되는 입력 주파수와 출력주파수가 동일할 때에는 문제가 되지 않으나 입력 주파수와 출력 주파수가 상이한 경우에는 프레임 스킵(frame skip)현상이 일어나는 문제점이 있다. 입력 주파수는 입력 기기에 따라 주파수가 다양하게 변화하나 디지털 TV 의 모듈은 50Hz 또는 60Hz로 고정되어 있기 때문에 메모리에 쓰기 및 읽기의 간격이 상이하게 되어 겹치는 부분이 발생할 수 있는 것이다.
도2는 종래기술에 따른 프레임 스킵 현상을 설명하는 블락도이다.
예를 들어 비디오 신호 처리부(40)의 입력 신호의 수직 동기 주파수를 V1이라고 하고 출력 신호의 수직 동기 주파수를 V2라고 할때, 입출력 신호의 데이터 타이밍의 차이 즉, 1/V2-1/V1의 시간 차이가 발생한다. 이때 입력 신호의 주파수가 출력신호의 주파수보다 더 큰 경우 입력신호의 주기(T1)가 더 빠르게 되고 입력신호와 출력신호의 간격이 점점 좁아지게 되고 겹치는 현상이 발생하게 된다.
입력신호가 출력신호가 프레임 메모리 쓰여지고 읽혀지는 간격에 차이가 날때는 문제가 없으나, 간격이 점점 좁아져서 동시에 쓰여지고 읽혀지는 경우에는 프레임 메모리에서 읽혀지지 않은 데이터가 지워지고 다음 프레임의 데이터가 쓰여지는 현상이 발생하게 된다. 따라서 프레임이 누락되는 현상(프레임 스킵)이 발생하고 화면에 불연속적인 영상이 발생하여 순간적으로 화면이 멈추었다 가는 듯 하는 등의 현상이 발생하게 된다.
즉, 입력주파수와 출력주파수가 상이한 경우에는 프레임 스킵 현상으로 화면의 불연속적인 현상이 발생하는 문제점 있다.
특히 디지털 TV로의 입력신호의 주파수는 각 기기마다 다양하기 이러한 현상은 매우 빈번하게 발생할 수 있는 문제점이 있다.
본 발명은 비디오 신호 처리부의 입력단에 지연부 즉, 지연 버퍼를 추가하여 입력신호가 프레임 메모리에 쓰여지는 타이밍을 콘트롤함으로써 입력신호와 출력신호가 겹쳐지는 현상 즉, 프레임 메모리에 쓰여진 데이터가 읽혀지기 전에 삭제되는 것을 방지하여 상기와 같은 프레임 스킵 현상으로 인한 화면의 부자연스러움을 방지하는 것을 목적으로 한다.
또한, 본 발명은 화면 변화가 없는 경우와 같이 일부 프레임이 삭제되어도 시청자가 화면의 불연속적인 현상을 인식할 수 없는 경우에 프레임을 삭제하여 상기 지연버퍼에 계속해서 프레임이 누적되는 것을 방지하여 버퍼의 과도하게 커지는 것을 방지하는 것을 목적으로 한다.
본 발명은 영상표시기기의 화질을 개선하기 위한 것으로서 특히, 프레임 스킵 발생을 방지하기 위한 장치 및 방법에 관한 것이다.
본 발명에 따른 영상표시기기는 외부로부터 수신한 영상신호를 디스플레이 가능하게 포맷 변환하는 비디오 신호 처리부와, 상기 비디오 신호 처리부로부터의 출력신호를 디스플레이하는 디스플레이부를 포함하는 영상표시기기에 있어서,
상기 비디오 신호 처리부의 전단에 연결되며 상기 입력되는 영상신호의 입력 경로를 절환하고 결정하는 스위칭부; 상기 스위칭부에서 입력되는 신호를 지연시키고 상기 비디오 신호 처리부로 출력하는 지연부; 상기 비디오 신호 처리부의 입력신호와 출력신호의 주파수를 비교하여 프레임 스킵 구간을 검출하는 검출부; 및 상기 검출부의 출력신호에 따라 입력 영상신호가 직접 상기 비디오 신호 처리부로 입력되도록 하거나 상기 지연부로 입력되도록 상기 스위칭부를 제어하는 제어부;를 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 프레임 스킵 방지 방법은 외부로부터 수신한 영상신호를 디스플레이 가능하게 포맷 변환하는 비디오 신호 처리부와, 상기 비디오 신호 신호 처리부로부터의 출력신호를 디스플레이하는 디스플레이부를 포함하는 영상표시기기의 프레임 스킵 방지 방법에 있어서,
상기 비디오 신호 처리부에 입력되는 입력신호와 출력신호의 시간 차이를 구하는 단계; 상기 차이 값을 근거로 프레임 스킵 발생 구간인지 여부를 판단하는 단계; 및 상기 판단결과 프레임 스킵 구간이라고 판단되는 경우에는 입력 영상신호를 지연시키는 단계;를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 살펴본다.
도3은 본 발명에 따른 프레임 스킵을 방지하기 영상표시기기의 구성을 나타내는 블럭도이다. 상기 영상표시기기는 디지털 TV 등 다양한 영상표시 매체가 될 수 있다. 이하에서는 디지털 TV를 실시예로서 설명한다.
본 발명에 따른 디지털 TV는 방송신호를 수신하고 선국하는 튜너(100), 상기 선국된 방송신호에서 영상 및 음성 신호를 분리하는 디먹스(110), 상기 영상 및 여성 신호를 재생 가능하도록 디코딩하는 디코더(120), 프레임 스킵 구간을 검출하고 프레임 스킵이 일어나는 구간에 지연 가능하도록 하는 프레임 스킵 방지부(130), 상기 프레임 스킵 방지부의 신호에 따라 프레임 스킵이 일어나는 구간에서 입력 신호가 지연되도록 제어하고 상기 디먹스 및 디코더 등 전체 시스템을 제어하는 제어부(140) 및 상기 비디오 신호 처리된 신호를 디스플레이하는 디스플레이부(150)을 포함한다.
상기 프레임 스킵 방지부(130)는 상기 제어부(140)의 제어에 따라 프레임 스킵이 일어나는 경우 입력신호를 지연시키기 위해 입력 신호의 경로를 변경하는 스위칭부(131), 상기 스위칭부(131)에서 입력되는 신호를 지연시키고 상기 비디오 신호 처리부로 출력하는 지연부(134), 상기 지연부로 입력되는 영상 신호의 연속하는 프레임을 비교하고 정지영상인지 여부를 판단하는 프레임 비교부(134a), 상기 디코더(120)를 통해 출력되는 디지털 신호를 디스플레이부(150)에 맞게 디지털 R, G, B 신호로 출력하는 비디오 신호 처리부(132)와, 상기 비디오 신호 처리부(132)의 입력신호와 출력신호의 주파수를 비교하여 프레임 스킵 구간을 검출하는 프레임 스킵 검출부(135); 및 상기 비디오 신호 처리부(132)가 영상신호를 처리할 수 있도록 저장하는 프레임 메모리(133)를 포함한다. 상기 비디오 신호처리부(132)는 입력 되는 영상신호를 상기 프레임 메모리(133)에 쓰고 저정된 데이터를 읽어서 영상처리를 한 후 디스플레이부(150)로 출력한다.
보다 상세하게 살펴보면, 상기 비디오 신호 처리부(132)는 상기 프레임 메모리(134)에 저장된 데이터, 즉 메모리에 쓰여진 데이터를 읽어서 영상표시기기의 정해진 포맷에 맞도록 변환하여 출력한다. 이때 프레임 메모리(133)에 쓰기와 읽기가 동시에 일어나는 경우 데이터가 기록되기 전에 메모리를 읽게 되고 프레임이 누락되는 현상이 발생할 수 있다. 따라서 본 발명에서는 지연버퍼를 사용하여 입력신호를 일정 간격으로 지연 시킴으로서 상기 프레임 메모리(120)에 데이터가 기록되기 전에 읽히는 현상을 방지할 수 있다.
상기 지연부(134)는 스위칭부(131)의 스위칭에 따라 입력신호가 지연되는 경우 잠시 저장한후 출력함으로써 신호를 지연시킨다. 바람직하게는 입력 신호의 수직 동기 주파수의 역수만큼 지연시킨다. 이때 입력신호가 계속해서 지연되는 상기 지연부, 즉 버퍼에 계속해서 신호가 계속해서 누적되고 되면 버퍼의 용량이 커야하고 방송지연될 수 있기 때문에 프레임 비교부(134a)를 통해 연속되는 프레임의 변화를 감지한다. 정지 영상과 같은 프레임의 움직임 변화가 없는 경우에는 일부 프레임을 삭제하여도 시청자가 프레임 스킵 현상을 인식할 수 없기 때문에 상기 지연부에 저장되어 있는 일부 프레임을 삭제하도록 제어부가 제어한다.
상기 검출부(135)는 상기 스위칭부를 통해 비디오 신호 처리부(132)로 입력되는 입력신호와 비디오 신호 처리부를 통과한 후의 출력신호의 주파수를 비교해서 입력주파수와 출력주파수의 시간 차이를 구한다. 입력신호의 입력주기를 T1(1/V1)이라고 하고 출력신호의 출력주기를 T2(1/V2)라고 하면 입력신호와 출력신호의 시간차 X는 아래 수학식 1과 같다.
Figure 112006032836552-pat00001
도면에는 도시되지 않았으나, 상기 검출부(135)는 상기 구하여진 X값을 저장할 수 있는 메모리를 포함한다.
도 4는 프레임 스킵과 입력신호의 지연이 일어나는 과정을 나타낸 도면이다. 도 4를 참조하여 프레임 스킵이 일어나는 과정과 상기 주파수 비교기에서의 계산 과정 및 프레임 스킵을 방지하기 위한 입력 신호를 지연시키는 방법을 설명한다.
도면에 표시된 것과 같이 첫번째 프레임의 읽기와 쓰기의 시간 차이가 X라고 하면 2번째 프레임의 읽기와 쓰기의 시간 차이는 2X, (N-1)번째 프레임은 (N-1)ㆍX, N번째 프레임은 NㆍX만큼의 차이가 난다. 따라서 NㆍX가 출력신호의 수직 동기주파수(V2)의 역수와 같아질 때 프레임 스킵이 발생하게 된다.
이때의 N은 수학식 2와 같이 나타낼수 있다.
Figure 112006032836552-pat00002
Figure 112006032836552-pat00003
상기와 같은 방법으로 검출부(135)에서는 프레임 스킵이 발생하는 프레임을 계산할 수 있다.
상기의 수학식에서 나타나듯이 입력 수직 동기신호를 입력동기신호에 출력 수직 동기신호를 뺀 값으로 나눈값과 같아지는 프레임에서 프레임 스킵이 발생하게 된다.
상기 제어부(140)에서는 프레임 스킵이 일어난다고 예측한 N번째 프레임에 해당하는 경우 플래그를 발생시키고 상기 스위칭부(131)로 신호를 전달시키고 N번째 프레임의 경우 입력 신호가 지연버퍼로 입력되도록 상기 스위칭부(131)를 제어하여 입력신호를 T1(1/V1)만큼 지연시킨다. 상기와 같이 N번째 프레임에서 입력신호가 지연되므로써 상기 프레임 메모리(133)에 데이터가 기록되기 전에 읽히는 현상을 방지할 수 있고 프레임 스킵이 발생되는 것을 막을 수 있다. 2N, 3N의 경우에도 동일하게 처리함으로써 프레임 스킵을 방지할 수 있다.
따라서 도4에 도시된 것과 같이 N번째 입력신호를 지연시킴으로서 메모리에 데이터가 동시에 쓰기지고 읽혀지는 것을 방지할 수 있고 따라서 프레임 스킵을 방지할 수 있다.
예를 들어 입력신호의 주파수, V1이 70Hz이고 출력신호의 주파수, V2가 50Hz라고 하면, T1 = 0.0125s, T2 = 0.02s가 된다.
따라서, 입력신호가 메모리에 쓰여지는 주기가 출력신호가 메모리에서 읽혀져서 나가는 주기보다 짧게되고 시간이 지나면서 쓰기와 읽기가 동시에 일어나는 현상이 발생하는 것이다.
상기의 주파수를 수학식 2에 대입하면 N = 3.5를 도출할 수 있다. 즉, 입력신호와 출력신호의 간격이 충분히 떨어져 있다고 하더라고 3번째 프레임을 지나면 입력신호가 출력신호가 거의 겹치게 되고 따라서 입력신호를 지연시킬 필요가 있는 것이다.
상기와 같이 구성된 본 발명에 따른 영상표시기기의 프레임 스킵 방지의 동작을 설명하면 다음과 같다.
먼저 튜너를 통해 입려된 신호는 디먹스를 통해 분리되고 디코더를 통해 디코딩된다.
디코더로 통해 디코딩된 신호는 스위칭부를 통해 비디오 신호 처리부로 입력된다. 비디오 신호 처리부로 입력된 신호는 프레임 메모리에 기록되고(writing), 상기 비디오 신호 처리부는 프레임 메모리에 쓰여진 데이터를 읽어 디스플레이부, 예를 들어 LCD 또는 PDP등에 표시부에 디스플레이하기에 적합한 형태로 스케일링한 뒤 출력한다.
상기에서 출력된 신호는 디스플레이부로 출력된다. 이때 검출부(135)는 상기 출력된 신호와 스위칭부를 통해 입력된 신호와 비교하여 입출력 신호의 시간 간격을 구하고 상기 차이값은 계산부내에 포함되어 있는 메모리에 저장된다.
상기 제어부(140)는 상기 검출부(135)의 메모리에 저장되어 있는 입출력 신호의 차이값을 읽어 이것을 기준으로 프레임 스킵이 발생하는지 여부를 판단하고 프레임 스킵이 일어난다고 판단되는 경우에는 플래그를 발생시켜 스위칭부로 보내어 입력신호가 지연되도록 제어한다.
이때 지연부(134)는 스위칭부를 통해 입력된 신호가 잠시 지연되도록 하는 역할을 하며, 바람직하게는 출력신호의 수직 동기신호의 역수, 즉 출력신호의 주기 만큼 지연시킨다.
상기와 같은 절차를 거침으로서 입력신호가 지연되어 메모리에 쓰여진 데이터가 지워지기 전에 출력되는 경우는 없고 프레임 스킵을 방지할 수 있는 것이다.
도5는 본 발명의 실시에 따른 프레임 스킵을 방지하기 위한 방법을 나타낸 전체 흐름도이다.
먼저 입력 주파수가 스위칭부로 입력되고 주파수 비교기에서 스위칭부를 통과한 입력신호와 비디오 신호 처리부를 통과한 출력신호를 비교하여 입력 주파수와 출력 주파수의 차이에 따른 주기의 차이(X)를 계산하게 된다(S100). 계산 방법은 상기에서 상술한 바와 같이 출력주파수의 역수(T2)에서 입력주파수의 역수(T1)를 감산하여 구할 수 있다.
상기 절차에 따라 얻어진 결과값은 검출부내의 메모리에 저장된다(S110).
상기 검출부에서는 저장된 입출력 신호의 간격 차이값을 기준으로 프레임 스킵이 필요한 구간인지 여부를 판단한다(S120).
상기에서 상술한 것과 같이 N번째 프레임의 차이값, NㆍX값이 출력신호의 주기(T2), 즉 출력신호의 수직 동기 주파스의 역수값과 동일하면 프레임 스킵이 일어나는 것으로 판단한다. 입출력 신호의 간격 및 N값은 상기 수학식 1, 2와 같은 방법으로 구할 수 있다.
상기 단계에서 프레임 스킵이 발생하는 구간이라고 판단되는 경우에는 제어부에서 프레임 스킵 플래그가 발생되고(S130), 스위칭부에서는 상기 플래그를 받아 입력 신호의 경로를 변경하여 입력신호를 지연버퍼로 입력한다(S140).
프레임 스킵 구간이 아니라고 판단되는 경우에는 입력신호는 지연 없이 곧바로 비디오 신호 처리부로 입력되어(S180) 디스플레이 되기 적합한 형태로 신호 처리된다.
상기 경로가 변경되어 지연 버퍼로 입력된 신호는 연속되는 프레임을 비교하여 프레임의 변화율을 확인한다(S150).
상기 연속되는 프레임을 비교하여 정지영상인지 여부를 판단한다(S160).
상기 비교 결과 연속되는 프레임이 동일하면 정지영상이라고 판단할 수있다. 또는 초당 프레임의 일정한 임계치 이상 변화가 없이 동일하면 정지영상이라고 판단할 수 있다. 이러한 임계치는 영상표시기기의 제조시에 설정할 수 있다. 예를 들어 초당 50프레임 이상 동일하면 정지영상이라고 판단할 수 있다.
상기 판단 결과 정지영상이라고 판단되는 경우에는 연속되는 동일한 프레임이 삭제된다(S170). 정지 영상이 아니라고 판단되는 경우에는 프레임 삭제 단계없이 곧바로 비디오 신호 처리부로 지연된 신호가 입력된다(180).
그리고, 메모리에 쓰고 읽고를 수행한 후, 상기 비디오 신호 처리부에서 디스플레이하기에 적합한 신호로 처리된 후 디스플레이된다(S190 ∼ S200).
이상에서와 같이 본 발명에 의하면 프레임 스킵 현상으로 인한 화면의 불연속적인 영상이 발생하는 문제를 해결할 수 있는 효과가 있다.
특히 빠른 동영상 시청시 화면의 끊김이나 부자연스러운 현상을 해결하여 뛰 어난 화질을 제공할 수 있다.
또한, 최근에는 게임이나 DVD 영화와 보급이 일반화 됨에 따라 빠른 화면의 진행이 많은데 이러한 게임이나 DVD 영화에서 본 발명의 효과가 더욱 극명하게 드러난다.
또한, 정지 영상에서는 프레임을 일부 삭제함으로써 프레임이 계속적으로 지연되어 실시간으로 재생되지 않는 문제점을 해결하고 버퍼의 용량이 지나치게 커지는 것을 방지할 수 있는 효과가 있다.

Claims (16)

  1. 외부로부터 수신한 영상신호를 디스플레이 가능하게 포맷 변환하는 비디오 신호 처리부와, 상기 비디오 신호 처리부로부터의 출력신호를 디스플레이하는 디스플레이부를 포함하는 영상표시기기에 있어서,
    상기 비디오 신호 처리부를 통해 입출력되는 주파수의 시간 차이를 토대로 프레임 스킵 구간을 검출하는 검출부;
    상기 비디오 신호 처리부의 전단에 연결되며 상기 검출부를 통해 프레임 스킵 구간 검출 여부에 따라 입력 영상신호의 경로를 선택적으로 절환하는 스위칭부;
    상기 검출부의 검출 결과에 따라 상기 영상신호의 입력경로가 선택적으로 절환되도록 스위칭부에 제어신호를 출력하고, 상기 프레임 스킵 구간이 검출되면, 해당 영상신호의 지연시간을 계산하여 일정 시간만큼 지연이 이루어지도록 제어하는 제어부; 및,
    상기 제어부를 통해 계산된 지연시간 동안 상기 프레임 스킵이 발생한 구간의 영상신호를 지연시킨 후 상기 비디오 신호 처리부로 출력하는 지연부;를 포함하는 것을 특징으로 하는 영상표시기기.
  2. 제 1항에 있어서, 상기 지연부는 입력신호의 연속되는 프레임을 비교하여 정지영상인지 여부를 판단하는 프레임 비교부를 더 포함하는 것을 특징으로 하는 영상표시기기.
  3. 제 2항에 있어서, 상기 프레임 비교부는 입력되는 신호의 연속하는 프레임이 동일한 경우 정지 영상으로 판단하는 것을 특징으로 하는 영상표시기기.
  4. 제 2항에 있어서, 상기 제어부는 상기 프레임 비교부에서 정지 영상이라고 판단된 경우 상기 지연부에 저장된 연속하는 프레임 중 움직임이 동일한 프레임을 삭제하도록 제어하는 것을 특징으로 하는 영상표시기기.
  5. 제 1항에 있어서, 상기 검출부는 상기 비디오 신호 처리부의 입력 신호와 출력 신호가 겹치는 구간을 검출하는 것을 특징으로 하는 영상표시기기.
  6. 제 1항에 있어서, 상기 검출부는 상기 비디오 신호 처리부의 출력 수직 동기 주파수(V2)의 역수에서 입력신호의 수직 동기 주파수(V1)의 역수를 감산하여 입출력신호의 시간 차이를 계산하여 입력 신호와 출력 신호가 겹치는 구간을 검출하는 것을 특징으로 하는 영상표시기기.
  7. 제 1항에 있어서, 상기 검출부는 상기 비디오 신호 처리부의 입력신호의 수직 동기 주파수(V1)를 입력신호의 수직 동기 주파수(V1)에서 출력신호의 수직 동기 주파수(V2)를 감산한 값으로 나눈값의 주기로 되는 프레임을 스킵구간으로 검출하는 것을 특징으로 하는 영상표시기기.
  8. 제 1항에 있어서, 상기 비디오 신호 처리부는 상기 프레임 메모리에 입력 신 호를 쓰고 상기 쓰여진 데이터를 읽어 출력하는 것을 특징으로 하는 영상표시기기.
  9. 제1항에 있어서, 상기 지연부의 지연시간은 입력신호에 따른 수직 동기 주파수(V1)의 역수임을 특징으로 하는 영상표시기기.
  10. 외부로부터 수신한 영상신호를 디스플레이 가능하게 포맷 변환하는 비디오 신호 처리부와, 상기 비디오 신호 신호 처리부로부터의 출력신호를 디스플레이하는 디스플레이부를 포함하는 영상표시기기의 프레임 스킵 방지 방법에 있어서,
    상기 비디오 신호 처리부에 입력되는 입력신호와 출력신호의 시간 차이를 구하는 단계;
    상기 차이 값을 근거로 프레임 스킵 발생 구간인지 여부를 판단하는 단계;
    상기 프레임 스킵 구간이라고 판단된 경우에는 해당 입력 영상신호의 지연시간을 계산하는 단계; 및,
    상기 지연시간만큼 프레임 스킵이 발생한 구간의 입력 영상신호를 지연시키는 단계;를 포함하는 것을 특징으로 하는 영상표시기기에서의 프레임 스킵 방지 방법.
  11. 제 10항에 있어서, 상기 지연된 영상신호의 연속된 프레임을 비교하여 정지 영상이라고 판단되는 경우 연속된 프레임 중 움직임이 동일한 프레임을 삭제하는 것을 특징으로 하는 영상표시기기에서의 프레임 스킵 방지 방법.
  12. 제 10항에 있어서, 상기 프레임 스킵 구간이라고 판단된 경우에는 프레임 스킵 플래그를 발생시키고 프레임 스킵 구간이 아니라고 판단되는 경우에는, 입력 영상신호의 지연 없이 상기 비디오 신호 처리부로 바로 입력하는 단계를 더 포함하는 것을 특징으로 하는 영상표시기기에서의 프레임 스킵 방지 방법.
  13. 제 10항에 있어서, 상기 입력신호와 출력신호의 시간 차이를 구하는 단계는 출력신호의 수직 동기 주파수(V2)의 역수에서 입력신호의 수직 동기 주파수(V1)의 역수를 감산하여 구하는 단계인 것을 특징으로 하는 영상표시기기에서의 프레임 스킵 방지 방법.
  14. 제 10항에 있어서, 상기 프레임 스킵 발생 구간인지 여부를 판단하는 단계는 입력 영상신호와 출력 영상신호의 신호간격이 출력신호의 수직 동기 주파수(V2)의 역수와 같아질 때 프레임 스킵 발생구간이라고 판단하는 단계인 것을 특징으로 하는 영상표시기기에서의 프레임 스킵 방지 방법.
  15. 제 10항에 있어서, 상기 프레임 스킵 발생 구간인지 여부를 판단하는 단계는 입력신호의 수직 동기 주파수(V1)를 입력신호의 수직 동기 주파수(V1)에서 출력신호의 수직 동기 주파수(V2)를 감산한 값으로 나눈값의 주기로 되는 프레임을 스킵 발생구간이라고 판단하는 단계인 것을 특징으로 하는 영상표시기기에서의 프레임 스킵 방지 방법.
  16. 제 10항에 있어서, 상기 해당 입력 영상신호의 지연시간을 계산하는 단계는 입력신호의 수직 동기 주파수(V1)의 역수를 토대로 지연시간을 계산하는 단계인 것을 특징으로 하는 영상표시기기에서의 프레임 스킵 방지 방법.
KR1020060042161A 2006-05-10 2006-05-10 프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵방지 방법 KR100782187B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060042161A KR100782187B1 (ko) 2006-05-10 2006-05-10 프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵방지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060042161A KR100782187B1 (ko) 2006-05-10 2006-05-10 프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵방지 방법

Publications (2)

Publication Number Publication Date
KR20070109335A KR20070109335A (ko) 2007-11-15
KR100782187B1 true KR100782187B1 (ko) 2007-12-04

Family

ID=39063859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042161A KR100782187B1 (ko) 2006-05-10 2006-05-10 프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵방지 방법

Country Status (1)

Country Link
KR (1) KR100782187B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023957B1 (ko) * 2009-04-03 2011-03-28 한동원 무선통신단말기용 인테나
KR20230055506A (ko) * 2021-10-19 2023-04-26 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05219403A (ja) * 1992-02-04 1993-08-27 Nec Eng Ltd 同期変換装置
JPH0723034A (ja) * 1993-07-02 1995-01-24 Nec Corp フレームアライナ
JPH07115618A (ja) * 1993-10-15 1995-05-02 Nec Corp フレームシンクロナイザ
JPH0918740A (ja) * 1995-06-29 1997-01-17 Oki Electric Ind Co Ltd フレーム同期方法及びフレームシンクロナイザ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05219403A (ja) * 1992-02-04 1993-08-27 Nec Eng Ltd 同期変換装置
JPH0723034A (ja) * 1993-07-02 1995-01-24 Nec Corp フレームアライナ
JPH07115618A (ja) * 1993-10-15 1995-05-02 Nec Corp フレームシンクロナイザ
JPH0918740A (ja) * 1995-06-29 1997-01-17 Oki Electric Ind Co Ltd フレーム同期方法及びフレームシンクロナイザ

Also Published As

Publication number Publication date
KR20070109335A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
KR100650127B1 (ko) 비디오 신호 처리 방법 및 장치
KR20000038809A (ko) 디스플레이 포맷 및/또는 프레임 레이트가 서로 다른 신호들을동시에 표시하는 수신기와 그 표시방법
KR100813378B1 (ko) 비디오 신호를 동시에 녹화 및 디스플레이하는 방법 및 장치
KR20000069754A (ko) 버퍼를 통해 텔레비젼 화상을 수신, 표시 및 동시 기록하는 장치
US8363160B2 (en) Caption detection device, caption detection method, and pull-down signal detection apparatus
KR100757735B1 (ko) 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치.
US7239353B2 (en) Image format conversion apparatus and method
KR100782187B1 (ko) 프레임 스킵 방지가 가능한 영상표시기기 및 프레임 스킵방지 방법
KR100487396B1 (ko) 영화 모드를 지원하는 디지털 티브이 시스템 및 영화 모드지원 방법
EP1889488B1 (en) Audio-video processing system
JP2009194843A (ja) 映像処理装置、及び映像処理方法
KR100619041B1 (ko) 비디오 동기화 장치 및 비디오 동기화 방법
US20080136966A1 (en) Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program
KR101183601B1 (ko) 화면비 결정방법 및 이를 적용한 영상기기
KR100966912B1 (ko) 필터 계수 ｒａｍ을 위한 자동 뱅크 스위칭을 검출 및수행하기 위한 방법 및 시스템
JP2008102233A (ja) 映像信号処理装置
JP2008306660A (ja) 映像信号処理装置
KR100830470B1 (ko) 디지털 티브이 수신기의 자동 녹화 방법 및 장치
KR100587614B1 (ko) 디지털 방송 수신기 및 방송 신호 디스플레이 방법
KR100569451B1 (ko) 브이씨알 시스템의 디스플레이 제어 방법
EP1928169B1 (en) Digital broadcasting signal receiving set and broadcasting signal receiving apparatus
KR100602247B1 (ko) 텔레비전의 디스플레이 동기신호 제어장치 및 그 방법
JP2006140627A (ja) 映像信号処理装置，テレビジョン受像機
JP2011061709A (ja) 映像処理装置および映像処理方法
KR960039875A (ko) 화면재현 시청방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee