KR100781434B1 - Bonding structure of thin film circuit - Google Patents

Bonding structure of thin film circuit Download PDF

Info

Publication number
KR100781434B1
KR100781434B1 KR1020057021970A KR20057021970A KR100781434B1 KR 100781434 B1 KR100781434 B1 KR 100781434B1 KR 1020057021970 A KR1020057021970 A KR 1020057021970A KR 20057021970 A KR20057021970 A KR 20057021970A KR 100781434 B1 KR100781434 B1 KR 100781434B1
Authority
KR
South Korea
Prior art keywords
electrode layer
alloy
thin film
alloy electrode
bonding
Prior art date
Application number
KR1020057021970A
Other languages
Korean (ko)
Other versions
KR20060012627A (en
Inventor
타카시 구보타
요시노리 마츠우라
마코토 이케다
카즈테루 가토
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20060012627A publication Critical patent/KR20060012627A/en
Application granted granted Critical
Publication of KR100781434B1 publication Critical patent/KR100781434B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 과제는, 투명 전극층과 Al합금 전극층을 구비한 박막회로에 있어서, 소위 캡층을 구비하지 않아도, 투명 전극층과 Al합금 전극층의 직접접합이 실현될 수 있는 접합구조를 제공하는 것이다. 본 발명은, 투명전극층과, 상기 투명전극층에 직접접합된 Al합금 전극층을 구비한 액정표시소자의 접합구조에 있어서, Al합금 전극층에는 -1.2V~-0.6V의 범위 내인 산화환원전위를 갖는 석출물이 분산되어 있는 것을 특징으로 한다. SUMMARY OF THE INVENTION An object of the present invention is to provide a bonding structure in which a thin film circuit having a transparent electrode layer and an Al alloy electrode layer can be directly bonded to a transparent electrode layer and an Al alloy electrode layer without having a so-called cap layer. The present invention provides a junction structure of a liquid crystal display device having a transparent electrode layer and an Al alloy electrode layer directly bonded to the transparent electrode layer, wherein the precipitate having a redox potential in the range of -1.2 V to -0.6 V in the Al alloy electrode layer. It is characterized by being dispersed.

투명 전극층, Al합금 전극층, 박막회로 Transparent electrode layer, Al alloy electrode layer, thin film circuit

Description

박막회로의 접합 구조{BONDING STRUCTURE OF THIN FILM CIRCUIT}Bonding structure of thin film circuit {BONDING STRUCTURE OF THIN FILM CIRCUIT}

본 발명은, 표시 디바이스를 구성하는 박막회로에 관한 것으로서, 특히, 액정 디스플레이와 같은 투명전극과 Al합금 전극을 구비한 박막회로의 접합 구조에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film circuit constituting a display device, and more particularly, to a junction structure of a thin film circuit having an Al alloy electrode and a transparent electrode such as a liquid crystal display.

정보기기, AV기기, 가전제품 등의 표시 디바이스로서, 예컨대, 박막 트랜지스터(Thin Film Transistor, 이하, TFT로 약칭한다)를 채용한 디스플레이가, 현재, 폭넓게 이용되고 있다. 이러한 디스플레이에는, TFT를 대표로 하는 액티브 매트릭스 방식에 의한 액정표시(LCD)나 자기발광형의 유기EL(OELD), 또는 패시브 매트릭스 방식에 의한 유기EL 등, 여러가지 소자구조가 제안되어 있고, 이들 소자는, 박막으로 형성된 박막회로에 의해 구성되고, 그 표시 제어가 행하여지고 있다. As display devices for information equipment, AV equipment, home appliances, and the like, for example, displays employing thin film transistors (hereinafter, abbreviated as TFTs) have been widely used. In such a display, various device structures have been proposed, such as liquid crystal display (LCD) based on an active matrix system such as TFT, self-luminous organic EL (OELD), or organic EL based on a passive matrix system. Is constituted by a thin film circuit formed of a thin film, and its display control is performed.

이러한 각종 표시디바이스의 소자구조에서는, ITO전극을 대표로 하는 투명전극과, 배선용 도전성 전극을 구비한 것이 많다. 이러한 박막회로의 구조는, 표시 디바이스의 품질, 전력소비, 제품 코스트와 같은 요인에 직접 영향을 주는 것으로, 그 구조개선이 매일 요구되고 있다. In the device structure of these various display devices, many are provided with the transparent electrode which represents an ITO electrode, and the conductive electrode for wiring. The structure of such a thin film circuit directly affects factors such as the quality of the display device, power consumption, and product cost, and its structure is required every day.

이 박막회로의 구조에 대해서는, 액정표시(LCD)를 예로 들면, 구체적으로는, 이하에 설명하는 바와 같은 것이 개선 사항으로서 요망되고 있다. As for the structure of the thin film circuit, a liquid crystal display (LCD) is taken as an example, specifically, the following matters are desired as improvements.

표시 디바이스의 중심을 차지하는 경향에 있는 액정표시(LCD)에서는, 고세밀화, 저코스트화는 눈에 띄고, 그 박막회로로서는 TFT의 소자구조가 널리 채용되고 있다. In liquid crystal displays (LCDs), which tend to occupy the center of the display device, high definition and low cost are conspicuous, and the TFT element structure is widely adopted as the thin film circuit.

그리고, 그 박막회로의 배선 재료로서는, 알루미늄(Al)합금을 이용되고 있다. 이 TFT등의 박막회로에 있어서는, 배선 또는 전극을 구성하는 전극층을 형성할 때에, 알루미늄 합금박막이 사용되는 경우가 많은데, 그것은 종래 사용되어 왔던 탄탈, 크롬, 티타늄이나 그들 합금 등의 고융점재료의 비저항이 지나치게 높은 등의 이유 때문에, 대체 재료로서, 비저항이 낮고, 배선 가공이 용이한 알루미늄이 주목된 결과에 의한 것이다. As the wiring material of the thin film circuit, an aluminum (Al) alloy is used. In thin film circuits such as TFTs, an aluminum alloy thin film is often used to form an electrode layer constituting a wiring or an electrode, which is a high melting point material such as tantalum, chromium, titanium, or alloys thereof. The reason that the specific resistance is too high is that aluminum is a low specific resistance and easy to wire wiring as a substitute material.

그러나, 이 알루미늄 합금박막에 의하여 전극층 (A1합금 전극층)을 형성하는 경우, LCD에 있어서의 ITO전극층 등의 투명전극과의 콘택트 부분에 있어서 다음과 같은 현상을 생기는 것이 알려져 있다. 그것은, A1합금 전극층과 ITO전극층을 직접 접합하면, 그 양층의 전기 화학적 특성의 차이에 의해, 그 접합 계면에 있어서 전기 화학적 반응이 생기고, 접합 계면의 파괴나 저항값의 증가를 발생시키는 것이다. 그 때문에, 액정표시소자에 Al합금 전극층을 사용하는 경우에는, Mo나 Cr 등으로 형성되고, 소위 캡층(혹은, 콘택트 배리어층. 이하, 「캡층」이라고 하는 용어에는, 콘택트 배리어층을 포함하는 개념으로 이용한다)이라고 하는 것이 형성된다(예컨대, 비특허문헌1 참조). However, when forming an electrode layer (A1 alloy electrode layer) by this aluminum alloy thin film, it is known that the following phenomenon arises in the contact part with transparent electrodes, such as an ITO electrode layer in LCD. That is, when the A1 alloy electrode layer and the ITO electrode layer are directly bonded together, electrochemical reactions occur at the bonding interface due to the difference in the electrochemical properties of both layers, resulting in breakage of the bonding interface and increase in resistance value. Therefore, when using an Al alloy electrode layer for a liquid crystal display element, it is formed from Mo, Cr, etc., and a concept which includes a contact barrier layer in what is called a cap layer (or a contact barrier layer. Hereinafter, a "cap layer"). Is used) (for example, see Non Patent Literature 1).

[비특허문헌1:우치다 타쯔오 편저, 「차세대액정 디스플레이 기술」, 초판, 주식회사공업조사회, 1994년 11월1일, p.36-38][Non-Patent Document 1: Edited by Tatsuo Uchida, "Next-Generation Liquid Crystal Display Technology," First Edition, Industrial Society of Japan, November 1, 1994, p.36-38]

이렇게 Al합금 전극층을 구비하는 TFT에서는, Cr, Mo 등을 주재료로 한 캡층이 설치되어 있다. 알루미늄 합금박막을 TFT구성재료로 사용하는 경우, 캡층은 불가피하게 형성해야 할 필요가 있기 때문에, 그 적층구조는 복잡해지고, 생산 코스트의 증가로 이어지게 되는 것이다. 또한, 최근에는 이 캡층을 구성하는 재료 중에서, Cr의 사용을 배제하는 시장동향이 있어, 캡층을 형성하는 기술에 큰 제약이 생기기 시작했다고 하는 사정도 있다. Thus, in the TFT provided with an Al alloy electrode layer, a cap layer made mainly of Cr, Mo, or the like is provided. In the case where the aluminum alloy thin film is used as the TFT constituent material, the cap layer must be formed inevitably, so that the laminated structure becomes complicated, leading to an increase in production cost. In recent years, among the materials constituting the cap layer, there is a market trend that excludes the use of Cr, and there is a situation that a great restriction has arisen in the technology for forming the cap layer.

그런데, 최근의 TFT제조 기술에 있어서는, 상술한 캡층을 생략할 수 있도록 하는 제조 기술이 몇가지 제창되어 있다. 예컨대, 특허문헌1에는, ITO전극층과 직접 접합시키는 것을 상정한 A1배선막 및 이를 위한 스퍼터 타겟이 개시되어 있다. 이 특허문헌1에서는, A1과 금속간 화합물을 형성하는 원소 혹은 A1보다 표준전극전위가 높은 원소와, C, 0, N, H를, Al에 소정량 함유시킨 Al배선막이, 캡층의 생략을 가능하게 하는 것으로서 기재되어 있다. By the way, in recent TFT manufacturing techniques, several manufacturing techniques which can omit the cap layer mentioned above are proposed. For example, Patent Document 1 discloses an A1 wiring film that is supposed to be directly bonded to an ITO electrode layer and a sputter target therefor. In this Patent Document 1, an element forming an intermetallic compound with A1 or an element having a higher standard electrode potential than A1 and an Al wiring film containing C, 0, N, and H in a predetermined amount in Al can be omitted. It is described as making it.

[특허문헌1:국제공개공보 제WO97/13885호][Patent Document 1: International Publication No. WO97 / 13885]

또한, 특허문헌2에는, 알루미늄 합금막과 투명전극이 직접 콘택트하는 것을 가능하게 하여, 배리어 메탈의 생략을 가능하게 하는 알루미늄 합금막을 이용한 표시 디바이스와 그 제조 기술이 개시되고 있다. 이 특허문헌2에는, 알루미늄 합금막과 화소전극이 직접 접촉한 계면에 있어서, 알루미늄 합금막을 구성하는 합금성분의 일부 또는 전부가, 석출물 혹은 농화층(濃化層)으로서 존재하고 있으면, 배리어 메탈(캡층)을 생략할 수 있다는 것이 기재되고 있다. In addition, Patent Document 2 discloses a display device and a manufacturing technique using an aluminum alloy film which enables direct contact between an aluminum alloy film and a transparent electrode and enables the omission of a barrier metal. In this patent document 2, if some or all of the alloy components constituting the aluminum alloy film are present as precipitates or concentrated layers at the interface where the aluminum alloy film and the pixel electrode are in direct contact, the barrier metal ( It is described that the cap layer) can be omitted.

[특허문헌2:일본국 특허공개공보 제2004-214606호][Patent Document 2: Japanese Patent Laid-Open No. 2004-214606]

이들 선행 기술은, 기본적으로 알루미늄 합금 중에서 합금원소 또는 석출물(예컨대 금속간 화합물)에 주목하여, 직접 접합의 가능성이 있는 알루미늄 합금을 다수 예시하고 있다. These prior art basically focuses on alloying elements or precipitates (for example, intermetallic compounds) in aluminum alloys, and illustrates many aluminum alloys with the possibility of direct joining.

[발명이 해결하고자 하는 과제][Problem to Solve Invention]

그렇지만, 알루미늄 합금의 각종 조성이나, 알루미늄 합금중의 석출물(금속간 화합물)의 존재에 관해서는, 종래부터 알려지고 있는 것으로, 상기 특허문헌1 및 특허문헌2 에 관해서도, 각종 합금원소나 금속간 화합물의 존재가 직접 접합에 기여하고 있는 것으로 추정해서 확인하고 있는 것에 지나지 않는다. 즉, 이들 선행 기술에 있어서도, 알루미늄 합금 중에서 합금원소 혹은 석출물 등이, 어떤 요인에 의해 직접 접합했을 때의 계면(界面)반응을 억제할지, 그 현상적인 해명은 특히 명시되어 있지 않다. However, the various compositions of aluminum alloys and the presence of precipitates (intermetallic compounds) in aluminum alloys have been known in the past, and various alloying elements and intermetallic compounds are also known in Patent Documents 1 and 2. It is only confirmed that the existence of is contributing to the direct conjugation. That is, in these prior arts, there is no particular explanation on whether the element or the precipitate in the aluminum alloy suppresses the interfacial reaction when directly bonded due to some factor.

그때문에, 캡층의 생략가능한 액정표시소자의 개발에 있어서는, 직접 접합의 계면반응을 억제할 수 있는 것을 나타내는 구체적인 지표가 없기 때문에, 각종 조성의 알루미늄 합금을 검증하지 않으면 안되었다. 또한, 계면반응을 억제할 수 있는 알루미늄 합금조성에 있어서도, 액정표시소자의 토탈 특성, 소위 오믹 접합에 대응하는 전류-전압특성, 접합저항성, 배선저항성, 내열성 등을 만족하고, 실용적인 액정표시소자의 구조를 찾아내는 것은, 아직 곤란하다는 것이 실상이다. Therefore, in the development of the liquid crystal display element that can be omitted in the cap layer, since there is no specific index indicating that the interfacial reaction of direct bonding can be suppressed, aluminum alloys of various compositions have to be verified. Also, in the aluminum alloy composition capable of suppressing the interfacial reaction, the liquid crystal display device satisfies the total characteristics of the liquid crystal display device, the current-voltage characteristic corresponding to the so-called ohmic junction, the bonding resistance, the wiring resistance, the heat resistance, and the like. It is a fact that it is still difficult to find a structure.

그리고, 이 액정표시소자와 같이 직접 접합을 가능하게 하는 접합 구조는, 그 밖의 유기EL(OELD), 혹은 패시브 매트릭스 방식에 의한 유기EL 등의 박막회로에서도, 동일하게 요구되고 있는 것이 실상이다. In addition, the bonding structure which enables direct bonding like this liquid crystal display element is similarly required also in thin film circuits, such as other organic EL (OELD) or organic EL by a passive matrix system.

본 발명은, 이상과 같은 사정을 배경으로 이루어진 것으로, 투명전극층과, A1합금 전극층을 구비한 박막회로에 있어서, 캡층을 생략해도, 계면반응을 생기는 일없이, 오믹 접합이 가능하게 되고, 뛰어난 접합 특성을 갖는 박막회로의 접합 구조를 제공하는 것이다. 또한, 박막회로로서 액정표시소자를 채용한 경우, ITO전극층을 대표로 하는 투명전극층과 직접 접합해도, 계면반응의 억제를 확실하게 하고, 오믹 접합 특성, 저접합저항, 배선막저항, 내열성 등의 토탈 액정표시소자특성을 만족할 수 있어, 실용적인, 극히 바람직한 박막회로의 접합 구조를 제공하는 것이다The present invention is based on the above circumstances, and in a thin film circuit having a transparent electrode layer and an A1 alloy electrode layer, even if the cap layer is omitted, ohmic bonding can be performed without causing an interfacial reaction and excellent bonding. It is to provide a junction structure of a thin film circuit having characteristics. In the case where a liquid crystal display element is employed as the thin film circuit, even when directly bonded to a transparent electrode layer representative of the ITO electrode layer, the interfacial reaction can be reliably suppressed and the ohmic bonding characteristics, low junction resistance, wiring film resistance, heat resistance, and the like can be ensured. It is possible to satisfy the total liquid crystal display device characteristics, and to provide a practical and extremely desirable bonding structure of a thin film circuit.

[과제를 해결하기 위한 수단][Means for solving the problem]

상기 과제를 해결하기 위해서, 본 발명자들은, 여러가지 알루미늄 합금을 투명전극과 직접 접합하고, 그 계면반응의 현상을 예의 연구한 결과, 직접 접합한 접합 계면에, 소정의 산화 환원 전위를 갖는 석출물이 존재하면, 직접 접합의 계면반응을 억제할 수 있고, 오믹 접합도 가능하게 된다고 하는 현상을 발견하여, 본 발명에 생각이 미치게 되었다. MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the present inventors bonded various aluminum alloys directly with a transparent electrode, and since earnestly studied the phenomenon of the interfacial reaction, the precipitate which has a predetermined | prescribed redox potential exists in the directly bonded junction interface. In this case, the phenomenon that the interfacial reaction of the direct bonding can be suppressed and the ohmic bonding can also be found has led to the present invention.

본 발명은, 투명전극층과, 해당 투명전극층에 직접 접합되는 A1합금 전극층을 구비한 박막회로의 접합 구조에 있어서, A1합금 전극층에는, -1.2V ~-0.6V의 범위 내에 있는 산화 환원 전위를 갖는 석출물이 분산되고 있는 것을 특징으로 하는 것이다The present invention provides a junction structure of a thin film circuit having a transparent electrode layer and an A1 alloy electrode layer directly bonded to the transparent electrode layer, wherein the A1 alloy electrode layer has a redox potential in the range of -1.2 V to -0.6 V. The precipitate is characterized by being dispersed.

본 발명자들의 연구에 의하면, A1합금 전극층 중에서, 투명전극층의 산화 환원 전위값에 가까운 전위, 소위 같은 정도의 산화 환원 전위를 갖는 석출물이 존재하고 있으면, 투명전극층과 A1합금 전극층과의 전기 화학적 반응이 억제되고, 접합 계면에 있어서의 파괴 현상이나, 저항 증가를 야기하지 않으면서, 뛰어난 접합 특성을 실현할 수 있는 것을 발견한 것이다. 한편, 이 「산화 환원 전위」란, 어떤 반응 물의 산화 환원 반응에 있어서, 그 산화 속도와 환원 속도가 같아져 평형할 때의 전위, 소위 평형(平衡) 전위를 말한다. According to the researches of the present inventors, if a precipitate having a potential close to the redox potential value of the transparent electrode layer and a so-called redox potential is present in the A1 alloy electrode layer, the electrochemical reaction between the transparent electrode layer and the A1 alloy electrode layer is performed. It is discovered that it is suppressed and the outstanding bonding characteristic can be implement | achieved without causing the breakage phenomenon in a joining interface, or the increase of resistance. On the other hand, this "redox potential" refers to the potential when the oxidation rate and the reduction rate become equal in the redox reaction of a reaction product, and so-called equilibrium potential.

석출물의 산화 환원 전위가 -1.2V 보다도 낮은 전위값이라면, 접합 계면에 있어서의 파괴 현상이 생기기 쉬워지고, -0.6V 보다도 높은 전위값이라면, Al합금 전극층 자체의 저항값이 상승하게 된다. -1.2V~-0.6V 의 범위 내에 있는 산화 환원 전위를 갖는 석출물에서, 계면반응을 확실하게 억제할 수 있는 것으로서는, 대표적으로는 Al을 포함하는 금속간 화합물을 들 수 있다. 예컨대, Ni, Co, Fe, Nd, Y, Pd 등의 원소와 Al과의 금속간 화합물이 있고, 구체적으로는, Al3Ni, Al9Co2, Al3Fe, Al7NdNi2, Al4Co1Ni1, Al4Pd, Al3Y1가 바람직하다. If the redox potential of the precipitate is a potential value lower than -1.2 V, breakage phenomenon at the junction interface tends to occur, and if the potential value is higher than -0.6 V, the resistance value of the Al alloy electrode layer itself increases. In the precipitate having a redox potential in the range of -1.2 V to -0.6 V, an intermetallic compound containing Al is typically mentioned as being able to reliably suppress the interfacial reaction. For example, there are intermetallic compounds of elements such as Ni, Co, Fe, Nd, Y, Pd, and Al. Specifically, Al 3 Ni, Al 9 Co 2 , Al 3 Fe, Al 7 NdNi 2 , Al 4 Co 1 Ni 1 , Al 4 Pd, Al 3 Y 1 are preferred.

또한, 본 발명의 박막회로의 접합 구조에서는, A1합금 전극층의 혼성전위가 -1.4V~-0.6V인 것이 바람직하다. 이 혼성 전위는, A1합금 전극층 전체의 전위로서, 석출물을 포함한 상태의 A1합금 전극층의 전위이고, 상기 산화 환원 전위와 측정법은 같다. 이 혼성 전위가 -1.4V보다도 낮은 전위값이라면, 박막회로를 형성하기 위한, 소위 패턴 형성 공정에 있어서의 현상 처리를 행할 때, 알카리성의 현상액 등을 사용하면, 전지화학반응이 발생해서 투명전극층의 변색 등의 불량을 일으키기 쉬워진다. 또한, -0.6V 보다도 높은 전위값이 되면, Al합금 전극층 중에서 석출물량이 증가하고, Al합금 전극층 중에서 높은 전위의 부분과, 낮은 전위의 부분을 발생시키고, 소위 패턴 형성 공정에 있어서의 에칭 처리를 행하면, Al자체가 용해되버려, 회로형성이 곤란하게 된다. Moreover, in the junction structure of the thin film circuit of this invention, it is preferable that the hybrid potential of A1 alloy electrode layer is -1.4V--0.6V. This hybrid potential is the potential of the whole A1 alloy electrode layer, and is the potential of the A1 alloy electrode layer in the state containing a precipitate, and the said redox potential and the measuring method are the same. If the mixed potential is lower than -1.4 V, when an alkaline developing solution or the like is used in the development process in a so-called pattern forming step for forming a thin film circuit, a cell chemical reaction occurs and the transparent electrode layer is formed. It is easy to cause defects such as discoloration. Further, when the potential value is higher than -0.6 V, the amount of precipitates in the Al alloy electrode layer increases, and the portion of the high potential and the portion of the low potential are generated in the Al alloy electrode layer, so that the etching process in the so-called pattern forming process is performed. If it does, Al itself will melt | dissolve and it will become difficult to form a circuit.

본 발명의 박막회로의 접합 구조에서는, 투명전극층은 인듐계 산화물을 포함하는 막으로 이루어지고, 상기 투명전극과 Al합금 전극층과의 접합저항값이 1~200Ω/□10㎛인 것이 바람직하다. 200Ω/□10㎛을 넘는 접합저항값이라면, 액정표시소자로서의 실용성이 없어지기 때문이다. 이 인듐계 산화물을 포함하는 막으로는, 소위 산화 인듐계 투명전극(ITO막(lndium Tin Oxide), IZO막(lndium Zinc Oxide))이 있다. 또한, 이 접합저항값이란, 소위 켈빈 소자를 구성해서 측정되는 것으로, 본 발명에서 규정하는 접합저항값은 10㎛각의 접촉면에서 측정한 값이다. In the bonding structure of the thin film circuit of the present invention, it is preferable that the transparent electrode layer is made of a film containing indium oxide, and the bonding resistance value between the transparent electrode and the Al alloy electrode layer is 1 to 200? It is because the practicality as a liquid crystal display element will disappear if it is the junction resistance value exceeding 200 (ohm) * 10micrometer. As the film containing this indium oxide, there are a so-called indium oxide transparent electrode (ITO film (lndium Tin Oxide), IZO film (lndium Zinc Oxide)). In addition, this junction resistance value is measured by constructing a so-called Kelvin element, and the junction resistance value prescribed | regulated by this invention is the value measured on the contact surface of a 10 micrometer angle.

더욱이, 본 발명에 관한 박막회로의 접합 구조에서는 A1합금 전극층은, 300℃, 1시간의 열처리 후의 비저항값이 3.5~35μΩcm인 것이 바람직하고, 또한, A1합금 전극층은, 300℃, 1시간의 열처리 후의 A1합금 전극층 표면에 형성되는 딤플 발생율이 3.0% 이하인 것이 바람직하다. 비저항값이 35μΩcm를 넘으면, 실용적인 박막회로를 형성할 수 없게 되고, 보다 바람직하게는 10μΩcm 이하, 더욱 바람직하게는 5.0μΩcm 이하이다. 또한, 딤플은, 열처리 후의 A1합금 전극층 표면에 형성되는 구덩이 상의 결함으로, 힐록(hillock)과 같은 돌기와는 반대로, 부피수축에 의해 생기는 것을 말한다. 그리고, 딤플 발생율은, 열처리 후의 Al합금 전극층 표면을 주사전자현미경(SEM:1만배)으로 관찰하고, 표면에 관찰되는 구덩이상부의 면적을 측정하고, 그 관찰한 전체 시야면적에 대하여 구덩이 상부의 면적이 차지하는 비율에 의해 산출되는 것이다. 이 딤플 발생율이 3.0%를 넘으면, 투명전극층을 직접 접합했을 때에 양호한 접합 상태가 실현되지 않게 된다. Furthermore, in the junction structure of the thin film circuit according to the present invention, the A1 alloy electrode layer preferably has a specific resistance value of 3.5 to 35 μΩcm after heat treatment at 300 ° C. for 1 hour, and the A1 alloy electrode layer has a heat treatment at 300 ° C. for 1 hour. It is preferable that the dimple generation rate formed on the surface of the later A1 alloy electrode layer is 3.0% or less. When the specific resistance exceeds 35 mu OMEGA cm, practical thin film circuits cannot be formed, more preferably 10 mu OMEGA cm or less, and still more preferably 5.0 mu OMEGA cm or less. In addition, dimples are defects on the pits formed on the surface of the A1 alloy electrode layer after heat treatment, and are meant to occur due to volume shrinkage, as opposed to protrusions such as hillocks. The dimple incidence rate is observed by scanning electron microscope (SEM: 10,000 times) on the surface of the Al alloy electrode layer after heat treatment, measuring the area of the pit abnormality observed on the surface, and the area of the upper pit with respect to the observed total viewing area. It is calculated by this ratio. If this dimple generation rate exceeds 3.0%, favorable bonding state will not be realized when the transparent electrode layer is directly bonded.

상술한 본 발명의 액정표시소자의 접합 구조에서는, Al합금 전극층은, 니켈을 0.5~25at% 함유하는 것이 바람직하고, 코발트 및/또는 철을 0.1~7.Oat% 함유하는 것이 바람직하다. 그리고, 네오듐을 0.1~3.Oat% 더 함유시킨 것도 좋다. 이들 원소라면, 상기한 A1을 포함하는 금속간 화합물인 석출물이 Al합금 전극층 중에 존재하게 되고, 계면반응이 억제되고, 투명전극층과의 직접 접합이 확실하게 실현되게 된다. In the bonded structure of the liquid crystal display element of this invention mentioned above, it is preferable that Al alloy electrode layer contains 0.5 to 25 at% of nickel, and 0.1 to 7.Oat% of cobalt and / or iron is preferable. In addition, it is also possible to further contain 0.1 to 3.Oat% of neodium. In these elements, the above-mentioned precipitate, which is an intermetallic compound containing A1, is present in the Al alloy electrode layer, the interfacial reaction is suppressed, and direct bonding with the transparent electrode layer is surely realized.

니켈을 함유시킨 Al합금 전극층에서는, 니켈이 0.5at% 미만이라면, 석출물량이 감소하고, 계면반응의 억제가 불충분하게 된다. 25at%를 넘으면 배선 저항값이 지나치게 커져서 실용적인 접합 구조가 아니게 된다. 또한, 코발트 또는 철에 관해서도, 니켈과 같이 0.1at% 미만이면, 석출물량이 지나치게 감소해, 계면반응의 억제가 불충분하게 되고, 7.Oat%를 넘으면 배선 저항값이 지나치게 커져서 실용적이지 않게 된다. 그리고, 네오듐을 더 함유할 경우, 0.1at% 미만이면, 딤플을 발생시키게 되고, 3.Oat%를 넘으면, 투명전극층과 직접 접합했을 때에, 그 접합 내구성이 저하하게 된다. In the nickel alloy-containing Al alloy electrode layer, if nickel is less than 0.5 at%, the amount of precipitates decreases, and the suppression of the interfacial reaction is insufficient. When it exceeds 25 at%, wiring resistance value will become large too much and it will become a practical joining structure. Also, with respect to cobalt or iron, if the amount is less than 0.1 at% as in nickel, the amount of precipitates is excessively reduced, and the suppression of the interfacial reaction is insufficient, and if it exceeds 7.Oat%, the wiring resistance value becomes too large and is not practical. Further, in the case of further containing neodium, if less than 0.1 at%, dimples are generated. If more than 3.Oat%, the bonding durability decreases when directly bonded to the transparent electrode layer.

또한, 본 발명의 액정표시소자의 접합 구조에서는, A1합금 전극층에 탄소를 0.1~3.Oat%함유하는 것이 바람직하다. 이 탄소는, 힐록이나 딤플의 발생을 방지한다고 하는 내열특성을 향상시키는 작용을 갖는다. 또한, 본 발명자 등의 연구에 의하면, 탄소를 함유시키면, A1합금 전극 중에서 석출물에 의한 계면반응의 억제 효과를 향상시키는 작용을 가져오는 것이라고 추정하고 있다. 이 탄소함유량은, 0.1at% 미만이 되면, 딤플의 발생이 용이하게 되는 경향이 되고, 3.Oat%를 넘으면 A1합금 전극층의 비저항값이 증가하게 된다. Moreover, in the bonding structure of the liquid crystal display element of this invention, it is preferable to contain 0.1-3.Oat% of carbon in an A1 alloy electrode layer. This carbon has the effect | action which improves the heat resistance characteristic which prevents generation | occurrence | production of hillock and dimples. In addition, studies by the inventors of the present invention estimate that the inclusion of carbon has the effect of improving the inhibitory effect of the interfacial reaction caused by the precipitate in the A1 alloy electrode. When the carbon content is less than 0.1 at%, the dimples tend to be easily generated. When the carbon content exceeds 3.Oat%, the specific resistance value of the A1 alloy electrode layer is increased.

본 발명에 관한 박막회로의 접합 구조에 있어서는, 박막회로가 액정표시소자임과 동시에 투명전극층이 ITO전극층이며, 석출물이 투명전극층의 산화 환원 전위값±0.2V의 범위 내에 있는 산화 환원 전위를 갖는 Al계 금속간 화합물인 것이, 특히 바람직하다. 종래의 액정표시소자에서 채용되고 있었던 캡층을 생략해도, 계면반응을 일으키는 일없이, 오믹(ohmic) 접합을 실현할 수 있는 액정표시소자를 구성할 수 있다. In the junction structure of the thin film circuit according to the present invention, the thin film circuit is a liquid crystal display element, the transparent electrode layer is an ITO electrode layer, and the precipitate has an Al reduction potential having a redox potential in the range of ± 0.2 V of the transparent electrode layer. It is especially preferable that it is a system intermetallic compound. Even if the cap layer employed in the conventional liquid crystal display element is omitted, a liquid crystal display element capable of realizing ohmic bonding can be configured without causing an interfacial reaction.

또한, 본 발명을 액정표시소자에 채용할 경우, 석출물인 Al계 금속간 화합물은 Al3Ni인 것이 특히 바람직하다. 그리고, 이 Al계 금속간 화합물은, 평균 입경 10~150nm인 것이 바람직하고, 투명전극층인 ITO전극층과 A1합금 전극층의 석출물인 A1계 금속간 화합물과의 계면에 형성되는 접합 확산층은 3~20nm의 두께인 것이 바람직하다. 이러한 접합 구조이면, 액정표시소자로서, 저접합 저항 특성, 고접합 내구 특성을 실현할 수 있기 때문이다. Further, when employing the present invention a liquid crystal display device, the precipitate of Al intermetallic compound is particularly preferably Al 3 Ni. The Al-based intermetallic compound preferably has an average particle diameter of 10 to 150 nm, and the junction diffusion layer formed at the interface between the ITO electrode layer, which is a transparent electrode layer, and the A1 intermetallic compound, which is a precipitate of the A1 alloy electrode layer, is 3-20 nm. It is preferable that it is thickness. It is because a low junction resistance characteristic and high junction durability characteristic can be implement | achieved as a liquid crystal display element as it is such a junction structure.

본 발명을 액정표시소자의 접합 구조에 채용할 경우, Al합금 전극층은, 0.5~7.Oat%의 니켈과, 0.1~3.Oat%의 탄소와, 잔부가 알루미늄인 조성이 특히 바람직하다. 이러한 조성이라면, 투명전극과 직접 접합한 접합 구조로서도, 계면반응이 확실하게 억제되고, 오믹 접합을 실현하고, 뛰어난 접합저항성, 접합 내구성을 구비하고, 힐록이나 딤플의 발생이 없은 배선을 형성하고, 실용상, 액정표시소자에서 요구되는 토탈 특성을 전부 만족할 수 있다. When employ | adopting this invention for the joining structure of a liquid crystal display element, the composition whose Al alloy electrode layer is 0.5-7.Oat% nickel, 0.1-3.Oat% carbon, and remainder is especially preferable. With such a composition, even as a bonded structure directly bonded to the transparent electrode, the interfacial reaction can be reliably suppressed, realizing ohmic bonding, providing excellent bonding resistance and bonding durability, and forming a wiring free of hillocks and dimples. In practical use, all of the total characteristics required for the liquid crystal display device can be satisfied.

도1은 실시예의 A1합금 전극층과 Si층과의 접합부 단면을 TEM에 의해 관찰한 사진이다. Fig. 1 is a photograph showing the cross section of the junction between the A1 alloy electrode layer and the Si layer of the example by TEM.

도2는 실시예의 A1합금 전극층과 ITO전극층과의 접합부 단면을 TEM에 의해 관찰한 사진이다. Fig. 2 is a photograph showing the cross section of the junction between the A1 alloy electrode layer and the ITO electrode layer in the example by TEM.

도3은 도2의 접합부 단면의 확대 사진이다. 3 is an enlarged photograph of a cross section of the junction of FIG.

도4는 ITO전극층과 Al합금 전극층을 크로스 해서 적층한 시험 샘플 개략사시도이다. 4 is a schematic perspective view of a test sample laminated by crossing the ITO electrode layer and the Al alloy electrode layer.

도5는 실시예의 경우의 전류-전압특성을 측정한 그래프이다. 5 is a graph measuring current-voltage characteristics in the case of the embodiment.

도6은 비교예의 경우의 전류-전압특성을 측정한 그래프이다. 6 is a graph measuring current-voltage characteristics in the case of the comparative example.

도7은 접합 내구 특성을 측정한 아레니우스 플롯 그래프이다. 7 is an Arennius plot graph measuring junction durability characteristics.

도8은 전극층에 가해지는 응력과 열처리 온도와의 관계를 나타내는 그래프이다. 8 is a graph showing the relationship between the stress applied to the electrode layer and the heat treatment temperature.

도9는 접합저항과 ITO전위차의 관계를 나타내는 그래프이다. 9 is a graph showing the relationship between junction resistance and ITO potential difference.

도10은 열처리후의 Al합금 전극층 표면의 SEM 관찰 사진이다. 10 is a SEM observation photograph of the surface of the Al alloy electrode layer after heat treatment.

도11은 IZO전극층과의 수명내구 시험의 결과를 나타내는 접합저항값 그래프 이다. Fig. 11 is a graph of the junction resistance value showing the results of the life endurance test with the IZO electrode layer.

[발명을 실시하기 위한 최선의 형태]Best Mode for Carrying Out the Invention

이하, 본 발명에 있어서의 최선의 실시형태에 대해서 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, the best embodiment in this invention is described.

제1 실시형태: 이 제1 실시형태에서는, 니켈(Ni) 및 탄소(c)을 함유하는 알루미늄 합금박막을 A1합금 전극층으로서 이용했을 경우에 대해서 설명한다. 또한, 비교예로서, 네오듐(Nd)을 함유하는 알루미늄 합금박막을 Al합금 전극층으로 이용했을 경우를 예 시하고 있다. 여기에서의 실시예1 및 비교예1의 A1합금 전극층의 각 조성을 표1에 나타낸다. 1st Embodiment In this 1st Embodiment, the case where the aluminum alloy thin film containing nickel (Ni) and carbon (c) is used as an A1 alloy electrode layer is demonstrated. In addition, as a comparative example, the case where the aluminum alloy thin film containing neodium (Nd) is used for an Al alloy electrode layer is illustrated. Table 1 shows the compositions of the A1 alloy electrode layers of Example 1 and Comparative Example 1 herein.

[표1]Table 1

전극층Electrode layer AlAl NiNi CC NdNd 실시예1Example 1 96.896.8 3.03.0 0.20.2 -- 비교예1Comparative Example 1 98.098.0 -- -- 2.02.0

(at%)                                     (at%)

또한, 각 전극층을 형성할 때의 박막형성은, 투입 전력 3.OWatt/cm2, 아르곤가스 유량100ccm, 아르곤 압력 0.5Pa의 조건에서 마그네트론·스퍼터링 장치에 의해 행하였다. In addition, the thin film formation at the time of forming each electrode layer was performed by the magnetron sputtering apparatus on the conditions of input electric power 3.OWatt / cm <2> , argon gas flow volume 100ccm, and argon pressure 0.5Pa.

우선, 처음에, 본 발명에 관한 액정표시소자의 접합 구조에 대해서 설명한다. 도1~3에서는, ITO전극층과 실시예1의 Al합금 전극층과의 접합 구조에 대해서, 그 접합부의 관찰을 행한 결과를 설명한다. 도1에는, 본실시예1의 Al합금 전극층과 Si층과의 접합부를, 그리고 도2, 3에는 본실시예1의 Al합금 전극층과 ITO전극층과 의 접합부를, 투과형 전자현미경(TEM)으로 관찰한 사진을 나타내고 있다. First, the bonding structure of the liquid crystal display element which concerns on this invention is demonstrated. 1-3, the result of having observed the junction part about the junction structure of an ITO electrode layer and Al alloy electrode layer of Example 1 is demonstrated. Fig. 1 shows the junction between the Al alloy electrode layer and the Si layer of the first embodiment, and Fig. 2 and 3 shows the junction between the Al alloy electrode layer and the ITO electrode layer of the first embodiment with a transmission electron microscope (TEM). It shows a picture.

도1은, n형 Si기판(사진중, 하반분의 검은 부분)표면에 p형a-Si층(사진중, 중앙부분에 있는 약 80nm두께의 흰부분)을 적층하고, 그 p형a-Si층의 표면에 실시예1의 Al합금 전극층(사진중, 상반분의 약 200nm두께의 부분)을 형성한 샘플을 준비하고, 온도250℃, 1시간 열처리를 행하고, FIB에 의해 샘플 단면을 관찰할 수 있게 가공하고, TEM(배율10만배)에 의해 관찰한 사진이다. 또한, 단면의 몇군데를 전자선회절상에 의해 결정 구조를 특별히 정해서 그 부분의 조직을 동정하였다. 도1의 단면관찰에 의해, 실시예1의 A1합금 전극층을 Si층에 접합해서 열처리를 행하면, A1합금 전극층과 Si층과의 계면에, AI3Ni(사진중 부호4의 부분)의 금속간 화합물이 석출된다는 것이 밝혀졌다. Fig. 1 shows a p-type a-Si layer (a white portion of about 80 nm thick in the center) on an n-type Si substrate (black portion in the lower half of the photo), and the p-type a- A sample in which the Al alloy electrode layer (part in the photograph, about 200 nm thick in the upper half) of Example 1 was formed on the surface of the Si layer was prepared, heat-treated at a temperature of 250 ° C. for 1 hour, and the sample cross section was observed by FIB. It processed and it was a photograph observed by TEM (magnification of 100,000 times). In addition, the crystal structure was specifically determined by electron diffraction in several places of the cross section, and the structure of the part was identified. According to the cross-sectional observation of FIG. 1, when the A1 alloy electrode layer of Example 1 is bonded to the Si layer and subjected to heat treatment, the intermetallic of AI 3 Ni (part of reference numeral 4 in the photo) is placed at the interface between the A1 alloy electrode layer and the Si layer. It was found that the compound precipitates.

도2는, ITO(In2O3-10wt%SnO2) 전극층(사진중, 중앙 아래쪽의 약 150nm두께의 거무스름한 부분) 표면에 실시예1의 A1합금 전극층(사진중, 중앙 위쪽의 약 200nm두께의 흰 빛을 띤 부분)을 형성한 샘플을 준비하고, 온도300℃, 1시간의 열처리를 하고, FIB 에 의해 샘플 단면을 관찰할 수 있도록 가공하여, TEM (배율10만배)으로 관찰한 사진이다. 도3은, 도2의 접합부 계면을 확대(배율100만배)한 사진이다. 도3의 확대 사진에 의해, ITO전극층측(사진중, 아래쪽 검은 부분)과 A1합금 전극층측(사진중, 위쪽의 흰 부분)과의 사이에 코부(コブ)상의 석출물이 확인되었다. 이 석출물은, 도1에서 확인된 Al3Ni의 금속간 화합물인 것이 밝혀졌다. Fig. 2 shows the A1 alloy electrode layer of Example 1 (approximately 200 nm thick in the top of the center) on the surface of the ITO (In 2 O 3 -10 wt% SnO 2 ) electrode layer (the dark bottom of the bottom of the center in the picture). Is a photograph prepared by preparing a sample formed with a white light-colored portion), performing a heat treatment at a temperature of 300 ° C. for 1 hour, and processing the sample cross section by FIB, and observing with a TEM (magnification of 100,000 times). . FIG. 3 is a photograph in which the junction interface of FIG. 2 is enlarged (magnification 1 million times). In the enlarged photograph of Fig. 3, a precipitate on the nose was observed between the ITO electrode layer side (lower black portion in the photo) and the A1 alloy electrode layer side (white portion in the upper image). This precipitate was found to be an intermetallic compound of Al 3 Ni identified in FIG. 1.

도1~도3의 관찰 결과로부터, 본 실시예1의 Al합금 전극층을 ITO전극층에 직 접 접합하면, 그 후의 열처리에 의해 계면에 약10~150nm 입경의 Al3Ni의 금속간 화합물(도1중에서 부호4)을 석출하고 있는 것이 밝혀졌다. 또한, 도3의 확대 관찰에 의해, 본실시예1의 Al합금 전극층과 ITO전극층과의 접합 계면에 석출한 Al3Ni의 금속간 화합물 부근에는, 확산 접합하고 있는 상태의 부분, 약 3-20nm두께의 층상의 확산 부분을 볼 수 있었다. From the observation results of FIGS. 1 to 3, when the Al alloy electrode layer of Example 1 is directly bonded to the ITO electrode layer, an intermetallic compound of Al 3 Ni having a particle diameter of about 10 to 150 nm at the interface by subsequent heat treatment (FIG. 1). It turned out that code | symbol 4) is precipitated in it. In addition, according to the enlarged observation of FIG. 3, in the vicinity of the intermetallic compound of Al 3 Ni deposited at the bonding interface between the Al alloy electrode layer and the ITO electrode layer of this Example 1, the portion in the state of diffusion bonding is about 3-20 nm. The layered diffusion part of thickness was seen.

다음에, 본실시예1과 비교예1과의 Al합금 전극층에 대해서, ITO전극층과 접합했을 때의 전류-전압특성을 조사한 결과에 대해서 설명한다. 이 접합 내구 시험은, 도4에 나타내는 시험 샘플을 작성하여 행한 것이다. 시험 샘플은, 소위 켈빈 소자라고 불리는 구조의 것으로, 도4와 같이 ITO(ln2O3-10wt%SnO2) 전극층(0.2㎛두께) 상에, A1합금 전극층(0.2㎛두께)을 직교하도록 형성하고, 화살표 부분의 단자부(10, 40)로부터 통전을 행할 수 있도록 한 것이다. 이 전류-전압특성은, 단자간에 전압을 인가 했을 때에, 단자간에 흐르는 전류를 측정하는 것으로 행하였다. 한편, 접합부의 면적은, 100㎛2(10㎛×10㎛)이다. Next, the result of having investigated the current-voltage characteristic when joining with an ITO electrode layer with respect to the Al alloy electrode layer of this Example 1 and the comparative example 1 is demonstrated. This bonding endurance test is performed by creating a test sample shown in FIG. The test sample has a structure called a Kelvin element, and is formed to cross the A1 alloy electrode layer (0.2 μm thickness) on the ITO (ln 2 O 3 −10 wt% SnO 2 ) electrode layer (0.2 μm thickness) as shown in FIG. 4. Then, it is possible to conduct electricity from the terminal portions 10 and 40 at the arrow portions. This current-voltage characteristic was performed by measuring the current flowing between terminals when a voltage was applied between the terminals. In addition, the area of a junction part is 100 micrometer <2> (10 micrometers x 10 micrometers).

도5 및 도6에, 실시예1과 비교예1의 A1합금 전극층과 ITO전극에 있어서의 전류-전압특성을 측정한 결과를 나타낸다. 도5가 실시예1, 도6이 비교예1의 측정 결과이다. 또한, 각 측정 결과 그래프에 있어서, 실선이 열처리 없는(as-depo) 경우, 파선이 250℃, 1시간의 열처리를 실시한 경우를 나타내고 있다. 5 and 6 show the results of measuring the current-voltage characteristics in the A1 alloy electrode layer and the ITO electrode of Example 1 and Comparative Example 1. FIG. 5 shows measurement results of Example 1 and FIG. 6 of Comparative Example 1. FIG. Moreover, in each measurement result graph, when the solid line is as-depo, the case where a dashed line heat-processes 250 degreeC and 1 hour is shown.

도5을 보면 알 수 있는 바와 같이, 실시예1의 Al합금 전극층의 경우, 열처리의 유무에 관계하지 않고, 전류-전압특성은 선형적인 관계에 있는 것이 확인되었 다. 이로부터, 본 실시예1의 Al합금 전극층과 ITO와는 오믹 접합이 실현되고 있는 것이 밝혀졌다. As can be seen from Fig. 5, in the case of the Al alloy electrode layer of Example 1, it was confirmed that the current-voltage characteristic was in a linear relationship with or without heat treatment. From this, it was found that ohmic bonding is realized between the Al alloy electrode layer and ITO of the first embodiment.

한편, 도6을 보면 알 수 있는 바와 같이, 비교예1의 Al합금 전극층에서는, 열처리했을 때에 비선형상의 전류-전압관계가 생기고 있었다. 이것은, 비교예1의 Al합금 전극층과 ITO와의 접합이 정류작용을 갖는 구조로 되어 있는 것을 나타내는 것으로, 소위 풀·프렌켈기구로 설명되어 있는 금속-절연체-금속의 구조(MIM구조)와 같은 것으로 예상되었다. 즉, 비교예1의 A1합금 전극층의 경우, 열처리에 의해 ITO와의 접합 계면에 알루미늄의 산화 피막이 형성되어 있다고 추측되었다. 한편, 여기에서 나타내는 전류-전압특성은, 도4에 나타낸 바와 같이 두 단자간(도4중 부호10, 40)에 전류, 전압을 측정하고 있기 때문에, 직교하여 형성된 접합 부분 이외의 배선 부분(Al합금 전극층과 ITO)에 있어서의 배선 저항을 포함한 상태에서 얻어진 결과이다. On the other hand, as can be seen from Fig. 6, in the Al alloy electrode layer of Comparative Example 1, a nonlinear current-voltage relationship was generated when the heat treatment was performed. This indicates that the junction of Al alloy electrode layer and ITO of Comparative Example 1 has a structure having a rectifying action, and is the same as the metal-insulator-metal structure (MIM structure) described by the so-called full-frenchel mechanism. It was expected. That is, in the case of the A1 alloy electrode layer of Comparative Example 1, it was estimated that an aluminum oxide film was formed on the bonding interface with ITO by heat treatment. On the other hand, as shown in Fig. 4, since the current and voltage are measured between the two terminals (10 and 40 in Fig. 4), the wiring portions other than the junction portions formed at right angles (Al) are measured. It is the result obtained in the state containing the wiring resistance in alloy electrode layer and ITO).

계속해서, ITO전극과의 접합 내구 시험을 행한 결과에 대해서 설명한다. 이 접합 내구 시험은, 상기에서 설명한 도4에 나타내는 시험 샘플을 작성하여 행한 것이다. 시험 샘플은, 상기와 같이 ITO(ln2O3-10wt%SnO2) 전극층(0.2㎛ 두께) 상에, Al합금 전극층(0.2㎛ 두께)을 직교하도록 형성하고, 화살표부분의 단자부에서 통전을 행할 수 있도록 한 것이다. 통전내구 특성은, 이 단자간 저항을 측정하고, 그 단자간 저항이 변화될때 까지 통전 시간을 측정하는 것에 의해 행하였다. 전극층으로서는, 실시예1과 비교예1 및, 종래의 예로서, 순A1 전극층과 투명전극과 사이에, 캡층의 구성 재료의 하나인 Cr막(0.05㎛두께)을 형성한 구조의 3종류에 대해서 행하였다. 측정법은, 측정 환경을 대기분위기 내에서 하고, 전류값을 10μA, 3mA의 2종류로 하고, 접합부의 저항값이 초기값의 100배가 되는 시점을 수명으로 하였다. 그리고, 통전시의 온도는 85℃, 100℃, 150℃, 200℃, 250℃로서 행하였다. Subsequently, the results of the bonding endurance test with the ITO electrode will be described. This bonding endurance test is performed by creating a test sample shown in FIG. 4 described above. The test sample is formed on the ITO (ln 2 O 3 -10 wt% SnO 2 ) electrode layer (0.2 μm thick) so as to be orthogonal to the Al alloy electrode layer (0.2 μm thick) as described above, and conducts electricity at the terminal portion of the arrow portion. I would have to. The energization durability was measured by measuring the resistance between the terminals and measuring the energization time until the resistance between the terminals changed. As the electrode layer, three types of structures in which a Cr film (0.05 mu m thickness), which is one of the constituent materials of the cap layer, were formed between the pure A1 electrode layer and the transparent electrode, as in Example 1, Comparative Example 1, and a conventional example, It was done. In the measurement method, the measurement environment was set in an air atmosphere, the current value was set to two types of 10 µA and 3 mA, and the life point was the time when the resistance value of the junction portion became 100 times the initial value. And the temperature at the time of energization was performed as 85 degreeC, 100 degreeC, 150 degreeC, 200 degreeC, and 250 degreeC.

도7에는, 각 온도에 있어서의 접합부의 저항 상승(초기값의 100배가 되는 시점)이 발생한 시간을 측정하여, 통전시 유지 온도의 역수에 대하여 그 수명시간을 아레니우스 플롯(Arrhenius plot)한 그래프를 나타내고 있다. 도7에서는, 종축이 수명시간이고, 횡축은 1000/절대온도를 나타내고 있다. 이 아레니우스 플롯한 그래프보다 외삽(外揷)된 일차직선의 경사로부터, 접합부의 저항 상승이 일어나는 활성화 에너지를 산출한 바, 실시예1에서는 1.35eV이고, 비교예1에서는 0.42eV인 것이 밝혀졌다. 이 결과로부터, 실시예1의 Al합금 전극층이 비교예1보다도 약 3.3배의 활성화 에너지를 갖는 것을 확인할 수 있었다. 또한, 실시예1의 경우는, 85℃에서 약 7만시간의 내구성이 있다고 추측되어, 종래의 예로서 행하였던 Cr막을 개재시킨 전극층의 경우와 가까운 결과였다. In Fig. 7, the time at which the resistance rise (at the time of becoming 100 times the initial value) of the junction portion at each temperature was measured, and the Arrhenius plot of the life time with respect to the inverse of the holding temperature at the time of energization. The graph is shown. In Fig. 7, the vertical axis represents life time, and the horizontal axis represents 1000 / absolute temperature. The activation energy at which the resistance rises at the junction is calculated from the inclination of the first straight line extrapolated from the Areneus plotted graph, which is found to be 1.35 eV in Example 1 and 0.42 eV in Comparative Example 1. lost. From this result, it was confirmed that the Al alloy electrode layer of Example 1 had activation energy about 3.3 times higher than that of Comparative Example 1. In the case of Example 1, it was estimated that the resin had a durability of about 70,000 hours at 85 ° C., and the result was close to that of the electrode layer interposed between the Cr film which was used as a conventional example.

다음에, 실시예1의 Al합금 전극층에 관한 힐록 특성에 대해서 조사한 결과를 설명한다. 이 힐록은, 스퍼터링에 의해 웨이퍼 기판상에 알루미늄 합금막을 형성해서 배선 가공한 후, CVD법에 의해 절연막을 형성할 때에 배선 가공한 알루미늄 합금막에 300~400℃의 열이 가해지면, 알루미늄 합금막의 표면에 생기는 코부상의 돌기를 말한다. 이로부터, 힐록은 열처리에 의해 알루미늄 합금막에 걸리는 응력을 원인으로 하여 발생한다고 생각되고 있다. 거기에서, 순Al전극층과 실시예1의 Al합 금 전극층을, 각각 Si웨이퍼 기판상에 형성하고, 열을 가했을 때에 전극층에 생기는 응력이 어떤 변화를 발생시키는지를 조사했다. 구체적으로는, φ100mm의 Si웨이퍼 기판에, 두께0.2㎛ 의 전극층을 스퍼터링에 의해 적층한 샘플을 작성했다. 그리고, 레이저식 응력측정 장치FLX-2320(KLA TENCOR사제:질소 가스 플로우(5L/min), 고체 레이저670nm)에 의해 레이저에서 전극층에 생기는 응력의 측정을 행하였다. 그 측정 결과를 도8에 나타낸다. Next, the result of having investigated the hillock characteristic regarding the Al alloy electrode layer of Example 1 is demonstrated. After the aluminum alloy film is formed on the wafer substrate by sputtering and wired, this hillock is formed of an aluminum alloy film if heat of 300 to 400 ° C. is applied to the wired aluminum alloy film when the insulating film is formed by the CVD method. It refers to the process of nose injury on the surface. From this, it is considered that hillock occurs due to the stress applied to the aluminum alloy film by heat treatment. There, the pure Al electrode layer and the Al alloy electrode layer of Example 1 were each formed on a Si wafer substrate, and it was investigated what kind of change occurred in the stress generated in the electrode layer when heat was applied. Specifically, the sample which laminated | stacked the electrode layer of thickness 0.2micrometer by sputtering on the Si wafer substrate of (phi) 100mm was created. Then, the stress generated in the electrode layer in the laser was measured by the laser stress measuring device FLX-2320 (manufactured by KLA TENCOR: nitrogen gas flow (5 L / min), solid laser 670 nm). The measurement results are shown in FIG.

도8은, 실온에서 500℃까지 승온하고, 계속해서 500℃에서 100℃까지 강온했을 때의 각 온도에 있어서의 전극층의 응력상태를 측정한 결과이다(승온·강온 속도 5℃/min). 부의 응력값은, 전극층에 압축 응력이 가해지고 있는 상태로서, 정의 응력값은, 전극층에 인장응력이 가해지고 있는 상태인 것을 나타낸다. 굵은선으로 나타내고 있는 것이 실시예1의 경우이고, 가는선으로 나타내고 있는 것이 순A1의 경우이다. 순A1의 응력상태를 보면 알 수 있는 바와 같이, 승온시의 180℃부근으로부터 400℃ 정도까지, -100MPa의 응력값이 연속하고 있지만, 이것은 순A1의 전극층에 압축 응력이 가해졌을 때에, 힐록이 발생해서 그 압축 응력을 완화하고 있는 현상이 발생하고 있는 것을 나타내고 있다. 한편, 실시예1의 경우, 승온시의 200℃ 근방에서 크게 부의 응력이 완화되고 있는 상태가 보이지만, 이것은 실시예1의 A1합금 전극층에 AI3Ni의 금속간 화합물이 석출한 것에 의한 것이다. 즉, 실시예의 경우, AI3Ni의 금속간 화합물이 석출하는 것에 의해, 힐록을 발생하는 일없이 Al합금 전극층에 가해지는 압축 응력을 완화하고 있는 것이 확인되었다. Fig. 8 shows the result of measuring the stress state of the electrode layer at each temperature when the temperature is raised from room temperature to 500 ° C, and the temperature is subsequently lowered from 500 ° C to 100 ° C (temperature-fall rate 5 ° C / min). The negative stress value is a state in which compressive stress is applied to the electrode layer, and the positive stress value indicates that the tensile stress is applied to the electrode layer. It is the case of Example 1 that is shown with the thick line, and the case of pure A1 is shown with the thin line. As can be seen from the stress state of the pure A1, the stress value of -100 MPa is continuous from around 180 deg. C at the temperature to about 400 deg. C, but when the compressive stress is applied to the electrode layer of the pure A1, It has shown that the phenomenon which generate | occur | produced and the compressive stress is relieved is generate | occur | produced. On the other hand, in the case of Example 1, but the state in which the large parts of the stress is relaxed in the vicinity of 200 ℃ during the temperature increase, this is due to an intermetallic compound of Ni 3 AI alloy precipitated on the A1 electrode of the first embodiment. In other words it was confirmed that to relieve compression stress applied to the Al alloy electrode layer without generating an, embodiment, if, by the intermetallic compound of Ni 3 AI precipitation, hillock.

더욱이, 실시예1, 비교예1, 캡층의 구성 재료인 Cr, Mo, ITo막, Al3Ni의 산화 환원 전위를 측정한 결과에 대해서 설명한다. 이 산화 환원 전위의 측정은, 각조성에 의한 소정두께(0.2㎛)의 박막을, 스퍼터링 장치에 의해 유리 기판상에 형성하고, 그 유리 기판을 잘라내는 것으로 전위측정 샘플로 했다. 그리고, 1cm2에 상당하는 면적을 노출시키도록 전위측정 샘플 표면을 마스킹하여, 측정용 전극을 형성했다. 산화 환원 전위는, 3.5%염화나트륨 수용액(액 온도 27℃)을 이용하고, 참조 전극은 은/염화은을 사용해서 측정했다. 또한, ITO막은, In2O3-10wt%Sn02의 조성의 것을 사용했다. 그 결과를 표2에 나타낸다. Furthermore, in Example 1, Comparative Example 1, the constituent material of the cap layer Cr, Mo, ITo film, a description will be given of the results of the measurement of the redox potential of the Al 3 Ni. The measurement of this redox potential was made into the dislocation measurement sample by forming the thin film of the predetermined thickness (0.2 micrometer) by each composition on the glass substrate with the sputtering apparatus, and cutting out the glass substrate. Then, the surface of the dislocation measurement sample was masked so as to expose an area corresponding to 1 cm 2 , thereby forming a measurement electrode. The redox potential was measured using 3.5% sodium chloride aqueous solution (liquid temperature 27 degreeC), and the reference electrode measured using silver / silver chloride. Furthermore, it was used in the composition of the ITO film, In 2 O 3 -10wt% Sn0 2. The results are shown in Table 2.

[표2][Table 2]

샘플Sample 산화 환원 전위Redox potential 실시예1Example 1 -1.02-1.02 비교예1Comparative Example 1 -1.58-1.58 Al3NiAl 3 Ni -0.73-0.73 CrCr -0.78-0.78 MoMo -0.51-0.51 ITO막ITO membrane -0.82-0.82

표2에 도시한 바와 같이, 실시예1의 산화 환원 전위가 ITO막의 그것과 매우 가까운 것이 확인되었다. 또한, 금속간 화합물인 Al3Ni는, Cr과 같이 ITO막의 산화 환원 전위값에 매우 가까운 값이라는 것이 밝혀졌다. As shown in Table 2, it was confirmed that the redox potential of Example 1 was very close to that of the ITO film. In addition, it was found that Al 3 Ni, which is an intermetallic compound, is a value very close to the redox potential value of the ITO film like Cr.

계속해서 ITO전극층과의 접합저항 평가에 대해서 설명한다. 도9에는, 각 전극층을 각각 ITO전극층에 접합해서 저항값를 측정한 결과를, 각 전극층의 산화 환원 전위값과 ITO의 산화 환원 전위값과의 차이를 구해서 플롯한 그래프이다. 측정 방법은, 도7에서 나타내는 시험 샘플을 작성하고, 열처리없는(as-depo), 열처리있 는(200℃, 250℃, 300℃의 각 온도에서, 1시간의 어닐링 후) 샘플에서 측정한 저항값이다. Subsequently, the evaluation of the junction resistance with the ITO electrode layer will be described. Fig. 9 is a graph showing the difference between the redox potential value of each electrode layer and the redox potential value of ITO by plotting the result of measuring the resistance value by bonding each electrode layer to the ITO electrode layer. In the measurement method, the test sample shown in Fig. 7 was prepared, and the resistance measured in the sample without as heat treatment (as-depo) and with heat treatment (after 1 hour annealing at each temperature of 200 ° C, 250 ° C, and 300 ° C) was measured. Value.

접합저항값의 측정은 도4에서 나타낸 시험 샘플에 의해 행한 것으로, ITO(In2O3-10wt%SnO2)전극층(40)(0.2㎛두께) 상에, 전극층(10)(0.2㎛두께)을 크로스 하도록 형성하고, 화살표 부분의 단자부에서 통전해서 저항을 측정하고, 막이 겹친 부분(10㎛×10㎛)의 접합저항을 산출했다. 전극층으로는, 표1에서 나타낸 실시예1 및 비교예1, 순A1막과 Cr막을 적층한 구조의 3종의 전극층에 대해서 행하였다. 이 적층구조의 전극층은, Cr막 0.03㎛ 상에 순A1막을 0.2㎛ 형성한 것이다. 또한, 표2에서 나타낸 산화 환원 전위값에 의해 ITO와 각 전극층의 전위차를 산출하여, 그것을 횡축으로 해서, 측정한 각 접합저항값를 플롯하였다(도9). The measurement of the junction resistance value was performed by the test sample shown in FIG. 4, and was formed on the electrode layer 10 (0.2 μm thickness) on the ITO (In 2 O 3 −10 wt% SnO 2 ) electrode layer 40 (0.2 μm thickness). Were formed so as to cross each other, the resistance was measured by energizing the terminal portion of the arrow portion, and the junction resistance of the portion where the film overlapped (10 µm x 10 µm) was calculated. As the electrode layer, Example 1 and Comparative Example 1 shown in Table 1, three kinds of electrode layers having a structure in which the pure A1 film and the Cr film were laminated were performed. The electrode layer of this laminated structure is formed by forming 0.2 m of pure A1 film on 0.03 m of Cr film. In addition, the potential difference between ITO and each electrode layer was calculated from the redox potential values shown in Table 2, and the junction resistance values measured were plotted with the horizontal axis as shown in Fig. 9 (Fig. 9).

도9를 보면 알 수 있는 바와 같이, ITO의 산화 환원 전위와 거의 같은 레벨의 전위를 갖는 Cr막을 개재한 전극의 경우, 접합저항은 매우 낮은 것이 확인되었다. 실시예1과 비교예1과의 A1합금 전극층의 경우, ITO와의 전위차가 그다지 크지 않은 실시예1쪽이 접합저항은 낮고, 비교예1의 A1합금 전극층에서는 열처리를 행하면 그 접합저항이 현저하게 커지는 것이 확인되었다. 한편, 상기 접합저항의 측정은, ITO전극층 상에, Al합금 전극층을 형성한 경우를 예시하고 있지만, Al합금 전극층 상에 ITO전극층을 형성한 반대구조로 했을 경우에도 같은 접합저항 특성이 얻어진다는 것을 확인하고 있다. As can be seen from Fig. 9, it was confirmed that the junction resistance was very low in the case of the electrode via the Cr film having a potential almost equal to the redox potential of ITO. In the case of the A1 alloy electrode layer of Example 1 and Comparative Example 1, the bonding resistance of Example 1, in which the potential difference between ITO was not large, was low, and the bonding resistance of the A1 alloy electrode layer of Comparative Example 1 was significantly increased when the heat treatment was performed. It was confirmed. On the other hand, the measurement of the bonding resistance exemplifies the case where the Al alloy electrode layer is formed on the ITO electrode layer, but the same bonding resistance characteristics are obtained even when the opposite structure is formed in which the ITO electrode layer is formed on the Al alloy electrode layer. I am checking.

이상의 결과로부터, 실시예1의 Al합금 전극층은, 그 산화 환원 전위 자체가 ITO의 그것과 가까운 값을 갖으므로, ITO전극층과 직접 접합했을 때의 접합저항도 낮고, 열처리를 더 행하는 것에 의해 접합 계면에 Al3Ni의 금속간 화합물이 석출하기 때문에 뛰어 난 접합 특성을 실현한 것이라고 생각된다. 그 이유는, Al3Ni의 산화 환원 전위가 ITO의 그것과 극히 가까운 값이 되기 때문에, ITO와의 전기 화학적 반응이 일어나기 어려워져, 접합부의 파괴 등을 야기하지 않게 되기 때문이라고 추측된다. From the above results, the Al alloy electrode layer of Example 1 has a value close to that of ITO because its redox potential itself is low, so that the bonding resistance when directly bonded to the ITO electrode layer is low, and the heat treatment is further performed to bond the interface. The intermetallic compound of Al 3 Ni precipitates at, and therefore, it is considered that excellent bonding characteristics have been realized. The reason is that since the redox potential of Al 3 Ni becomes a value very close to that of ITO, the electrochemical reaction with ITO is unlikely to occur, resulting in no breakage of the junction or the like.

이로부터, ITO막의 투명전극과 직접 접합을 하는 A1합금 전극층을 형성할 때, ITO전극에 있어서의 산화 환원 전위값±200mV의 범위 내에 있는 산화 환원 전위를 갖는 A1계 금속간 화합물(AI3Ni)을, ITO전극층과 A1합금 전극층과의 계면에 석출시킨 접합 구조이면 뛰어난 접합 특성을 실현할 수 있다는 것이 밝혀졌다. 또한, 그 A1계 금속간 화합물(AI3Ni)의 평균 입경 10-150nm에서, 계면에 석출한 A1계 금속간 화합물에 의해 형성되는 접합 확산층이 3-20nm의 두께인 것이 바람직하다고 추측되었다. From this, when forming the A1 alloy electrode layer which is directly bonded to the transparent electrode of the ITO film, the A1-based intermetallic compound (AI3Ni) having a redox potential in the range of +/- 200 mV at the ITO electrode, It has been found that excellent bonding characteristics can be realized as long as the bonding structure is deposited at the interface between the ITO electrode layer and the A1 alloy electrode layer. Further, in the average particle diameter of 10-150nm A1 intermetallic compound (Ni 3 AI), the junction formed by the diffusion layer which A1 intermetallic compound precipitated at the interface was assumed that it is preferred that the thickness of 3-20nm.

제2 실시형태:다음에, 이 제2 실시형태에서는, 니켈, 코발트, 철, 네오듐, 탄소를 이용하고, 각종 조성의 Al합금 전극층을 형성하여, 액정표시소자의 특성을 조사한 결과에 대해서 설명한다. 표3에, 이 제2 실시형태에서 검토한 Al합금 전극층의 조성을 나타낸다. 이 표3에 나타내는 각 합금막에 대해서는, 제1 실시형태에서 나타낸 성막조건과 같이하여 형성한 것이다. Second Embodiment Next, in this second embodiment, an Al alloy electrode layer having various compositions is formed using nickel, cobalt, iron, neodium, and carbon, and the results of investigating the characteristics of the liquid crystal display device will be described. do. Table 3 shows the composition of the Al alloy electrode layer examined in this second embodiment. Each alloy film shown in this Table 3 is formed in the same manner as the film forming conditions shown in the first embodiment.

[표3]Table 3

조성Furtherance 석출물Precipitate 석출물전위Precipitate potential 혼성전위Hybrid potential at%at% VV VV 실시예2Example 2 Al-0.3C-3.0NiAl-0.3C-3.0Ni Al3NiAl 3 Ni -0.73-0.73 -1.02-1.02 실시예3Example 3 Al-0.5C-3.0NiAl-0.5C-3.0Ni Al3NiAl 3 Ni -0.73-0.73 -1.05-1.05 실시예4Example 4 Al-0.3C-5.0NiAl-0.3C-5.0Ni Al3NiAl 3 Ni -0.73-0.73 -1.01-1.01 실시예5Example 5 Al-1.0Nd-2.0NiAl-1.0Nd-2.0Ni Al7NdNi2 Al 7 NdNi 2 -0.92-0.92 -1.05-1.05 실시예6Example 6 Al-0.2C-2.0Ni-3.0CoAl-0.2C-2.0Ni-3.0Co Al8Co1Ni1 Al 8 Co 1 Ni 1 -0.70-0.70 -0.93-0.93 실시예7Example 7 Al-3.0NiAl-3.0Ni Al3NiAl 3 Ni -0.73-0.73 -1.04-1.04 실시예8Example 8 Al-10NiAl-10Ni Al3NiAl 3 Ni -0.73-0.73 -0.86-0.86 실시예9Example 9 Al-25NiAl-25Ni Al3NiAl 3 Ni -0.73-0.73 -0.73-0.73 실시예10Example 10 Al-2.0FeAl-2.0Fe Al3FeAl 3 Fe -1.08-1.08 -1.37-1.37 실시예11Example 11 Al-2.0CoAl-2.0Co Al9Co2 Al 9 Co 2 -1.09-1.09 -1.25-1.25 실시예12Example 12 Al-PdAl-Pd Al4PdAl 4 Pd -0.94-0.94 -1.10-1.10 실시예13Example 13 Al-4YAl-4Y Al3Y1 Al 3 Y 1 -0.70-0.70 -0.86-0.86 비교예2Comparative Example 2 Al-2.0NdAl-2.0Nd Al11Nd3 Al 11 Nd 3 -1.53-1.53 -1.58-1.58 비교예3Comparative Example 3 순-AlNet-Al -- -- -1.68-1.68 빅교예4Big Art 4 순-CrNet-Cr -- -- -0.78-0.78

표3에는, 실시예2-13, 비교예2-3의 각조성의 합금막과, 그 합금막중의 석출물, 그 석출물의 산화 환원 전위, 또한, 그 합금막의 혼성 전위를 측정한 결과를 나타내고 있다. 전위측정 방법은, 표2에서 설명한 방법과 같다. Table 3 shows the results of measuring the alloy films of the respective compositions of Example 2-13 and Comparative Example 2-3, the precipitates in the alloy film, the redox potential of the precipitates, and the hybrid potential of the alloy film. . The potential measurement method is the same as that described in Table 2.

계속해서, 표3중의 실시예2~9, 비교예2~3의 각조성의 합금막에 대해서, 그 비저항, 내열성, 딤플 특성을 조사한 결과를 표4에 나타낸다. Next, Table 4 shows the results of examining the specific resistance, the heat resistance and the dimple characteristics of the alloy films of Examples 2 to 9 and Comparative Examples 2 to 3 in Table 3.

[표4]Table 4

Figure 112005066307641-pct00001
Figure 112005066307641-pct00001

비저항값은, 각 합금막의 단막(두께 약0. 3㎛)을 유리 기판상에 형성하고, 300℃, 1시간의 열처리 후의 막에 대해서, 4단자저항 측정 장치에 의해 측정한 결과이다. 또한, 힐록 내열성은, 각 합금막의 단막(두께 약0. 3㎛)을 유리 기판상에 형성하고, 100℃, 200℃, 300℃, 400℃의 각 온도에서, 1시간의 열처리후, 주사전자현미경(SEM)에 의해 막표면을 관찰하고, 서브㎛ 이상의 돌기물의 존재가 확인된 온도를 표4에 나타내고 있다. 또한, 딤플 발생율은, 비저항측정과 같은 샘플에 의해, 300℃, 1시간의 열처리후, 막표면을 SEM(1만배)으로 관찰하고, 표면에 관찰되는 구덩이상부분(직경 0.3㎛~0.5㎛)을 특정하고, 관찰 시야에 존재하는 구덩이상부분의 총면적을 측정하고, 그 전체시야면적에 대하여 구덩이상부분의 총면적이 차지하는 비율을 산출한 것이다. 그리고, 표4에는, 각 막표면의 다른 5개소로부터 산출된 샘플 발생율값을 평균한 것을 나타내고 있다. A specific resistance value is the result of measuring the single film (about 0.3 micrometer in thickness) of each alloy film on a glass substrate, and measuring it by the 4-terminal resistance measuring apparatus about the film | membrane after 300 degreeC and heat processing for 1 hour. In addition, Hillock heat resistance forms a single film (about 0.3 micrometer in thickness) of each alloy film on a glass substrate, and scans electrons after heat processing for 1 hour at each temperature of 100 degreeC, 200 degreeC, 300 degreeC, and 400 degreeC. The film surface was observed by the microscope (SEM), and Table 4 shows the temperature at which the presence of the protrusion of submicrometer or more was confirmed. In addition, the dimple incidence rate was observed by SEM (10,000 times) after the heat treatment at 300 ° C. for 1 hour using a sample such as a resistivity measurement, and the abnormal hole portion (0.3 μm to 0.5 μm in diameter) observed on the surface. , The total area of the above pit abnormality in the observation field was measured, and the ratio of the total area of the above pit above the total viewing area was calculated. In addition, Table 4 shows the average of the sample generation rate values calculated from five different places on each film surface.

표4로부터, 실시예2-6의 합금박막에서는, 400℃ 미만에서는 힐록의 발생이 없고, 딤플도 발생하지 않았다. 그러나, 실시예7~9의 합금막에서는, 딤플이 발생하는 경향이 인정되었다. 이것은, 실시예2~4, 6의 조성에 탄소가 함유되어 있는 것, 실시예6의 조성에 네오듐이 함유되어 있는 것에 의한 것으로, 이 탄소, 네오듐에 의해, 힐록이나 딤플의 발생을 방지할 수 있는 것이 밝혀졌다. From Table 4, in the alloy thin film of Example 2-6, there was no hillock generation and no dimples occurred below 400 ° C. However, in the alloy film of Examples 7-9, the tendency which dimple generate | occur | produced was recognized. This is because carbon is contained in the composition of Examples 2-4, 6, and neodium is contained in the composition of Example 6, and this carbon and neodium prevent generation of hillock and dimples. It turned out to be possible.

더욱이, 표3중의 실시예2~9, 비교예2~3의 각 조성의 합금막에 대해서, ITO전극층과 직접 접합했을 때의 전압-전류특성, 접합 특성(콘택트 저항, 접합 내구성)을 조사한 결과를 표5에 나타냈다. 한편, 이 제2 실시형태에 있어서의 접합 특성을 조사한 시험 샘플은, 양호한 접합 상태로 하기 위해서, 투명전극층과 각 합금막층을 직접 접합한 후에, 소정의 열처리(불활성 가스(질소, 아르곤) 분위기중, 300℃, 60분간)를 행한 것을 이용했다. Furthermore, the voltage-current characteristics and the bonding characteristics (contact resistance, bonding durability) of the alloy films of the compositions of Examples 2 to 9 and Comparative Examples 2-3 of Table 3 when directly bonded to the ITO electrode layer were examined. Is shown in Table 5. On the other hand, the test sample which investigated the joining characteristic in this 2nd Embodiment is a predetermined heat processing (inert gas (nitrogen, argon) atmosphere after joining a transparent electrode layer and each alloy film layer directly, in order to make a favorable joining state. , 300 ° C. for 60 minutes) was used.

[표5]Table 5

Figure 112005066307641-pct00002
Figure 112005066307641-pct00002

표5에 나타낸 전류-전압특성은, 제1 실시형태의 도5, 6에서 설명한 방법과 같이 해서 측정하고, 각 전류-전압특성 그래프를 작성하고, 그 그래프에 의해, 정 류작용이 발생하고 있는지 아닌지를 판단한 결과를 나타내고 있다. The current-voltage characteristics shown in Table 5 were measured in the same manner as described in Figs. 5 and 6 of the first embodiment, each graph of current-voltage characteristics was generated, and whether the rectifying action was generated by the graph. The result of having judged whether or not is shown.

또한, 접합 특성의 조사는, 각 합금막을 형성하고, 그 막상에 ITO막을 형성한 경우를 접합 특성1이라고 하고, ITO 전극층 상에 각 합금막을 형성한 경우를 접합 특성2라고 하고 있다. 그리고, 접합 특성의 접합저항값은, 제1 실시형태에 있어서의 전류-전압특성의 측정과 같은 켈빈 소자를 형성하고, 250℃, 1시간의 열처리후, 3mA의 전류를 흘리고, 전압의 급격한 변화를 행한 시점의 접합저항값를 나타내고 있다. 한편, 접합 특성1의 측정을 행한 켈빈 소자의 제작은, 우선, 기판상에 스퍼터링에 의해 합금막을 형성하고, 이 합금막을 에칭하여 직선회로를 형성하였다. 그리고, 그 표면에 어몰퍼스의 ITO막을 형성하고, 하지(下地)에 있는 합금막의 직선회로를 용해하지 않는 약산의 옥살산계 에칭 액에 의해, ITO막만 에칭하는 것에 의해, 하지에 있는 합금막의 직선회로와 직교하도록, ITO막의 직선회로를 형성해서 제작한 것이다. In the investigation of the bonding properties, the case where each alloy film is formed and the ITO film is formed on the film is called the bonding property 1, and the case where each alloy film is formed on the ITO electrode layer is called the bonding property 2. The junction resistance value of the junction characteristic forms a Kelvin element similar to the measurement of the current-voltage characteristic in the first embodiment, flows a current of 3 mA after a heat treatment at 250 ° C. for 1 hour, and a sudden change in voltage. The junction resistance value at the time of performing the is shown. On the other hand, in the fabrication of the Kelvin element that measured the bonding characteristics 1, first, an alloy film was formed on the substrate by sputtering, and the alloy film was etched to form a linear circuit. Then, an amorphous ITO film is formed on the surface, and only the ITO film is etched with a weak acid oxalic acid etchant that does not dissolve the linear circuit of the alloy film in the base, thereby linear circuit of the alloy film in the base. It is produced by forming a linear circuit of the ITO film so as to be orthogonal to.

접합 내구성은, 제1 실시형태의 도7에서 나타낸 아레니우스 플롯의 그래프를 각각 제작하고, 인가 전류3mA, 10μA에 있어서의 아레니우스 플롯의 경사로부터, 그 활성화 에너지를 어림하고, 85℃ 에 있어서의 접합 내구시간을 나타낸 것이다(이 접합 내구성의 측정은, JIS-C-5003전자부품의 고장율 시험법, JIS-C-0021가열 시험법을 참고로하여 행한 것이다). The bonding endurance produced the graph of the Areneus plot shown in FIG. 7 of 1st Embodiment, respectively, and estimated the activation energy from the inclination of the Arenius plot in applied current of 3 mA and 10 microamperes, and it turned out at 85 degreeC. (The measurement of the joining durability is performed by referring to the failure rate test method of the JIS-C-5003 electronic component and the JIS-C-0021 heating test method.)

이 표5의 결과에 의하여, 실시예2의 경우는, Cr막과 비교하면 접합저항값이 약간 높은 값이었지만, 캡층으로서 이용되는 Cr과 같은 정도의 접합 특성을 구비하고 있는 것이 밝혀졌다. 또한, 실시예3 및 4, 실시예6-9의 경우, 접합저항값 및 접 합 내구성의 양쪽에 대해서, 실용상 만족할 수 있는 특성을 구비하는 것이 밝혀졌다. 실시예5의 경우, 접합 특성2의 접합 내구성이 양호하지 않은 결과가 되었지만, 이것은 직접 접합의 구조를 형성하는 과정의 차이가 영향을 준 것과 생각된다. As a result of Table 5, in the case of Example 2, the bonding resistance value was slightly higher than that of the Cr film, but it was found to have the same bonding characteristics as Cr used as the cap layer. In addition, in the case of Examples 3 and 4 and Example 6-9, it was found to have practically satisfactory characteristics with respect to both the junction resistance value and the bonding durability. In the case of Example 5, the result was that the joining durability of the joining characteristic 2 was not good, but this is considered to be influenced by the difference in the process of forming the structure of the direct joining.

제3 실시형태: 다음에, 이 제3 실시형태에서는, 실시예4(A1-0.3at%C-5.Oat%Ni)의 A1합금 전극층에 대해서, 접합저항 특성과 열처리와의 관계를 조사한 결과에 대해서 설명한다. Third Embodiment Next, in this third embodiment, the relationship between the bonding resistance characteristics and the heat treatment of the A1 alloy electrode layer of Example 4 (A1-0.3at% C-5.Oat% Ni) was examined. It demonstrates.

접합저항의 측정은, 상기제2 실시형태의 표5에 있어서 설명한 접합특성1(ITO막 상에 A1합금 전극층을 접합)과 같이하여 행하였다. 단지, 제3 실시형태에 있어서의 접합저항값를 측정한 시험 샘플은, 투명전극층 (ITO막)과 A1합금 전극층을 직접 접합한 후에, 불활성 가스(질소)분위기중, 250℃, 300℃, 350℃의 3개의 온도에서, 열처리(60분간)를 행한 것을 이용하였다. 그 결과를 표6에 나타낸다. The bonding resistance was measured in the same manner as in the bonding characteristic 1 (bonding the A1 alloy electrode layer on the ITO film) described in Table 5 of the second embodiment. However, the test sample which measured the junction resistance value in 3rd Embodiment is 250 degreeC, 300 degreeC, 350 degreeC in an inert gas (nitrogen) atmosphere after directly bonding a transparent electrode layer (ITO film) and an A1 alloy electrode layer. The thing which heat-processed (60 minutes) was used at three temperature of the was used. The results are shown in Table 6.

[표6]Table 6

Figure 112005066307641-pct00003
Figure 112005066307641-pct00003

또한, 도10에는, 유리 기판상에 스퍼터링(투입전력 3.OWatt/cm2, 아르곤 가스 유량100ccm, 아르곤 압력 0.5Pa)에 의해, 0.2㎛두께의 A1합금 전극층을 형성한 시험 샘플을 제작하고, 이 시험 샘플을, 질소 가스 분위기중에서 1시간 열처리(200℃~400℃)를 하고, 열처리 후의 시험 샘플 표면을 주사전자현미경(SEM:10000배)으로 관찰한 결과를 나타내고 있다. 10, a test sample was formed on a glass substrate by sputtering (input power 3.OWatt / cm 2 , argon gas flow rate 100ccm, argon pressure 0.5 Pa) to form an A1 alloy electrode layer having a thickness of 0.2 µm. The test sample was subjected to heat treatment (200 ° C. to 400 ° C.) for 1 hour in a nitrogen gas atmosphere, and the test sample surface after the heat treatment was observed with a scanning electron microscope (SEM: 10000 times).

표6을 보면 알 수 있는 바와 같이, 접합후의 열처리 온도가 높아지면, 접합저항값이 작아지는 것이 확인되었다. 또한, 도10에서 도시한 바와 같이, 300℃~400℃(D, E, F)의 열처리에서는, 형성한 Al합금 전극층 중에 Al금속간 화합물(Al3Ni)의 석출물(각 관찰 사진중에 희게 보이는 반점의 부분)이 존재하고 있는 것이 명확히 확인할 수 있고, 고온도가 되는 만큼, 그 석출물이 커진다는 것도 확인되었다. 또한, 도10의 B(200℃), C(250℃)에서는 석출물이 명확히는 나타나지 않고 있지만, 제1 실시형태에서 나타낸 도1의 결과를 고려하면, Al합금 전극층 중에 Al금속간 화합물(Al3Ni)이 석출하고 있는 것이다As can be seen from Table 6, it was confirmed that as the heat treatment temperature after joining increased, the joining resistance value decreased. In addition, visible also, as shown in 10, 300 ℃ ~ In the heat treatment of 400 ℃ (D, E, F), Al intermetallic compound in the Al alloy electrode layer formed precipitate of (Al 3 Ni) (whitening during each observation picture It was confirmed that the part of the spot) existed, and it was also confirmed that the precipitate became large as the temperature became high. Further, although the precipitates are not clearly shown in B (200 ° C.) and C (250 ° C.) in FIG. 10, in consideration of the result of FIG. 1 shown in the first embodiment, the Al intermetallic compound (Al 3 ) in the Al alloy electrode layer is shown. Ni) is depositing

표6 및 도10의 결과보다, 접합저항값을 200Ω/□10㎛ 이하가 되도록 접합 상태를 실현하기 위해서는, 280℃ 이상의 열처리를 행하는 것이 유효하다고 생각되었다. 이것은, 어느정도 열처리를 행하는 것에 따라, A1합금 전극층 중에 적절한 A1금속간 화합물이 분산되어 존재하는 동시에, 그 석출한 A1금속간 화합물이 어느정도 응집해서 적절한 입경이 되고, 양호한 접합 상태를 실현할 수 있도록 된다고 생각되기 때문이다. 또한, 이 열처리의 상한온도는, A1합금 전극층의 내열성이나 각종소자의 제조 조건 등을 고려했을 경우에, 400~500℃로 하는 것이 실용적인 것이라고 생각된다. From the results of Table 6 and FIG. 10, it was considered effective to perform a heat treatment of 280 DEG C or higher in order to realize the bonding state so that the junction resistance value would be 200? /? 10 mu m or less. This is thought to be due to the fact that the heat treatment is performed to a certain extent so that an appropriate A1 intermetallic compound is dispersed and present in the A1 alloy electrode layer, and the precipitated A1 intermetallic compound is aggregated to some extent to obtain an appropriate particle size, thereby achieving a good bonding state. Because it becomes. In addition, when the upper limit temperature of this heat processing considers the heat resistance of an A1 alloy electrode layer, the manufacturing conditions of various elements, etc., it is thought that it is practical to set it as 400-500 degreeC.

제4 실시형태: 마지막으로, 이 제4 실시형태에서는, 상기한 실시예2, 실시예4, 실시예5, 비교예2의 조성의 A1합금 전극층에 대해서, 투명전극으로서 IZO전극층과 접합했을 경우에 있어서의 접합 특성을 조사한 결과에 대해서 설명한다. Fourth Embodiment: Finally, in this fourth embodiment, the A1 alloy electrode layers of the compositions of Examples 2, 4, 5 and Comparative Example 2 described above are bonded to an IZO electrode layer as a transparent electrode. The result of having investigated the joining characteristic in is demonstrated.

이 제4실시형태에서는, 상기 제2 실시형태에 있어서의 접합 특성1에 관해서 조사했다. 즉, 각 합금막을 형성하고, 각 합금막상에 IZO타겟(ln2O3-10.7wt%ZnO)에 의해 IZO막을 형성한 것이다. 이 경우의 시험 샘플의 제조 조건, 접합 특성1의 측정 방법은 상기 제2 실시형태와 같다. 단지, 이 제4 실시형태의 접합 특성1을 조사한 시험 샘플은, 켈빈 소자를 구성했을 때의 접합 면적을 2500㎛2(50㎛×50㎛)로서 행하였다. 접합저항값의 측정 결과를 표7에, 수명 내구 시험 결과를 도11에 나타낸다. 표7, 도11에 나타내는 접합저항값은, 시험 샘플 제작후, 불활성 가스(질소)분위기중, 250℃에서 열처리(60분문)을 행한 것을 측정한 결과이다. In this 4th Embodiment, the joining characteristic 1 in the said 2nd Embodiment was investigated. That is, each alloy film is formed, and an IZO film is formed on each alloy film by the IZO target (ln 2 O 3 -10.7 wt% ZnO). In this case, the manufacturing conditions of the test sample and the measuring method of the bonding characteristic 1 are the same as that of the said 2nd Embodiment. However, the test sample which investigated the joining characteristic 1 of this 4th embodiment performed the joining area at the time of constructing a Kelvin element as 2500 micrometer <2> (50 micrometer x 50 micrometers). Table 7 shows the measurement results of the junction resistance values, and FIG. 11 shows the life endurance test results. The bonding resistance values shown in Table 7 and FIG. 11 are the results of measurement of heat treatment (60 powders) at 250 ° C. in an inert gas (nitrogen) atmosphere after test sample preparation.

[표7]Table 7

Figure 112005066307641-pct00004
Figure 112005066307641-pct00004

표7에 나타내는 결과보다, 실시예2, 실시예4, 실시예5 및 비교예2의 경우의 전부 에 있어서, IZO전극층과의 접합에서는, 양호한 접합저항값를 나타내는 것이 밝혀졌다. 그렇지만, 도11의 수명 내구 시험 결과를 보면 알 수 있는 바와 같이, 실시예2, 실시예4, 실시예5의 경우에는, 내구시간 200시간을 넘어도, 접합저항값에 큰 변화는 보이지 않았다. 한편, 비교예2의 경우에는, 약 20시간을 넘긴 부근부터 급격하게 접합저항값의 증대가 보이고, 접합 부분의 파괴가 발생하는 것이 확인되었다. In the case of Example 2, Example 4, Example 5, and the comparative example 2 rather than the result shown in Table 7, it turned out that the junction with an IZO electrode layer shows favorable junction resistance value. However, as can be seen from the life endurance test results in Fig. 11, in the case of Example 2, Example 4 and Example 5, even if the endurance time exceeded 200 hours, no significant change was found in the junction resistance value. On the other hand, in the case of the comparative example 2, it showed that the junction resistance value suddenly increased from the vicinity which passed about 20 hours, and it was confirmed that breakage of a junction part occurs.

이상과 같이, 본 발명에 의하면, 투명전극층과, A1합금 전극층을 구비한 박막회로에 있어서, 캡층을 생략해도, 계면반응을 발생시키는 일없이, 오믹 접합이 가능해지고, 뛰어 난 접합 특성을 갖는 박막회로를 구성할 수 있다. 또한, 박막회로로서 액정표시소자를 채용한 경우, ITO전극층을 대표로 하는 투명전극층과 직접 접합해도, 계면반응의 억제를 확실하게 하고, 오믹 접합 특성, 저접합저항, 배선 막저항, 내열성 등의 토탈 액정표시소자특성을 만족할 수 있어, 실용적인, 극히 바람직한 박막회로라 할 수 있다.As described above, according to the present invention, in the thin film circuit including the transparent electrode layer and the A1 alloy electrode layer, even if the cap layer is omitted, ohmic bonding is possible without causing an interfacial reaction, and the thin film having excellent bonding characteristics. The circuit can be configured. In the case where a liquid crystal display element is employed as the thin film circuit, even when directly bonded with a transparent electrode layer representative of the ITO electrode layer, the interfacial reaction can be reliably suppressed and the ohmic bonding characteristics, low junction resistance, wiring film resistance, heat resistance, and the like can be ensured. The total liquid crystal display device characteristics can be satisfied, and thus, a practical and extremely desirable thin film circuit can be said.

Claims (12)

투명전극층과, 상기 투명전극층에 직접 접합되는 Al합금 전극층을 구비한 박막회로의 접합 구조에 있어서, In a junction structure of a thin film circuit having a transparent electrode layer and an Al alloy electrode layer directly bonded to the transparent electrode layer, Al합금 전극층에는, -1.2V~-0.6V의 범위 내에 있는 산화 환원 전위를 갖는, Al을 포함하는 금속간 화합물인 석출물이 분산되어 있는 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer is a bonded structure of a thin film circuit, characterized in that a precipitate which is an intermetallic compound containing Al having a redox potential in the range of -1.2 V to -0.6 V is dispersed. 삭제delete 제 1항에 있어서,The method of claim 1, Al합금 전극층의 혼성 전위가 -1.4V~-0.6V 인 것을 특징으로 하는 박막회로의 접합 구조. A junction structure of a thin film circuit, wherein a mixed potential of an Al alloy electrode layer is -1.4 V to -0.6 V. 제 1항 또는 제 3항에 있어서,The method according to claim 1 or 3, 투명전극층은 인듐계 산화물을 포함하는 막으로 이루어지고, 상기 투명전극과 Al합금 전극층과의 접합저항값이 1~200Ω/□10㎛인 것을 특징으로 하는 박막회로의 접합 구조. The transparent electrode layer is made of a film containing indium oxide, the junction structure of the thin film circuit, characterized in that the junction resistance value of the transparent electrode and the Al alloy electrode layer is 1 ~ 200Ω / □ 10㎛. 제 1항 또는 제 3항에 있어서,The method according to claim 1 or 3, Al합금 전극층은, 300℃, 1시간의 열처리 후의 비저항값이 3.5-35μΩcm인 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer has a resistivity value of 3.5-35 μΩcm after heat treatment at 300 ° C. for 1 hour, wherein the thin film circuit is a bonded structure. 제 1항 또는 제 3항에 있어서,The method according to claim 1 or 3, Al합금 전극층은, 300℃, 1시간의 열처리 후의 Al합금 전극층 표면에 형성되는 딤플 발생율이 3.0% 이하인 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer has a dimple occurrence rate of 3.0% or less formed on the surface of the Al alloy electrode layer after heat treatment at 300 ° C. for 1 hour, wherein the bonding structure of the thin film circuit. 제 1항 또는 제 3항에 있어서,The method according to claim 1 or 3, Al합금 전극층은, 니켈을 0.5~25at% 함유하는 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer contains 0.5 to 25 at% of nickel, wherein the thin film circuit is a bonded structure. 제 1항 또는 제 3항에 있어서,The method according to claim 1 or 3, Al합금 전극층은, 코발트 및/또는 철을 0.1-7.Oat% 함유하는 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer contains 0.1-7.Oat% of cobalt and / or iron. 제 7항에 있어서,The method of claim 7, wherein Al합금 전극층은, 네오듐을 0.1~3.Oat% 더 함유하는 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer further comprises 0.1 to 3.Oat% of neodium, and the bonding structure of the thin film circuit. 제 7항에 있어서,The method of claim 7, wherein Al합금 전극층은, 탄소를 0.1~3.Oat% 함유하는 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer contains 0.1 to 3.Oat% of carbon. 제 8항에 있어서,The method of claim 8, Al합금 전극층은, 네오듐을 0.1~3.Oat% 더 함유하는 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer further comprises 0.1 to 3.Oat% of neodium, and the bonding structure of the thin film circuit. 제 8항에 있어서,The method of claim 8, Al합금 전극층은, 탄소를 0.1~3.Oat% 더 함유하는 것을 특징으로 하는 박막회로의 접합 구조. The Al alloy electrode layer further contains 0.1 to 3.Oat% of carbon, wherein the thin film circuit is a bonded structure.
KR1020057021970A 2004-03-25 2005-03-22 Bonding structure of thin film circuit KR100781434B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004090316 2004-03-25
JPJP-P-2004-00090316 2004-03-25
JP2004329554 2004-11-12
JPJP-P-2004-00329554 2004-11-12

Publications (2)

Publication Number Publication Date
KR20060012627A KR20060012627A (en) 2006-02-08
KR100781434B1 true KR100781434B1 (en) 2007-12-03

Family

ID=35056341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021970A KR100781434B1 (en) 2004-03-25 2005-03-22 Bonding structure of thin film circuit

Country Status (4)

Country Link
JP (1) JP4646912B2 (en)
KR (1) KR100781434B1 (en)
TW (2) TWI298351B (en)
WO (1) WO2005093505A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817630B1 (en) 2006-04-14 2008-03-27 비오이 하이디스 테크놀로지 주식회사 Method for forming transparent conductive film on Al-C based metal film and method for manufacturing array substrate of TFT-LCD using thereof
JP4728170B2 (en) 2006-05-26 2011-07-20 三菱電機株式会社 Semiconductor device and active matrix display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250494A (en) * 1995-03-08 1996-09-27 Ibm Japan Ltd Wiring material and formation of metallic wiring layer
WO1997013885A1 (en) * 1995-10-12 1997-04-17 Kabushiki Kaisha Toshiba Wiring film, sputter target for forming the wiring film and electronic component using the same
JP2004214606A (en) * 2002-12-19 2004-07-29 Kobe Steel Ltd Display device, method of manufacturing same, and sputtering target

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663829B2 (en) * 1998-03-31 2011-04-06 三菱電機株式会社 Thin film transistor and liquid crystal display device using the thin film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250494A (en) * 1995-03-08 1996-09-27 Ibm Japan Ltd Wiring material and formation of metallic wiring layer
WO1997013885A1 (en) * 1995-10-12 1997-04-17 Kabushiki Kaisha Toshiba Wiring film, sputter target for forming the wiring film and electronic component using the same
JP2004214606A (en) * 2002-12-19 2004-07-29 Kobe Steel Ltd Display device, method of manufacturing same, and sputtering target

Also Published As

Publication number Publication date
TWI298351B (en) 2008-07-01
TW200536944A (en) 2005-11-16
WO2005093505A1 (en) 2005-10-06
KR20060012627A (en) 2006-02-08
JP4646912B2 (en) 2011-03-09
JPWO2005093505A1 (en) 2008-02-14
TW200624568A (en) 2006-07-16

Similar Documents

Publication Publication Date Title
KR101230758B1 (en) Copper alloy film for display device
US20040022664A1 (en) Aluminum alloy thin film and wiring circuit having the thin film and target material for forming the tin film
KR101361303B1 (en) Wiring structure and display apparatus having wiring structure
JP4065959B2 (en) Liquid crystal display device, sputtering target material and copper alloy
KR20060127794A (en) Display device
CN102741449B (en) Al alloy film for display device
TWI248978B (en) Ag-based interconnecting film for flat panel display, Ag-base sputtering target and flat panel display
KR20110065564A (en) Al alloy film for display device, display device and sputtering target
KR20110082561A (en) Reflective anode and wiring film for organic el display device
KR101358529B1 (en) Layered interconnection for electronic device, and sputtering target for forming a covering layer
KR20130063535A (en) Al alloy film, wiring structure having al alloy film, and sputtering target used in producing al alloy film
JP2007081385A (en) Source drain electrode, transistor substrate and method for manufacturing the same, and display device
KR20040098549A (en) Semiconductor Device
KR100781434B1 (en) Bonding structure of thin film circuit
JP2010238800A (en) Al ALLOY FILM FOR DISPLAY, THIN FILM TRANSISTOR SUBSTRATE AND DISPLAY
JP2011232654A (en) Al alloy film for display device
KR101828085B1 (en) NiCu ALLOY TARGET MATERIAL FOR Cu ELECTRODE PROTECTIVE FILM AND LAMINATED FILM
JP5374111B2 (en) Display device and Cu alloy film used therefor
KR20100060003A (en) Display device and cu alloy film for use in the display device
US8558248B2 (en) A1 alloy film, electronic device, and active matrix substrate for use in electrooptic display device
JP4264397B2 (en) Ag-based alloy wiring electrode film for flat panel display, Ag-based alloy sputtering target, and flat panel display
JP5234892B2 (en) Thin film transistor substrate and display device
CN100417993C (en) Bonding structure of thin film circuit
KR100799824B1 (en) Source/drain electrodes, transistor substrates and manufacture methods thereof, and display devices
JP2006215279A (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 13