KR100780611B1 - Method for manufacturing capacitor of semiconductor memory device using amorphous carbon - Google Patents

Method for manufacturing capacitor of semiconductor memory device using amorphous carbon Download PDF

Info

Publication number
KR100780611B1
KR100780611B1 KR1020040113514A KR20040113514A KR100780611B1 KR 100780611 B1 KR100780611 B1 KR 100780611B1 KR 1020040113514 A KR1020040113514 A KR 1020040113514A KR 20040113514 A KR20040113514 A KR 20040113514A KR 100780611 B1 KR100780611 B1 KR 100780611B1
Authority
KR
South Korea
Prior art keywords
storage node
film
wet
forming
memory device
Prior art date
Application number
KR1020040113514A
Other languages
Korean (ko)
Other versions
KR20060074971A (en
Inventor
공근규
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113514A priority Critical patent/KR100780611B1/en
Priority to JP2005362813A priority patent/JP4916168B2/en
Priority to US11/314,068 priority patent/US7582525B2/en
Priority to TW094145814A priority patent/TWI289903B/en
Priority to CNB2005101375000A priority patent/CN100394585C/en
Publication of KR20060074971A publication Critical patent/KR20060074971A/en
Application granted granted Critical
Publication of KR100780611B1 publication Critical patent/KR100780611B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 TiN 스토리지노드를 갖는 실린더 구조의 캐패시터 제조시에 습식딥아웃 공정시 습식케미컬이 스토리지노드의 하부 구조물에 어택을 주어 발생하는 벙커 결함을 방지할 수 있는 반도체메모리장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체메모리장치의 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계; 상기 층간절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 습식어택방지막과 스토리지노드용 산화물의 적층막을 형성하는 단계; 상기 트렌치홀의 내부에 실린더 구조를 갖는 스토리지노드를 형성하는 단계; 상기 스토리지노드의 실린더 내부를 채우는 형태를 갖는 감광막을 형성하는 단계; 상기 스토리지노드용 산화물을 습식딥아웃을 통해 제거하는 단계; 상기 습식어택방지막과 상기 감광막을 선택적으로 제거하는 단계; 및 상기 스토리지노드 상부에 유전막과 플레이트를 차례로 형성하는 단계를 포함한다.The present invention provides a method of manufacturing a semiconductor memory device capable of preventing bunker defects caused by a wet chemical attacking a lower structure of a storage node during a wet deep-out process when manufacturing a capacitor having a TiN storage node. The present invention provides a method of manufacturing a semiconductor memory device, the method including forming an interlayer insulating film on a semiconductor substrate; Forming a storage node contact plug penetrating the interlayer insulating film; Forming a stacked layer of a wet attack prevention layer having a trench hole to open an upper portion of the storage node contact plug and an oxide for a storage node on the interlayer insulating layer; Forming a storage node having a cylinder structure in the trench hole; Forming a photoresist film having a form filling the inside of the cylinder of the storage node; Removing the oxide for the storage node through a wet deep out; Selectively removing the wet attack prevention film and the photosensitive film; And sequentially forming a dielectric film and a plate on the storage node.

캐패시터, 비정질카본, 습식어택방지막, 딥아웃, 습식케미컬Capacitor, Amorphous Carbon, Wet Attack Barrier, Deep Out, Wet Chemical

Description

비정질카본을 이용한 반도체메모리장치의 캐패시터 제조 방법{METHOD FOR MANUFACTURING CAPACITOR OF SEMICONDUCTOR MEMORY DEVICE USING AMORPHOUS CARBON} METHODS FOR MANUFACTURING CAPACITOR OF SEMICONDUCTOR MEMORY DEVICE USING AMORPHOUS CARBON}             

도 1a 및 도 1b는 종래기술에 따른 실린더 구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도,1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor memory device having a cylinder-structured MIM capacitor according to the prior art;

도 2a 내지 도 2g는 본 발명의 실시예에 따른 실린더구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도.
2A to 2G are cross-sectional views illustrating a method of manufacturing a semiconductor memory device having a cylinder-shaped MIM capacitor according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 층간절연막21 semiconductor substrate 22 interlayer insulating film

23 : 스토리지노드콘택플러그 24 : 식각배리어막23: storage node contact plug 24: etching barrier film

25 : 습식어택방지막 26 : 스토리지노드용 산화물25: wet attack prevention film 26: oxide for the storage node

28 : 배리어메탈 29 : TiN 스토리지노드28: barrier metal 29: TiN storage node

30 : 제1감광막 31 : 제2감광막
30: first photosensitive film 31: second photosensitive film

본 발명은 반도체 제조 기술에 관한 것으로, 특히 실린더 구조의 캐패시터를 구비한 반도체메모리장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a manufacturing method of a semiconductor memory device having a capacitor having a cylindrical structure.

반도체 메모리 장치의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀내 캐패시터는 셀당 최소한 요구하는 캐패시턴스를 확보하여야 한다. 이와 같이 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해, 실리콘산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2O3 또는 HfO2와 같은 높은 유전율을 가지는 물질을 유전체막으로 이용하는 방법, 스토리지노드를 실린더(cylinder)형, 콘케이브(concave)형 등으로 입체화하거나 스토리지노드 표면에 MPS(Meta stable-Poly Silicon)를 성장시켜 스토리지노드의 유효 표면적을 1.7∼2배 정도 증가시키는 방법, 스토리지노드(Storagenode)와 플레이트(Plate)를 금속막으로 형성하는 방법(Metal Insulator Metal) 등이 제안되었다.As the minimum line width of semiconductor memory devices decreases and the degree of integration increases, the area where capacitors are formed is gradually narrowing. In this way, even if the area where the capacitor is formed is narrow, the capacitor in the cell must ensure the minimum required capacitance per cell. In order to form a capacitor having a high capacitance on such a small area, a high dielectric constant such as Ta 2 O 5 , Al 2 O 3, or HfO 2 is substituted for the silicon oxide film (ε = 3.8) and the nitride film (ε = 7). It is possible to increase the effective surface area of a storage node by using a material having a dielectric layer as a dielectric film, or by stereoscopically storing the storage node in a cylinder type or a concave type, or by growing a meta stable-poly silicon (MPS) on the storage node surface. A method of increasing the thickness by -2 times, a method of forming a storage node and a plate with a metal film (Metal Insulator Metal), and the like have been proposed.

최근에, 128Mbit 이상의 집적도를 갖는 DRAM에서 MIM 구조의 캐패시터에서 스토리지노드로 TiN을 적용하는 방법이 제안되었다.Recently, a method of applying TiN as a storage node in a capacitor of a MIM structure in a DRAM having an integration density of 128 Mbit or more has been proposed.

도 1a 및 도 1b는 종래기술에 따른 실린더 구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor memory device having a cylinder-structured MIM capacitor according to the prior art.

도 1a에 도시된 바와 같이, 워드라인, 트랜지스터 및 비트라인 공정이 완료 된 반도체기판(11) 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 식각하여 반도체 기판(11)의 일부를 노출시키는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 폴리실리콘을 매립시켜 스토리지노드콘택플러그(13)를 형성한다. As shown in FIG. 1A, after the interlayer insulating layer 12 is formed on the semiconductor substrate 11 on which the word line, transistor, and bit line processes are completed, the interlayer insulating layer 12 is etched to form the semiconductor substrate 11. A storage node contact hole exposing a part is formed, and polysilicon is embedded in the storage node contact hole to form the storage node contact plug 13.

다음으로, 스토리지노드콘택플러그(13) 및 층간절연막(12) 상에 식각배리어막(14)과 스토리지노드용 산화물(Storage node oxide, 15)을 적층한다. 이때, 식각배리어막(14)은 후속 스토리지노드용 산화물 식각시 식각배리어 역할을 하는 것으로 질화막으로 형성하고, 스토리지노드용 산화물(15)은 스토리지노드가 형성될 3차원 구조를 제공하는 것으로 BPSG 또는 USG와 같은 실리콘산화막(Silicon oxide)으로 형성한다.Next, an etch barrier layer 14 and a storage node oxide 15 are stacked on the storage node contact plug 13 and the interlayer insulating layer 12. In this case, the etching barrier layer 14 is formed of a nitride layer to serve as an etching barrier during the subsequent etching of the oxide for the storage node, and the oxide 15 for the storage node provides a three-dimensional structure in which the storage node is to be formed. It is formed of a silicon oxide film (Silicon oxide).

이어서, 마스크 공정과 스토리지노드용 산화물(15)의 건식식각, 그리고 식각배리어막(14)의 건식식각공정을 진행하여 3차원 구조를 갖는 트렌치홀(Trench hole, 16)을 형성한다.Subsequently, a mask process, a dry etching process of the storage node oxide 15, and a dry etching process of the etching barrier layer 14 are performed to form trench holes 16 having a three-dimensional structure.

다음으로, TiN 스토리지노드를 적용하기 위해 배리어메탈(17)을 형성해주는데, 배리어메탈(17)의 형성 과정은 트렌치홀(16)을 포함한 전면에 CVD 또는 PVD 방법으로 티타늄(Ti)을 증착한 후 어닐을 진행하여 티타늄실리사이드를 형성하고, 미반응 티타늄은 습식으로 제거하는 순서로 진행한다. 따라서, 배리어메탈(17)은 폴리실리콘으로 형성한 스토리지노드콘택플러그(13) 표면에 티타늄실리사이드로 형성한 것이며, 이처럼 배리어메탈(17)을 형성해주므로써 TiN 스토리지노드와 스토리지노드콘택플러그(13)간 접촉면의 저항을 낮춘다.Next, the barrier metal 17 is formed to apply the TiN storage node. The barrier metal 17 is formed by depositing titanium (Ti) on the entire surface including the trench hole 16 by CVD or PVD. Annealing is performed to form titanium silicide, and unreacted titanium is removed in a wet order. Accordingly, the barrier metal 17 is formed of titanium silicide on the surface of the storage node contact plug 13 formed of polysilicon, and thus, the TiN storage node and the storage node contact plug 13 are formed by forming the barrier metal 17. Lowers the resistance of the liver contact surface;

다음으로, 배리어메탈(17)이 형성된 결과물의 전면에 스토리지노드로 사용될 TiN을 증착한 후 스토리지노드분리 공정을 진행하여 트렌치홀(16)의 내부에 실린더 형태를 갖는 TiN 스토리지노드(18)를 형성한다.Next, after depositing TiN to be used as a storage node on the entire surface of the barrier metal 17 is formed, the storage node separation process is performed to form a TiN storage node 18 having a cylindrical shape in the trench hole 16. do.

도 1b에 도시된 바와 같이, 스토리지노드용 산화물(15)을 습식딥아웃하여 실린더 형태를 갖는 TiN 스토리지노드(18)의 내벽 및 외벽을 모두 드러낸다.As shown in FIG. 1B, the oxide 15 for the storage node is wet-dipped to expose both the inner and outer walls of the TiN storage node 18 having a cylindrical shape.

후속 공정으로, 도시되지 않았지만 TiN 스토리지노드(18) 상에 유전막과 플레이트를 차례로 형성하여 실린더 구조를 갖는 MIM 캐패시터를 완성한다.In a subsequent process, although not shown, a dielectric film and a plate are sequentially formed on the TiN storage node 18 to complete a MIM capacitor having a cylinder structure.

그러나, 종래기술은 스토리지노드용 산화물(15)의 습식딥아웃 공정시 웨이퍼내 일부 지역에서 스팟(Spot) 형태로 식각배리어막(14) 하부의 층간절연막(12)에 습식케미컬(도 1b의 '19' 참조)이 침투하여 습식어택(Wet attack)이 발생한다. 여기서, 습식어택은 통상적으로 벙커결함(Bunker shaped defect, 도 1b의 '20' 참조)이라고 한다.However, in the prior art, the wet chemical is applied to the interlayer insulating film 12 under the etch barrier film 14 in the form of spots in a portion of the wafer during the wet deep-out process of the oxide for storage node 15 (' See page 19 '), resulting in a wet attack. Here, the wet attack is commonly referred to as a bunker shaped defect (see '20' in FIG. 1B).

이와 같은 벙커결함(20)은 스토리지노드로 사용된 TiN이 전형적으로 주상결정구조(Columnar structure)를 가지기 때문이며, 웨이퍼 내의 일부 지점에서 스토리지노드콘택플러그와 접촉하는 부분의 TiN 스토리지노드의 결정립 사이로 습식케미컬(19)이 침투하여 발생하는 현상이다.This bunker defect 20 is due to the fact that the TiN used as the storage node typically has a columnar structure, and is wet-wet between the grains of the TiN storage node in contact with the storage node contact plug at some point in the wafer. It is a phenomenon caused by the penetration of (19).

이러한 벙커결함(20)이 발생하면 리프레시특성의 열화(예, IDD fail)의 직접적인 원인이 될 뿐만 아니라 해당 칩 자체는 발생즉시 페일로 판명된다. 특히 DRAM 캐패시터에서 MIM 캐패시터의 스토리지노드로 TiN을 사용하는 경우, 벙커결함은 폴리실리콘을 사용하는 SIS(Silicon Insulator Silicon) 캐패시터에서는 나타나지 않던 TiN 자체의 문제로 TiN을 스토리지노드로 적용하는 한 피할 수 없는 치명적인 문제로 남아 있다.The occurrence of such a bunker defect 20 is not only a direct cause of deterioration of the refresh characteristics (eg, IDD fail), but the chip itself is found to fail immediately. In particular, when using TiN as a storage node of a MIM capacitor in a DRAM capacitor, bunker defects are a problem of TiN itself, which is not seen in silicon insulator silicon (SIS) capacitors using polysilicon, and cannot be avoided as long as TiN is applied as a storage node. It remains a fatal problem.

또한, 종래기술은 식각배리어막으로 사용된 질화막과 TiN 스토리지노드의 접촉면을 따라 습식케미컬이 흘러들어가서 벙커결함을 발생시키기도 한다.
In addition, the prior art may cause the wet chemical to flow along the contact surface of the nitride film and the TiN storage node used as the etching barrier film to cause bunker defects.

본 발명은 상기한 종래기술의 문제를 해결하기 위해 제안된 것으로, TiN 스토리지노드를 갖는 실린더 구조의 캐패시터 제조시에 습식딥아웃 공정시 습식케미컬이 스토리지노드의 하부 구조물에 어택을 주어 발생하는 벙커 결함을 방지할 수 있는 반도체메모리장치의 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above-mentioned problems of the prior art, and a bunker defect caused by a wet chemical attacking a lower structure of the storage node during a wet deep-out process during the manufacturing of a capacitor having a TiN storage node in a cylinder structure. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor memory device capable of preventing the damage.

상기 목적을 달성하기 위한 반도체 메모리장치의 제조 방법은 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계; 상기 층간절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 습식어택방지막과 스토리지노드용 산화물의 적층막을 형성하는 단계; 상기 트렌치홀의 내부에 실린더 구조를 갖는 스토리지노드를 형성하는 단계; 상기 스토리지노드의 실린더 내부를 채우는 형태를 갖는 감광막을 형성하는 단계; 상기 스토리지노드용 산화물을 습식딥아웃을 통해 제거하는 단계; 상기 습식어택방지막과 상기 감광막을 선택적으로 제거하는 단계; 및 상기 스토리지노드 상부에 유전막과 플레이트를 차례로 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a semiconductor memory device for achieving the above object comprises the steps of forming an interlayer insulating film on the semiconductor substrate; Forming a storage node contact plug penetrating the interlayer insulating film; Forming a stacked layer of a wet attack prevention layer having a trench hole to open an upper portion of the storage node contact plug and an oxide for a storage node on the interlayer insulating layer; Forming a storage node having a cylinder structure in the trench hole; Forming a photoresist film having a form filling the inside of the cylinder of the storage node; Removing the oxide for the storage node through a wet deep out; Selectively removing the wet attack prevention film and the photosensitive film; And sequentially forming a dielectric film and a plate on the storage node.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2a 내지 도 2g는 본 발명의 실시예에 따른 실린더구조의 MIM 캐패시터를 갖는 반도체메모리장치의 제조 방법을 도시한 공정 단면도이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a semiconductor memory device having a cylinder-shaped MIM capacitor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(23)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(22) 형성전에는 통상적으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되어 있으므로, 층간절연막(22)은 다층 구조이다.As shown in FIG. 2A, after forming the interlayer insulating layer 22 on the semiconductor substrate 21, a storage node contact hole penetrating the interlayer insulating layer 22 is formed, and the storage embedded in the storage node contact hole. The node contact plug 23 is formed. Although not shown here, since the transistor and bit line processes including word lines are generally performed before the interlayer insulating film 22 is formed, the interlayer insulating film 22 has a multilayer structure.

그리고, 스토리지노드콘택플러그(23)는 스토리지노드콘택홀을 채울때까지 전면에 폴리실리콘막을 증착한 후 에치백 또는 CMP(Chemical Mechanical Polishing) 공정을 진행하여 형성한다.The storage node contact plug 23 is formed by depositing a polysilicon layer on the entire surface until the storage node contact hole is filled, and then performing an etch back or chemical mechanical polishing (CMP) process.

다음으로, 스토리지노드콘택플러그(23)이 매립된 층간절연막(22) 상에 식각배리어막(24), 습식어택방지막(25) 및 스토리지노드용 산화물(26)을 차례로 적층 형성한다.Next, an etch barrier film 24, a wet attack prevention film 25, and a storage node oxide 26 are sequentially stacked on the interlayer insulating film 22 having the storage node contact plug 23 embedded therein.

여기서, 식각배리어막(24)은 후속 스토리지노드용 산화물(26)의 건식식각시 식각배리어 역할을 하는 것으로 질화막으로 형성하며, 습식어택방지막(25)은 후속 습식딥아웃 공정시 습식케미컬이 하부 구조물로 침투하는 것을 방지하기 위한 것으로 비정질카본(Amorphous Carbon)으로 형성한다. 그리고, 스토리지노드용 산화물(26)은 스토리지노드가 형성될 3차원 구조를 제공하기 위한 것으로, BPSG, USG, TEOS 또는 HDP 산화막으로 형성한다.Here, the etching barrier layer 24 is formed of a nitride layer to serve as an etching barrier during the dry etching of the oxide 26 for the storage node, and the wet attack prevention layer 25 has the lower structure of the wet chemical during the subsequent wet dipout process. It is made of amorphous carbon to prevent infiltration into. In addition, the oxide 26 for the storage node is to provide a three-dimensional structure in which the storage node is to be formed, and is formed of a BPSG, USG, TEOS, or HDP oxide film.

상기 습식어택방지막(25)으로 사용되는 비정질카본은 50℃∼600℃의 온도 범위에서 5nm∼1000nm 두께로 형성한다.The amorphous carbon used as the wet attack prevention film 25 is formed to a thickness of 5nm to 1000nm in the temperature range of 50 ℃ to 600 ℃.

도 2b에 도시된 바와 같이, 스토리지노드용 산화물(26)의 건식식각, 습식어택방지막(25)의 건식식각 및 식각배리어막(24)의 건식식각을 순차적으로 진행하여 스토리지노드콘택플러그(23) 상부를 개방시키는 트렌치홀(27)을 형성한다.As shown in FIG. 2B, the dry etching of the oxide 26 for the storage node, the dry etching of the wet attack prevention film 25, and the dry etching of the etching barrier film 24 are performed in order to sequentially store the storage node contact plug 23. A trench hole 27 is formed to open the upper portion.

위와 같은 트렌치홀(27) 형성시 감광막을 이용하여 스토리지노드용 산화물(26) 상에 마스크를 형성한 후, 마스크를 식각배리어로 스토리지노드용 산화물(26)과 습식어택방지막(25)을 건식식각하고, 마스크 제거후에 식각배리어막(24)을 선택적으로 건식식각하여 형성한다. 한편, 스토리지노드용 산화물(26)의 높이가 증가하는 경우에는 식각공정을 용이하게 진행하기 위해 스토리지노드용 산화물(26)의 건식식각시 폴리실리콘으로 된 하드마스크(Hard mask)를 도입할 수도 있다.When the trench hole 27 is formed, a mask is formed on the storage node oxide 26 by using a photoresist film, and then the dry etching of the storage node oxide 26 and the wet attack prevention layer 25 is performed using the mask as an etching barrier. After the mask is removed, the etching barrier film 24 is selectively dry etched to form the etching barrier film 24. Meanwhile, when the height of the storage node oxide 26 is increased, a hard mask made of polysilicon may be introduced during dry etching of the storage node oxide 26 to facilitate the etching process. .

다음으로, TiN 스토리지노드를 형성하기에 앞서, 배리어메탈(28)을 형성한다. Next, prior to forming the TiN storage node, the barrier metal 28 is formed.

상기 배리어메탈(28)은 티타늄실리사이드로서, 트렌치홀(27)을 포함한 전면에 PVD 또는 CVD 방법으로 티타늄(Ti)을 증착한 후 어닐(Anneal)을 진행하여 티타늄실리사이드를 형성하고, 미반응 티타늄은 습식식각으로 제거하여 형성한다. 여기 서, 배리어메탈(28)인 티타늄실리사이드는 스토리지노드콘택플러그(23)로 사용된 폴리실리콘의 실리콘(Si)과 티타늄(Ti)이 반응하여 형성된 것으로, 스토리지노드콘택플러그(23) 주변의 절연물질에서는 티타늄실리사이드가 형성되지 않는다.The barrier metal 28 is titanium silicide, and titanium (Ti) is deposited on the entire surface including the trench hole 27 by PVD or CVD, followed by annealing to form titanium silicide. Formed by wet etching. Here, the titanium silicide, which is the barrier metal 28, is formed by reacting silicon (Si) and titanium (Ti) of polysilicon used as the storage node contact plug 23, and insulates around the storage node contact plug 23. No titanium silicide is formed in the material.

위와 같이, 배리어메탈(28)인 티타늄실리사이드를 형성해주면 스토리지노드콘택플러그(23)와 후속 TiN 스토리지노드가 접촉할 면의 저항을 낮춘다.As described above, the formation of titanium silicide as the barrier metal 28 lowers the resistance of the contact surface of the storage node contact plug 23 and the subsequent TiN storage node.

도 2c에 도시된 바와 같이, 스토리지노드 분리 공정을 진행하여 트렌치홀(27)의 내부에서 실린더 형태를 갖는 TiN 스토리지노드(29)을 형성한다. As shown in FIG. 2C, the storage node separation process is performed to form a TiN storage node 29 having a cylindrical shape in the trench hole 27.

스토리지노드분리 공정은, 먼저 트렌치홀(27)을 포함한 스토리지노드용 산화물(26)의 표면 상에 스토리지노드로 사용될 TiN을 증착한다. 이때, TiN은 CVD, PVD 또는 ALD 방법을 이용하여 증착한다.The storage node separation process first deposits TiN to be used as a storage node on the surface of the storage node oxide 26 including the trench hole 27. At this time, TiN is deposited using a CVD, PVD or ALD method.

다음으로, TiN 상에 트렌치홀(27)을 채울때까지 제1감광막(30)을 도포한다.Next, the first photosensitive film 30 is applied until the trench holes 27 are filled on the TiN.

이때, 제1감광막(30)은 후속 스토리지노드 분리 공정시 트렌치홀(27)의 내부를 보호하기 위한 보호막 역할을 하는 것으로, 제1감광막(30) 외에 USG(Undoped Silicate Glass)와 같은 산화막을 이용할 수도 있다. In this case, the first photoresist layer 30 serves as a protective layer to protect the inside of the trench hole 27 during a subsequent storage node separation process. In addition to the first photoresist layer 30, an oxide film such as USG (Undoped Silicate Glass) may be used. It may be.

다음으로, 제1감광막(30)을 에치백하여 스토리지노드용 산화물(26) 표면 상의 제1감광막(30)을 제거한다. 따라서, 제1감광막(30)은 트렌치홀(27)의 내부에만 잔류하고, 이로 인해 TiN은 트렌치홀(27)을 제외한 나머지 부분, 즉 스토리지노드용 산화물(26) 표면에 형성된 부분이 노출된다.Next, the first photosensitive film 30 is etched back to remove the first photosensitive film 30 on the surface of the oxide 26 for the storage node. Accordingly, the first photoresist layer 30 remains only inside the trench hole 27, and thus, TiN exposes portions other than the trench hole 27, that is, portions formed on the surface of the oxide 26 for the storage node.

다음으로, 제1감광막(30)을 에치백하여 잔류시킨 후에, 트렌치홀(27)을 제외한 스토리지노드용 산화물(26) 표면의 TiN을 에치백 또는 CMP하여 TiN 스토리지노 드(29)를 형성한다.Next, after the first photoresist film 30 is etched back and left, the TiN storage node 29 is formed by etching back or CMP TiN on the surface of the storage node oxide 26 except for the trench hole 27. .

전술한 것처럼, 스토리지노드분리 공정시 TiN을 에치백 또는 CMP 공정으로 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 형태의 TiN 스토리지노드(29)의 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지가 좋은 제1감광막(30)으로 트렌치홀(27) 내부를 모두 채운 후에 진행하는 것이 바람직하다.As described above, when TiN is removed by an etch back or CMP process during the storage node separation process, impurities such as abrasives and etched particles may be attached to the inside of the cylindrical TiN storage node 29. It is preferable to proceed after filling the inside of the trench hole 27 with the first photoresist film 30 having good coverage.

도 2d에 도시된 바와 같이, TiN 스토리지노드(29) 상부에 잔류하고 있는 제1감광막(30)을 스트립한다.As shown in FIG. 2D, the first photoresist layer 30 remaining on the TiN storage node 29 is stripped.

이어서, 제1감광막(30)이 제거되어 노출된 TiN 스토리지노드(29)의 실린더를 채울때까지 전면에 제2감광막(31)을 도포한다.Subsequently, the second photoresist layer 31 is applied to the entire surface until the first photoresist layer 30 is removed to fill the exposed cylinder of the TiN storage node 29.

이때, 제2감광막(31)은 후속 습식딥아웃 공정시 TiN 스토리지노드(29)의 실린더 내부에 습식케미컬이 침투하는 것을 방지하기 위한 목적으로 도입한 것이다.In this case, the second photoresist layer 31 is introduced for the purpose of preventing wet chemical from penetrating into the cylinder of the TiN storage node 29 during the subsequent wet dip-out process.

전술한 제1감광막(30)과 더불어 제2감광막(31)은 동일 감광막으로서, 노광광원에 따라 KrF용 감광막, ArF용 감광막, E-Beam용 감광막, X-ray용 감광막, EUV용 감광막 또는 이온빔용 감광막 중에서 선택된다.In addition to the above-described first photosensitive film 30, the second photosensitive film 31 is the same photosensitive film, and according to the exposure light source, KrF photosensitive film, ArF photosensitive film, E-Beam photosensitive film, X-ray photosensitive film, EUV photosensitive film or ion beam It is selected from the photosensitive film for solvent.

도 2e에 도시된 바와 같이, 제2감광막(31)에 대해 블랭크 노광(Blank exposure)을 진행한 후 현상하여 제2감광막(31)을 TiN 스토리지노드(29)의 실린더 내부를 채우는 형태로 잔류시킨다. 여기서, 블랭크 노광은 이머젼(Immersion) 노광 기술을 이용한다.As shown in FIG. 2E, blank exposure is performed on the second photoresist layer 31, followed by development to leave the second photoresist layer 31 in the form of filling the inside of the cylinder of the TiN storage node 29. . Here, the blank exposure uses an immersion exposure technique.

위와 같은 제2감광막(31)의 블랭크 노광 및 현상후에, 스토리지노드용 산화물(26)의 표면과 TiN 스토리지노드(29)의 상부 표면이 노출된다. After the blank exposure and development of the second photoresist layer 31 as described above, the surface of the storage node oxide 26 and the upper surface of the TiN storage node 29 are exposed.                     

다음으로, 풀 습식딥아웃(Full wet dip out) 공정을 진행하여 스토리지노드용 산화물(26)을 제거한다. 이때, 스토리지노드용 산화물(26)을 제거하기 위해 불산 용액을 이용한다.Next, a full wet dip out process is performed to remove the oxide 26 for the storage node. At this time, a hydrofluoric acid solution is used to remove the oxide 26 for the storage node.

위와 같은 풀 습식딥아웃 공정시에 사용하는 습식케미컬, 즉 불산용액이 스토리지노드용 산화물(26)을 제거하면서 습식케미컬에 취약한 결정립 구조를 갖는 TiN 스토리지노드(29)쪽으로 침투할 수 있으나, 스토리지노드용 산화물(26) 아래에 습식어택방지막(25)을 형성해주고 실린더 내부에 제2감광막(31)을 미리 형성해주고 있으므로 불산용액이 TiN 스토리지노드(29)쪽으로 침투하지 못한다.The wet chemical used in the full wet deep-out process as described above, that is, the hydrofluoric acid solution may penetrate toward the TiN storage node 29 having a grain structure vulnerable to the wet chemical while removing the storage node oxide 26. Since the wet attack prevention film 25 is formed under the molten oxide 26 and the second photoresist film 31 is previously formed inside the cylinder, the hydrofluoric acid solution does not penetrate into the TiN storage node 29.

즉, 습식어택방지막(25)으로 사용된 비정질카본과 제2감광막(31)은 불산용액과 같은 습식케미컬에 대해 선택비를 갖는 물질들로서, 습식딥아웃 공정시 불산용액에 의해 식각되지 않는다.That is, the amorphous carbon and the second photoresist film 31 used as the wet attack prevention film 25 are materials having a selectivity with respect to the wet chemical such as hydrofluoric acid solution, and are not etched by the hydrofluoric acid solution during the wet dipout process.

결국, 습식어택방지막(25)을 도입하므로써 TiN 스토리지노드(29)의 실린더 외벽쪽에서 식각배리어막(24)과 TiN 스토리지노드(29)의 접촉면을 따라 습식케미컬이 침투하는 것을 방지하고, 더불어 TiN 스토리지노드(29)의 실린더 내벽쪽에 제2감광막(31)을 도입하므로써 TiN 스토리지노드(29)의 실린더 바닥쪽으로 침투하는 습식케미컬도 방지한다.As a result, the introduction of the wet attack prevention film 25 prevents the penetration of the wet chemical along the contact surface between the etch barrier film 24 and the TiN storage node 29 on the outer wall of the cylinder of the TiN storage node 29, and the TiN storage. The introduction of the second photosensitive film 31 on the inner wall of the cylinder of the node 29 also prevents wet chemical from penetrating into the cylinder bottom of the TiN storage node 29.

도 2f에 도시된 바와 같이, 스토리지노드용 산화물(26) 제거후에 드러난 습식어택방지막(25)을 제거한다. 이때, 습식어택방지막(25)이 비정질카본이므로 산소 플라즈마(O2 plasma)를 이용하여 비정질카본을 제거한다. As shown in FIG. 2F, the wet attack prevention film 25 exposed after the removal of the oxide 26 for the storage node is removed. At this time, since the wet attack prevention film 25 is amorphous carbon, the amorphous carbon is removed using oxygen plasma (O 2 plasma).

그리고, 습식어택방지막(25)을 제거하기 위해 도입한 산소플라즈마가 감광막을 스트립하는 것으로 알려져 있으므로, 습식어택방지막(25) 제거시에 제2감광막(31)도 동시에 제거할 수 있어, 제2감광막(31)과 습식어택방지막(25)을 한 번에 제거할 수 있으므로 부가적으로 공정단순화 효과를 얻을 수 있다.Since the oxygen plasma introduced to remove the wet attack prevention film 25 is known to strip the photoresist film, the second photoresist film 31 can also be removed at the same time when the wet attack prevention film 25 is removed. (31) and the wet attack prevention film 25 can be removed at a time, so that an additional process simplifying effect can be obtained.

위와 같이, 습식딥아웃 공정을 통해 실린더 구조를 갖는 TiN 스토리지노드(29)의 내벽 및 외벽이 모두 드러난다.As described above, both the inner wall and the outer wall of the TiN storage node 29 having the cylinder structure are exposed through the wet deep out process.

도 2g에 도시된 바와 같이, 내벽 및 외벽이 모두 드러난 TiN 스토리지노드(29) 상에 유전막(32)과 플레이트(33)를 순차적으로 형성하여 실린더 구조를 갖는 MIM 캐패시터를 완성한다. 이때, 유전막(32)은 ONO, HfO2, Al2O3 또는 Ta 2O5으로 형성하며, 플레이트(33)는 TiN, W, Pt 또는 Ru으로 형성한다.As shown in FIG. 2G, the dielectric layer 32 and the plate 33 are sequentially formed on the TiN storage node 29 where both the inner wall and the outer wall are exposed to complete a MIM capacitor having a cylinder structure. At this time, the dielectric film 32 is formed of ONO, HfO 2 , Al 2 O 3 or Ta 2 O 5 , and the plate 33 is formed of TiN, W, Pt or Ru.

상술한 실시예에 따르면, 습식어택방지막(25)과 제2감광막(31)을 도입하여, 스토리지노드용 산화물(26)의 습식딥아웃공정시 습식케미컬이 TiN 스토리지노드(29)의 결정립을 통해 하부구조물로 침투하거나, 또는 TiN 스토리지노드(29)와 식각배리어막(24)의 접촉면을 통해 하부 구조물로 침투하는 것을 방지하므로, 벙커결함이 원천적으로 억제된다.According to the above-described embodiment, the wet attack prevention layer 25 and the second photoresist layer 31 are introduced so that the wet chemical during the wet dip-out process of the oxide 26 for the storage node is formed through the grains of the TiN storage node 29. Bunker defects are essentially suppressed because it prevents penetration into the substructure or through the contact surface of the TiN storage node 29 and the etch barrier layer 24.

위와 같이, 습식어택방지막(25)과 제2감광막(31)을 도입함에 따라 얻는 습식케미컬의 침투방지 효과는 스토리지노드가 TiN으로 형성한 경우에 국한되지 않고, TiN을 제외한 Pt, Ru 등의 금속막을 스토리지노드로 적용하는 실린더 구조의 MIM 캐패시터에서도 얻을 수 있다. As described above, the penetration prevention effect of the wet chemical obtained by introducing the wet attack prevention film 25 and the second photosensitive film 31 is not limited to the case where the storage node is formed of TiN, and metals such as Pt and Ru except TiN It can also be obtained from a cylindrical MIM capacitor that applies the membrane as a storage node.                     

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 습식어택방지막인 비정질카본을 도입하여 습식딥아웃공정시 습식케미컬로 인한 하부구조물의 어택을 방지하므로써 웨이퍼 수율을 향상시킬 수 있는 효과가 있다.
The present invention described above has the effect of improving the wafer yield by preventing the attack of the substructure due to the wet chemical during the wet deep-out process by introducing an amorphous carbon as a wet attack prevention film.

Claims (5)

반도체 기판 상부에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계;Forming a storage node contact plug penetrating the interlayer insulating film; 상기 층간절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 습식어택방지막과 스토리지노드용 산화물의 적층막을 형성하는 단계;Forming a stacked layer of a wet attack prevention layer having a trench hole to open an upper portion of the storage node contact plug and an oxide for a storage node on the interlayer insulating layer; 상기 트렌치홀의 내부에 실린더 구조를 갖는 스토리지노드를 형성하는 단계;Forming a storage node having a cylinder structure in the trench hole; 상기 스토리지노드의 실린더 내부를 채우는 형태를 갖는 감광막을 형성하는 단계;Forming a photoresist film having a form filling the inside of the cylinder of the storage node; 상기 스토리지노드용 산화물을 습식딥아웃을 통해 제거하는 단계;Removing the oxide for the storage node through a wet deep out; 상기 습식어택방지막과 상기 감광막을 선택적으로 제거하는 단계; 및Selectively removing the wet attack prevention film and the photosensitive film; And 상기 스토리지노드 상부에 유전막과 플레이트를 차례로 형성하는 단계Sequentially forming a dielectric film and a plate on the storage node 를 포함하는 반도체메모리장치의 제조 방법.Method of manufacturing a semiconductor memory device comprising a. 제1항에 있어서,The method of claim 1, 상기 습식어택방지막은 비정질카본으로 형성하고, 상기 습식어택방지막과 감광막을 선택적으로 제거하는 단계는 산소플라즈마를 이용하는 반도체메모리장치의 제조 방법.The wet attack prevention film is formed of amorphous carbon, and the step of selectively removing the wet attack prevention film and the photosensitive film is a method of manufacturing a semiconductor memory device using oxygen plasma. 제2항에 있어서,The method of claim 2, 상기 비정질카본은,The amorphous carbon, 50℃∼600℃의 온도 범위에서 5nm∼1000nm 두께로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.A method of manufacturing a semiconductor memory device, characterized in that formed at a thickness of 5nm to 1000nm in the temperature range of 50 ℃ to 600 ℃. 제1항에 있어서,The method of claim 1, 상기 감광막은,The photosensitive film, 노광광원에 따라 KrF용 감광막, ArF용 감광막, E-Beam용 감광막, X-ray용 감광막, EUV용 감광막 또는 이온빔용 감광막 중에서 선택되는 것을 특징으로 반도체메모리장치의 제조 방법.A method of manufacturing a semiconductor memory device according to an exposure light source is selected from among KrF photoresist, ArF photoresist, E-Beam photoresist, X-ray photoresist, EUV photoresist or ion beam photoresist. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 스토리지노드는,The storage node, TiN으로 형성하는 것을 특징으로 하는 반도체메모리장치의 제조 방법.A method of manufacturing a semiconductor memory device, characterized in that formed of TiN.
KR1020040113514A 2004-12-28 2004-12-28 Method for manufacturing capacitor of semiconductor memory device using amorphous carbon KR100780611B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040113514A KR100780611B1 (en) 2004-12-28 2004-12-28 Method for manufacturing capacitor of semiconductor memory device using amorphous carbon
JP2005362813A JP4916168B2 (en) 2004-12-28 2005-12-16 Manufacturing method of semiconductor memory device having capacitor of cylinder structure
US11/314,068 US7582525B2 (en) 2004-12-28 2005-12-20 Method for fabricating capacitor of semiconductor memory device using amorphous carbon
TW094145814A TWI289903B (en) 2004-12-28 2005-12-22 Method for fabricating capacitor of semiconductor memory device using amorphous carbon
CNB2005101375000A CN100394585C (en) 2004-12-28 2005-12-26 Method for fabricating capacitor of semiconductor memory device using amorphous carbon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113514A KR100780611B1 (en) 2004-12-28 2004-12-28 Method for manufacturing capacitor of semiconductor memory device using amorphous carbon

Publications (2)

Publication Number Publication Date
KR20060074971A KR20060074971A (en) 2006-07-04
KR100780611B1 true KR100780611B1 (en) 2007-11-29

Family

ID=36919058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113514A KR100780611B1 (en) 2004-12-28 2004-12-28 Method for manufacturing capacitor of semiconductor memory device using amorphous carbon

Country Status (2)

Country Link
KR (1) KR100780611B1 (en)
CN (1) CN100394585C (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869236B1 (en) * 2006-09-14 2008-11-18 삼성전자주식회사 Method for manufacturing a capacitor and Method of manufacturing a dynamic random access memory device by using the same
CN101367504B (en) * 2007-08-17 2010-12-29 中芯国际集成电路制造(上海)有限公司 Method for manufacturing micro-electronic mechanical system with micro-mirror
CN108717936A (en) * 2018-06-27 2018-10-30 长鑫存储技术有限公司 Double sided capacitor structure and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021248A (en) * 1996-09-14 1998-06-25 김광호 Semiconductor device fine pattern formation method
KR20050058916A (en) * 2003-12-13 2005-06-17 삼성전자주식회사 Method for forming pattern

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW405258B (en) * 1999-04-30 2000-09-11 Taiwan Semiconductor Mfg Manufacture method of DRAM capacitor
KR100382732B1 (en) * 2001-01-10 2003-05-09 삼성전자주식회사 Method for fabricating cylinder-type capacitor of semiconductor device
KR100393229B1 (en) * 2001-08-11 2003-07-31 삼성전자주식회사 Method of manufacturing non-volatile memory device including self-aligned gate structure and device by the same
KR100476936B1 (en) * 2002-10-30 2005-03-17 삼성전자주식회사 Semiconductor device having capacitors of Metal-Insulator-Metal structure and Method of forming the same
JP2004247559A (en) * 2003-02-14 2004-09-02 Elpida Memory Inc Semiconductor device and method for manufacturing the same
KR100532434B1 (en) * 2003-05-09 2005-11-30 삼성전자주식회사 Methods for manufacturing capacitor of semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021248A (en) * 1996-09-14 1998-06-25 김광호 Semiconductor device fine pattern formation method
KR20050058916A (en) * 2003-12-13 2005-06-17 삼성전자주식회사 Method for forming pattern

Also Published As

Publication number Publication date
CN1819156A (en) 2006-08-16
KR20060074971A (en) 2006-07-04
CN100394585C (en) 2008-06-11

Similar Documents

Publication Publication Date Title
US6777305B2 (en) Method for fabricating semiconductor device
KR100722988B1 (en) Semiconductor device and method for manufacturing the same
JP4552835B2 (en) Capacitor manufacturing method
JP2006157002A (en) Manufacturing method of capacitor, and manufacturing method of semiconductor device
US7504300B2 (en) Method for fabricating semiconductor memory device having cylinder type storage node
KR100656283B1 (en) Method for forming capacitor in semiconductor device
JP4916168B2 (en) Manufacturing method of semiconductor memory device having capacitor of cylinder structure
JP5063061B2 (en) Method for manufacturing capacitor of semiconductor element
KR100780611B1 (en) Method for manufacturing capacitor of semiconductor memory device using amorphous carbon
US7585780B2 (en) Method for manufacturing semiconductor device
US20070284641A1 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
US8153486B2 (en) Method for fabricating capacitor
US7371636B2 (en) Method for fabricating storage node contact hole of semiconductor device
KR100688058B1 (en) Method for manufacturing semiconductor device using amorphous carbon
US6236080B1 (en) Method of manufacturing a capacitor for high density DRAMs
US8105913B2 (en) Method of fabricating a capacitor of a semiconductor device
KR100744653B1 (en) Method for forming capacitor in semiconductor device
KR20060074989A (en) Method for manufacturing semiconductor memory device using layer for prevent chemical penetration
KR100622610B1 (en) Capacitor in semiconductor device and method for manufacturing the same
KR100465837B1 (en) Method for fabricating capacitor with ruthenium bottom electrode
KR20070075532A (en) Method for forming capacitor in semiconductor device
TWI419265B (en) A semiconductor structure and the forming method thereof
JP2005086150A (en) Semiconductor device and manufacturing method thereof
KR20060075369A (en) Method for manufacturing semiconductor memory device with cylinder type capactitor
KR20050116482A (en) Semiconductor device and method for fabrication thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee