KR100779099B1 - Fabrication method for phase-change memory device having gst chalcogenide pattern - Google Patents
Fabrication method for phase-change memory device having gst chalcogenide pattern Download PDFInfo
- Publication number
- KR100779099B1 KR100779099B1 KR1020060120078A KR20060120078A KR100779099B1 KR 100779099 B1 KR100779099 B1 KR 100779099B1 KR 1020060120078 A KR1020060120078 A KR 1020060120078A KR 20060120078 A KR20060120078 A KR 20060120078A KR 100779099 B1 KR100779099 B1 KR 100779099B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- pattern
- layer
- gst chalcogenide
- dry etching
- Prior art date
Links
- 150000004770 chalcogenides Chemical class 0.000 title claims abstract description 173
- 238000000034 method Methods 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000007789 gas Substances 0.000 claims abstract description 176
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 116
- 229910052786 argon Inorganic materials 0.000 claims abstract description 58
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 46
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012782 phase change material Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 99
- 238000001312 dry etching Methods 0.000 claims description 62
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 51
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 239000000460 chlorine Substances 0.000 claims description 20
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 170
- 230000000052 comparative effect Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 238000001459 lithography Methods 0.000 description 11
- 238000000609 electron-beam lithography Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052787 antimony Inorganic materials 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1은 본 발명의 상변화 메모리 소자의 제조시 이용되는 헬리콘 플라즈마 건식 식각 장치의 개념도이다. 1 is a conceptual diagram of a helicon plasma dry etching apparatus used in manufacturing a phase change memory device of the present invention.
도 2는 도 1의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이다. FIG. 2 is a diagram schematically illustrating a structure for generating helicon plasma using an antenna of the helicon plasma dry etching apparatus of FIG. 1.
도 3 내지 도 6은 본 발명의 실시예와 비교를 위한 비교예로써, GST 칼코게나이드 패턴의 형성 공정을 도시한 단면도들이다. 3 to 6 are cross-sectional views illustrating a process of forming a GST chalcogenide pattern as a comparative example for comparison with an embodiment of the present invention.
도 7 내지 도 9는 도 3 내지 도 6의 비교예를 통하여 얻어진 GST 칼코게나이드 패턴의 SEM 사진들이다. 7 to 9 are SEM images of the GST chalcogenide pattern obtained through the comparative example of FIGS. 3 to 6.
도 10 내지 도 12는 본 발명에 의한 GST 칼코게나이드 패턴의 형성 공정을 도시한 단면도들이다.10 to 12 are cross-sectional views illustrating a process of forming a GST chalcogenide pattern according to the present invention.
도 13 내지 도 15는 도 10 내지 도 12의 실시예를 통하여 얻어진 GST 칼코게나이드 패턴의 SEM 사진들이다.13 to 15 are SEM images of the GST chalcogenide pattern obtained through the embodiment of FIGS. 10 to 12.
도 16은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 제조한 상변화 메모리 소자의 일 예를 도시한 단면도이다.FIG. 16 is a cross-sectional view illustrating an example of a phase change memory device manufactured by a helicon plasma dry etching device employed in the present invention.
본 발명은 상변화 메모리 소자의 제조방법에 관한 것으로, 보다 상세하게는 상변화 재료인 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드 패턴(이하, "GST 칼코게나이드 패턴"이라 칭함)을 포함하는 상변화 메모리 소자의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a phase change memory device, and more particularly, a germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide pattern, which is a phase change material (hereinafter, referred to as a "GST chalcogenide pattern"). It relates to a method for manufacturing a phase change memory device, including "".
일반적으로, 전원을 차단하더라도 저장된 정보가 사라지지 않는 특징을 가지고 있는 비휘발성 메모리 소자는 휴대용 개인 단말기기의 수요 증대와 함께 비약적인 기술의 발전을 보이고 있다. 비휘발성 메모리 소자 중에서 대표적으로 플래쉬 메모리 소자를 들 수 있다. 플래쉬 메모리 소자는 실리콘 공정을 기반으로 하는 낮은 제조 비용의 장점을 살려 비휘발성 메모리 시장의 대부분을 점하고 있다. 그러나, 플래쉬 메모리 소자는 정보의 저장에 비교적 높은 전압을 사용해야 한다는 점과 정보의 반복 저장 횟수가 제한된다는 점 때문에, 이를 극복하기 위한 차세대 비휘발성 메모리 소자의 연구 개발이 활발히 이루어지고 있다.In general, a nonvolatile memory device having a feature that stored information does not disappear even when a power supply is cut off is showing rapid development with increasing demand of a portable personal terminal device. Typical non-volatile memory devices include flash memory devices. Flash memory devices dominate the market for nonvolatile memory, taking advantage of low manufacturing costs based on silicon processes. However, since the flash memory device has to use a relatively high voltage for storing information and the number of times of repeated storage of the information is limited, research and development of next generation nonvolatile memory devices have been actively performed to overcome this problem.
차세대 비휘발성 메모리 소자 중에서 대표적으로 상변화 메모리 소자를 들 수 있다. 상변화 메모리 소자(Phase-Change memory device)는 결정 상태에 따라 그 저항값이 바뀌는 상변화 재료, 예컨대 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드층(이하, "GST 칼코게나이드층"이라 함)에 적절한 조건의 전류 또는 전압의 인가하여 상변화 재료가 갖는 결정 상태를 제어하여 정보를 저장하고, 상변화 재료 의 결정 상태에 따른 저항값의 변화로부터 저장된 정보의 종류를 판독하는 방식을 취한다. Among the next generation nonvolatile memory devices, a phase change memory device may be representatively mentioned. Phase-change memory devices are phase-change materials, such as germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide layers, whose resistance values change depending on the crystal state. Control the crystal state of the phase change material by applying a current or voltage of an appropriate condition to the chalcogenide layer) and store the information, Take a way to read it.
상변화 메모리 소자의 실용화를 위하여, 상변화 메모리 소자의 소비전력을 크게 낮추어야 하고 고집적화를 이루어야 한다. 상변화 메모리 소자의 소비 전력을 낮추고 고집적화를 위해서는, 상변화 재료인 GST 칼코게나이드층을 사진식각공정으로 건식 식각하여 매우 미세한 GST 칼코게나이드 패턴을 형성하여야만 한다. 그런데, GST 칼코게나이드층은 레이저광에 의한 상변화 현상을 이용하는 광저장 매체의 핵심 재료로만 널리 이용되어 왔기 때문에, GST 칼코게나이드층의 식각 특성이 확립되어 있지 않다. 따라서, 상변화 메모리 소자 제조시 GST 칼코게나이드층을 건식 식각할 경우, 식각 공정 조건 및 식각 가스 종류 등을 최적화할 필요가 있다.In order to realize the practical use of the phase change memory device, power consumption of the phase change memory device should be greatly reduced and high integration should be achieved. In order to reduce power consumption and high integration of the phase change memory device, the GST chalcogenide layer, which is a phase change material, must be dry-etched by a photolithography process to form a very fine GST chalcogenide pattern. However, since the GST chalcogenide layer has been widely used only as a core material of an optical storage medium using a phase change phenomenon by laser light, the etching characteristics of the GST chalcogenide layer are not established. Therefore, when dry etching the GST chalcogenide layer in manufacturing a phase change memory device, it is necessary to optimize the etching process conditions and the type of etching gas.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상변화 재료인 GST 칼코게나이드층의 식각 공정 조건을 최적화하여 매우 미세한 GST 칼코게나이드 패턴을 형성할 수 있는 상변화 메모리 소자의 제조방법을 제공하는 데 있다. Accordingly, an object of the present invention is to provide a method of manufacturing a phase change memory device capable of forming a very fine GST chalcogenide pattern by optimizing the etching process conditions of the GST chalcogenide layer, which is a phase change material. .
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 측면(aspect)에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상부에 상변화 재료로 이용되는 GST 칼코게나이드층을 형성하는 것을 포함한다. 상기 GST 칼코게나이드층 상에 하드 마스크 패턴을 형성한다. 식각 가스로 아르곤 가스와 사불화 탄소 가스의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 GST 칼코게나이드층에 대해 식 각 선택비가 높은 상기 하드 마스크 패턴을 식각 마스크로 하여 상기 GST 칼코게나이드층을 건식 식각하여 GST 칼코게나이드 패턴을 형성한다. In order to achieve the above technical problem, a method of manufacturing a phase change memory device according to an aspect of the present invention includes forming a GST chalcogenide layer used as a phase change material on the semiconductor substrate. A hard mask pattern is formed on the GST chalcogenide layer. A helicon plasma dry etching apparatus using a mixed gas of argon gas and carbon tetrafluoride gas as an etching gas, wherein the GST chalcogenide is formed by using the hard mask pattern having a high etching selectivity with respect to the GST chalcogenide layer as an etching mask. The layer is dry etched to form a GST chalcogenide pattern.
상기 하드 마스크 패턴은 티타늄 질화 패턴으로 형성할 수 있다. 상기 GST 칼코게나이드층을 건식 식각할 때, 아르곤 가스와 사불화 탄소 가스의 혼합 가스에 대한 사불화 탄소 가스의 비(CF4/Ar+CF4)는 10% 내지 60%의 조건에서 수행하는 것이 바람직하다. The hard mask pattern may be formed of a titanium nitride pattern. When dry etching the GST chalcogenide layer, the ratio (CF 4 / Ar + CF 4 ) of carbon tetrafluoride to a mixed gas of argon gas and carbon tetrafluoride gas is performed under the conditions of 10% to 60%. It is preferable.
상기 티타늄 질화 패턴은, 상기 GST 칼코게나이드층 상에 티타늄 질화층을 형성하고, 상기 티타늄 질화층 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 상기 티타늄 질화층을 아르곤 가스와 염소 가스의 혼합가스를 식각 가스로 이용하는 헬리콘 플라즈마 건식 식각 장치로 건식 식각하여 형성할 수 있다. 상기 티타늄 질화층을 건식 식각할 때, 아르곤 가스와 염소가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%의 조건에서 수행할 수 있다.The titanium nitride pattern may include forming a titanium nitride layer on the GST chalcogenide layer, forming a photoresist pattern on the titanium nitride layer, and using the photoresist pattern as an etching mask to form the titanium nitride layer with argon gas. It can be formed by dry etching with a helicon plasma dry etching apparatus using a mixed gas of chlorine gas as an etching gas. When dry etching the titanium nitride layer, the ratio of chlorine gas (Cl 2 / Ar + Cl 2 ) to the mixed gas of argon gas and chlorine gas may be performed under the conditions of 10% to 60%.
또한, 본 발명의 다른 측면에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상에 실리콘 산화층을 형성하고, 상기 실리콘 산화층 상에 하부 금속 전극층 및 발열성 금속 전극층을 순차적으로 형성하는 것을 포함한다. 상기 발열성 금속 전극층 상에 상변화 재료로 이용되는 GST 칼코게나이드층을 형성한다. 상기 GST 칼코게나이드층 상에 하드 마스크 패턴을 형성한다. 식각 가스로 아르곤 가스와 사불화 탄소 가스의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 GST 칼코게나이드층에 대해 식각 선택비가 높은 상기 하드 마스크 패턴을 식각 마스크로 하여 상기 GST 칼코게나이드층을 건식 식각하여 GST 칼코게나이드 패턴을 형성한다. 상기 하드 마스크 패턴 상에 상부 금속 전극층을 형성한다. In addition, a method of manufacturing a phase change memory device according to another aspect of the present invention includes forming a silicon oxide layer on a semiconductor substrate, and sequentially forming a lower metal electrode layer and a heat generating metal electrode layer on the silicon oxide layer. A GST chalcogenide layer used as a phase change material is formed on the exothermic metal electrode layer. A hard mask pattern is formed on the GST chalcogenide layer. A helical plasma dry etching apparatus using a mixed gas of argon gas and carbon tetrafluoride gas as an etching gas, wherein the GST chalcogenide layer is formed by using the hard mask pattern having a high etching selectivity with respect to the GST chalcogenide layer as an etching mask. Dry etching to form a GST chalcogenide pattern. An upper metal electrode layer is formed on the hard mask pattern.
상기 하드 마스크 패턴은 티타늄 질화 패턴으로 형성할 수 있다. 상기 티타늄 질화 패턴은, 상기 GST 칼코게나이드층 상에 티타늄 질화층을 형성하고, 상기 티타늄 질화층 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 상기 티타늄 질화층을 아르곤 가스와 염소 가스의 혼합가스를 식각 가스로 이용하는 헬리콘 플라즈마 건식 식각 장치로 건식 식각하여 형성할 수 있다. 상기 티타늄 질화층을 건식 식각할 때, 아르곤 가스와 염소가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%의 조건에서 수행할 수 있다.The hard mask pattern may be formed of a titanium nitride pattern. The titanium nitride pattern may include a titanium nitride layer on the GST chalcogenide layer, a photoresist pattern on the titanium nitride layer, and the titanium nitride layer as an etch mask. It can be formed by dry etching with a helicon plasma dry etching apparatus using a mixed gas of chlorine gas as an etching gas. When dry etching the titanium nitride layer, the ratio of chlorine gas (Cl 2 / Ar + Cl 2 ) to the mixed gas of argon gas and chlorine gas may be performed under the conditions of 10% to 60%.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.
도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되는 것으로 해석되어서는 안 된다. In the drawings, the size or thickness of films or regions is exaggerated for clarity. In addition, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as limited by the embodiments described below.
본 발명자들은 GST 칼코게나이드 패턴의 폭이 약 100 나노미터 정도 또는 그 이하의 크기를 얻고자 할 경우, GST 칼코게나이드층의 건식 식각을 위해서는 특정한 식각 공정 조건과 특정한 식각 공정용 하드 마스크층이 필요함을 알게 되었다. When the GST chalcogenide pattern has a width of about 100 nanometers or less, the present inventors have found that a specific etching process condition and a hard mask layer for a specific etching process are required for dry etching of the GST chalcogenide layer. I found it necessary.
이를 위해, 본 발명은 상변화 메모리 소자의 제조시에 GST 칼코게나이드층의 건식 식각을 위해 헬리콘 플라즈마 건식 식각 장치를 이용한다. 특히, 본 발명은 상변화 메모리 제조시에 GST 칼코게나이드층의 건식 식각을 위해 일반적으로 사용되는 반응성 이온 식각 장치(Reactive-Ion Etching, RIE) 또는 자장형 인덕티브 플라즈마(Inductively Coupled Plasma) 식각 장치를 사용하지 않고 헬리콘(Helicon) 플라즈마 건식 식각 장치와 이에 따른 적절한 혼합 가스를 이용한다. To this end, the present invention uses a helicon plasma dry etching apparatus for dry etching of the GST chalcogenide layer in the manufacture of a phase change memory device. In particular, the present invention relates to a reactive ion etching apparatus (RIE) or a magnetically inductively coupled plasma etching apparatus commonly used for dry etching of a GST chalcogenide layer in manufacturing a phase change memory. Instead of using Helicon (Helicon) plasma dry etching apparatus and a suitable mixed gas accordingly.
먼저, 본 발명에 적용되는 헬리콘 플라즈마 건식 식각 장치에 대하여 개략적으로 설명한다. First, the helicon plasma dry etching apparatus applied to the present invention will be schematically described.
도 1은 본 발명의 상변화 메모리 소자의 제조시 이용되는 헬리콘 플라즈마 건식 식각 장치의 개념도이고, 도 2는 도 1의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이다. 1 is a conceptual diagram of a helicon plasma dry etching apparatus used in manufacturing a phase change memory device of the present invention, and FIG. 2 is a structure for generating a helicon plasma using an antenna of the helicon plasma dry etching apparatus of FIG. 1. It is a figure which shows typically.
구체적으로, 본 발명에 이용되는 헬리콘 플라즈마 건식 식각 장치는 몸체(90) 상부에 반도체 기판(100), 예컨대 실리콘 기판이 놓여지는 양극 척(102)을 포함하는 챔버(104)를 구비한다. 챔버(104)는 부식성이 강한 식각 가스를 사용하기 때문에 챔버(104) 내부의 부식을 막기 위하여 알루미늄(Al)을 산화 처리(애노다이징, Anodizing)한다. 챔버(104)의 벽 내에는 챔버(104)를 가열할 수 있는 히 터(106)가 설치되어 있다. 양극척(102)에는 13.56MHz의 주파수의 0 내지 1.0kW 전력을 인가할 수 있는 바이어스 전원(108)이 연결된다. 챔버(104)의 벽은 캐소드 역할을 수행한다. 도 1 및 도 2에서는 챔버(104)의 압력을 낮추기 위한 진공 수단(미도시), 예컨대 진공 펌프나 밸브 등은 편의상 생략하여 도시한다.Specifically, the helicon plasma dry etching apparatus used in the present invention includes a
챔버(104) 상부에는 헬리콘 플라즈마 소스부(112)가 설치된다. 헬리콘 플라즈마 소스부(112)는 방전 튜브(113) 내에 식각 가스 주입구(114)를 통하여 주입된 식각 가스를 소스 전원(116)과 자석(영구자석이나 전자석, 118) 및 안테나(120)로 구성된 안테나 박스(121)를 이용하여 헬리콘 웨이브(122)를 발생시켜 고밀도의 플라즈마를 발생시킨다. The helicon
특히, 플라즈마 소스부(112)에서는 안테나 박스(121)에 의해 전자의 속도와 일치되는 헬리콘 웨이브(122)를 가하여 파동의 에너지가 특정전자의 에너지를 높임으로써 전체 전자의 에너지를 높여 충돌횟수를 증가시킴으로써 고밀도 플라즈마를 발생시킨다. 도 2에 도시한 바와 같이 소스 전원(116)은 매칭 네트워크(117)를 통하여 안테나(120)에 연결되며, 소스 전원(116)은 60MHz의 주파수의 0 내지 2.0kW 전력을 인가할 수 있다.In particular, in the
이하에서는, 앞서의 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드층을 건식 식각하여 GST 칼코게나이드 패턴을 형성하는 공정을 설명한다. 본 발명의 실시예를 설명하기에 앞서 본 발명의 실시예와 비교가 되는 비교예로써, 도 3 내지 도 6을 제시한다. 비교예는 후에 설명하는 본 발명의 실시예의 근거를 설명하기 위하여 제공된다. Hereinafter, a process of forming a GST chalcogenide pattern by dry etching the GST chalcogenide layer using the aforementioned helicon plasma dry etching device will be described. Before describing an embodiment of the present invention, as a comparative example to be compared with the embodiment of the present invention, Figures 3 to 6 are shown. A comparative example is provided to demonstrate the basis of the examples of the present invention described later.
비교예Comparative example
도 3 내지 도 6은 본 발명의 실시예와 비교를 위한 비교예로써, GST 칼코게나이드 패턴의 형성 공정을 도시한 단면도들이다. 도 3 내지 도 6은 헬리콘 플라즈마 건식 식각 장치와 실리콘 산화층(silicon oxide layer: SiO2)을 하드 마스크 패턴으로 하여 GST 칼코게나이드 패턴을 형성하는 공정을 도시한 도면들이다. 3 to 6 are cross-sectional views illustrating a process of forming a GST chalcogenide pattern as a comparative example for comparison with an embodiment of the present invention. 3 to 6 are views illustrating a process of forming a GST chalcogenide pattern using a helicon plasma dry etching apparatus and a silicon oxide layer (SiO 2 ) as a hard mask pattern.
도 3을 참조하면, 기판(202), 예컨대 실리콘 기판 상에 GST 칼코게나이드층(202)을 형성하였다. GST 칼코게나이드층(202)은 RF 마그네트론 스퍼터링(Magnetron Sputtering)법을 이용하여 상온에서 형성하였다. GST 칼코게나이드층(202)은 Ge, Sb 및 Te가 각각 2:2:5의 비율로 조합된 Ge2Sb2Te5를 형성하였다. GST 칼코게나이드층(202) 상에 실리콘 산화층으로 하드 마스크층(204)을 형성하였다. 하드 마스크층(204)인 실리콘 산화층은 ECR 기상 증착법(ECR assisted Chemical Vapor Deposition)법을 이용하여 상온에서 형성하였다. Referring to FIG. 3, a
하드 마스크층(204) 상에 포토레지스트를 도포한 후, 노광 및 현상의 리소그래피 공정을 이용하여 포토레지스트 패턴(206)을 형성하였다. 리소그래피 공정에는 다양한 광원이 탑재된 리소그래피 장비가 사용될 수 있으나, 약 100nm 또는 그 이하의 미세 패턴을 형성하기 위해서 ArF 엑시머(eximer) 레이저를 광원으로 사용하는 리소그래피 장비 또는 전자빔을 광원으로 사용하는 전자빔 리소그래피 장비가 이용될 수 있다. 본 비교예에서는, 전자빔 리소그래피 장비와 네거티브형 전자빔 레지스트인 하이드로젠 실세스키옥산(hydrogen silsesquioxane, HSQ)을 사용하여 포토레지스트 패턴(206)을 형성하였다. After applying the photoresist on the
도 4를 참조하면, 포토레지스트 패턴(206)을 마스크로 하여 실리콘 산화층으로 이루어진 하드 마스크층(204)을 식각하여 하드 마스크 패턴(204a)을 형성하였다. 하드 마스크층(204)은 식각 가스로 아르곤(Ar) 가스와 사불화 탄소(CF4) 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 이용하여 수행하였다. Referring to FIG. 4, the
하드 마스크층(204)의 식각 공정에서 아르곤 가스와 사불화 탄소 가스의 혼합 가스에 대한 사불화 탄소 가스의 비(CF4/Ar+CF4)는 10% 내지 60%의 조건에서 수행할 수 있으나, 본 비교예에서는 40%의 조건에서 수행하였다. 하드 마스크층(204)의 식각 공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 한다. 그리고, 소스 전원의 RF 전력은 500와트(W) 내지 1200와트(W), 바람직하게는 600와트(W)를 인가하고, 바이어스 전원의 RF 전력은 100와트(W) 내지 600와트(W), 바람직하게는 450와트(W)를 인가하였다. 그리고, 챔버의 압력은 3mTorr 내지 5mTorr로 하였다. In the etching process of the
아르곤 가스와 사불화 탄소 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로 하드 마스크 패턴(204a)을 형성하면, 하드 마스크 패턴(204a) 상부에 형성되어 있는 포토레지스트 패턴(206)은 그 두께가 현저히 얇아지거나, 경우에 따라서는 모두 제거된 상태가 된다. 도 4에서는 편의상 포토레지스트 패턴(206)의 일부가 남아 있는 상태로 도시하였다.When the
도 5 및 도 6을 참조하면, 포토레지스트 패턴(206)의 일부가 남아 있게 되면 통상적인 포토레지스트 스트립 공정으로 제거한다. 이어서, 하드 마스크 패턴(204a)을 이용하여 GST 칼코게나이드층(202)을 식각하여 GST 칼코게나이드 패턴(202a)을 형성하였다. GST 칼코게나이드층(202)은 식각 가스로 아르곤(Ar) 가스와 염소(Cl2) 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 이용하여 수행하였다. 5 and 6, if a portion of the
GST 칼코게나이드층(202)의 식각 공정에서 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%의 조건에서 수행할 수 있으며, 본 비교예에서는 20%에서 수행하였다. GST 칼코게나이드층(202)을 식각할 때 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 한다. 그리고, 소스 전원의 RF 전력은 500와트(W) 내지 1200와트(W), 바람직하게는 600와트(W)를 인가하고, 바이어스 전원의 RF 전력은 100와트(W) 내지 600와트(W), 바람직하게는 450와트(W)를 인가하였다. 그리고, 챔버의 압력은 3mTorr 내지 5mTorr로 하였다. In the etching process of the
GST 칼코게나이드층(202)의 식각 공정에서, 하드 마스크층(204)의 식각 공정에 이용한 식각 가스인 아르곤 가스와 사불화 탄소 가스의 혼합 가스를 이용하지 않고 굳이 아르곤 가스와 염소 가스의 혼합 가스를 이용한 이유는 다음과 같다. In the etching process of the
구체적으로, 앞서 설명한 바와 같이 포토레지스트 패턴(206)이 대부분 소진된 상태에서, 아르곤 가스와 사불화 탄소 가스의 혼합 가스를 이용하여 GST 칼코게나이드층(202)을 식각하면 실리콘 산화층으로 이루어진 하드 마스크 패턴(204a)은 식각율이 높아 많이 식각된다. 이렇게 되면, GST 칼코게나이드층(202)을 식각할 때 하드 마스크 패턴(204a)도 동시에 식각되어 GST 칼코게나이드 패턴(202a)의 균일성과 건전성을 확보할 수 없다. 더욱이, 하드 마스크 패턴(204a)이 빠른 속도로 식각되면 GST 칼코게나이드 패턴(202a)을 형성할 수가 없게 된다. Specifically, when the
반면, 아르곤 가스와 염소 가스의 혼합 가스 조건으로 식각할 경우, 실리콘 산화층으로 이루어진 하드 마스크 패턴(204a)은 잘 식각되지 않아 GST 칼코게나이드층과 높은 식각 선택비(etching selectivity)를 유지할 수 있게 된다. 이에 따라, GST 칼코게나이드층(202)의 식각 공정에서 식각 가스를 아르곤 가스와 염소 가스의 혼합 가스를 이용하였다. On the other hand, when etching under a mixed gas of argon gas and chlorine gas, the
계속하여, 도 6에 도시한 바와 같이 하드 마스크 패턴(204a)을 제거한다. 하드 마스크 패턴(204a)을 제거하는 이유는 상변화 메모리 소자의 제조에 있어서 GST 칼코게나이드 패턴(202a)의 상부에는 상부 금속 전극층이 배치되는 경우가 많기 때문이다. 하드 마스크 패턴(204a)의 제거는 건식 또는 습식 식각 공정을 이용하여 수행할 수 있다. 바람직하게는, 공정의 용이성을 위해 적절한 농도를 갖는 불화수소 수용액(HF)에 의한 습식 식각 공정을 이용하여 하드 마스크 패턴(204a)을 제거한다. Subsequently, as shown in FIG. 6, the
도 7 내지 도 9는 도 3 내지 도 6의 비교예를 통하여 얻어진 GST 칼코게나이드 패턴의 SEM 사진들이다. 7 to 9 are SEM images of the GST chalcogenide pattern obtained through the comparative example of FIGS. 3 to 6.
도 7 내지 도 9에 도시된 바와 같이, 비교예를 통하여 형성한 GST 칼코게나이드 패턴(202a)은 기판(200)과의 경계 부분이 심하게 과잉 식각되어 언더컷되어 있음을 알 수 있다. 이에 따라, 비교예를 통하여 GST 칼코게나이드 패턴(202a)은 신뢰성 있게 형성하지 못함을 알 수 있다. As shown in FIG. 7 to FIG. 9, it can be seen that the
다시 도 7을 참조하면, 도 7은 전자빔 리소그래피 공정에 의해 패턴 폭이 약 100nm 크기로 형성된 GST 칼코게나이드 패턴(202a)의 단면을 나타낸 것이다. 도 7에 보듯이, GST 칼코게나이드 패턴(202a)의 하부가 중앙부보다 심하게 과잉 식각(overetch)된 것을 관찰할 수 있다. Referring back to FIG. 7, FIG. 7 shows a cross section of a
도 8 및 도 9를 참조하면, 도 8 및 도 9는 전자빔 리소그래피 공정에 의해 패턴 폭이 약 50nm 크기이고, 패턴 높이가 약 150nm로 형성된 GST 칼코게나이드 패턴(202a)의 단면을 나타낸 것이다. 도 8에 보듯이, GST 칼코게나이드 패턴(202a)의 하부가 중앙부보다 심하게 과잉 식각된 것을 관찰할 수 있다. 또한, 도 9에 보듯이, GST 칼코게나이드 패턴(202a) 자체는 형성되어 있으나, GST 칼코게나이드 패턴(202a)의 모양은 매우 불규칙적이며, 과잉 식각 현상에 의해 쓰러지거나 떨어져 나간 GST 칼코게나이드 패턴(202a)이 다수 발견됨을 알 수 있다. 8 and 9 illustrate cross-sectional views of the
본 발명자들은 GST 칼코게나이드 패턴(202a)의 과잉 식각 현상은 GST 칼코게나이드층(202)을 식각할 때 식각 가스로 아르곤 가스와 염소 가스의 혼합 가스를 사용했다는 점에 기인하고 있는 것으로 생각하였으며, 그 원인은 다음의 두 가지로 생각하였다. The present inventors thought that the excessive etching phenomenon of the
첫째로, GST 칼코게나이드층(202)의 식각 공정시 식각 가스로 사용한 아르곤 가스와 염소 가스의 혼합 가스를 사용할 경우, GST 칼코게나이드층(202)의 식각율이 지나치게 빨라 헬리콘 플라즈마 건식 식각 장치가 제공하는 수직 방향의 식각 이방성을 상회하는 등방성 식각 과정이 동시에 진행되어 과잉 식각 현상이 나타난 것으로 판단하였다. First, when the mixed gas of argon gas and chlorine gas used as the etching gas in the etching process of the
둘째로, GST 칼코게나이드층(202)의 식각공정시 식각 가스로 사용한 아르곤 가스와 염소 가스의 혼합 가스가 GST 칼코게나이드층(202)과 화학적으로 매우 잘 반응하는 성질을 가지고 있어 미세한 GST 칼코게나이드 패턴(202a)을 균일하고 건전하게 형성하기 어려운 것으로 판단하였다. Secondly, the mixed gas of argon gas and chlorine gas used as an etching gas during the etching process of the
다만, 본 발명자들이 확인한 결과 비교적 큰 패턴 폭을 갖는 GST 칼코게나이드 패턴(202a)을 형성하는 경우에는 도 7 내지 도 9와 같은 과잉 식각 문제가 현저하게 관찰되지 않았고, 과잉 식각 문제는 GST 칼코게나이드층(202)을 약 100nm 정도 또는 그 이하의 크기를 갖는 미세한 GST 칼코게나이드 패턴(202a)으로 형성하는 경우에만 관찰되었다. However, when the present inventors confirmed that the
실시예Example
도 10 내지 도 12는 본 발명에 의한 GST 칼코게나이드 패턴의 형성 공정을 도시한 단면도들이다. 10 to 12 are cross-sectional views illustrating a process of forming a GST chalcogenide pattern according to the present invention.
특히, 도 10 내지 도 12는 헬리콘 플라즈마 건식 식각 장치와 티타늄 질화층(TiN)을 하드 마스크 패턴(210a)으로 하여 GST 칼코게나이드 패턴(202a)을 형성하는 공정을 도시한 도면들이다. GST 칼코게나이드 패턴(202a)을 형성하기 위하여 하드 마스크 패턴(210a)을 도입하는 이유는 다음과 같다. In particular, FIGS. 10 to 12 illustrate a process of forming the
첫째로, 일반적으로 리소그래피 공정에서는 포토레지스트 패턴을 건식 식각 공정의 마스크로 사용한다. 리소그래피 공정에서 하지층(underlayer) 패턴 크기가 매우 미세할 경우 포토레지스트 패턴 형상의 건전성이 하지층 패턴의 균일성을 크게 좌우하게 된다. 미세 패턴을 형성하는 리소그래피 공정에서 이용하는 포토레지스트 패턴은 건식 식각 공정을 통해 지속적인 형상 변형이 되며, 이것은 하지층 패턴의 균일성 및 건전성을 크게 훼손하게 된다. 특히, 매우 미세한 패턴을 형성하기 위해 자주 도입되는 전자빔 리소그래피 공정의 경우, 원하는 패턴 해상도를 확보하기 위해 포토레지스트층의 두께가 상당히 얇아지게 되는 데, 이렇게 얇은 포토레지스트층은 하지층의 건식 식각 공정을 수행하기에 충분치 않다. First, in a lithography process, a photoresist pattern is generally used as a mask of a dry etching process. When the underlayer pattern size is very fine in the lithography process, the integrity of the shape of the photoresist pattern greatly influences the uniformity of the underlayer pattern. The photoresist pattern used in the lithography process of forming a fine pattern is subjected to continuous shape deformation through a dry etching process, which greatly impairs the uniformity and integrity of the underlying layer pattern. In particular, in the case of an electron beam lithography process, which is often introduced to form a very fine pattern, the thickness of the photoresist layer is considerably thinner in order to obtain a desired pattern resolution. Not enough to perform
둘째로, 본 발명과 같이 식각하고자 하는 하지층이 GST 칼코게나이드층(202)인 경우, GST 칼코게나이드층(202)과의 충분한 식각 선택비를 갖는 재료를 하드 마스크층으로 선택한다. 이에 따라, 미세한 GST 칼코게나이드 패턴(202a)의 형성을 보다 용이하게 수행할 수 있을 뿐만 아니라 공정 마진을 충분히 확보할 수 있다는 이점이 있다. 결과적으로, 하드 마스크층(210)을 도입할 경우 미세한 GST 칼코게나이드 패턴(202a)의 건전성과 균일성을 크게 개선할 수 있다. Second, when the underlying layer to be etched is the
도 10을 참조하면, 기판(202) 상에 GST 칼코게나이드층(202)을 형성하였다. GST 칼코게나이드층(202)은 RF 마그네트론 스퍼터링(Magnetron Sputtering)법을 이용하여 상온에서 형성하였다. GST 칼코게나이드층(202)은 Ge, Sb 및 Te가 각각 2:2:5 의 비율로 조합된 Ge2Sb2Te5를 형성하였다. GST 칼코게나이드층(202) 상에 하드 마스크층(210)을 형성하였다. 하드 마스크층(210)은 후공정의 GST 칼코게나이드 층(202)의 식각 조건에서, GST 칼코게나이드층(202)에 대해 식각 선택비가 높은 물질층을 이용한다. 본 실시예에서는, 하드 마스크층(210)으로 티타늄 질화층을 이용하며, 특히 티타늄 질화층의 단일층을 이용한다. 하드 마스크층(210)인 티타늄 질화층은 RF 마그네트론 스퍼터링 방법에 의해 상온에서 형성하였다.Referring to FIG. 10, a
하드 마스크층(210) 상에 포토레지스트를 도포한 후, 노광 및 현상의 리소그래피 공정을 이용하여 포토레지스트 패턴(206)을 형성하였다. 리소그래피 공정은 앞서 비교예에서 설명한 바와 같이 다양한 광원이 탑재된 리소그래피 장비가 사용될 수 있으나, 100nm 또는 그 이하의 미세 패턴을 형성하기 위해서 ArF 엑시머 레이저를 광원으로 사용하는 리소그래피 장비 또는 전자빔을 광원으로 사용하는 전자빔 리소그래피 장비가 사용될 수 있다. 특히, 본 실시예에서는, 앞서 비교에서 설명한 바와 같이 전자빔 리소그래피 장비와 네거티브형 전자빔 레지스트인 하이드로젠 실세스키옥산(HSQ)을 사용하여 미세한 포토레지스트 패턴(206)을 형성하였다. After applying the photoresist on the
도 11을 참조하면, 포토레지스트 패턴(206)을 마스크로 하여 티타늄 질화층으로 이루어진 하드 마스크층(210)을 식각하여 하드 마스크 패턴(210a)을 형성하였다. 하드 마스크층(210)은 식각 가스로 아르곤 가스와 염소 가스의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 이용하여 수행하였다.Referring to FIG. 11, the
하드 마스크층(210)의 식각 공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 한다. 소스 전원의 RF 전력은 500와트(W) 내지 1200와트(W), 바람직하게는 400 내지 800와트(W), 더욱 바람직하게는 600와트(W)를 인가하고, 바이어스 전원의 RF 전력은 100와트(W) 내지 600와트(W), 바람직하게는 150W를 인가하였다. 그리고, 챔버의 압력은 3mTorr 내지 5mTorr로 하였다. 하드 마스크층(210)의 식각 공정에서 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)는 10% 내지 60%의 조건에서 수행하는 것이 바람직하며, 더욱 바람직하게는 20%의 조건에서 수행하는 것이 바람직하다. 본 실시예에서는 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비를 20%의 조건에서 수행하였다.During the etching process of the
앞서 하드 마스크층(210)의 식각 공정에서 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)를 20%로 한 이유는 이러한 식각 가스 조건이 하드 마스크 패턴(210a)을 형성하는 데 가장 적합하기 때문이다. The reason why the ratio of chlorine gas (Cl 2 / Ar + Cl 2 ) to the mixed gas of argon gas and chlorine gas is 20% in the etching process of the
구체적으로, 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비가 20%인 식각 가스 조건에서 하드 마스크층(210)인 티타늄 질화층의 식각율은 약 210nm/분(min)으로, 건전한 형상의 하드 마스크 패턴(210a)을 신속하게 형성하는 데 적합하다. 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비가 10%인 조건에서는 하드 마스크층(210)인 티타늄 질화층의 식각율이 약 80nm/분(min)으로 다소 느린 편이다. 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비가 40%인 조건에서는 하드 마스크층(210)인 티타늄 질화층의 식각율이 290nm/분(min)으로 매우 빠른 편이나, GST 칼코게나이드층(202)의 식각율도 580nm/min으로 빠른 편이다. Specifically, the etching rate of the titanium nitride layer, which is the
따라서, 하드 마스크 패턴(210a)의 형성의 편의성과 하드 마스크 패턴(210a) 의 형성시 GST 칼코게나이드층(202)간의 식각 선택비를 종합적으로 고려할 때, 아르곤 가스와 염소 가스의 혼합 가스에 대한 염소 가스의 비가 20%의 조건은 티타늄 질화층으로 이루어진 하드 마스크 패턴(210a)을 형성하는 데 가장 바람직한 조건이라고 할 수 있다. Therefore, in consideration of the ease of formation of the
아르곤과 염소의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로 하드 마스크 패턴(210a)을 형성하면, 하드 마스크 패턴(210a) 상부에 형성되어 있는 포토레지스트 패턴(206)은 그 두께가 현저히 얇아지거나 경우에 따라서는 모두 제거된 상태가 된다. 도 11에서는 편의상 포토레지스트 패턴(206)의 일부가 남아 있는 상태로 도시하였다. When the
도 12를 참조하면, 포토레지스트 패턴(206)의 일부가 남아 있게 되면 통상적인 포토레지스트 스트립 공정으로 제거한다. 이어서, 하드 마스크 패턴(210a)을 이용하여 GST 칼코게나이드층(202)을 식각하여 GST 칼코게나이드 패턴(202a)을 형성하였다. GST 칼코게나이드층(202)은 식각 가스로 아르곤과 사불화탄소의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치를 이용하여 수행하였다. Referring to FIG. 12, when a portion of the
GST 칼코게나이드층(202)의 식각 공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 한다. 소스 전원의 RF 전력은 500와트(W) 내지 1200와트(W), 바람직하게는 400 내지 800와트(W), 더욱 바람직하게는 600와트(W)를 인가하고, 바이어스 전원의 RF 전력은 100와트(W) 내지 600와트(W), 바람직하게는 450와트(W)를 인가하였다. 그리고, 챔버의 압력은 3mTorr 내지 5mTorr로 하였다.In the etching process of the
GST 칼코게나이드층(202)의 식각 공정에서 아르곤과 사불화탄소의 혼합 가스 에 대한 사불화탄소 가스의 비(CF4/Ar+CF4)는 10% 내지 60%의 조건에서 수행하는 것이 바람직하며, 보다 바람직하게는 20%의 조건에서 수행하는 것이 바람직하다. 본 실시예에서는, 아르곤과 사불화탄소의 혼합 가스에 대한 사불화탄소 가스의 비를 20%에서 수행하였다.In the etching process of the
본 실시예에서, GST 칼코게나이드층(202)의 식각 공정에서 아르곤 가스와 사불화탄소 가스의 혼합 가스에 대한 사불화탄소 가스의 비를 20%로 수행한 이유는 이 식각 가스 조건이 GST 칼코게나이드 패턴(202a)을 형성하는 데 가장 적합하기 때문이다. In the present embodiment, in the etching process of the
구체적으로, GST 칼코게나이드 패턴(202a) 형성을 위한 식각 공정에서는 티타늄 질화층(티타늄 질화 패턴)으로 이루어진 하드 마스크 패턴(210a)과 GST 칼코게나이드층(202)과의 높은 식각 선택비를 유지하는 것이 필요하다. 아르곤 가스와 사불화 탄소 가스의 혼합 가스에 대한 사불화탄소 가스의 비에 따른 티타늄 질화층(티타늄 질화 패턴)과 GST의 식각 선택비를 알아보았다. 그 결과, 아르곤 가스와 사불화 탄소 가스의 혼합 가스에 대한 사불화탄소의 가스의 비가 10%, 20% 및 40%로 계속 증가함에 따라, 티타늄 질화층에 대한 GST 칼코게나이드층(202)의 식각 선택비는 10.2, 9.6 및 7.7의 순으로 감소하는 것을 확인하였다. Specifically, in the etching process for forming the
따라서, 두 재료의 식각 선택비만을 고려한다면, 아르곤 가스와 사불화 탄소가스의 혼합 가스에 대한 사불화탄소 가스의 비가 10%인 조건에서 GST 칼코게나이드 패턴(202a)을 형성하는 것이 바람직하다. 다만, 본 실시예에서는 아르곤과 사불 화탄소 가스의 혼합 가스에 대한 사불화탄소의 가스의 비를 20%로 한 것은 GST 칼코게나이드층(202) 자체의 식각율도 높고, 하드 마스크 패턴(210a)과 GST 칼코게나이드층(202)의 식각 선택비도 여전히 높기 때문이다. Therefore, considering only the etching selectivity of the two materials, it is preferable to form the
더하여, 아르곤 가스와 사불화 탄소 가스의 혼합 가스에 대한 사불화탄소의 가스의 비가 40% 이상인 조건은, 티타늄 질화층으로 이루어진 하드 마스크 패턴(210a)과 GST 칼코게나이드층(202)의 식각 선택성을 충분히 높일 수 없는 조건일 뿐만 아니라, 사불화탄소의 과다 유입으로 인해 하드 마스크 패턴(210a) 상부에 불필요한 탄소층이 잔류하여 GST 칼코게나이드 미세 패턴(202a)의 식각 프로파일을 훼손할 가능성이 있을 수 있다.In addition, the condition that the ratio of the gas of carbon tetrafluoride to the mixed gas of argon gas and carbon tetrafluoride gas is 40% or more, the etching selectivity of the
결과적으로, 하드 마스크 패턴(210a)과 GST 칼코게나이드층(202)과의 식각 선택비, GST 칼코게나이드층(202)의 식각율 및 GST 칼코게나이드 패턴(202a)의 식각 프로파일 특성 등을 종합적으로 고려할 때, 아르곤 가스와 사불화 탄소 가스의 혼합 가스에 대한 사불화 탄소 가스의 비가 20%인 조건은 GST 칼코게나이드 패턴(202a)을 형성하는 데 가장 바람직한 조건이라고 할 수 있다.As a result, the etch selectivity of the
다음에, GST 칼코게나이드층(202)의 식각 공정에서 하드 마스크층(210)의 식각 공정에 이용한 식각 가스인 아르곤 가스와 염소 가스의 혼합 가스를 이용하지 않고 굳이 아르곤과 사불화 탄소 가스의 혼합 가스를 이용한 이유는 다음과 같다. Next, argon and tetrafluorocarbon gas are mixed without using a mixed gas of argon gas and chlorine gas, which is an etching gas used in the etching process of the
첫째로, 앞서 설명한 바와 같이 포토레지스트 패턴(206)이 대부분 소진된 상태에서 아르곤 가스와 염소 가스의 혼합 가스를 이용하여 GST 칼코게나이드층(202)의 식각하면, 혼합 가스에 대해 높은 식각율 특성을 갖는 하드 마스크(210)도 동시 에 식각된다. 이에 따라, GST 칼코게나이드 패턴의 균일성과 건전성을 확보할 수 없을 뿐만 아니라 소정의 크기를 갖는 GST 칼코게나이드 패턴(202a)을 형성할 수 없게 된다. First, as described above, when the
반면에, 아르곤 가스와 사불화 탄소가스의 혼합 가스 조건에서 티타늄 질화층으로 이루어진 하드 마스크 패턴(210a)은 거의 식각되지 않으며, GST 칼코게나이드층(202)과 높은 식각 선택비를 유지할 수 있다. 따라서, GST 칼코게나이드층(202)의 식각 공정에서는 식각 가스를 아르곤 가스와 사불화 탄소 가스의 혼합 가스를 이용하였다. On the other hand, the
둘째로, 비교예에서 설명한 바와 같이 100nm 또는 그 이하의 패턴 폭을 갖는 GST 칼코게나이드층(202)의 식각 공정에 있어서, 아르곤 가스와 염소 가스의 혼합 가스를 사용하면, GST 칼코게나이드 패턴(202a)의 심각한 과잉 식각 현상이 발생하여 패턴의 정확성 및 균일성을 보장할 수 없기 때문이다. Second, in the etching process of the
그리고, 티타늄 질화층으로 이루어진 하드 마스크층(210a)은 별도로 제거할 필요는 없다. 왜냐하면, GST 칼코게나이드층을 이용한 상변화 메모리 소자의 제조공정에 있어서 GST 칼코게나이드층(202)의 상부에는 통상적으로 상부 금속 전극층이 형성되는데, 티타늄 질화층으로 이루어진 하드 마스크 패턴(210a)은 상부 전극과 GST 칼코게나이드층 사이의 확산 방지층 역할을 수행하기 때문이다. 따라서, 본 발명에 따른 GST 칼코게나이드층(202)의 미세 패터닝 방법에 있어서, 티타늄 질화층을 하드 마스크층(210)으로 사용하는 것은 실제의 상변화 메모리 소자 제조 공정과도 잘 일치한다. In addition, the
본 발명의 실시예에서 티타늄 질화층을 하드 마스크층(210)의 재료로 사용하였으나, 본 발명에서 제공되는 GST 칼코게나이드 패턴(202a)의 형성 방법에 오직 티타늄 질화층만을 하드 마스크층(210) 재료로 사용할 수 있는 것은 아니다. 앞서 설명한 바와 같이, 아르곤 가스와 사불화 탄소의 혼합 가스를 식각 가스로 사용할 때 잘 식각되지 않는 금속 재료중 GST 칼코게나이드층(202)과의 높은 식각 선택비를 가진 재료라면 어떠한 재료라도 채용될 수 있다.In the embodiment of the present invention, the titanium nitride layer is used as the material of the
도 13 내지 도 15는 도 10 내지 도 12의 실시예를 통하여 얻어진 GST 칼코게나이드 패턴의 SEM 사진들이다. 13 to 15 are SEM images of the GST chalcogenide pattern obtained through the embodiment of FIGS. 10 to 12.
도 13 내지 도 15에 자세하게 도시된 바와 같이, 실시예를 통하여 형성한 GST 칼코게나이드 패턴(202a)은 비교예와 비교하여 기판(200)과의 경계 부분이 심하게 과잉 식각된 부분이 없어 신뢰성 있게 형성되어 있음을 알 수 있다. As shown in detail in FIGS. 13 to 15, the
다시 도 13을 참조하면, 도 13은 전자빔 리소그래피 공정에 의해 약 100nm 크기로 형성된 GST 칼코게나이드 패턴(202a)의 단면을 나타낸 것이다. 도 13에 보듯이, GST 칼코게나이드 패턴(202a)이 양호한 식각 프로파일을 가지고 있을 알 수 있다. GST 칼코게나이드 패턴(202a)의 실제 패턴 폭은 122nm로 측정되었다. Referring back to FIG. 13, FIG. 13 shows a cross section of a
도 14 및 도 15를 참조하면, 도 14 및 도 15는 전자빔 리소그래피 공정에 의해 약 50nm 크기로 형성된 GST 칼코게나이드 패턴(202a)의 단면을 나타낸 것이다. 도 14에 보듯이, GST 칼코게나이드 패턴(202a)이 양호한 식각 프로파일을 가지고 잘 형성되어 있음을 알 수 있다. GST 칼코게나이드 패턴(202a)의 실제 패턴 폭은 69nm로 측정되었다. 또한, 도 15에 보듯이 GST 칼코게나이드 패턴(202a)은 매우 균 일한 규칙적으로 양호하게 형성되어 있는 것을 알 수 있다. GST 칼코게나이드 패턴(202a)은 일그러짐이나 떨어져 나가는 현상도 전혀 발견할 수 없었다. 14 and 15 show cross-sections of the
도 16은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 제조한 상변화 메모리 소자의 일 예를 도시한 단면도이다.FIG. 16 is a cross-sectional view illustrating an example of a phase change memory device manufactured by a helicon plasma dry etching device employed in the present invention.
구체적으로, 본 발명에 의한 상변화 메모리 소자는 실리콘 기판으로 이루어진 반도체 기판(300)의 표면을 열산화하여 제1 실리콘 산화층(302)을 형성한다. 제1 실리콘 산화층(302)은 반도체 기판(300)과 후에 형성되는 상변화 메모리 소자의 스택 구조(304)와 전기적 또는 열적으로 절연시킨다. 제1 실리콘 산화층(302) 상에 상변화 메모리 소자의 스택 구조(304)가 배치된다. Specifically, the phase change memory device according to the present invention thermally oxidizes the surface of the
스택 구조(304)는 제1 실리콘 산화층(302) 상에 하부 금속 전극(306), 발열성 금속 전극(308), 제2 실리콘 산화층(310), 상변화 재료로 이용되는 GST 칼코게나이드 패턴(312), 하드 마스크 패턴(315), 제3 실리콘 산화층(314) 및 상부 금속 전극층(316)을 포함한다. 하부 금속 전극(306)은 상변화 메모리 소자의 하부 단자 역할을 하며, 저저항의 금속 전극으로 형성된다. 하부 금속 전극(306)은 백금(Pt), 텅스텐(W), 티타늄텅스텐(TiW) 등으로 구성되며, 일반적인 금속 전극 형성 방법에 의해 형성된다.The
발열성 금속 전극(308)은 GST 칼코게나이드 패턴(312)과의 접촉 부분에서 결정 상태를 변화시키기에 충분한 열을 발생시키는 역할을 한다. 이것은 하부 금속 전극(306)을 통해 공급된 전류에 의해 달성된다. 발열성 금속 전극(308)의 저항은 일반적인 금속 전극에 비해 높게 구성한다. 발열성 금속 전극(308) 재료의 선택은 상변화 메모리 소자의 동작 특성을 결정짓는 중요한 요소이다. 발열성 금속 전극(308)은 티타늄 질화층(TiN)으로 구성한다. The
제2 및 제3 실리콘 산화층(310, 314)은 GST 칼코게나이드 패턴(312)과 발열성 금속 전극(308)을 극히 일부분에서만 접촉시켜 각 재료를 열적으로 절연하는 역할을 수행한다. 제2 실리콘 산화층(310)은 가능한 한 저온에서 형성해야 할 필요가 있다. 왜냐하면, 발열성 금속 전극(308)이 제2 실리콘산화층(310)의 형성 도중 산화되지 않아야 하기 때문이다. GST 칼코게나이드 패턴(312)의 형성 후에 형성되는 제3 실리콘 산화층(314)도 가능한 한 저온에서 형성해야 할 필요가 있다. 왜냐하면, GST 칼코게나이드 패턴(312)의 산화를 막고, GST 칼코게나이드 패턴(312)의 결정 상태를 크게 변화시키지 않아야 하기 때문이다. The second and third
GST 칼코게나이드 패턴(312)은 상변화 메모리 소자를 구성하는 가장 핵심적인 재료이다. GST 칼코게나이드 패턴(312)은 조성에 따라 다양한 상변화 특성을 가지며, 이것은 상변화 메모리 소자의 동작에 매우 중요한 역할을 한다. 본 실시예에서, GST 칼코게나이드 패턴(312)은 광저장 장치에서 폭넓게 사용되는 재료인 Ge, Sb, Te이 2:2:5 의 비율로 조합된 Ge2Sb2Te5를 이용한다. GST 칼코게나이드 패턴(312)은 다원계 스퍼터링 성막법 또는 일원계 전자빔 증착법 등을 이용하여 형성한다. The
GST 칼코게나이드 패턴(312)은 발열성 금속 전극(308) 및 제2 실리콘 산화층(310) 상에 GST 칼코게나이드층 및 하드 마스크 패턴(315)을 형성한 후, 앞서 실 시예의 헬리콘 플라즈마 건식 식각 장치로 이용하여 건식 식각하여 형성한다. 하드 마스크 패턴(315)의 재료나 식각 조건 등은 앞서 실시예에서 설명하였으므로 생략한다. After the
상부 금속 전극층(316)은 상변화 메모리 소자의 상부 단자 역할을 한다. 상부 금속 전극층(316)은 하부 금속 전극(306)과 마찬가지로 저저항의 금속 전극으로 형성된다. GST 칼코게나이드 패턴(312) 상에는, 상부 금속 전극층(316)과 GST 칼코게나이드 패턴(312)의 접촉 특성을 좋게 하고, 계면에서 일어날 수 있는 불필요한 반응이나 원소의 이동 등을 막기 위해 확산 방지의 성질을 갖는 다른 금속층이 삽입될 수도 있다. The upper
도 16의 상변화 메모리 소자의 구조는 메모리 소자의 특성을 향상시키기 위해 일정 부분 변경될 수 있다. 본 발명의 실시예에 따른 건식 식각 공정을 이용하여 제조 가능한 상변화 메모리 소자는 도 16에 도시한 구조만으로 한정되는 것은 아니다. 도 16의 상변화 메모리 소자의 구조는 본 발명의 실시예에 따른 식각 공정의 상세한 내용을 효과적으로 설명하기 위해 제시하는 것이다.The structure of the phase change memory device of FIG. 16 may be partially changed to improve the characteristics of the memory device. A phase change memory device that can be manufactured using a dry etching process according to an embodiment of the present invention is not limited to the structure shown in FIG. 16. The structure of the phase change memory device of FIG. 16 is provided to effectively explain details of an etching process according to an exemplary embodiment of the present invention.
상술한 바와 같이 본 발명은 하드 마스크층, 예컨대 티타늄 질화층을 하드 마스크층을 하고 식각 가스로 아르곤과 사불화 탄소의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로 GST 칼코게나이드층을 건식 식각하여 약 100nm 정도 또는 그 이하의 크기를 갖는 GST 칼코게나이드 패턴을 용이하게 형성할 수 있다. As described above, the present invention provides a hard mask layer, such as a titanium nitride layer, as a hard mask layer, and dry etching the GST chalcogenide layer using a helicon plasma dry etching apparatus using a mixed gas of argon and carbon tetrafluoride as an etching gas. A GST chalcogenide pattern having a size of about 100 nm or less can be easily formed.
본 발명은 GST 칼코게나이드 패턴을 형성할 때 적절한 하드 마스크 재료와 식각 공정 순서 및 식각 공정 조건을 제공함으로써 상변화 메모리 소자의 제조 방법에 대한 재현성 및 신뢰성을 높일 수 있다. The present invention can improve the reproducibility and reliability of the method of manufacturing a phase change memory device by providing an appropriate hard mask material, an etching process sequence, and an etching process condition when forming a GST chalcogenide pattern.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007169260A JP2008060541A (en) | 2006-08-29 | 2007-06-27 | Method for manufacturing phase change memory device comprising gst chalcogenide pattern |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060082316 | 2006-08-29 | ||
KR20060082316 | 2006-08-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100779099B1 true KR100779099B1 (en) | 2007-11-27 |
Family
ID=39080706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060120078A KR100779099B1 (en) | 2006-08-29 | 2006-11-30 | Fabrication method for phase-change memory device having gst chalcogenide pattern |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100779099B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100814901B1 (en) * | 2007-05-22 | 2008-03-19 | 한국전자통신연구원 | Method for preparing oxide thin film transistor using dry etching process |
KR100960011B1 (en) | 2007-06-27 | 2010-05-28 | 주식회사 하이닉스반도체 | Method for manufcturing phase change memory device |
KR100968888B1 (en) | 2008-10-01 | 2010-07-09 | 한국전자통신연구원 | The non-volatile programable switch device using phase-change memory device and the manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060042314A (en) * | 2004-11-09 | 2006-05-12 | 한국전자통신연구원 | Fabrication method of phase-change memory device |
US20060148125A1 (en) | 2003-03-21 | 2006-07-06 | Hideki Horii | Phase changable memory device structures |
US20060243973A1 (en) | 2002-04-10 | 2006-11-02 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
-
2006
- 2006-11-30 KR KR1020060120078A patent/KR100779099B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060243973A1 (en) | 2002-04-10 | 2006-11-02 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
US20060148125A1 (en) | 2003-03-21 | 2006-07-06 | Hideki Horii | Phase changable memory device structures |
KR20060042314A (en) * | 2004-11-09 | 2006-05-12 | 한국전자통신연구원 | Fabrication method of phase-change memory device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100814901B1 (en) * | 2007-05-22 | 2008-03-19 | 한국전자통신연구원 | Method for preparing oxide thin film transistor using dry etching process |
KR100960011B1 (en) | 2007-06-27 | 2010-05-28 | 주식회사 하이닉스반도체 | Method for manufcturing phase change memory device |
KR100968888B1 (en) | 2008-10-01 | 2010-07-09 | 한국전자통신연구원 | The non-volatile programable switch device using phase-change memory device and the manufacturing method thereof |
US8445887B2 (en) | 2008-10-01 | 2013-05-21 | Electronics And Telecommunications Research Institute | Nonvolatile programmable switch device using phase-change memory device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9478421B2 (en) | Optically tuned hardmask for multi-patterning applications | |
KR100892797B1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
US6893893B2 (en) | Method of preventing short circuits in magnetic film stacks | |
US10541246B2 (en) | 3D flash memory cells which discourage cross-cell electrical tunneling | |
KR100371289B1 (en) | Semiconductor device and manufacturing method thereof | |
US11367832B2 (en) | Method of making magnetoresistive random access memory device | |
US5883007A (en) | Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading | |
TW200402779A (en) | Method for fabricating a gate structure of a field effect transistor | |
TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
WO2012129209A2 (en) | Etch process for controlling pattern cd and integrity in multi-layer masks | |
JP2008512875A (en) | System and method for wafer processing including stop-on-aluminum processing | |
JP2988455B2 (en) | Plasma etching method | |
TW200809975A (en) | Process for etching tungsten silicide overlying polysilicon especially in a flash memory | |
JP2000208488A (en) | Etching method | |
KR100779099B1 (en) | Fabrication method for phase-change memory device having gst chalcogenide pattern | |
KR100670782B1 (en) | Fabrication method of phase-change memory device | |
US20030181056A1 (en) | Method of etching a magnetic material film stack using a hard mask | |
JP5042319B2 (en) | Method for plasma etching transition metal oxides | |
TW541618B (en) | Manufacturing method of semiconductor device | |
JP2008060541A (en) | Method for manufacturing phase change memory device comprising gst chalcogenide pattern | |
CN117529798A (en) | Atomic layer etching of metal features | |
JPH09116149A (en) | Polyside gate formation of semiconductor device | |
CN112599669A (en) | Phase change material etching method and three-dimensional stacked phase change memory | |
JP4066517B2 (en) | Manufacturing method of electronic device | |
CN106159082B (en) | The forming method of resistor type random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141027 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 13 |