KR100778863B1 - Method of forming patterns - Google Patents
Method of forming patterns Download PDFInfo
- Publication number
- KR100778863B1 KR100778863B1 KR1020060137276A KR20060137276A KR100778863B1 KR 100778863 B1 KR100778863 B1 KR 100778863B1 KR 1020060137276 A KR1020060137276 A KR 1020060137276A KR 20060137276 A KR20060137276 A KR 20060137276A KR 100778863 B1 KR100778863 B1 KR 100778863B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- opening
- photomask
- forming
- semiconductor substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Abstract
Description
도 1a 및 도 1b는 종래기술을 설명하기 위한 도면.1A and 1B are views for explaining the prior art;
도 2a 내지 도 2d는 본 발명의 구현예를 설명하기 위한 도면.2A to 2D are diagrams for explaining an embodiment of the present invention.
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더 구체적으로는 반도체 장치의 패턴 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a pattern forming method for a semiconductor device.
반도체 장치가 다양하게 개발됨에 따라 여러가지 능동소자 및 수동소자가 반도체 장치에 집적되고 있다. 반도체 장치에 집적되는 단위 소자들은 성막공정, 사진공정 및 식각공정 등 일련의 제조공정을 거쳐 형성된다. 다양한 평면구조의 패턴을 형성하거나, 특정 영역에 패턴을 형성하기 위한 공정으로 사진공정이 사용되고 있다.As various semiconductor devices are developed, various active devices and passive devices are integrated in the semiconductor device. Unit devices integrated in a semiconductor device are formed through a series of manufacturing processes, such as a film forming process, a photo process, and an etching process. Photographic processes are used to form patterns of various planar structures or to form patterns in specific regions.
사진공정에서 포토 마스크에 디자인된 패턴이 반도체 기판 상에 정확하게 전사되는 것이 중요하다. 이를 위해 요구되는 공정요소들 가운데 중요한 것 중 하나가 초점심도이다. 사진공정에서 노광면에 단차를 갖는 경우, 포토마스크로부터 상대적으로 거리가 먼 낮은 영역과 상대적으로 거리가 가까운 높은 영역에 원하는 패 턴이 형성되도록 초점심도의 마진을 갖는 것이 중요하다. 그러나, 단차가 초점심도 마진보다 큰 경우, 동일한 크기의 오프닝이 포토마스크로부터 전사되더라도 낮은 영역은 높은 영역에 비해 노광면적이 축소되는 경향을 보인다.In the photolithography process, it is important that the pattern designed for the photomask is accurately transferred onto the semiconductor substrate. One of the important process elements required for this is the depth of focus. In the photolithography process, it is important to have a depth of focus so that a desired pattern is formed in a low region relatively far from the photomask and a high region relatively far from the photomask. However, when the step is larger than the depth of focus margin, even if an opening of the same size is transferred from the photomask, the lower area tends to have a smaller exposure area than the high area.
도 1a 및 도 1b는 종래기술에 따른 패턴 형성방법을 설명하기 위한 도면이다.1A and 1B are views for explaining a pattern forming method according to the prior art.
도 1a을 참조하면, 포토마스크(10)의 제 1 영역에 제 1 오프닝(OP1)를 형성하고, 제 2 영역에 제 2 오프닝(OP2)를 형성한다. 예를 들어 제 1 오프닝(OP1)과 제 2 오프닝(OP2)는 동일한 폭(L1)으로 형성할 수 있다. 제 1 오프닝(OP1) 및 제 2 오프닝(OP2)를 갖는 포토마스크(10)을 이용하여 도 1b에 도시된 것과 같이 노광공정을 실시할 수 있다.Referring to FIG. 1A, a first opening OP1 is formed in a first area of the
도 1b를 참조하면, 단차를 갖는 반도체 기판(50)을 준비하고, 포토마스크(10)을 이용하여 반도체 기판(50)을 노광한다. 반도체 기판(50)에는 제 1 활성영역(52a) 및 제 2 활성영역(52b)이 정의될 수 있고, 제 2 활성영역(52b) 상에 두꺼운 패턴(54)이 형성되어 기판 표면에 단차가 형성된다. 기판의 전면에 마스크 절연막(56)이 형성되고, 마스크 절연막 상에 포토레지스트막(58)이 형성되어 있을 수 있다.Referring to FIG. 1B, a
도시된 것과 같이, 제 1 오프닝(OP1) 및 제 2 오프닝(OP2)를 통하여 포토레지스트막(58)이 노광될 때, 포토마스크(10)와 노광면의 거리차이로 인해 기판의 낮은 영역의 제 1 노광영역(58a) 폭(L3)은 기판의 높은 영역의 제 2 노광영역(58b) 폭(L4)에 비해 작아진다. 다시 말해서, 단차를 고려하지 않고 동일한 크기의 패턴 을 기판에 전사하기 위하여 포토마스크에 동일한 크기의 노광 영역을 형성하였으나, 노광면의 단차로 인해 포토마스크로부터 노광면의 거리가 먼 영역의 노광면적이 거리가 가까운 영역의 노광면적보다 작아지는 문제를 야기한다.As shown, when the
본 발명의 기술적 과제는 노광면의 단차를 반영하여 노광면의 단차와 관계없이 원하는 크기의 노광 영역을 형성할 수 있는 패턴 형성 방법을 제공하는데 있다.An object of the present invention is to provide a pattern forming method capable of forming an exposure area of a desired size regardless of the step of the exposure surface by reflecting the step of the exposure surface.
본 발명의 기술적 과제는 노광면의 단차와 관계없이 동일한 크기의 노광 패턴을 형성할 수 있는 패턴 형성 방법을 제공하는데 있다.An object of the present invention is to provide a pattern formation method capable of forming an exposure pattern of the same size irrespective of the step of the exposure surface.
상기 기술적 과제들을 달성하기 위하여 본 발명은 제 1 오프닝 및 제 2 오프닝을 갖는 포토 마스크를 제작하는 단계와, 반도체 기판 상에 단차를 형성하는 단계와 포토마스크를 반도체 기판에 전사는 단계를 포함한다. 제 1 오프닝은 낮은 영역에 전사하여 제 1 패턴을 형성하고, 제 2 오프닝은 높은 영역에 전사하여 제 2 패턴을 형성한다. 본 발명은 제 1 패턴에 대비 제 1 오프닝의 크기가 제 2 패턴 대비 제 2 오프닝의 크기보다 큰 것이 특징이다.In order to achieve the above technical problem, the present invention includes manufacturing a photo mask having a first opening and a second opening, forming a step on the semiconductor substrate, and transferring the photomask to the semiconductor substrate. The first opening transfers to a low region to form a first pattern, and the second opening transfers to a high region to form a second pattern. The present invention is characterized in that the size of the first opening compared to the first pattern is larger than the size of the second opening compared to the second pattern.
이하 첨부된 도면을 참조하여 본 발명의 구현예를 설명하도록 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
(구현예)(Example)
도 2a 내지 도 2d는 본 발명의 구현예를 설명하기 위한 도면들이다.2A to 2D are diagrams for describing an embodiment of the present invention.
도 2a를 참조하면, 예를 들어 반도체 기판에 단차와 관계없이 동일한 크기의 노광 패턴을 형성하기 위하여 포토 마스크(10)에 제 1 오프닝(OP1) 및 제 2 오프 닝(OP2)를 형성할 수 있다. 이 때, 포토마스크와 노광면의 거리가 먼 기판의 낮은 영역에 전사되는 제 1 오프닝(OP1)의 크기는 종래의 폭(L1)보다 소정비율로 확대된 폭(L5)로 형성한다.Referring to FIG. 2A, for example, a first opening OP1 and a second opening OP2 may be formed in the
도 2b를 참조하면, 제 1 오프닝(OP1) 및 제 2 오프닝(OP2)를 갖는 포토마스크(10)을 사용하여 단차를 갖는 반도체 기판을 노광한다. 단차를 갖는 반도체 기판은 예컨대, 살리사이드 비형성 영역(Nsal:Non-salicide region)을 정의하여 저항이 높은 저항 패턴 및 저항 영역을 형성하기 위한 기판일 수 있다. 이 경우, 반도체 기판(50)에 복수개의 활성영역(52a, 52b)을 정의하고, 제 1 활성영역(52a)에는 패턴을 형성하지 않고, 제 2 활성영역(52b)에 도전막 패턴(54)을 형성할 수 있다. 도전막 패턴(54)은 폴리실리콘막으로 형성될 수 있으며, 이후 패터닝되어 저항 패턴이 될 수 있다. 또한, 제 1 활성영역(52a)은 이후 저항 영역이 될 수 있다. 저항 패턴 및 저항 영역은 트랜지스터의 게이트 전극 형성 과정에서 함께 형성될 수 있다. 따라서, 트랜지스터의 게이트 저항 및 소오스/드레인 확산 저항을 낮추기 위한 살리사이드화 공정에서, 저항 영역 및 저항 패턴의 저항값을 높이기 위해서 저항 영역이 되는 제 1 활성영역(52a)의 일부와 저항 패턴이 되는 도전막 패턴(54)의 일부는 실리사이드화되지 않는 것이 바람직하다. 또한, 특정회로를 구성하는 단위 소자들은 실리사이드를 포함하지 않을 수도 있다. 이를 위하여, 제 1 활성영역(52a) 및 도전막 패턴(54)를 덮는 마스크 절연막(56)을 형성하고, 마스크 절연막(56) 상에 포토레지스트막(58)을 형성하여 사진 공정을 실시한다. 미리 제작된 포토마스크(10)를 사용하여 포토레지스트막(58)을 노광하여, 제 1 오프닝(OP1)을 제 1 활성 영역(52a) 상부의 낮은 노광영역에 전사하고, 제 2 오프닝(OP2)을 도전막 패턴(54) 상부의 높은 노광 영역에 전사한다. 이 때, 제 1 활성영역(52a)과 도전막 패턴(54)의 높이 차로 인해, 포토레지스트막(58)은 단차를 가질 수 있다. 따라서, 포토레지스트막(58)의 노광면은 단차에 따라 포토마스크(10)로 부터의 거리가 달라질 수 있다. 그러나, 본 발명의 포토마스크(10)는 노광면의 단차를 미리 고려하여 제 1 오프닝(OP1)의 폭을 기존 대비 소정 비율로 확대된 폭(L5)으로 형성하였기 때문에, 노광면적의 축소가 보상될 수 있다.Referring to FIG. 2B, the semiconductor substrate having the step difference is exposed using the
예컨대, 낮은 영역의 포토레지스트막의 제 1 노광 영역(58a)과 높은 영역의 포토레지스트막의 제 2 노광 영역(58b)을 동일한 크기로 형성하기 위해서 제 1 오프닝(OP1)의 폭(L5)은 제 2 오프닝(OP2)의 폭(L1)에 비해 크게 형성한다. 다시 말해서, 낮은 노광 영역의 폭(L4) 대비 제 1 오프닝의 폭(L5)은 높은 노광 영역의 폭(L4) 대비 제 2 오프닝의 폭(L1)보다 크게 형성한다. 이 때, 상기 기판에 전사된 패턴의 크기 대비 상기 포토 마스크에 형성된 오프닝의 크기는 포토 마스크와 기판의 노광면 사이의 거리에 정비례할 수 있다.For example, in order to form the
도 2c를 참조하면, 포토마스크(10)의 패턴이 전사된 포토레지스트막을 마스크로 사용하여 마스크 절연막(56)을 패터닝하여 제 1 패턴(56a) 및 제 2 패턴(56b)을 형성한다. 제 1 패턴(56a)와 제 2 패턴(56b)는 실리사이드화 방지막으로 사용될 수 있다. 따라서, 상기 제 1 패턴(56a) 및 제 2 패턴(56b)을 실리사이드화 방지막으로 사용하여 상기 제 1 활성영역(52a) 및 상기 도전막 패턴(54)을 실리사이드화하여 상기 제 1 패턴(56a) 및 상기 제 2 패턴(56b)를 제외한 부분에 살리사이드막 을 형성할 수 있다.Referring to FIG. 2C, the
본 발명의 구현예는 실리사이드막을 포함하지 않는 저항 영역 및 저항 패턴을 형성하는 방법을 기술하였으나, 본 발명은 노광면이 단차를 가지고, 노광면의 단차가 초점심도 마진보다 커 노광면적이 축소되는 경우에 적용될 수 있다. 또한, 살리사이드 비형성 영역은 저항 패턴에 국한되지 않고, 필요에 따라 살리사이드층이 형성되지 않아야 하는 소자 영역을 실리사이드화되지 않도록 스크리되는 영역으로 확장될 수 있다.Embodiments of the present invention have described a method of forming a resistive region and a resist pattern that do not include a silicide film. However, the present invention provides a method in which an exposure surface has a step and when the exposure surface is reduced because the step of the exposure surface is larger than the focal depth margin. Can be applied to In addition, the salicide non-forming region is not limited to the resistance pattern, and may be extended to a region to be screened so as not to suicide the device region where the salicide layer should not be formed, if necessary.
본 발명에 따르면 노광면의 단차를 고려하여 포토마스크의 패턴 크기를 미리 보정함으로써, 노광면과 포토마스크의 거리차로 인한 노광영역의 면적 오차를 막을 수 있다.According to the present invention, by correcting the pattern size of the photomask in advance in consideration of the step difference of the exposure surface, it is possible to prevent the area error of the exposure area due to the distance difference between the exposure surface and the photomask.
또한, 초점심도의 마진을 넘어서 노광면적이 요구되는 것보다 작아질 것이 예상되는 부분에서는 이를 전사하기 위한 포토마스크의 노광 영역 폭을 크게 형성함으로써, 노광면의 단차에 관계없이 동일한 크기의 패턴을 얻을 수 있다.In addition, in the part where the exposure area is expected to be smaller than the required depth beyond the margin of the focal depth, the width of the exposure area of the photomask for transferring it is formed to be large, thereby obtaining a pattern having the same size regardless of the step of the exposure surface. Can be.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137276A KR100778863B1 (en) | 2006-12-29 | 2006-12-29 | Method of forming patterns |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137276A KR100778863B1 (en) | 2006-12-29 | 2006-12-29 | Method of forming patterns |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100778863B1 true KR100778863B1 (en) | 2007-11-22 |
Family
ID=39080627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060137276A KR100778863B1 (en) | 2006-12-29 | 2006-12-29 | Method of forming patterns |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100778863B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0184277B1 (en) * | 1989-10-09 | 1999-04-15 | 미다 가쓰시게 | Mask having a phase shifter and method of manufacturing the same |
-
2006
- 2006-12-29 KR KR1020060137276A patent/KR100778863B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0184277B1 (en) * | 1989-10-09 | 1999-04-15 | 미다 가쓰시게 | Mask having a phase shifter and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8580685B2 (en) | Integrated circuit having interleaved gridded features, mask set, and method for printing | |
KR100914289B1 (en) | Method for forming patterns in semiconductor memory device using spacer | |
KR100544957B1 (en) | Method for fabricating Complementary Metal Oxide Semiconductor image sensor | |
US8309462B1 (en) | Double spacer quadruple patterning with self-connected hook-up | |
US8383300B2 (en) | Exposure mask with double patterning technology and method for fabricating semiconductor device using the same | |
JPH10163203A (en) | Manufacture of semiconductor device | |
JP5474068B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
CN109935515B (en) | Method for forming pattern | |
KR100778863B1 (en) | Method of forming patterns | |
CN109390217B (en) | Photomask and method for forming semiconductor device | |
JP3392616B2 (en) | Method for manufacturing semiconductor device | |
US7049169B2 (en) | Method of fabricating a semiconductor device | |
US8795540B2 (en) | Selective bias compensation for patterning steps in CMOS processes | |
US8318408B2 (en) | Method of forming patterns of semiconductor device | |
TWI309850B (en) | Microlithographic process | |
KR100540332B1 (en) | Method for fabricating pattern of semiconductor device | |
KR20070069691A (en) | Method for manufacturing semiconductor device | |
KR100286347B1 (en) | Manufacturing method for metal line in semiconductor device | |
KR100325460B1 (en) | Method of fabricating semiconductor device for preventing bit line from being shorted to conducting layer of gate electrode | |
KR100929300B1 (en) | Method of forming overlay vernier of semiconductor device | |
KR20100001814A (en) | Method for manufacturing semiconductor device | |
JP2009295637A (en) | Method of manufacturing semiconductor device | |
JP2018107235A (en) | Semiconductor device and semiconductor device manufacturing method | |
KR20030001919A (en) | Method of forming a contact hole in a semiconductor device | |
KR20080000443A (en) | Photo mask with slit type contact and method for manufacturing thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101026 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |