KR100778445B1 - Plasma display, and driving device and method thereof - Google Patents

Plasma display, and driving device and method thereof Download PDF

Info

Publication number
KR100778445B1
KR100778445B1 KR1020060065482A KR20060065482A KR100778445B1 KR 100778445 B1 KR100778445 B1 KR 100778445B1 KR 1020060065482 A KR1020060065482 A KR 1020060065482A KR 20060065482 A KR20060065482 A KR 20060065482A KR 100778445 B1 KR100778445 B1 KR 100778445B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
capacitor
inductor
Prior art date
Application number
KR1020060065482A
Other languages
Korean (ko)
Inventor
곽상신
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060065482A priority Critical patent/KR100778445B1/en
Application granted granted Critical
Publication of KR100778445B1 publication Critical patent/KR100778445B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

An apparatus and a method for driving a plasma display device are provided to reduce a reactive power by removing a current opposite to a current path in an inductor while increasing or decreasing voltage of electrodes through the inductor. First and second ends of first and second transistors(Sr,Sf) are respectively connected to plural first electrodes. A first end of a first capacitor(Cs1) is connected to a first end of a second capacitor(Cs2). A first end of a third transistor(S2) is connected to a second end of the first transistor and a second end thereof is connected to a second end of the second capacitance. A first end of a fourth transistor(S1) is connected to a second end of the first capacitance and a second end thereof is connected to a second end of the second transistor. A first end of an inductor(L) is connected to a contact point between the first and second capacitors. An anode of a first diode(Dr) is connected to a second end of the inductor and a cathode thereof is connected to a contact point between the first and third transistors. A cathode of a second diode(Df) is connected to a second end of the inductor and an anode thereof is connected to a contact point between the second and fourth transistors.

Description

플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법{PLASMA DISPLAY, AND DRIVING DEVICE AND METHOD THEREOF}Plasma display device, driving device thereof and driving method thereof {PLASMA DISPLAY, AND DRIVING DEVICE AND METHOD THEREOF}

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 제1 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.2 is a diagram illustrating sustain discharge pulses according to a first exemplary embodiment of the present invention.

도 3은 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 개략적으로 나타낸 도면이다.3 is a schematic diagram of a sustain discharge circuit 510 according to a first embodiment of the present invention.

도 4는 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 신호 타이밍을 나타낸 도면이다.4 is a diagram illustrating signal timing of the sustain discharge circuit 510 according to the first embodiment of the present invention.

도 5a 내지 도 5d는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(510)의 동작을 나타낸 도면이다.5A to 5D are diagrams illustrating operations of the sustain discharge circuit 510 of FIG. 3 according to the signal timing of FIG. 4, respectively.

도 6은 본 발명의 제2 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.6 illustrates a sustain discharge pulse according to a second embodiment of the present invention.

도 7 및 도 8은 각각 본 발명의 제2 및 제3 실시 예에 따른 유지 방전 회로를 개략적으로 나타내는 도면이다.7 and 8 are views schematically showing a sustain discharge circuit according to the second and third embodiments of the present invention, respectively.

본 발명은 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 관한 것으 로, 특히 플라즈마 표시 장치의 에너지 회수 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, a drive device thereof, and a driving method thereof, and more particularly, to an energy recovery circuit of a plasma display device.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 장치이다. 이러한 플라즈마 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀이 매트릭스 형태로 배열되어 있다.The plasma display device is a device that displays characters or images using plasma generated by gas discharge. In the plasma display panel, dozens to millions or more of discharge cells are arranged in a matrix form according to their size.

일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 켜질 셀과 켜지지 않을 셀이 선택되고 유지 기간 동안 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전이 수행된다.In general, in a plasma display device, one frame is divided into a plurality of subfields to be driven, and a gray level is displayed by a combination of weights of subfields in which a display operation occurs among the plurality of subfields. Cells to be turned on and cells not to be turned on during the address period of each subfield are selected, and sustain discharge is performed on the cells to be turned on to actually display an image during the sustain period.

이러한 동작을 하기 위해서, 유지 기간 동안 유지 방전을 수행하는 전극에 하이 레벨 전압과 로우 레벨 전압이 교대로 인가된다. 이때, 유지 방전이 일어나는 두 전극은 용량성 성분으로 작용하므로, 전극에 하이 레벨 전압 또는 로우 레벨 전압을 인가하기 위해서는 무효 전력이 필요하다. 따라서 플라즈마 표시 장치의 유지 방전 회로에서는 무효 전력을 회수하여 재사용하는 에너지 회수 회로가 사용된다.In order to perform this operation, a high level voltage and a low level voltage are alternately applied to an electrode which performs sustain discharge during the sustain period. At this time, since the two electrodes in which sustain discharge is generated serve as capacitive components, reactive power is required to apply a high level voltage or a low level voltage to the electrodes. Therefore, in the sustain discharge circuit of the plasma display device, an energy recovery circuit for recovering and reusing reactive power is used.

이러한 에너지 회수 회로는 두 전극에 대해서 별도로 존재하며, 각 에너지 회수 회로에는 전극의 전압을 증가시키기 위한 트랜지스터 및 다이오드와 전극의 전압을 감소시키는 위한 트랜지스터 및 다이오드가 각각 형성되어 있다. 그리고 에너지 회수 회로에는 인덕터의 전압이 허용 전압을 넘지 않도록 인덕터의 전압을 클램핑하기 위한 클램핑 다이오드가 형성된다. 이때, 인덕터를 통해 전극의 전압을 증가시킨 후 또는 인덕터를 통해 전극의 전압을 감소시킨 후에, 전극의 전압을 증 가시키는 동안 또는 전극의 전압을 감소시키는 동안 인덕터에 형성되는 전류 방향과 반대 방향의 전류가 클램핑 다이오드를 통해 프리휠링된다. 이로 인해서 무효 전력이 증가되어 전력 소모가 커지게 된다.Such energy recovery circuits exist separately for the two electrodes, and each energy recovery circuit is provided with a transistor and a diode for increasing the voltage of the electrode and a transistor and a diode for decreasing the voltage of the electrode, respectively. In the energy recovery circuit, a clamping diode is formed to clamp the voltage of the inductor so that the voltage of the inductor does not exceed the allowable voltage. At this time, after increasing the voltage of the electrode through the inductor or decreasing the voltage of the electrode through the inductor, the direction opposite to the current direction formed in the inductor while increasing the voltage of the electrode or decreasing the voltage of the electrode The current of is freewheeled through the clamping diode. This increases reactive power, resulting in higher power consumption.

본 발명이 이루고자 하는 기술적 과제는 전극의 전압을 증가시키는 동안 또는 전극의 전압을 감소시키는 동안 인덕터에 형성되는 전류 방향과 반대 방향의 전류가 프리휠링되는 것을 방지할 수 있는 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a plasma display device and a driving device capable of preventing freewheeling of a current in a direction opposite to a current direction formed in an inductor while increasing the voltage of the electrode or decreasing the voltage of the electrode. And a method of driving the same.

본 발명의 한 특징에 따르면, 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치는, 복수의 제1 전극, 상기 복수의 제1 전극에 제1단이 연결되어 있는 제1 트랜지스터, 상기 복수의 제1 전극에 제2단이 연결되어 있는 제2 트랜지스터, 제1 커패시터, 상기 제1 커패시터의 제1단에 제1단이 연결되어 있는 제2 커패시터, 상기 제1 트랜지스터의 제2단에 제1단이 연결되고 상기 제2 커패시터의 제2단에 제2단이 연결되어 있는 제3 트랜지스터, 상기 제1 커패시터의 제2단에 제1단이 연결되고 상기 제2 트랜지스터의 제2단에 제2단이 연결되어 있는 제4 트랜지스터, 상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 인덕터, 상기 인덕터의 제2단에 애노드가 연결되고 상기 제1 및 제3 트랜지스터의 접점에 캐소드가 연결되어 있는 제1 다이오드, 그리고 상기 인덕터의 제2단에 캐소드가 연결되고 상기 제2 및 제4 트랜지스터의 접점에 애노드가 연결되어 있는 제2 다이오드를 포함한다.According to one aspect of the present invention, a plasma display device is provided. The plasma display device includes a plurality of first electrodes, a first transistor having a first end connected to the plurality of first electrodes, a second transistor having a second end connected to the plurality of first electrodes, and a first capacitor. A second capacitor having a first end connected to a first end of the first capacitor, a first end connected to a second end of the first transistor, and a second end connected to a second end of the second capacitor A third transistor, a fourth transistor having a first end connected to a second end of the first capacitor and a second end connected to a second end of the second transistor, and a contact point of the first and second capacitors An inductor having a first end coupled thereto, an anode connected to a second end of the inductor, a cathode connected to a contact point of the first and third transistors, and a cathode connected to a second end of the inductor. Connected to the second and fourth transistors And a second diode is the anode is connected to the contact point.

본 발명의 다른 한 특징에 따르면, 제1 전극을 포함하는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 제1 전압을 공급하는 제1 전원에 제1단이 연결된 제1 커패시터 및 상기 제1 커패시터의 제2단에 제1단이 연결되고 상기 제1 전압보다 높은 제2 전압을 공급하는 제2 전원에 제2단이 연결되어 있는 제2 커패시터를 제공하는 단계, 상기 제1 전극에 연결된 인덕터에 제1 방향의 전류를 흐르게 하여 상기 제1 커패시터에 저장된 에너지를 상기 제1 전극으로 주입하는 단계, 상기 제2 전원을 통하여 상기 제1 전극에 상기 제1 전압을 인가하는 단계, 상기 제1 전극에 상기 제1 전압이 인가되는 동안 상기 인덕터에 상기 제1 방향과 반대 방향으로 형성되는 전류를 상기 제2 커패시터로 회수하는 단계, 상기 인덕터에 제2 방향의 전류를 흐르게 하여 상기 제1 전극에 저장된 에너지를 상기 제1 커패시터로 회수하는 단계, 상기 제1 전원을 통하여 상기 제1 전극에 상기 제2 전압을 인가하는 단계, 그리고 상기 제1 전극에 상기 제2 전압이 인가되는 동안 상기 인덕터에 상기 제2 방향과 반대 방향으로 형성되는 전류를 상기 제1 커패시터로 회수하는 단계를 포함한다.According to another aspect of the present invention, a method of driving a plasma display device including a first electrode is provided. The driving method includes a first capacitor having a first end connected to a first power supply for supplying a first voltage, and a second voltage connected to a second end of the first capacitor and higher than the first voltage. Providing a second capacitor having a second end connected to a second power source, injecting energy stored in the first capacitor into the first electrode by flowing a current in a first direction to an inductor connected to the first electrode; And applying the first voltage to the first electrode through the second power supply, and the current formed in the opposite direction to the first direction to the inductor while the first voltage is applied to the first electrode. Recovering energy from the second capacitor; recovering energy stored in the first electrode into the first capacitor by flowing a current in a second direction through the inductor; Applying the second voltage to a pole, and recovering a current formed in the inductor in a direction opposite to the second direction to the first capacitor while the second voltage is applied to the first electrode; do.

본 발명의 또 다른 특징에 따르면, 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치가 제공된다. 이 구동 장치는, 제1 전압을 공급하는 제1 전원에 연결되어 있는 제1 트랜지스터, 상기 제1 트랜지스터와 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터, 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 연결되어 있는 제3 트랜지스터, 상기 제3 트랜지스터와 상기 복수의 제1 전극 사이에 연결되어 있는 제4 트랜지스터, 상기 제1 전원에 제1단이 연결되어 있는 제1 커패시터, 상기 제1 커패시터의 제2단에 제1단이 연결되어 있고 상기 제2 전원에 제2단이 연결되어 있는 제2 커패시터, 상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 인덕터, 상기 인덕터의 제1단에서 제2단으로 전류를 흐르도록 하여 상기 인덕터의 제2단과 상기 제1 및 제2 트랜지스터의 접점 사이에서 상기 복수의 제1 전극의 전압을 증가시키는 상승 경로, 그리고 상기 인덕터의 제2단에서 제1단으로 전류를 흐르도록 하여 상기 인덕터의 제1과 상기 제3 및 제4 트랜지스터의 접점 사이에서 상기 복수의 제1 전극의 전압을 감소시키는 하강 경로를 포함한다. 이때, 상기 제1 및 제2 트랜지스터가 턴온되는 동안 상기 인덕터의 제2단에서 제1단으로 형성되는 전류가 상기 하강 경로를 통해 상기 제2 커패시터로 회수되며, 상기 제3 및 제4 트랜지스터가 턴온되는 동안 상기 인덕터의 제1단에서 제2단으로 형성되는 전류가 상기 상승 경로를 통해 상기 제1 커패시터로 회수된다.According to still another feature of the present invention, a driving apparatus of a plasma display device including a plurality of first electrodes and a plurality of second electrodes is provided. The driving device includes a first transistor connected to a first power supply for supplying a first voltage, a second transistor connected between the first transistor and the plurality of first electrodes, and a second lower than the first voltage. A third transistor connected to a second power supply for supplying a voltage, a fourth transistor connected between the third transistor and the plurality of first electrodes, and a first capacitor connected to a first end of the first power supply A second end connected to a second end of the first capacitor and a second end connected to the second power supply, and a first end connected to a contact point of the first and second capacitors An inductor, a rising path for causing a current to flow from a first end of the inductor to a second end, thereby increasing voltages of the plurality of first electrodes between the second end of the inductor and the contacts of the first and second transistors; And a falling path that causes a current to flow from the second end of the inductor to the first end, thereby reducing a voltage of the plurality of first electrodes between the first of the inductor and the contacts of the third and fourth transistors. . In this case, while the first and second transistors are turned on, a current formed from the second end of the inductor to the first end is recovered to the second capacitor through the falling path, and the third and fourth transistors are turned on. Current flows from the first end to the second end of the inductor to the first capacitor through the rising path.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 " 전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is "connected" to another part, this includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, which means that it may further include other components, except to exclude other components unless otherwise stated.

그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위 차가 시간 경과에 따라 변화하여도 그 변화가 설계 상 허용될 수 있는 범위 내이거나 변화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.In addition, the expression that the voltage is maintained throughout the specification indicates that even if the potential difference between two specific points changes over time, the change is within an allowable range in the design or the cause of the change is due to parasitic components that are ignored in the design practice of those skilled in the art. Include cases by. In addition, since the threshold voltage of a semiconductor device (transistor, diode, etc.) is very low compared to the discharge voltage, the threshold voltage is regarded as 0V and approximated.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법에 대해서 도면을 참고로 하여 상세하게 설명한다.First, a plasma display device, a driving device thereof, and a driving method thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이고, 도 2는 본 발명의 제1 실시 예에 따른 유지 방전 펄스를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention, and FIG. 2 is a diagram illustrating a sustain discharge pulse according to a first exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400), 유지 전극 구동부(500) 및 전원부(600)를 포함한다.As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500. And a power supply unit 600.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극과 Y 전극이 유지 기간에서 화상을 표시하기 위한 표 시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.The plasma display panel 100 includes a plurality of address electrodes (hereinafter referred to as "A electrodes") A1-Am extending in the column direction, and a plurality of sustain electrodes extending in pairs with each other in the row direction (hereinafter, " X electrodes "(X1-Xn) and scan electrodes (hereinafter referred to as" Y electrodes ") (Y1-Yn). In general, the X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn, and the X and Y electrodes perform a display operation for displaying an image in the sustain period. The Y electrodes Y1-Yn and the X electrodes X1-Xn are arranged to be orthogonal to the A electrodes A1-Am. At this time, the discharge space at the intersection of the A electrodes (A1-Am) and the X and Y electrodes (X1-Xn, Y1-Yn) forms a cell (110). The structure of the plasma display panel 100 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 어드레스 기간 및 유지 기간을 포함한다.The controller 200 receives an image signal from the outside and outputs an address electrode driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield includes an address period and a sustain period.

어드레스 전극 구동부(300)는 제어부(200)로부터의 구동 제어 신호에 따라 A 전극(A1-Am)에 구동 전압을 인가한다.The address electrode driver 300 applies a driving voltage to the A electrodes A1-Am according to the driving control signal from the controller 200.

주사 전극 구동부(400)는 제어부(200)로부터의 구동 제어 신호에 따라 Y 전극(Y1-Yn)에 구동 전압을 인가한다. The scan electrode driver 400 applies a driving voltage to the Y electrodes Y1-Yn according to the driving control signal from the controller 200.

유지 전극 구동부(500)는 제어부(200)로부터의 구동 제어 신호에 따라 X 전극(X1-Xn)에 구동 전압을 인가한다.The sustain electrode driver 500 applies a driving voltage to the X electrodes X1-Xn according to the drive control signal from the controller 200.

구체적으로, 각 서브필드의 어드레스 기간 동안 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)는 복수의 방전 셀(110) 중에서 해당 서브필드에서 켜질 방전 셀과 켜지지 않을 방전 셀을 선택한다. 각 서브필드의 유지 기간 동안, 도 2에 도시한 바와 같이 주사 전극 구동부(400)는 복수의 Y 전극(Y1-Yn)에 하이 레벨 전압(Vs) 및 로우 레벨 전압(0V)을 교대로 가지는 유지 방전 펄스를 해 당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 복수의 X 전극(X1-Xn)에 유지 방전 펄스를 Y 전극(Y1-Yn)에 인가되는 유지 방전 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극과 각 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 켜질 방전 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.Specifically, during the address period of each subfield, the address electrode, the scan electrode, and the sustain electrode driver 300, 400, and 500 select a discharge cell to be turned on and a discharge cell not to be turned on from the plurality of discharge cells 110. . During the sustain period of each subfield, as shown in FIG. 2, the scan electrode driver 400 maintains the high level voltage Vs and the low level voltage 0V alternately with the plurality of Y electrodes Y1 -Yn. The discharge pulse is applied a number of times corresponding to the weight of the corresponding subfield. The sustain electrode driver 500 applies a sustain discharge pulse to the plurality of X electrodes X1-Xn in a phase opposite to that of the sustain discharge pulse applied to the Y electrodes Y1-Yn. In this way, the voltage difference between each Y electrode and each X electrode alternates between the Vs voltage and the -Vs voltage, so that the sustain discharge is repeated a predetermined number of times in the discharge cell to be turned on.

전원부(600)는 제어부(200), 어드레스 전극, 주사 전극 및 유지 전극 구동부(300, 400, 500)의 동작에 필요한 전원을 공급한다. 일반적으로 전원부(600)는 교류 전원으로부터 직류 전압을 생성하는 스위칭 모드 전원 공급 장치(switching mode power supply, 이하 "SMPS"라 함)를 포함할 수 있다.The power supply unit 600 supplies power required for the operation of the controller 200, the address electrode, the scan electrode, and the sustain electrode driver 300, 400, 500. In general, the power supply unit 600 may include a switching mode power supply (hereinafter, referred to as “SMPS”) that generates a DC voltage from an AC power source.

다음으로, 도 2의 유지 방전 펄스를 공급하는 유지 방전 회로에 대해서 도 3, 도 4 및 도 5a 내지 도 5d를 참조하여 상세하게 설명한다.Next, the sustain discharge circuit which supplies the sustain discharge pulse of FIG. 2 is demonstrated in detail with reference to FIG. 3, FIG. 4, and FIGS. 5A-5D.

도 3은 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 개략적으로 나타낸 도면이다. 도 3에서는 설명의 편의상 복수의 X 전극(X1-Xn)에 연결되어 있는 유지 방전 회로(510)만을 도시하였으며, 이러한 유지 방전 회로(510)는 도 1의 유지 전극 구동부(500)에 형성될 수 있다. 그리고 복수의 Y 전극(Y1-Yn)에 연결된 유지 방전 회로(410)도 도 3의 유지 방전 회로(510)와 동일한 구조를 가질 수 있으며, 도 3의 유지 방전 회로(510)와 다른 구조를 가질 수도 있다.3 is a schematic diagram of a sustain discharge circuit 510 according to a first embodiment of the present invention. In FIG. 3, only the sustain discharge circuit 510 connected to the plurality of X electrodes X1 to Xn is illustrated for convenience of description, and the sustain discharge circuit 510 may be formed in the sustain electrode driver 500 of FIG. 1. have. The sustain discharge circuit 410 connected to the plurality of Y electrodes Y1-Yn may also have the same structure as the sustain discharge circuit 510 of FIG. 3, and may have a structure different from that of the sustain discharge circuit 510 of FIG. 3. It may be.

이러한 유지 방전 회로(510)는 복수의 X 전극(X1-Xn)에 공통으로 연결될 수도 있으며, 또는 복수의 X 전극(X1-Xn) 중 일부 전극에만 연결될 수도 있다. 그리고 유지 방전 회로(510)에서는 설명의 편의상 하나의 X 전극(X)과 하나의 Y 전 극(Y)만을 도시하였으며, X 전극(X)과 Y 전극(Y)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.The sustain discharge circuit 510 may be connected to the plurality of X electrodes X1 to Xn in common, or may be connected to only some of the plurality of X electrodes X1 to Xn. In the sustain discharge circuit 510, only one X electrode X and one Y electrode Y are illustrated for convenience of description, and a capacitive component formed by the X electrode X and the Y electrode Y is illustrated. It is shown as a panel capacitor Cp.

도 3에 도시한 바와 같이, 유지 방전 회로(510)는 트랜지스터(S1, Sr, Sf, S2), 인덕터(L), 다이오드(Dr, Df) 및 커패시터(Cs1, Cs2)를 포함한다. 도 3에서는 트랜지스터(S1, Sr, Sf, S2)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(S1, Sr, Sf, S2)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(S1, Sr, Sf, S2)로 사용될 수도 있다. 또한 도 3에서는 트랜지스터(S1, Sr, Sf, S2)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(S1, Sr, Sf, S2)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.As shown in FIG. 3, the sustain discharge circuit 510 includes transistors S1, Sr, Sf and S2, an inductor L, diodes Dr and Df and capacitors Cs1 and Cs2. In FIG. 3, transistors S1, Sr, Sf, and S2 are shown as n-channel field effect transistors, in particular, n-channel metal oxide semiconductor (NMOS) transistors. The body diode can be formed in the direction. And other transistors having similar functions instead of NMOS transistors may be used as these transistors S1, Sr, Sf, S2. In FIG. 3, the transistors S1, Sr, Sf, and S2 are illustrated as one transistor, but the transistors S1, Sr, Sf, and S2 may be formed of a plurality of transistors connected in parallel, respectively.

도 3을 보면, X 전극에 트랜지스터(Sr)의 소스 및 트랜지스터(Sf)의 드레인이 연결되어 있다. 트랜지스터(Sr)의 드레인은 트랜지스터(S1)의 소스에 연결되어 있고 트랜지스터(S1)의 드레인은 유지 방전 펄스의 하이 레벨 전압(Vs)을 공급하는 전원(Vs)에 연결되어 있다. 트랜지스터(Sf)의 소스가 트랜지스터(S2)의 드레인에 연결되어 있고 트랜지스터(S2)의 소스는 유지 방전 펄스의 로우 레벨 전압(0V)을 공급하는 접지단(0)에 연결되어 있다. 전원(Vs)과 접지단(0) 사이에 두 커패시터(Cs1, Cs2)가 직렬로 연결되어 있다. 즉, 커패시터(Cs2)의 제1단은 전원(Vs)에 연결되어 있고, 커패시터(Cs2)의 제2단이 커패시터(Cs1)의 제1단에 연결되어 있다. 그리고 커패시터(Cs1)의 제2단은 접지단(0)에 연결되어 있다. 여기서, 커패시터(Cs1, Cs2)의 용량이 대략 동일하다고 하면, 두 커패시터(Cs1, Cs2)에는 각각 Vs/2 전압이 충전되어 있다.3, the source of the transistor Sr and the drain of the transistor Sf are connected to the X electrode. The drain of the transistor Sr is connected to the source of the transistor S1 and the drain of the transistor S1 is connected to a power supply Vs that supplies the high level voltage Vs of the sustain discharge pulse. The source of the transistor Sf is connected to the drain of the transistor S2 and the source of the transistor S2 is connected to the ground terminal 0 which supplies the low level voltage (0V) of the sustain discharge pulse. Two capacitors Cs1 and Cs2 are connected in series between the power supply Vs and the ground terminal 0. That is, the first end of the capacitor Cs2 is connected to the power supply Vs, and the second end of the capacitor Cs2 is connected to the first end of the capacitor Cs1. The second end of the capacitor Cs1 is connected to the ground terminal 0. Here, if the capacitances of the capacitors Cs1 and Cs2 are approximately equal, the two capacitors Cs1 and Cs2 are charged with the voltage Vs / 2, respectively.

그리고 커패시터(Cs1, Cs2)의 접점에 제1단이 연결되어 있는 인덕터(L)의 제2단에 다이오드(Dr)의 애노드가 연결되어 있고, 다이오드(Dr)의 캐소드가 트랜지스터(S1, Sr) 사이의 접점에 연결되어 있다. 또한 인덕터(L)의 제2단에 다이오드(Df)의 캐소드가 연결되어 있고, 다이오드(Df)의 애노드가 트랜지스터(Sf, S2) 사이의 접점에 연결되어 있다. 이때, 다이오드(Dr)는 트랜지스터(Sr)의 턴온 시에 X 전극의 전압을 증가시키는 상승 경로를 형성하며, 다이오드(Df)는 트랜지스터(Xf)의 턴온 시에 X 전극의 전압을 감소시키는 하강 경로를 형성한다. 또한 다이오드(Df)는 인덕터(L)의 제1단에서 제2단으로의 전류 경로를 통하여 X 전극의 전압이 증가된 후 인덕터(L)의 제2단에서 제1단으로 형성되는 역방향 전류를 커패시터(Cs1)로 회수하는 전류 경로를 형성하며, 다이오드(Dr)는 인덕터(L)의 제2단에서 제1단으로의 전류 경로를 통하여 X 전극의 전압을 감소시킨 후 인덕터(L)의 제1단에서 제2단으로 형성되는 역방향 전류를 커패시터(Cs2)로 회수하는 전류 경로를 형성한다.The anode of the diode Dr is connected to the second end of the inductor L having the first end connected to the contacts of the capacitors Cs1 and Cs2, and the cathode of the diode Dr is the transistors S1 and Sr. It is connected to the contact between them. In addition, a cathode of the diode Df is connected to the second end of the inductor L, and an anode of the diode Df is connected to a contact between the transistors Sf and S2. At this time, the diode Dr forms a rising path that increases the voltage of the X electrode when the transistor Sr is turned on, and the diode Df reduces the voltage of the X electrode when the transistor Xf is turned on. To form. In addition, the diode Df receives the reverse current formed from the second end of the inductor L to the first end after the voltage of the X electrode is increased through the current path from the first end of the inductor L to the second end. The current path recovers to the capacitor Cs1, and the diode Dr reduces the voltage of the X electrode through the current path from the second end to the first end of the inductor L, and then the first A current path for recovering the reverse current formed from the first stage to the second stage to the capacitor Cs2 is formed.

이어서, 도 3의 유지 방전 회로(510)의 동작에 대해서 도 4, 도 5a 내지 도 5d를 참조하여 상세하게 설명한다.Next, the operation of the sustain discharge circuit 510 of FIG. 3 will be described in detail with reference to FIGS. 4 and 5A to 5D.

도 4는 본 발명의 제1 실시 예에 따른 유지 방전 회로(510)의 신호 타이밍을 나타낸 도면이며, 도 5a 내지 도 5d는 각각 도 4의 신호 타이밍에 따른 도 3의 유지 방전 회로(510)의 동작을 나타낸 도면이다.4 is a diagram illustrating signal timing of the sustain discharge circuit 510 according to the first embodiment of the present invention, and FIGS. 5A to 5D are views of the sustain discharge circuit 510 of FIG. 3 according to the signal timing of FIG. 4, respectively. It is a figure which shows operation | movement.

먼저, 도 4 및 도 5a를 보면, 모드 1(M1)에서 트랜지스터(S2)가 턴오프되고 트랜지스터(Sr)가 턴온되어, 도 5a에 도시된 바와 같이 커패시터(Cs1), 인덕터(L), 다이오드(Dr), 트랜지스터(Sr) 및 패널 커패시터(Cp)의 경로로 공진이 발생한다. 그러면, 인덕터(L)의 제1단에서 제2단으로 전류가 흐르면서 커패시터(Cs1)에 충전된 에너지가 X 전극에 주입되어 X 전극의 전압(Vx)이 0V 전압에서 Vs 전압까지 증가한다.First, referring to FIGS. 4 and 5A, in the mode 1 M1, the transistor S2 is turned off and the transistor Sr is turned on, so that the capacitor Cs1, the inductor L, and the diode are shown in FIG. 5A. Resonance occurs in the paths of Dr, transistor Sr, and panel capacitor Cp. Then, as the current flows from the first end of the inductor L to the second end, energy charged in the capacitor Cs1 is injected into the X electrode, so that the voltage Vx of the X electrode increases from the 0V voltage to the Vs voltage.

모드 2(M2)에서는 트랜지스터(Sr)가 턴온된 상태에서 트랜지스터(S1)가 턴온되어, 도 5b에 도시된 바와 같이 전원(Vs), 트랜지스터(S1, Sr) 및 패널 커패시터(Cp)의 경로를 통하여 X 전극에 Vs 전압이 인가된다. 그리고 도 5b에 도시한 바와 같이 모드 1(M1)에서 X 전극의 전압(Vx)을 Vs 전압까지 증가시킨 후에 인덕터(L)의 제2단에서 제1단으로 형성되는 전류는 접지단(0), 트랜지스터(S2)의 바디 다이오드, 다이오드(Df), 인덕터(L) 및 커패시터(Cs1)를 통하여 커패시터(Cs1)로 회수된다.In mode 2 (M2), transistor S1 is turned on while transistor Sr is turned on, and as shown in FIG. 5B, the paths of power supply Vs, transistors S1 and Sr, and panel capacitor Cp are routed. The Vs voltage is applied to the X electrode through. As shown in FIG. 5B, after increasing the voltage Vx of the X electrode to the voltage Vs in the mode 1 M1, the current formed from the second end to the first end of the inductor L is grounded. The capacitor Cs1 is recovered through the body diode, the diode Df, the inductor L, and the capacitor Cs1 of the transistor S2.

모드 3(M3)에서는 트랜지스터(S1, Sr)가 턴오프되고 트랜지스터(Sf)가 턴온되어, 도 5c에 도시된 바와 같이 패널 커패시터(Cp), 트랜지스터(Sf), 다이오드(Df), 인덕터(L) 및 커패시터(Cs1)의 경로로 공진이 발생한다. 인덕터(L)의 제2단에서 제1단으로 전류가 흐르면서 공진에 의해 패널 커패시터(Cp)에 저장된 에너지가 커패시터(Cs1)로 회수되면서, X 전극의 전압(Vx)이 Vs 전압에서 0V 전압까지 감소한다.In mode 3 M3, the transistors S1 and Sr are turned off and the transistor Sf is turned on, as shown in FIG. 5C, the panel capacitor Cp, the transistor Sf, the diode Df, and the inductor L. ) And resonance occurs in the path of the capacitor Cs1. As the current flows from the second end of the inductor L to the first end, the energy stored in the panel capacitor Cp is recovered to the capacitor Cs1 due to resonance, so that the voltage Vx of the X electrode is increased from the Vs voltage to the 0V voltage. Decreases.

모드 4(M4)에서는 트랜지스터(Sf)가 턴온된 상태에서 트랜지스터(S2)가 턴온되어, 도 5d에 도시된 바와 같이 패널 커패시터(Cp), 트랜지스터(Sf, S2) 및 접지 단(0)의 경로를 통하여 X 전극에 0V 전압이 인가된다. 그리고 도 5d에 도시한 바와 같이 모드 3(M3)에서 X 전극의 전압(Vx)을 0V 전압까지 감소시킨 후에 인덕터(L)의 제1단에서 제2단으로 형성되는 전류는 인덕터(L), 다이오드(Dr), 트랜지스터(S1)의 바디 다이오드 및 커패시터(Cs2)를 통하여 커패시터(Cs2)로 회수된다.In mode 4 M4, the transistor S2 is turned on while the transistor Sf is turned on, so that the paths of the panel capacitor Cp, the transistors Sf and S2, and the ground terminal 0 are as shown in FIG. 5D. Through the 0V voltage is applied to the X electrode. As shown in FIG. 5D, after the voltage Vx of the X electrode is reduced to 0V in the mode 3 (M3), the current formed from the first stage to the second stage of the inductor L is inductor L, The capacitor Cs2 is recovered through the diode Dr, the body diode of the transistor S1, and the capacitor Cs2.

이와 같이, 본 발명의 제1 실시 예에서는 유지 기간 동안 모드 1(M1) 내지 모드 4(M4)가 해당 서브필드의 가중치에 해당하는 횟수만큼 반복되어 X 전극에 Vs 전압과 0V 전압이 교대로 인가될 수 있다. 그리고 모드 2(M2)에서는 모드 1(M1)에서 X 전극의 전압을 증가시키는 동안 인덕터(L)에 형성되는 전류 방향과 반대 방향의 전류가 제거되고, 모드 4(M4)에서는 모드 3(M3)에서 X 전극의 전압을 감소시키는 동안 인덕터(L)에 형성되는 전류 방향과 반대 방향의 전류가 제거되어 무효 소비 전력을 저감시킬 수 있게 된다.As described above, in the first embodiment of the present invention, the mode 1 (M1) to the mode 4 (M4) are repeated the number of times corresponding to the weight of the subfield during the sustain period, so that the Vs voltage and the 0V voltage are alternately applied to the X electrode. Can be. In mode 2 (M2), while increasing the voltage of the X electrode in mode 1 (M1), the current in the opposite direction to that formed in the inductor L is removed, and in mode 4 (M4), mode 3 (M3) During the reduction of the voltage of the X electrode, the current in the direction opposite to the current direction formed in the inductor L is removed, thereby reducing the reactive power consumption.

그리고 도 2에 도시한 바와 같이, 본 발명의 제1 실시 예에서 Y 전극에 연결된 유지 방전 회로(510)는 X 전극에 Vs 전압이 인가되는 동안 Y 전극에 0V 전압을 인가하고 X 전극에 0V 전압이 인가되는 동안 Y 전극에 Vs 전압을 인가할 수 있다.As shown in FIG. 2, in the first embodiment of the present invention, the sustain discharge circuit 510 connected to the Y electrode applies a 0V voltage to the Y electrode and a 0V voltage to the X electrode while the Vs voltage is applied to the X electrode. The voltage Vs can be applied to the Y electrode while it is being applied.

또한 도 6과 같이, 본 발명의 제2 실시 예에 따른 유지 방전 회로(510')는 전원부(600)에 형성된 두 커패시터(Cs1', Cs2')를 사용한다는 점을 제외하면 제1 실시 예와 동일하다. 즉, 두 커패시터(Cs1', Cs2')는 전원부(600)의 SMPS(도시하지 않음)에서 Vs 전압이 출력되는 출력단과 접지단 사이에 직렬로 연결되어 있으며, 커패시터(Cs2')의 제1단에 의해 Vs 전압이 공급된다. 커패시터(Cs2')의 제2단이 커패시터(Cs1')의 제1단에 연결되어 있고, 커패시터(Cs1')의 제2단이 접지단에 연결 되어 있다. 즉, 두 커패시터(Cs1', Cs2')는 유지 방전 펄스의 하이 레벨 전압(Vs)을 공급하는 전원으로 동작하고, 접지단(0)이 유지 방전 펄스의 로우 레벨 전압(0V)을 공급하는 전원으로 동작한다. 그리고 두 커패시터(Cs1', Cs2')에 충전된 전압은 SMPS의 피드백 동작에 의해 Vs 전압을 유지할 수 있다. 이와 같이, 본 발명의 제2 실시 예에서는 전원부(600)에 형성된 커패시터를 에너지 회수용 커패시터로 사용하므로, 유지 방전 회로에 별도의 커패시터를 형성하지 않을 수 있다.6, except that the sustain discharge circuit 510 ′ according to the second embodiment of the present invention uses two capacitors Cs1 ′ and Cs2 ′ formed in the power supply unit 600. same. That is, the two capacitors Cs1 'and Cs2' are connected in series between the output terminal of the Vs voltage output from the SMPS (not shown) of the power supply unit 600 and the ground terminal, and the first terminal of the capacitor Cs2 '. Is supplied with the Vs voltage. The second end of the capacitor Cs2 'is connected to the first end of the capacitor Cs1', and the second end of the capacitor Cs1 'is connected to the ground terminal. That is, the two capacitors Cs1 'and Cs2' operate as a power supply for supplying the high level voltage Vs of the sustain discharge pulse, and the ground terminal 0 supplies a low level voltage (0V) of the sustain discharge pulse. It works. The voltages charged in the two capacitors Cs1 'and Cs2' may maintain the voltage Vs by the feedback operation of the SMPS. As described above, since the capacitor formed in the power supply unit 600 is used as the energy recovery capacitor in the second embodiment of the present invention, a separate capacitor may not be formed in the sustain discharge circuit.

이상, 본 발명의 제1 실시 예에서는 X 전극과 Y 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지 방전 펄스를 반대 위상으로 인가하는 경우에 대해서 설명하였지만, 이와는 달리 X 전극과 Y 전극 중 하나의 전극에만 유지 방전 펄스가 인가될 수도 있다. 아래에서는 이러한 실시 예에 대해서 도 7 및 도 8을 참조하여 상세하게 설명한다.In the first embodiment of the present invention, the case where the sustain discharge pulse having the high level voltage and the low level voltage are alternately applied to the X electrode and the Y electrode in the opposite phase has been described. The sustain discharge pulse may be applied to only one electrode. Hereinafter, such an embodiment will be described in detail with reference to FIGS. 7 and 8.

도 7은 본 발명의 제2 실시 예에 따른 유지 방전 펄스를 나타내는 도면이고, 도 8은 본 발명의 제3 실시 예에 따른 유지 방전 회로(510")를 개략적으로 나타내는 도면이다.7 is a diagram illustrating a sustain discharge pulse according to a second embodiment of the present invention, and FIG. 8 is a diagram schematically illustrating a sustain discharge circuit 510 ″ according to a third embodiment of the present invention.

도 7에 도시한 바와 같이, 본 발명의 제2 실시 예에서는 유지 기간 동안 복수의 X 전극(X1-Xn)에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 방전 펄스가 인가되고, 복수의 Y 전극(Y1-Yn)에는 0V 전압이 인가된다. 이와 같이 하면, 도 2의 유지 방전 펄스와 동일하게 X 전극과 Y 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가질 수 있다. As shown in FIG. 7, in the second embodiment of the present invention, sustain discharge pulses having a voltage of Vs and a voltage of -Vs are alternately applied to the plurality of X electrodes X1-Xn during the sustain period. A voltage of 0 V is applied to (Y1-Yn). In this manner, the voltage difference between the X electrode and the Y electrode may alternately have a Vs voltage and a -Vs voltage in the same manner as the sustain discharge pulse of FIG. 2.

이때, 본 발명의 제3 실시 에에 따른 유지 방전 회로(510")는 도 8에 도시한 바와 같이 유지 방전 펄스의 로우 레벨 전압(-Vs)을 공급하는 전원(-Vs)과 커패시터(Cs1, Cs2)에 충전되는 전압을 제외하면 제1 실시 예와 동일하다. 구체적으로, 트랜지스터(S2)의 소스 및 커패시터(Cs1)가 로우 레벨 전압(-Vs) 전압을 공급하는 전원(-Vs)에 연결되어 있다. 그러면, 두 커패시터(Cs)에는 2Vs 전압이 충전되어 있으며, 커패시터(Cs1, Cs2)의 용량이 대략 동일하다고 하면, 두 커패시터(Cs1, Cs2)에는 각각 Vs 전압이 충전될 수 있다. 그러면, 도 5a 내지 도 5d에 도시한 바와 같은 경로를 통하여 X 전극에 Vs 전압과 -Vs 전압을 교대로 인가될 수 있다.At this time, the sustain discharge circuit 510 "according to the third embodiment of the present invention has a power supply (-Vs) and a capacitor (Cs1, Cs2) for supplying the low level voltage (-Vs) of the sustain discharge pulse as shown in FIG. Except for the voltage charged in the same manner as in the first embodiment, the source and the capacitor Cs1 of the transistor S2 are connected to a power source (-Vs) that supplies a low level voltage (-Vs). Then, if two capacitors Cs are charged with a voltage of 2 Vs, and the capacities of the capacitors Cs1 and Cs2 are approximately equal, the two capacitors Cs1 and Cs2 may be charged with a voltage of Vs. The Vs voltage and the -Vs voltage may be alternately applied to the X electrode through the path as shown in FIGS. 5A to 5D.

그리고 도 7 및 도 8에서는 X 전극에 유지 방전 회로(510')가 연결되고 Y 전극에 0V 전압이 인가되는 것으로 가정하였지만, Y 전극에 유지 방전 회로가 연결되고 X 전극에 0V 전압이 인가될 수도 있다.In FIGS. 7 and 8, it is assumed that the sustain discharge circuit 510 'is connected to the X electrode and the 0V voltage is applied to the Y electrode, but the sustain discharge circuit is connected to the Y electrode and the 0V voltage may be applied to the X electrode. have.

또한, 도 8의 회로에서 트랜지스터(S1)의 드레인 및 커패시터(Cs2)의 제1단을 Vs/2 전압을 공급하는 전원에 연결하고, 트랜지스터(S2)의 소스 및 커패시터(Cs1)의 제2단을 -Vs/2 전압을 공급하는 전원에 연결하면, X 전극에 Vs/2 전압과 -Vs/2 전압을 교대로 가지는 유지 방전 펄스가 인가될 수 있다. 이때, 커패시터(Cs)에 Vs/2 전압과 -Vs/2 전압의 절반에 해당하는 전압(Vs/2)이 충전된다. 그리고 이 경우에는 Y 전극에 Vs/2 전압과 -Vs/2 전압을 교대로 가지는 유지 방전 펄스를 X 전극에 인가되는 유지 방전 펄스와 반대 위상으로 인가할 수 있다.In the circuit of FIG. 8, the drain of transistor S1 and the first end of capacitor Cs2 are connected to a power supply for supplying a Vs / 2 voltage, and the source of transistor S2 and the second end of capacitor Cs1. Is connected to a power supply for supplying a -Vs / 2 voltage, a sustain discharge pulse having an alternating voltage of Vs / 2 and -Vs / 2 can be applied to the X electrode. At this time, the voltage Vs / 2 corresponding to half of the voltage Vs / 2 and -Vs / 2 is charged in the capacitor Cs. In this case, the sustain discharge pulse having the Vs / 2 voltage and the -Vs / 2 voltage alternately applied to the Y electrode can be applied in the opposite phase to the sustain discharge pulse applied to the X electrode.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위 에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이 본 발명에 의하면, 유지 방전 회로에서 인덕터를 통해 전극의 전압을 증가시키거나 감소시키는 동안에 인덕터에 형성되었던 전류 경로와 반대 방향의 전류를 제거할 수 있어 무효 전력을 감소시킬 수 있다.As described above, according to the present invention, the current in the opposite direction to the current path formed in the inductor can be removed while increasing or decreasing the voltage of the electrode through the inductor in the sustain discharge circuit, thereby reducing the reactive power.

Claims (15)

복수의 제1 전극,A plurality of first electrodes, 상기 복수의 제1 전극에 제1단이 연결되어 있는 제1 트랜지스터,A first transistor having a first end connected to the plurality of first electrodes, 상기 복수의 제1 전극에 제2단이 연결되어 있는 제2 트랜지스터,A second transistor having a second end connected to the plurality of first electrodes, 제1 커패시터,A first capacitor, 상기 제1 커패시터의 제1단에 제1단이 연결되어 있는 제2 커패시터,A second capacitor having a first end connected to the first end of the first capacitor, 상기 제1 트랜지스터의 제2단에 제1단이 연결되고 상기 제2 커패시터의 제2단에 제2단이 연결되어 있는 제3 트랜지스터,A third transistor having a first end connected to a second end of the first transistor and a second end connected to a second end of the second capacitor, 상기 제1 커패시터의 제2단에 제1단이 연결되고 상기 제2 트랜지스터의 제2단에 제2단이 연결되어 있는 제4 트랜지스터,A fourth transistor having a first end connected to a second end of the first capacitor and a second end connected to a second end of the second transistor, 상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 인덕터,An inductor having a first end connected to a contact point of the first and second capacitors, 상기 인덕터의 제2단에 애노드가 연결되고 상기 제1 및 제3 트랜지스터의 접점에 캐소드가 연결되어 있는 제1 다이오드, 그리고A first diode having an anode connected to the second end of the inductor and a cathode connected to the contacts of the first and third transistors, and 상기 인덕터의 제2단에 캐소드가 연결되고 상기 제2 및 제4 트랜지스터의 접점에 애노드가 연결되어 있는 제2 다이오드A second diode having a cathode connected to the second end of the inductor and an anode connected to the contacts of the second and fourth transistors; 를 포함하는 플라즈마 표시 장치.Plasma display device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 내지 제4 트랜지스터는 각각 제1단에서 제2단 방향으로 형성되어 있는 바디 다이오드를 포함하는 플라즈마 표시 장치.And the first to fourth transistors each including a body diode formed from a first end to a second end. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 교류 전원으로부터 직류 전압을 생성하는 전원부를 더 포함하며,Further comprising a power supply for generating a DC voltage from the AC power source, 상기 제1 및 제2 커패시터는 상기 전원부에 형성되어 있는 플라즈마 표시 장치.And the first and second capacitors are formed in the power supply unit. 제3항에 있어서,The method of claim 3, 상기 전원부는 스위칭 모드 전원 공급 장치(switching mode power supply)를 포함하며,The power supply unit includes a switching mode power supply, 상기 스위칭 모드 전원 공급 장치의 출력단이 상기 제2 커패시터의 제2단에 연결되고, 상기 제1 커패시터의 제2단은 접지단에 연결되어 있는 플라즈마 표시 장치.And an output terminal of the switching mode power supply device is connected to a second terminal of the second capacitor, and a second terminal of the first capacitor is connected to a ground terminal. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제2 커패시터의 제2단에서 제1 전압이 공급되며, 상기 제1 커패시터의 제2단에서 상기 제1 전압보다 낮은 제2 전압이 공급되는 플라즈마 표시 장치.And a second voltage supplied from a second end of the second capacitor, and a second voltage lower than the first voltage from a second end of the first capacitor. 제5항에 있어서,The method of claim 5, 상기 복수의 제1 전극과 함께 유지 방전을 수행하는 복수의 제2 전극, 그리 고A plurality of second electrodes performing sustain discharge together with the plurality of first electrodes, and 상기 복수의 제1 전극에 상기 제1 전압이 인가되는 동안 상기 복수의 제2 전극에 상기 제2 전압을 인가하며, 상기 복수의 제1 전극에 상기 제2 전압이 인가되는 동안 상기 복수의 제2 전극에 상기 제1 전압을 인가하는 구동부The second voltage is applied to the plurality of second electrodes while the first voltage is applied to the plurality of first electrodes, and the second plurality of second electrodes is applied to the plurality of first electrodes. Driver for applying the first voltage to the electrode 를 더 포함하는 플라즈마 표시 장치.Plasma display device further comprising. 제5항에 있어서,The method of claim 5, 제1 기간 동안 상기 제1 트랜지스터를 턴온 상태로 설정하고, 제2 기간 동안 상기 제1 트랜지스터가 턴온된 상태에서 상기 제3 트랜지스터를 턴온 상태로 설정하고, 제3 기간 동안 제3 트랜지스터를 턴온 상태로 설정하고, 제4 기간 동안 상기 제3 트랜지스터가 턴온된 상태에서 상기 제4 트랜지스터를 턴온 상태로 설정하는 제어부를 더 포함하는 플라즈마 표시 장치.The first transistor is turned on for a first period, the third transistor is turned on with the first transistor turned on for a second period, and the third transistor is turned on for a third period. And a controller configured to set the fourth transistor to a turned-on state while the third transistor is turned on for a fourth period of time. 제1 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,In the driving method of a plasma display device including a first electrode, 제1 전압을 공급하는 제1 전원에 제1단이 연결된 제1 커패시터 및 상기 제1 커패시터의 제2단에 제1단이 연결되고 상기 제1 전압보다 높은 제2 전압을 공급하는 제2 전원에 제2단이 연결되어 있는 제2 커패시터를 제공하는 단계,A first capacitor having a first end connected to a first power supply supplying a first voltage, and a second power supply having a first end connected to a second end of the first capacitor and supplying a second voltage higher than the first voltage. Providing a second capacitor having a second stage connected thereto; 상기 제1 전극에 연결된 인덕터에 제1 방향의 전류를 흐르게 하여 상기 제1 커패시터에 저장된 에너지를 상기 제1 전극으로 주입하는 단계,Injecting energy stored in the first capacitor into the first electrode by flowing a current in a first direction through an inductor connected to the first electrode; 상기 제2 전원을 통하여 상기 제1 전극에 상기 제1 전압을 인가하는 단계,Applying the first voltage to the first electrode through the second power source, 상기 제1 전극에 상기 제1 전압이 인가되는 동안 상기 인덕터에 상기 제1 방향과 반대 방향으로 형성되는 전류를 상기 제2 커패시터로 회수하는 단계,Recovering a current formed in the inductor in a direction opposite to the first direction to the second capacitor while the first voltage is applied to the first electrode, 상기 인덕터에 제2 방향의 전류를 흐르게 하여 상기 제1 전극에 저장된 에너지를 상기 제1 커패시터로 회수하는 단계,Recovering energy stored in the first electrode to the first capacitor by flowing a current in a second direction through the inductor; 상기 제1 전원을 통하여 상기 제1 전극에 상기 제2 전압을 인가하는 단계, 그리고Applying the second voltage to the first electrode via the first power source, and 상기 제1 전극에 상기 제2 전압이 인가되는 동안 상기 인덕터에 상기 제2 방향과 반대 방향으로 형성되는 전류를 상기 제1 커패시터로 회수하는 단계Recovering a current formed in the inductor in a direction opposite to the second direction to the first capacitor while the second voltage is applied to the first electrode; 를 포함하는 구동 방법.Driving method comprising a. 제8항에 있어서,The method of claim 8, 상기 플라즈마 표시 장치는 상기 제1 전극과 함께 유지방전을 수행하는 제2 전극을 더 포함하며,The plasma display apparatus further includes a second electrode which performs a sustain discharge together with the first electrode. 상기 제1 전극에 상기 제2 전압을 인가하는 단계는 상기 제2 전극에 상기 제1 전압을 인가하는 단계를 포함하며,The step of applying the second voltage to the first electrode includes the step of applying the first voltage to the second electrode, 상기 제1 전극에 상기 제1 전압을 인가하는 단계는 상기 제2 전극에 상기 제2 전압을 인가하는 단계를 포함하는 구동 방법.And applying the first voltage to the first electrode comprises applying the second voltage to the second electrode. 제8항에 있어서,The method of claim 8, 상기 플라즈마 표시 장치는 상기 제1 전극과 함께 유지방전을 수행하는 제2 전극을 더 포함하며,The plasma display apparatus further includes a second electrode which performs a sustain discharge together with the first electrode. 상기 제1 전극에 상기 제1 전압을 인가하는 단계 및 상기 제1 전극에 상기 제2 전압을 인가하는 단계는 각각 상기 제2 전극에 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 인가하는 단계를 포함하는 구동 방법.Applying the first voltage to the first electrode and applying the second voltage to the first electrode apply a third voltage between the first voltage and the second voltage to the second electrode, respectively. Driving method comprising the step of. 복수의 제1 전극 및 복수의 제2 전극을 포함하는 플라즈마 표시 장치의 구동 장치에 있어서,In the driving device of the plasma display device including a plurality of first electrodes and a plurality of second electrodes, 제1 전압을 공급하는 제1 전원에 연결되어 있는 제1 트랜지스터,A first transistor connected to a first power supply for supplying a first voltage, 상기 제1 트랜지스터와 상기 복수의 제1 전극 사이에 연결되어 있는 제2 트랜지스터,A second transistor connected between the first transistor and the plurality of first electrodes, 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전원에 연결되어 있는 제3 트랜지스터,A third transistor connected to a second power supply for supplying a second voltage lower than the first voltage; 상기 제3 트랜지스터와 상기 복수의 제1 전극 사이에 연결되어 있는 제4 트랜지스터,A fourth transistor connected between the third transistor and the plurality of first electrodes, 상기 제1 전원에 제1단이 연결되어 있는 제1 커패시터,A first capacitor having a first end connected to the first power source, 상기 제1 커패시터의 제2단에 제1단이 연결되어 있고 상기 제2 전원에 제2단이 연결되어 있는 제2 커패시터,A second capacitor having a first end connected to a second end of the first capacitor and a second end connected to the second power source, 상기 제1 및 제2 커패시터의 접점에 제1단이 연결되어 있는 인덕터,An inductor having a first end connected to a contact point of the first and second capacitors, 상기 인덕터의 제1단에서 제2단으로 전류를 흐르도록 하여 상기 인덕터의 제2단과 상기 제1 및 제2 트랜지스터의 접점 사이에서 상기 복수의 제1 전극의 전압 을 증가시키는 상승 경로, 그리고A rising path for increasing a voltage of the plurality of first electrodes between the second end of the inductor and the contacts of the first and second transistors by allowing a current to flow from the first end of the inductor to the second end; and 상기 인덕터의 제2단에서 제1단으로 전류를 흐르도록 하여 상기 인덕터의 제1과 상기 제3 및 제4 트랜지스터의 접점 사이에서 상기 복수의 제1 전극의 전압을 감소시키는 하강 경로A falling path that causes a current to flow from the second end of the inductor to the first end so as to reduce the voltage of the plurality of first electrodes between the first and the third and fourth transistor contacts of the inductor; 를 포함하며,Including; 상기 제1 및 제2 트랜지스터가 턴온되는 동안 상기 인덕터의 제2단에서 제1단으로 형성되는 전류가 상기 하강 경로를 통해 상기 제2 커패시터로 회수되며,While the first and second transistors are turned on, a current formed from the second end of the inductor to the first end is recovered to the second capacitor through the falling path, 상기 제3 및 제4 트랜지스터가 턴온되는 동안 상기 인덕터의 제1단에서 제2단으로 형성되는 전류가 상기 상승 경로를 통해 상기 제1 커패시터로 회수되는 구동 장치.And a current formed from the first end to the second end of the inductor is recovered to the first capacitor through the rising path while the third and fourth transistors are turned on. 제11항에 있어서,The method of claim 11, 상기 제1 내지 제4 트랜지스터는 각각 바디 다이오드를 포함하는 구동 장치.The first to fourth transistors each include a body diode. 제12항에 있어서,The method of claim 12, 상기 제1 트랜지스터를 턴온하여 상기 제2 커패시터에 충전된 에너지를 상기 상승 경로를 통하여 상기 제1 전극에 주입하여 상기 제1 전극의 전압을 증가시키고,Turning on the first transistor to inject energy charged in the second capacitor into the first electrode through the rising path to increase the voltage of the first electrode, 상기 제1 트랜지스터가 턴온된 상태에서 상기 제2 트랜지스터를 턴온하여 상기 제1 전극에 상기 제1 전압을 인가하고,The second transistor is turned on while the first transistor is turned on to apply the first voltage to the first electrode. 상기 제3 트랜지스터를 턴온하여 상기 제1 전극에 저장된 에너지를 상기 하강 경로를 통하여 상기 제2 커패시터로 회수하여 상기 제1 전극의 전압을 감소시키고,Turning on the third transistor to recover energy stored in the first electrode to the second capacitor through the falling path to reduce the voltage of the first electrode, 상기 제3 트랜지스터가 턴온된 상태에서 상기 제4 트랜지스터를 턴온하여 상기 제1 전극에 상기 제2 전압을 인가하는 구동 장치.And driving the fourth transistor to apply the second voltage to the first electrode while the third transistor is turned on. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 제1 전극에 상기 제1 전압이 인가되는 동안 상기 제2 전극에 상기 제2 전압이 인가되며, 상기 제1 전극에 상기 제2 전압이 인가되는 동안 상기 제2 전극에 상기 제1 전압이 인가되는 구동 장치.The second voltage is applied to the second electrode while the first voltage is applied to the first electrode, and the first voltage is applied to the second electrode while the second voltage is applied to the first electrode. Driven device. 제11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 제1 전극에 상기 제1 및 제2 전압이 인가되는 동안 상기 제2 전극에 상기 제1 전압과 상기 제2 전압 사이의 제3 전압이 인가되는 구동 장치.And a third voltage between the first voltage and the second voltage is applied to the second electrode while the first and second voltages are applied to the first electrode.
KR1020060065482A 2006-07-12 2006-07-12 Plasma display, and driving device and method thereof KR100778445B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060065482A KR100778445B1 (en) 2006-07-12 2006-07-12 Plasma display, and driving device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065482A KR100778445B1 (en) 2006-07-12 2006-07-12 Plasma display, and driving device and method thereof

Publications (1)

Publication Number Publication Date
KR100778445B1 true KR100778445B1 (en) 2007-11-21

Family

ID=39080453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065482A KR100778445B1 (en) 2006-07-12 2006-07-12 Plasma display, and driving device and method thereof

Country Status (1)

Country Link
KR (1) KR100778445B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020024614A (en) * 2000-09-26 2002-04-01 윤종용 AC plasma display panel of sustain circuit
KR20030031360A (en) * 2001-10-15 2003-04-21 삼성에스디아이 주식회사 A plasma display panel, a driving apparatus and a method of the plasma display panel
KR20060104006A (en) * 2005-03-29 2006-10-09 엘지전자 주식회사 Apparatus for recovering energy of driving devices of a plasma display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020024614A (en) * 2000-09-26 2002-04-01 윤종용 AC plasma display panel of sustain circuit
KR20030031360A (en) * 2001-10-15 2003-04-21 삼성에스디아이 주식회사 A plasma display panel, a driving apparatus and a method of the plasma display panel
KR20060104006A (en) * 2005-03-29 2006-10-09 엘지전자 주식회사 Apparatus for recovering energy of driving devices of a plasma display panel

Similar Documents

Publication Publication Date Title
US7176854B2 (en) Device and method for driving plasma display panel
KR100739041B1 (en) Plasma display, and driving device and method thereof
KR100778445B1 (en) Plasma display, and driving device and method thereof
KR20080006742A (en) Plasma display, and driving device and method thereof
KR100786872B1 (en) Plasma display and driving method
KR100740112B1 (en) Plasma display, and driving device and method thereof
KR100869794B1 (en) Plasma display, and driving device and method thereof
KR100859696B1 (en) Plasma display, and driving device thereof
KR100648685B1 (en) Plasma display, and driving device and method thereof
KR100778444B1 (en) Plasma display, and driving device and method thereof
KR100739626B1 (en) Plasma display and driving method thereof
KR100903619B1 (en) Plasma display, and driving device and method thereof
KR100805113B1 (en) Plasma display, and driving device and method thereof
KR100918046B1 (en) Plasma display, and driving device and method thereof
KR100658636B1 (en) Plasma display, and driving device and method thereof
KR100739625B1 (en) Plasma display, and driving device and method thereof
KR100739074B1 (en) Plasma display, and driving device and method thereof
KR100778446B1 (en) Plasma display and driving device
KR100542216B1 (en) Driving device of plasma display panel and plasma display device
KR100658634B1 (en) Plasma display, and driving device and method thereof
KR100627422B1 (en) Plasma display and driving method thereof
KR100805112B1 (en) Plasma display and driving method thereof
KR100739641B1 (en) Plasma display and driving method thereof
KR20080026364A (en) Plasma display, and driving device and method thereof
KR20080068213A (en) Plasma display, and driving device and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee