KR100776907B1 - Light-emitting display - Google Patents

Light-emitting display Download PDF

Info

Publication number
KR100776907B1
KR100776907B1 KR1020067025117A KR20067025117A KR100776907B1 KR 100776907 B1 KR100776907 B1 KR 100776907B1 KR 1020067025117 A KR1020067025117 A KR 1020067025117A KR 20067025117 A KR20067025117 A KR 20067025117A KR 100776907 B1 KR100776907 B1 KR 100776907B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
pixel
insulating layer
light
Prior art date
Application number
KR1020067025117A
Other languages
Korean (ko)
Other versions
KR20070017396A (en
Inventor
류지 니시까와
데쯔지 오무라
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Priority to KR1020067025117A priority Critical patent/KR100776907B1/en
Publication of KR20070017396A publication Critical patent/KR20070017396A/en
Application granted granted Critical
Publication of KR100776907B1 publication Critical patent/KR100776907B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

복수의 화소를 갖는 발광 디스플레이에 있어서, 복수 화소의 각각은, 제1 전극과 제2 전극 사이에 적어도 발광층을 포함하는 발광 소자층이 형성된 발광 소자(100)를 갖는다. 발광 소자(100)와 제1 또는 제2 기판의 디스플레이 관찰측 표면 사이에는 절연층(30)이 형성되고, 이 절연층(30)의 적어도 1 이상의 화소 영역에서, 요철이 형성되어, 광로 길이 조정부(32)가 구성되어 있다. 이러한 광로 길이 조정부(32)를 1 화소 영역 내에 형성함으로써, 발광 소자(100)로부터 외부에 사출되는 광의 간섭 조건을 늘려 간섭의 평균화를 도모한다.In a light emitting display having a plurality of pixels, each of the plurality of pixels has a light emitting element 100 having a light emitting element layer including at least a light emitting layer between a first electrode and a second electrode. An insulating layer 30 is formed between the light emitting element 100 and the display observation side surface of the first or second substrate, and irregularities are formed in at least one or more pixel areas of the insulating layer 30, thereby adjusting the optical path length. (32) is comprised. By forming such an optical path length adjusting part 32 in one pixel area, the interference condition of the light emitted from the light emitting element 100 to the outside is increased, and the interference is averaged.

발광 디스플레이, 발광 소자, FPD, 간섭의 평균화, 광로 길이 조정 Light emitting display, light emitting device, FPD, averaging of interference, optical path length adjustment

Description

발광 디스플레이{LIGHT-EMITTING DISPLAY}Light emitting display {LIGHT-EMITTING DISPLAY}

본 발명은 발광 디스플레이, 특히 각 화소에 발광 소자를 구비한 디스플레이에 관한 것이다. The present invention relates to a light emitting display, in particular a display having a light emitting element in each pixel.

최근, 박형이고 소형화가 가능한 플랫 패널 디스플레이(FPD)가 주목받고 있으며, 이 FPD 중에서도 대표적인 액정 표시 장치는, 이미 다양한 기기에 채용되어 있다. 또한, 현재, 자발광형의 일렉트로 루미네센스(이하 EL이라고 함) 소자를 이용한 발광 장치(디스플레이나 광원), 특히 채용하는 유기 화합물 재료에 의해 다양한 발광색으로 고휘도 발광이 가능한 유기 EL 디스플레이에 대해서는, 그 연구 개발이 한창 행해지고 있다.In recent years, thin and compact flat panel displays (FPDs) have attracted attention, and among these FPDs, representative liquid crystal displays have already been adopted in various devices. In addition, a light emitting device (display or a light source) using a self-luminous electro luminescence (hereinafter referred to as EL) element, particularly an organic EL display capable of high luminance emission in various light emission colors by an organic compound material employed, The research and development is in full swing.

이 유기 EL 표시 장치는, 액정 표시 장치와 같이 백 라이트로부터의 광의 투과율을 그 전면에 라이트 밸브로서 배치한 액정 패널이 제어하는 방식과 달리, 전술한 바와 같이 자발광형이기 때문에, 밝고 또한 원리적으로 시야각 특성이 뛰어나, 고품위의 표시가 가능하다.This organic EL display device is bright and in principle because it is self-luminous as described above, unlike the liquid crystal panel in which the transmittance of light from the backlight is arranged as a light valve on its front surface, as in the liquid crystal display device. Excellent viewing angle characteristics allow high quality display.

또한, 상기 유기 EL 소자 등의 발광 소자는, R(적), G(녹), B(청) 등의 임의의 파장광을 높은 색 순도로 발광할 수 있을 뿐만 아니라, 소자를 매우 얇은 층으로 실현할 수 있기 때문에, 디스플레이의 박형화 등의 관점에서 큰 이점이 있다.In addition, the light emitting device such as the organic EL device can emit light of any wavelength such as R (red), G (green), B (blue) in high color purity, and the device can be made into a very thin layer. Since it can implement | achieve, there is a big advantage from the viewpoint of thickness reduction of a display.

그러나, 이 발광 소자는, 다수의 기능 박막에 의한 적층 구조를 구비하고 있고, 각 층의 역할에 따라 서로 다른 재료가 이용되고 있기 때문에, 굴절률도 각 층에서 서로 달라, 층의 계면에서의 반사가 발생하기 쉽다. 따라서, 발광층으로부터 직접 사출된 광과, 도중에 반사하고 나서 사출됨으로써, 직접 사출되는 광과 위상이 어긋난 광이 존재하게 되어, 관찰면측에서 간섭이 발생하여, 휘도 변동, 화이트 밸런스의 어긋남이 발생하기 쉽다. 또한, 이러한 간섭에 의해, 시야각의 색 의존성이 커지게 되고, 즉, 관찰 방향에 따라 색이 달라, 디스플레이로서의 표시 품질을 저하시키게 된다.However, since this light emitting element has a laminated structure by many functional thin films, and different materials are used according to the role of each layer, refractive index also differs in each layer, and the reflection in the interface of a layer is different. Easy to occur Therefore, the light emitted directly from the light emitting layer and the light emitted out of phase by being reflected in the middle of the light are out of phase with the light emitted directly, so that interference occurs on the observation surface side, and thus, variations in luminance and white balance are likely to occur. . In addition, such interference increases the color dependence of the viewing angle, that is, the color varies depending on the viewing direction, thereby degrading display quality as a display.

<발명의 개시><Start of invention>

본 발명은 발광 디스플레이에서, 이러한 색 변동이나 휘도 변동 등을 감소시킨다.The present invention reduces such color fluctuations, brightness fluctuations and the like in a light emitting display.

본 발명은, 복수의 화소를 갖고, 각 화소는, 제1 전극과 제2 전극 사이에 적어도 발광층을 포함하는 발광 소자층이 형성된 발광 소자를 갖고, 제1 기판 상방에 상기 발광 소자가 형성되며, 상기 발광 소자로부터의 광이 외부에 사출되는 발광 디스플레이로서, 상기 발광 소자와 디스플레이 관찰측 표면 사이에 절연층이 형성되고, 그 절연층에는, 1 이상의 화소 영역에서 요철이 형성되어, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이를 조정하는 광로 길이 조정부가 구성되며, 상기 요철부의 오목부 또는 볼록부의 지름은, 약 10㎛이고, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이가, 상기 광로 길이 조정부에 의해 1 화소 영역 내에서 복수 형성되어, 복수의 간섭 발생 조건이 1 화소 영역 내에 설 정되어 있다.The present invention has a plurality of pixels, each pixel has a light emitting element formed with a light emitting element layer including at least a light emitting layer between the first electrode and the second electrode, the light emitting element is formed above the first substrate, A light emitting display in which light from the light emitting element is emitted to the outside, wherein an insulating layer is formed between the light emitting element and the display observation side surface, and unevenness is formed in at least one pixel area on the insulating layer to display from the light emitting layer. The optical path length adjustment part which adjusts the optical path length to the observation side surface is comprised, The diameter of the recessed part or convex part of the said uneven part is about 10 micrometers, The optical path length from the said light emitting layer to the display observation side surface is said optical path length adjustment part Is formed in one pixel area, and a plurality of interference generating conditions are set in one pixel area.

본 발명의 다른 양태에서는, 복수의 화소를 갖고, 발광 소자로부터의 광을 외부에 사출하는 발광 디스플레이로서, 각 화소는, 제1 전극과 제2 전극 사이에 적어도 발광층을 포함하는 발광 소자층이 형성된 상기 발광 소자와, 상기 발광 소자와 제1 기판의 층간에 형성되며, 상기 발광 소자를 화소마다 제어하기 위한 1 이상의 스위치 소자를 포함하는 회로 소자를 갖고, 상기 회로 소자와, 대응하는 상기 스위치 소자에 접속되는 상기 발광 소자와의 층간에는 절연층이 형성되며, 그 절연층에는, 1 이상의 화소 영역에서, 그 화소 영역의 발광 영역 내에만 선택적으로 요철이 형성되어, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이를 조정하는 광로 길이 조정부가 구성되며, 이 광로 길이 조정부에 의해, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이가, 1 화소 영역 내에서 복수 형성되어, 복수의 간섭 발생 조건이 1 화소 영역 내에 설정되어 있다.In another aspect of the present invention, there is provided a light emitting display having a plurality of pixels and emitting light from a light emitting element to the outside, wherein each pixel includes a light emitting element layer including at least a light emitting layer between a first electrode and a second electrode. And a circuit element formed between the light emitting element and the layer of the light emitting element and the first substrate, the circuit element including one or more switch elements for controlling the light emitting element for each pixel, and the circuit element and the corresponding switch element. An insulating layer is formed between the layers with the light emitting elements to be connected. In the insulating layer, irregularities are selectively formed only in the light emitting region of the pixel region in one or more pixel regions, and from the light emitting layer to the display observation side surface. An optical path length adjusting unit for adjusting the optical path length is provided, and the optical path length adjusting unit is configured to display a display tube from the light emitting layer. The optical path length of the side surface, is formed in a plurality in the first pixel region, a plurality of interference condition is set in one pixel region.

이와 같이 절연층에 요철을 형성하여 광로 길이 조정부를 구성하고, 발광층으로부터 기판의 디스플레이 관찰측 표면까지의 광로 길이를 1 화소 영역 내에서 복수 종류로 한다. 1 화소 영역 내에서 발광층으로부터 기판의 소자 표면까지의 광로 길이가 동일하면, 이 광로 길이와 채용하는 발광 재료에 따라 정해지는 특정의 발광 파장에서, 그 화소 영역에서의 간섭의 발생 조건이 1 종류로, 강한 간섭이 발생할 가능성이 있다. 이 때문에, 막 두께의 변동 등에 의해 색 변동이나 휘도 변동이 발생하기 쉬워진다. 그러나, 화소 내에 광로 길이가 서로 다른 부분을 형성함으로써, 간섭의 발생 조건이 증가하고, 그들이 합성된 결과, 간섭의 발생 정도 를 1 화소 내에서 평균화할 수 있어, 색의 변동이나, 휘도 변동을 억제할 수 있고, 또한 시야각에 대해서도 간섭이 평균화되어 있기 때문에 색 변화의 억제도 가능해진다.Thus, unevenness | corrugation is formed in an insulating layer, and an optical path length adjustment part is comprised and the optical path length from a light emitting layer to the display observation side surface of a board | substrate is made into multiple types within 1 pixel area. If the optical path length from the light emitting layer to the element surface of the substrate in the one pixel region is the same, at one specific emission wavelength determined by the optical path length and the light emitting material to be employed, there is one kind of condition for generating interference in the pixel region. There is a possibility of strong interference. For this reason, color fluctuations or brightness fluctuations are likely to occur due to fluctuations in film thickness or the like. However, by forming portions having different optical path lengths in the pixels, the conditions for generating interference increase, and as a result of their synthesis, the degree of interference can be averaged within one pixel, thereby suppressing color fluctuations and brightness fluctuations. In addition, since the interference is averaged with respect to the viewing angle, color change can be suppressed.

본 발명의 다른 양태에서는, 상기 발광 디스플레이에 있어서, 복수 화소의 적어도 일부에서, 상기 발광 소자와 상기 제1 기판의 층간 또는 상기 발광 소자와 상기 제2 기판 사이에는, 상기 복수의 화소 중의 적어도 일부의 화소에는, 각각 대응지어진 색을 얻기 위한 파장 조정층이 형성되며, 상기 발광층은, 상기 복수의 화소의 어느 것에서도 동일 파장의 광을 발광하고, 이 발광 소자로부터의 광은, 상기 파장 조정층에서 소정 파장으로 조정되어 상기 제1 기판 또는 상기 제2 기판으로부터 외부에 사출된다.According to another aspect of the present invention, in the light emitting display, at least a portion of the plurality of pixels includes at least a portion of the plurality of pixels between the light emitting element and the first substrate or between the light emitting element and the second substrate. Each pixel is provided with a wavelength adjusting layer for obtaining a corresponding color, and the light emitting layer emits light of the same wavelength in any of the plurality of pixels, and the light from the light emitting element is It is adjusted to a predetermined wavelength and emitted from the first substrate or the second substrate to the outside.

본 발명의 다른 양태에서는, 상기 발광 디스플레이에 있어서, 상기 발광층은, 상기 복수의 화소에서, 각각 대응지어진 색의 광을 발광하고, 그 발광 소자로부터 사출되며, 1 화소 영역 내에서 상기 제1 기판 또는 상기 제2 기판으로부터 외부에 사출되는 광 중, 상기 광로 길이 조정부를 통과한 광의 광로 길이가 그 광로 길이 조정부를 통과하지 않은 광의 광로 길이와 다르다.In another aspect of the present invention, in the light emitting display, the light emitting layer emits light of a corresponding color in the plurality of pixels, and is emitted from the light emitting element, and the first substrate or Of the light emitted from the second substrate to the outside, the optical path length of the light passing through the optical path length adjusting unit is different from the optical path length of the light not passing through the optical path length adjusting unit.

본 발명의 다른 양태에서는, 상기 절연층에 형성된 오목부 또는 볼록부는, 상기 1 화소 영역의 단변 방향을 따라 2개 이상 나열되어 형성되며, 요철의 고저차는, 0㎛보다 크고 3.0㎛ 이하이다.In another aspect of the present invention, two or more concave portions or convex portions formed in the insulating layer are formed along the short side direction of the one pixel region, and the height difference of the unevenness is greater than 0 µm and 3.0 µm or less.

또한, 본 발명의 다른 양태에서는, 상기 요철의 고저차는, 상기 복수의 화소의 전체 화소 영역에서 동일하다. 이에 의해, 전체 화소에 대해 동시에 동일 조건 으로, 광로 길이 조정부 형성 처리를 실시할 수 있어, 제조 공정의 효율화를 도모하는 것이 가능하다.Moreover, in another aspect of this invention, the height difference of the said unevenness | corrugation is the same in all the pixel areas of the said some pixel. Thereby, the optical path length adjustment part formation process can be performed on all the pixels simultaneously on the same conditions, and it is possible to aim at the efficiency of a manufacturing process.

또한, 본 발명의 다른 양태에서는, 상기 요철의 고저차는, 상기 복수의 화소의 각 화소 영역에서, 대응지어진 색에 따라 변화시켜도 된다. 이에 의해, 색마다, 즉 발광 파장에 따른 고정밀도의 조정이 가능해져, 표시 품질의 한층 더한 향상이 도모된다.Moreover, in another aspect of this invention, the height difference of the said unevenness | corrugation may be changed according to the corresponding color in each pixel area of the said some pixel. As a result, high-precision adjustment is possible for each color, that is, according to the emission wavelength, and further improvement in display quality is achieved.

본 발명에 따르면, 복수의 간섭 발생 조건이 1 화소 내에 설정됨으로써, 간섭을 화소마다 평균화할 수 있어, 막 두께 변동에 의한 색 변동이나 시야각에 의한 색 변화를 매우 용이하고 확실하게 저감할 수 있다.According to the present invention, by setting a plurality of interference generating conditions within one pixel, the interference can be averaged for each pixel, and color variation caused by film thickness variation and color change caused by viewing angle can be reduced very easily and reliably.

도 1은 본 발명의 실시 형태에 따른 광로 길이 조정부를 구비한 유기 EL 디스플레이의 개략 단면 구조를 도시하는 도면.BRIEF DESCRIPTION OF THE DRAWINGS The figure which shows schematic sectional structure of the organic electroluminescent display provided with the optical path length adjustment part which concerns on embodiment of this invention.

도 2는 본 발명의 실시 형태에 따른 액티브 매트릭스형의 유기 EL 디스플레이의 개략 회로를 도시하는 도면.Fig. 2 is a diagram showing a schematic circuit of an active matrix organic EL display according to an embodiment of the present invention.

도 3은 본 발명의 실시 형태에 따른 평탄화 절연층의 광로 길이 조정부의 배치의 일례를 도시하는 화소의 개략 평면도.3 is a schematic plan view of a pixel illustrating an example of an arrangement of an optical path length adjustment unit of a planarization insulating layer according to an embodiment of the present invention.

도 4는 본 발명의 실시 형태에 따른 색차와 시야각의 관계의 광로 길이 조정부의 고저차에 대한 의존성을 도시하는 도면.Fig. 4 is a diagram showing the dependence on the elevation difference of the optical path length adjustment unit in the relationship between the color difference and the viewing angle according to the embodiment of the present invention.

도 5는 본 발명의 실시 형태에 따른 색차와 시야각의 관계의 광로 길이 조정부의 고저차에 대한 다른 의존성을 도시하는 도면.Fig. 5 is a diagram showing another dependency on the elevation difference of the optical path length adjustment unit in the relationship between the color difference and the viewing angle according to the embodiment of the present invention.

도 6의 (a) 및 도 6의 (b)는 본 발명의 실시 형태에 따른 평탄화 절연층의 광로 길이 조정부의 개략 단면 형상의 예를 도시하는 도면.6 (a) and 6 (b) are diagrams showing examples of schematic cross-sectional shapes of the optical path length adjusting portion of the planarization insulating layer according to the embodiment of the present invention.

도 7의 (a) 및 도 7의 (b)는 본 발명의 실시 형태에 따른 평탄화 절연층의 광로 길이 조정부의 기능을 도시하는 설명도.7 (a) and 7 (b) are explanatory views showing the function of the optical path length adjusting portion of the planarization insulating layer according to the embodiment of the present invention.

도 8의 (a), 도 8의 (b), 도 8의 (c), 도 8의 (d), 도 8의 (e) 및 도 8의 (f)는 본 발명의 실시 형태에 따른 백색 발광 유기 EL 디스플레이의 광학 특성을 설명하는 도면.8 (a), 8 (b), 8 (c), 8 (d), 8 (e) and 8 (f) are white according to an embodiment of the present invention. The figure explaining the optical characteristic of a light emitting organic EL display.

도 9의 (a), 도 9의 (b), 도 9의 (c), 도 9의 (d), 도 9의 (e) 및 도 9의 (f)는 본 발명의 실시 형태에 따른 구분 도포 방식의 유기 EL 디스플레이의 광학 특성을 설명하는 도면.9 (a), 9 (b), 9 (c), 9 (d), 9 (e) and 9 (f) are divided according to the embodiment of the present invention. The figure explaining the optical characteristic of the organic electroluminescent display of a coating system.

도 10은 본 발명의 실시 형태에 따른 광로 길이 조정부의 다른 예를 도시하는 도면.10 is a diagram showing another example of the optical path length adjusting unit according to the embodiment of the present invention.

도 11은 본 발명의 실시 형태에 따른 톱 에미션형 유기 EL 디스플레이의 개략 단면 구조를 도시하는 도면.11 is a diagram showing a schematic cross-sectional structure of a top emission organic EL display according to an embodiment of the present invention.

도 12는 본 발명의 실시 형태에 따른 톱 에미션형 유기 EL 디스플레이의 다른 개략 단면 구조를 도시하는 도면.12 is a diagram showing another schematic cross-sectional structure of a top emission organic EL display according to the embodiment of the present invention.

도 13은 본 발명의 실시 형태에 따른 유기 EL 디스플레이의 광로 길이 조정부의 도 1과 다른 예를 도시하는 개략 단면도.Fig. 13 is a schematic cross-sectional view showing an example different from Fig. 1 of the optical path length adjusting portion of the organic EL display according to the embodiment of the present invention.

도 14는 본 발명의 실시 형태에 따른 유기 EL 디스플레이의 광로 길이 조정부의 또 다른 구성예를 도시하는 개략 단면도.14 is a schematic cross-sectional view showing still another example of the configuration of an optical path length adjustment unit of an organic EL display according to an embodiment of the present invention.

도 15는 본 발명의 실시 형태에 따른 유기 EL 디스플레이의 광로 길이 조정부의 또 다른 구성예를 도시하는 개략 단면도. 15 is a schematic cross-sectional view showing still another example of the configuration of an optical path length adjustment unit of an organic EL display according to an embodiment of the present invention.

<발명을 실시하기 위한 최량의 형태><Best Mode for Carrying Out the Invention>

이하, 본 발명의 실시를 위한 최선의 형태(이하, 실시 형태)에 대해 도면을 참조하여 설명한다.Best Mode for Carrying Out the Invention The best mode for carrying out the present invention (hereinafter, embodiments) will be described with reference to the drawings.

도 1은, 본 발명의 실시 형태에 따른 발광 디스플레이의 요부에 대한 개략 단면 구조를 도시한다. 도 2는, 이 발광 디스플레이로서, 각 화소에 발광 소자를 제어하는 스위치 소자로서 박막 트랜지스터(TFT)를 구비한 액티브 매트릭스형 디스플레이의 등가 회로의 일례를 도시한다. 이하에서, 발광 디스플레이로서는, 발광 소자로서 유기 EL 소자를 채용한 유기 EL 표시 장치를 예로 들어 설명한다.1 shows a schematic cross-sectional structure of main parts of a light emitting display according to an embodiment of the present invention. FIG. 2 shows an example of an equivalent circuit of an active matrix display having a thin film transistor (TFT) as a switch element for controlling a light emitting element in each pixel as this light emitting display. In the following, an organic EL display device employing an organic EL element as a light emitting element will be described as an example of a light emitting display.

액티브 매트릭스형 유기 EL 표시 장치에서는, 글래스 등의 투명 기판(10) 위에는, 복수의 화소가 매트릭스 형상으로 형성되어 있고, 각 화소는, 도 2에 도시하는 바와 같이, 유기 EL 소자(100)와, 이 유기 EL 소자(100)에서의 발광을 제어하기 위한 제1 박막 트랜지스터(이하, TFT1), 제2 박막 트랜지스터(이하, TFT2), 일정 기간 표시 내용에 따른 데이터를 보유하는 축적 용량(Csc)이 형성되어 있다.In an active matrix type organic EL display device, a plurality of pixels are formed in a matrix on a transparent substrate 10 such as glass, and each pixel includes an organic EL element 100, as shown in FIG. The first thin film transistor (hereinafter referred to as TFT1), the second thin film transistor (hereinafter referred to as TFT2) for controlling light emission in the organic EL element 100, and the storage capacitor Csc for holding data according to the display contents for a predetermined period of time are provided. Formed.

각 화소의 수평 주사 방향으로는, 이 수평 주사 방향을 따라 연장되며, 순차적으로 선택 신호가 출력되는 복수의 게이트 라인(선택 라인)(GL)과, 축적 용량(Csc)의 한쪽의 전극을 소정 전위로 하기 위한 복수의 용량 라인(SL)이 형성되어 있다. 수직 주사 방향으로는, 그 수직 주사 방향을 따라 연장되며, 데이터 신호가 출력되는 복수의 데이터 라인과, 공통의 전원(Pvdd)에 접속되어 각 화소에 전력(전류)을 공급하는 복수의 전원 라인(PL)이 형성되어 있다.In the horizontal scanning direction of each pixel, a plurality of gate lines (selection lines) GL extending along this horizontal scanning direction and sequentially outputting a selection signal and one electrode of the storage capacitor Csc are provided with a predetermined potential. A plurality of capacitance lines SL are formed to be. In the vertical scanning direction, a plurality of data lines extending along the vertical scanning direction and connected to a common power source Pvdd and supplying power (current) to each pixel are provided. PL) is formed.

또한, 각 TFT의 능동층에 레이저 어닐링에 의한 저온 다결정화 실리콘층을 채용한 경우, 도 2에 도시하는 바와 같이, 동일한 기판 위에서, 복수의 화소가 배열된 표시부의 주변에, 화소부의 TFT와 동일한 공정에서 형성된 저온 다결정화 실리콘층을 채용한 TFT로 구성되는 수평 드라이버(H 드라이버) 및 수직 드라이버(V 드라이버)를 배치하는 것이 가능하다.In addition, when the low-temperature polycrystalline silicon layer by laser annealing is used for the active layer of each TFT, as shown in FIG. 2, on the same substrate, around the display portion where a plurality of pixels are arranged, the same as the TFT of the pixel portion It is possible to arrange a horizontal driver (H driver) and a vertical driver (V driver) composed of TFTs employing a low temperature polycrystalline silicon layer formed in the process.

TFT1의 게이트는, 게이트 라인(GL)에 접속되고, 제1 도전 영역(예를 들면 도 2의 예에서는 소스)은, 데이터 라인(DL)에 접속되고, TFT2의 게이트는, 이 TFT1의 제2 도전 영역(이 예에서는 드레인) 및 축적 용량(Csc)의 다른쪽의 전극에 접속되어 있다. 또한 TFT2의 제1 도전 영역(여기서는 소스)은 전원 라인(PL)이 접속되고, 제2 도전 영역(여기서는 드레인)은 유기 EL 소자(100)의 양극에 접속되어 있다. 대응하는 게이트 라인(GL)에 선택 신호가 출력되어 TFT1이 온하면 TFT1을 통해 대응하는 데이터 라인(DL)에 출력되어 있는 데이터 신호에 따른 전압이 TFT2의 게이트에 인가됨과 함께, 축적 용량(Csc)에 대응한 전하가 충전됨으로써, TFT2의 게이트 전압이, 소정 기간 유지된다. TFT2는, 그 게이트에 인가되는 전압에 따라 전원 라인(PL)으로부터의 전류를 흘리고, 이것이 유기 EL 소자(100)에 공급되어, 유기 EL 소자(100)는 공급 전류에 따른 휘도로 발광한다.The gate of the TFT1 is connected to the gate line GL, the first conductive region (for example, the source in the example of FIG. 2) is connected to the data line DL, and the gate of the TFT2 is the second of the TFT1. The conductive region (drain in this example) and the other electrode of the storage capacitor Csc are connected. The power supply line PL is connected to the first conductive region (here, the source) of the TFT2, and the second conductive region (here, the drain) is connected to the anode of the organic EL element 100. When the selection signal is output to the corresponding gate line GL and the TFT1 is turned on, a voltage corresponding to the data signal output to the corresponding data line DL through the TFT1 is applied to the gate of the TFT2 and the storage capacitor Csc The charge corresponding to this charges the charge, so that the gate voltage of the TFT 2 is maintained for a predetermined period. The TFT 2 flows a current from the power supply line PL in accordance with the voltage applied to the gate thereof, which is supplied to the organic EL element 100, and the organic EL element 100 emits light with luminance corresponding to the supply current.

유기 EL 소자(100)는, 도 1에 도시하는 바와 같이, 제1 전극(200)과 제2 전극(240) 사이에, 적어도 유기 발광 재료를 포함하는 발광층을 구비한 발광 소자층(120)이 형성된 적층 구조이다. 이 유기 EL 소자(100)는, 투명한 글래스 기판(10) 위에 형성되어 있다. 보다 상세하게는, 우선, 각 화소에서 유기 EL 소자(100)를 제어하기 위해 형성되는 상기 TFT1, 2나 축적 용량(Csc) 등의 화소 회로 소자 및 배선 등(드라이버가 내장되는 경우에는, 드라이버용의 회로도 포함함)이, 유기 EL 소자(100)보다 먼저 글래스 기판(10) 위에 형성된다(이하, TFT층으로 약칭함). 그리고, 이 TFT층을 피복하여, 예를 들면 아크릴계 수지나, 폴리이미드 등을 이용한 평탄화 절연층(30)이 형성되고, 이 평탄화 절연층(30) 위에, 유기 EL 소자(100)의 제1 전극(200)이 형성되어 있다.As shown in FIG. 1, the organic EL element 100 includes a light emitting element layer 120 having a light emitting layer including at least an organic light emitting material between the first electrode 200 and the second electrode 240. It is a laminated structure formed. This organic EL element 100 is formed on the transparent glass substrate 10. More specifically, first, pixel circuit elements such as the TFT1, 2, and the storage capacitor Csc, which are formed to control the organic EL element 100 in each pixel, and wiring (such as a driver, if a driver is built in) Is also formed on the glass substrate 10 before the organic EL element 100 (hereinafter abbreviated as TFT layer). Then, the TFT layer is coated to form a planarization insulating layer 30 made of, for example, an acrylic resin, polyimide, or the like, and the first electrode of the organic EL element 100 is formed on the planarization insulating layer 30. 200 is formed.

또한, 액티브 매트릭스형 디스플레이의 경우, 도 1에 도시하는 바와 같이, 이 제1 전극(200)을 화소마다 개별 패턴으로 하고, 발광 소자층(120)을 사이에 두고 제1 전극(200)과 대향하여 형성되는 제2 전극(240)을 각 화소 공통의 패턴으로 할 수 있다.In addition, in the case of an active matrix display, as shown in FIG. 1, the first electrode 200 is formed as an individual pattern for each pixel, and the first electrode 200 is disposed with the light emitting element layer 120 interposed therebetween. The second electrode 240 formed toward each other may have a pattern common to each pixel.

전술한 바와 같이 유기 EL 소자(100)는, TFT2를 통해 전원 라인(PL)으로부터 공급되는 전류에 따라 발광하는데, 보다 구체적으로는, 발광 소자층(120)에 양극(여기서는 제1 전극)(200)으로부터 정공을 주입하고, 음극(여기서는 제2 전극)(240)으로부터 전자를 주입하고, 발광 소자층(120) 내, 특히 발광층 내에서, 주입된 정공과 전자가 재결합하고, 얻어진 재결합 에너지에 의해 유기 발광 재료가 여기되며, 기저 상태로 되돌아갈 때에 발광이 일어나는 원리를 이용하고 있다.As described above, the organic EL element 100 emits light according to the current supplied from the power supply line PL through the TFT2. More specifically, the organic EL element 100 emits an anode (here, the first electrode) 200 in the light emitting element layer 120. Holes are injected, electrons are injected from the cathode (here, the second electrode) 240, and the injected holes and electrons are recombined in the light emitting element layer 120, particularly in the light emitting layer, and the recombination energy is obtained. An organic luminescent material is excited and uses the principle that light emission occurs when returning to the ground state.

제1 전극(200)으로서는, 일함수가 커서 정공의 주입이 용이한 도전성 금속 산화물 재료인 인듐 주석 산화물(ITO: Indium Tin Oxide)을 이용하고, 제2 전극(240)으로서는 일함수가 작아 전자의 주입이 용이한 Al이나 그 합금 등을 이용하고 있다. 또한, 유기 EL 소자(100)의 하층에 형성되어 있는 평탄화 절연층(30) 및 화소 회로 소자용 등의 절연층 및 글래스 기판(10)은, 각각 유기 EL 소자(100)의 발광층(126)에서 얻어진 광을 투과 가능한 재료를 이용하고 있다.As the first electrode 200, an indium tin oxide (ITO), which is a conductive metal oxide material having a large work function and which is easy to inject holes, is used. As the second electrode 240, the work function is small. Al or an alloy thereof, which is easy to inject, is used. In addition, the insulating layer and the glass substrate 10 for the planarization insulating layer 30 and the pixel circuit element which are formed under the organic EL element 100 are respectively formed in the light emitting layer 126 of the organic EL element 100. The material which can permeate | transmit the obtained light is used.

유기 발광 소자층(120)은, 적어도 유기 발광 분자를 포함하는 발광층을 구비하고, 재료에 따라, 단층, 또는 2층, 3층, 또는 4층 이상의 다층 적층 구조로 구성되는 경우도 있다. 도 1의 예에서는, 양극으로서 기능하는 제1 전극(200)측으로부터, 정공 주입층(122), 정공 수송층(124), 발광층(126), 전자 수송층(128), 전자 주입층(130)이, 차례로 진공 증착법의 연속 성막 등에 의해 적층되고, 전자 주입층(130) 위에, 여기서는 음극으로서 기능하는 제2 전극(240)이 유기 발광 소자층(120)과 마찬가지의 진공 증착법에 의해 이 소자층(120)과 연속하여 형성되어 있다.The organic light emitting element layer 120 includes at least a light emitting layer containing organic light emitting molecules, and may be formed of a single layer, or a multilayer stack structure of two layers, three layers, or four or more layers, depending on the material. In the example of FIG. 1, the hole injection layer 122, the hole transport layer 124, the light emitting layer 126, the electron transport layer 128, and the electron injection layer 130 are formed from the first electrode 200 side that functions as an anode. The second electrode 240, which is sequentially laminated by vacuum deposition or the like, on the electron injection layer 130, and functions as a cathode here, is formed by the same vacuum deposition method as the organic light emitting element layer 120. 120 is formed continuously.

또한, 본 실시 형태에서는, 각 화소에서 동일 발광색(예를 들면 백색광)을 나타내는 유기 EL 소자(100)를 채용하고, 또한, 평탄화 절연층(30)과 TFT층 사이에, 상기 백색광으로부터, 예를 들면 풀 컬러 표시를 얻기 위해 필요한 R(적), G(녹), B(청)의 광을 얻기 위한 파장 조정층(26)이, 대응하는 화소 영역에 형성되어 있다. 백색광으로부터 R, G, B의 파장의 광을 얻기 위한 파장 조정층(26)으로서는, 입사광의 파장 영역 중 특정 파장 영역의 광만을 투과시키는 이른바 컬러 필터를 채용할 수 있다. 발광색이 예를 들면 청색 등의 삼원색 중 어느 하나인 경우에는, 삼원색의 나머지의 색의 광을 얻기 위해, 입사광(청색광)에 의해 여기되어 다른 파장(R, G)의 광을 발생하는 형광 재료 등을 이용한 색 변환층 등을 이용하여도 된다. 색 순도를 향상시키기 위해, 컬러 필터와 색 변환층의 양방을 1개의 디스플레이에 채용하여도 된다.In the present embodiment, an organic EL element 100 that exhibits the same emission color (for example, white light) in each pixel is employed, and an example of the white light is provided between the planarization insulating layer 30 and the TFT layer. For example, a wavelength adjusting layer 26 for obtaining light of R (red), G (green), and B (blue) necessary for obtaining a full color display is formed in the corresponding pixel region. As the wavelength adjustment layer 26 for obtaining light of the wavelength of R, G, and B from white light, what is called a color filter which transmits only the light of a specific wavelength region among the wavelength range of incident light can be employ | adopted. When the emission color is any one of three primary colors such as blue, for example, a fluorescent material that is excited by incident light (blue light) and generates light having different wavelengths (R, G) in order to obtain light of the remaining color of the three primary colors. You may use the color conversion layer etc. which used this. In order to improve color purity, you may employ | adopt both a color filter and a color conversion layer for one display.

유기 EL 소자(100)의 발광층(126)에서 얻어져, 제1 전극(200)측으로 진행하는 광은, 제1 전극(200), 평탄화 절연층(30) 및 TFT층 및 글래스 기판(10)을 투과하여 외부에 사출된다. 발광층(126)에서 얻어진 광 중, 제2 전극(240)측으로 진행한 광은, 전술한 바와 같이 Al 등의 금속 재료가 이용된 제2 전극(240)의 표면에서 일단 반사되어 제1 전극(200)측으로 진행하고, 다음은, 상기와 마찬가지로, 제1 전극(200), 평탄화 절연층(30), 화소 회로 소자용 절연층, 글래스 기판(10)을 투과하여 외부에 사출된다.The light obtained from the light emitting layer 126 of the organic EL element 100 and traveling to the first electrode 200 side causes the first electrode 200, the planarization insulating layer 30, the TFT layer, and the glass substrate 10 to pass through. It penetrates and is injected to the outside. Of the light obtained from the light emitting layer 126, the light propagated toward the second electrode 240 side is once reflected from the surface of the second electrode 240 in which a metal material such as Al is used, and thus the first electrode 200. In the same manner as described above, the first electrode 200, the planarization insulating layer 30, the insulating layer for pixel circuit elements, and the glass substrate 10 are transmitted to the outside.

본 실시 형태에서는, 이상과 같은 유기 EL 표시 장치에서, 1 화소 영역 내에서, 발광층(126)으로부터 기판(10)의 소자측 표면까지의 광로 길이를 변화시키고 있다. 이것은, 디스플레이의 관찰측(기판(10) 관찰면측)으로부터 본 광원(즉 발광층(126))의 거리가 1 화소 영역 내에서 다른 것과 동일하다. 1 화소 영역 내에서 다른 광로 길이를 실현하기(광원 위치를 변화시키기) 위해 본 실시 형태에서는, 광로 길이 조정부(32)를 소자(100)와 기판(10) 사이에 형성하고 있다. 구체적으로는, 전술한 바와 같은 유기 EL 소자(100)의 하층에, 이 소자(100)의 형성면을 가능한 한 평탄하게 하기 위해 채용되는 평탄화 절연층(30)에 광로 길이 조정부(32)로서, 이 예에서는 평면으로부터 국부적으로 움푹 패인 오목부(34)를 형성하고 있다.In this embodiment, in the above organic EL display device, the optical path length from the light emitting layer 126 to the element side surface of the substrate 10 is changed within one pixel region. This is the same as the distance of the light source (i.e., the light emitting layer 126) seen from the observation side (the substrate 10 observation surface side) of the display is different within one pixel area. In order to realize different optical path lengths in one pixel area (to change the light source position), the optical path length adjusting part 32 is formed between the element 100 and the substrate 10 in this embodiment. Specifically, as the optical path length adjusting portion 32, the planarization insulating layer 30 employed in the lower layer of the organic EL element 100 as described above in order to make the formation surface of the element 100 as flat as possible, In this example, the recessed part 34 recessed locally from the plane is formed.

유기 EL 소자(100)는, 현재, 그 총 두께가 1㎛ 이하로 매우 얇고, 또한 제1 및 제2 전극(200, 240) 사이에 형성되는 발광 소자층(120)의 두께는 일례로서 250㎚ 내지 300㎚ 정도에 지나지 않는다. 따라서, 얇은 발광 소자층(120)에 문제가 발생하면 제1 전극(200)과 제2 전극(240)이 단락되게 된다. 또한, 소자(100)의 하 층에 화소 회로 소자 등을 형성하는 경우에는, 그들의 존재에 의해, 소자(100)의 형성 표면의 요철은 보다 커지게 되어, 얇은 발광 소자층(120)이 요철의 단차 부분에서 피복 불량을 일으킬 가능성이 있다. 이러한 표면의 요철에 의한 단락을 방지하기 위해서는, 소자를 가능한 한 평탄한 면(단, 평활성이 있으면 됨) 위에 형성하는 것이 확실하고, 표면의 평탄성(평활성)이 뛰어난 아크릴 수지 등으로 이루어지는 평탄화 절연층(평활화 절연층)(30)이 소자(100) 아래에 형성된다. 그리고, 본 실시 형태에서는, 이 평탄화 절연층(30)에 광로 길이 조정부(32)로서 오목부(34)를 형성하고 있는 것이다. 또한, 표면이 완전하게 평탄하지 않아도, 평활성이 있으면 발광 소자층(120)을 문제없이 형성할 수 있으므로, 평탄화 절연층(30)에 형성하는 오목부(34)는, 그 표면에 예리한 각을 갖지 않도록 형성하는 것이 바람직하다. 물론, 평탄화 절연층(30)에 오목부(34)를 형성함으로써, 필연적으로 오목부(34)의 비형성 영역은 오목부에 대해 볼록부(36)가 형성된다. 또한, 본 실시 형태에서는, 이들 광로 길이 조정부(32)로서의 오목부나 볼록부의 개념은, 1 화소 영역 내에서 광로 길이를 다른 것으로 변화시키기 위한 영역이면 되며, 상기와 같이 평면에 이산적으로 오목부(34)를 형성하는 것도, 이것과는 반대로 오목부(34)를 기준면으로 하여 볼록부(36)를 국부적으로 형성하는 것, 또는 평면을 기준으로 하여 볼록부(36)를 추가 형성하는 것, 혹은 요철부의 양방이 형성되어 있는 것도 동일 의의이다.The organic EL element 100 currently has a very thin total thickness of 1 μm or less, and the thickness of the light emitting element layer 120 formed between the first and second electrodes 200 and 240 is 250 nm as an example. It is only about 300 nm. Therefore, when a problem occurs in the thin light emitting device layer 120, the first electrode 200 and the second electrode 240 are short-circuited. In the case of forming a pixel circuit element or the like on the lower layer of the element 100, the presence and absence of the surface of the formation of the element 100 becomes larger due to their presence, so that the thin light emitting element layer 120 There is a possibility of coating failure in the stepped portion. In order to prevent such short-circuiting due to unevenness of the surface, it is certain that the element is formed on the plane as flat as possible (however, smoothness is required), and the planarization insulating layer made of acrylic resin or the like having excellent surface flatness (smoothness) ( A smoothing insulating layer 30 is formed below the device 100. In this embodiment, the concave portion 34 is formed in the planarization insulating layer 30 as the optical path length adjusting portion 32. In addition, since the light emitting element layer 120 can be formed without any problem even if the surface is not completely flat, the concave portion 34 formed in the planarization insulating layer 30 does not have a sharp angle on the surface thereof. It is preferable to form it. Of course, by forming the concave portion 34 in the planarization insulating layer 30, the convex portion 36 is formed in the non-formed region of the concave portion 34 with respect to the concave portion. In addition, in this embodiment, the concept of the recessed part and convex part as these optical path length adjustment parts 32 should just be an area | region for changing an optical path length to another thing in one pixel area, and it is a discrete part to a plane as mentioned above ( 34 is also formed on the contrary, locally forming the convex portion 36 with the concave portion 34 as a reference plane, or additionally forming the convex portion 36 with respect to the plane. It is also the same meaning that both uneven parts are formed.

광로 길이 조정부(32)는, 도 1에 도시하는 바와 같이, R, G, B 중 어느 화소에서도, 파장 조정층(26)의 형성 영역 위에 위치하도록 형성되어 있다. 또한, 신 뢰성의 확보를 위해, 오목부(34)를 형성한 영역에서도 평탄화 절연층(30)이 모두 제거되어 파장 조정층(26)이 노출되지 않을 정도로 원래의 평탄화 절연층(30)의 두께를 정해 두는 것이 바람직하다. 특히, 파장 조정층(26)으로서 이용되는 이른바 컬러 필터 재료는, 그 층의 표면이 꺼칠꺼칠한 경우가 많아, 오목부(34)의 바닥에 이러한 꺼칠꺼칠한 컬러 필터층의 표면이 노출되면, 이 위에 형성되는 유기 EL 소자(100)의 제1 전극(200)의 피복성에 영향을 미칠 가능성이 있다. 따라서, 요철을 형성하는 절연층(30)의 하층에 상기와 같은 파장 조정층(26)이 형성된 디스플레이에서는, 오목부(34)가 이 절연층을 관통하지 않도록 하는 것이 바람직하다.As shown in FIG. 1, the optical path length adjusting unit 32 is formed so as to be positioned on the formation region of the wavelength adjusting layer 26 in any of R, G, and B pixels. In addition, in order to ensure reliability, the thickness of the original planarization insulating layer 30 is such that all of the planarization insulating layers 30 are removed in the region where the concave portion 34 is formed so that the wavelength adjustment layer 26 is not exposed. It is desirable to set. In particular, the so-called color filter material used as the wavelength adjusting layer 26 is often dull on the surface of the layer. When the surface of the dull color filter layer is exposed on the bottom of the concave portion 34, There is a possibility of affecting the coating property of the first electrode 200 of the organic EL element 100 formed thereon. Therefore, in the display in which the wavelength adjustment layer 26 is formed below the insulating layer 30 forming the unevenness, it is preferable that the recess 34 does not penetrate the insulating layer.

또한, 후술하는 바와 같이 유기 EL 소자(100)에서, 제1 전극(200)과 제2 전극(240)이 사이에 발광 소자층(120)을 사이에 두고 대향하는 영역이 발광 영역으로 된다. 그리고, 광로 길이 조정부(32)의 오목부(34)는, 이 발광 영역 내에 형성되어 있다. 비발광 영역 내에 형성해도 되지만, 사출광에 대한 광로 길이 조정 기능을 발휘하지 않는다. 또한, 화소간 영역에는, 상층의 발광 소자층(120)의 형성면을 평탄하게 보유하는 등의 목적으로 제2 평탄화 절연층(140)이 형성되고, 비발광 영역 즉 화소간 영역에 광로 길이 조정부(32)의 요철이 존재하면, 제2 평탄화 절연층(140)이 그 요철을 다 매립할 수 없을 가능성도 있다. 따라서, 본 실시 형태에서는, 비발광 영역에는 광로 길이 조정부(32)를 형성하지 않고, 발광 영역에만 형성하고 있다.As described later, in the organic EL element 100, a region in which the first electrode 200 and the second electrode 240 face each other with the light emitting element layer 120 interposed therebetween becomes a light emitting region. And the recessed part 34 of the optical path length adjustment part 32 is formed in this light emitting area | region. Although it may form in the non-light emission area | region, it does not exhibit the optical path length adjustment function with respect to an exit light. In addition, a second planarization insulating layer 140 is formed in the inter-pixel region for the purpose of keeping the upper surface of the light emitting element layer 120 flat, and the optical path length adjusting unit in the non-light-emitting region, that is, the inter-pixel region. If the unevenness of (32) exists, the second planarization insulating layer 140 may not be able to fill the unevenness. Therefore, in the present embodiment, the optical path length adjusting portion 32 is not formed in the non-light emitting region, but is formed only in the light emitting region.

또한, 이 평탄화 절연층(30) 위에 형성되는 유기 EL 소자(100)의 각 층에는, 그 두께는 적어도 1 화소 영역 내에서 동일한 두께이지만, 이 평탄화 절연층(30)의 오목부(34), 볼록부(36)에 따른 요철이 형성된다.In each layer of the organic EL element 100 formed on the planarization insulating layer 30, the thickness of the organic EL element 100 is the same in at least one pixel region, but the concave portion 34 of the planarization insulating layer 30, Concavities and convexities along the convex portion 36 are formed.

여기서 오목부(34)의 깊이(요철 고저차 또는 볼록부 높이)는, 0㎛보다 크고 3.0㎛ 이하이며, 보다 바람직하게는 0.5㎛ 이상, 2.0㎛ 정도 이하의 범위이다. 또한, 오목부(34)는 1 화소 영역 내에 적어도 일 개소 형성되어 있으면 효과는 있지만, 복수 형성한 쪽이 균일성 향상의 관점에서 효과가 있다. 그를 위해서는, 예를 들면, 1 화소 영역의 단변 방향을 따라 2개 이상 나열되어 형성되는 피치로 하는 것이 필요하고, 예를 들면, 오목부(34)의 중심 부근으로부터 인접한 오목부(34)의 중심 부근까지의 거리(설치 간격)로 약 10㎛ 정도로 하면 달성할 수 있다. 10㎛로는 한정되지 않고, 오목부(34)의 직경이나 그 테이퍼각에도 의하지만, 설치 간격 5㎛∼20㎛, 보다 바람직하게는 8㎛∼15㎛ 정도의 거리로 함으로써 달성할 수 있다. 도 3은, 1 화소 영역 내에 형성한 오목부(34)의 배치의 일례를 도시하고 있다. 도 3의 예에서는, 발광 효율에 따라 R, G, B의 각 화소의 면적(도면의 예에서는 수평 주사 방향의 폭이 다름)이 다르지만, 어느 화소 영역에서도, 단변 방향(여기서는 수평 주사 방향)에서 적어도 2개의 오목부(34)가 형성되어 있고, 또한 이 예에서는, 장변 방향(여기서는 수직 주사 방향)으로는, 어느 화소도 동일한 수의 오목부(34)(최소 3개)가 동일한 피치로 형성되어 있다.Here, the depth (the uneven | corrugated height difference or convex part height) of the recessed part 34 is larger than 0 micrometer and is 3.0 micrometers or less, More preferably, it is the range of 0.5 micrometer or more and about 2.0 micrometers or less. Moreover, although at least one location is formed in the recessed part 34 in one pixel area, it is effective, but the one formed in multiple numbers is effective from a viewpoint of a uniformity improvement. For that purpose, for example, it is necessary to set it as the pitch formed by arranging two or more along the short side direction of one pixel area | region, for example, the center of the recessed part 34 adjacent from the center vicinity of the recessed part 34, for example. It can achieve when it is about 10 micrometers by distance (mounting space | interval) to the vicinity. Although it is not limited to 10 micrometers, According to the diameter of the recessed part 34 and its taper angle, it can achieve by setting the distance of 5 micrometers-20 micrometers of installation intervals, More preferably, about 8 micrometers-15 micrometers. 3 shows an example of the arrangement of the recesses 34 formed in one pixel area. In the example of FIG. 3, the area (the width of the horizontal scanning direction is different in the example of the drawing) of R, G, and B pixels differs depending on the luminous efficiency, but in any pixel area in the short side direction (here, the horizontal scanning direction). At least two recesses 34 are formed, and in this example, the same number of recesses 34 (at least three) are formed at the same pitch in the long side direction (here, the vertical scanning direction). have.

다음으로, 광로 길이 조정부(32)와 백색의 색차의 관계를 설명한다. 도 4 및 도 5는, 백색 발광 디스플레이에서, 시야각에 대한 기준으로 되는 백색광으로부터의 색 어긋남(색차)과, 광로 길이 조정부(32)로서 평탄화 절연층에 형성한 요철의 고저차와의 관계를 나타내고 있다. 또한, 색 온도 6500K이다. 도 4는, 색차로 서 U, V 좌표 (Δu′2+Δv′2)1/2을 이용하고, 도 5는, 색차로서 x, y 좌표 (Δx2+Δy2)1/2을 이용하고 있다. 또한, 도 4 및 도 5에 나타내는 um은 ㎛를 의미한다. 도 4 및 5 중 어느 것에서도 평탄화 절연층(30)의 요철 고저차가 0㎛로부터, 0.5㎛, 1㎛, 1.2㎛, 1.4㎛로 증대함에 따라, 시야각이 0°(디스플레이의 법선 방향)로부터 증대해 간 경우의 색차의 변화가 작게 억제되고, 따라서, 평탄화 절연층(30)의 광로 길이 조정부로서의 요철 고저차를 형성함으로써 간섭의 평균화에 의한 색 어긋남을 억제할 수 있는 것을 알 수 있다. 또한, 요철의 고저차로서는, 모든 시야각에서 색차 (Δu′2+Δv′2)1/2이 0.02보다 작아지도록 설정하는 것이 바람직하고, 요철의 고저차로서는, 모든 시야각에서 색차 (Δx2+Δy2)1/2이 0.035보다 작아지도록 설정하는 것이 바람직하다.Next, the relationship between the optical path length adjustment part 32 and the white color difference is demonstrated. 4 and 5 show the relationship between the color shift (color difference) from white light, which is a reference to the viewing angle, and the height difference of irregularities formed in the planarization insulating layer as the optical path length adjusting part 32 in a white light emitting display. . Moreover, the color temperature is 6500K. Figure 4, is as a color difference U, V coordinates (Δu'2 Δv'2 +) using the 1/2 and 5, and using the x, y coordinates (Δx2 + Δy2) 1/2 as a color difference. In addition, um shown to FIG. 4 and FIG. 5 means micrometer. In any of FIGS. 4 and 5, as the unevenness of the flattening insulating layer 30 increases from 0 μm to 0.5 μm, 1 μm, 1.2 μm, and 1.4 μm, the viewing angle increases from 0 ° (the normal direction of the display). It can be seen that the change in color difference in the case of the above step is suppressed to a small level, and therefore, by forming the unevenness level difference as the optical path length adjusting part of the planarization insulating layer 30, the color shift due to the averaging of interference can be suppressed. In addition, it is preferable to set so that the color difference ((DELTA) u'2 + (DELTA) v'2) 1/2 may become smaller than 0.02 in all the viewing angles as the height difference of the unevenness, and the color difference (Δx2 + Δy2) 1 / of all the viewing angles as the uneven height difference. It is preferable to set 2 to be smaller than 0.035.

도 6은, 광로 길이 조정부(32)를 평탄화 절연층(30)에 형성한 경우의 예를 도시하고 있다. 도 6의 (a)에 도시하는 바와 같이, 평탄화 절연층(30)의 표면에 소정 피치로 형성된 오목부(34)의 간극에는, 볼록부(36)가 형성되어 있지만, 이 볼록부(36)는, 그 표면이 평탄한 상태 그대로이어도 된다. 또한, 도 6의 (b)와 같이, 오목부(34)와 볼록부(36)가 매우 매끈하게 연결되는 파상의 단면이 되도록 형성하여도 된다. 어느 경우도, 표면에 요철을 구성하는 그 요철의 고저차(오목부(34)의 고저차, 볼록부(36)의 고저차, 또는 오목부와 볼록부의 고저차로 표현할 수도 있음) d는, 전술한 바와 같이, 0㎛보다 크고 3.0㎛ 이하의 크기로 형성되어 있다.FIG. 6 shows an example in which the optical path length adjusting portion 32 is formed in the planarization insulating layer 30. As shown in FIG. 6A, although the convex portion 36 is formed in the gap between the concave portion 34 formed at a predetermined pitch on the surface of the planarization insulating layer 30, the convex portion 36 is formed. The surface may be in a flat state. In addition, as shown in Fig. 6B, the concave portion 34 and the convex portion 36 may be formed so as to have a wave-shaped cross section which is very smoothly connected. In any case, the height difference of the unevenness constituting the unevenness on the surface (it may be expressed by the height difference of the recessed part 34, the height difference of the convex part 36, or the height difference of the concave part and the convex part) d as described above. More than 0 micrometer and are formed in the magnitude | size of 3.0 micrometers or less.

오목부(34)의 형성 피치는, 복수 화소의 어느 화소 영역에서도 동일하게 함으로써, 형성의 위치 정밀도에의 허용도를 높일 수 있다. 또한, 디스플레이 외에 광학 부재로서 기능하는 편광 필름이나, 혹은 차광용 매트릭스(블랙 매트릭스) 등을 채용하는 경우에, 이들과에서 간섭 줄무늬 등을 발생시키지 않도록, 오목부(34)의 피치를 설정하는 것이 보다 바람직하다. 형성 피치가 전체 화소 동일하고, 도 3에 도시하는 바와 같이 R, G, B의 각 화소에 대해, 화소 면적이 서로 다른 경우에는, R, G, B에서 1 화소 영역 내에 형성되는 오목부(34)의 합계 수(총수)는 서로 다르다. 물론, 간섭의 조건은 파장 의존성을 가지므로, 형성 피치를 전체 화소 동일로 하지 않고, 예를 들면 R, G, B마다, 광의 파장에 따른 최적 피치로 하여도 된다. 또한, 오목부(34)의 각각의 크기(직경, 고저차 중 어느 하나 또는 양방)에 대해서는, 전체 화소 동일이어도 되지만, 상기와 마찬가지로 파장에 대한 의존성이 큰 경우 등, R, G, B마다 변화시켜도 된다.By making the formation pitch of the recessed part 34 the same in any pixel area of a some pixel, the tolerance to the positional precision of formation can be improved. In addition, when employing a polarizing film functioning as an optical member or a light shielding matrix (black matrix) or the like in addition to the display, it is desirable to set the pitch of the recess 34 so as not to cause interference fringes between them. More preferred. In the case where the formation pitch is the same for all the pixels, and the pixel areas are different for each pixel of R, G, and B, as shown in FIG. 3, the concave portion 34 formed in one pixel area in R, G, and B is shown. ), The total number (total) is different. Of course, since the interference condition has wavelength dependence, the formation pitch may not be the same for all the pixels, and for example, the optimum pitch may be set according to the wavelength of light for each of R, G, and B. The size of each of the recesses 34 (either one of the diameter, the height difference, or both) may be the same for all the pixels, but the same may be changed for each of R, G, and B, as in the case where the dependence on the wavelength is large as described above. do.

평탄화 절연층(30)에의 오목부(34) 및 볼록부(36)의 형성은, 예를 들면, 일단, 볼록부(36)에 요구되는 두께를 고려하여 감광성 재료를 포함하는 평탄화 절연층(30)을 형성하고, 오목부(34)로 되는 영역을 선택적으로 일반적인 포토리소그래피 방법에 의해 노광하여 에칭 제거함으로써 형성할 수 있다. 하프 노광을 채용하면 1회의 노광 처리로, 1 처리면 내에, 단계적인 고저차를 갖는 오목부(34)를 형성할 수도 있다. 이 하프 노광에서는, 예를 들면, 오목부 형성 영역이 개구된 마스크를 이용함과 함께, 에칭 제거량을 적게(얕게) 하는 위치에, 그레이팅이라고 불리 는 1㎛ 정도의 피치의 격자를 이용한다. 즉 단위 면적 내의 개구 영역을 격자에 의해 좁혀진 슬릿 형상의 패턴을 상기 마스크와는 별도로 배치, 혹은 상기 마스크와 일체적으로 형성된 하프톤 마스크를 이용하여 노광한다. 그레이팅이 존재하는 영역은, 예를 들면 그레이팅이 없는 완전 개구 영역에서, 감광제에(여기서는 감광 재료를 포함하는 평탄화 절연층(30)에) 조사되는 노광광 강도보다 낮아져, 노광량을 조정함으로써 에칭 깊이를 제어할 수 있다.Formation of the concave portion 34 and the convex portion 36 in the planarization insulating layer 30 is, for example, once the planarization insulating layer 30 including the photosensitive material in consideration of the thickness required for the convex portion 36. ), And the region to be the recessed portion 34 can be selectively exposed and etched away by a general photolithography method. If half exposure is used, the recessed part 34 which has a step difference in height can also be formed in one exposure process. In this half-exposure, for example, a mask having an opening formed with a concave portion forming region is used, and a grating having a pitch of about 1 μm called grating is used at a position where the etching removal amount is reduced (shallow). In other words, the slit-shaped pattern in which the opening area in the unit area is narrowed by the lattice is exposed separately from the mask or by using a halftone mask formed integrally with the mask. The region where the grating is present is lower than the exposure light intensity irradiated to the photosensitive agent (here, to the planarization insulating layer 30 containing the photosensitive material) in the fully open region without the grating, thereby adjusting the exposure depth by adjusting the exposure amount. Can be controlled.

다른 오목부 형성 방법으로서는, 에치백 방법을 채용할 수 있다. 즉, 오목부를 형성하고자 하는 영역이 개구되도록 하는 패턴의 레지스트층을 대상층(여기서는 평탄화 절연층(30)) 위에 형성하고, 대상층(평탄화 절연층(30))을 이 레지스트층과 함께 드라이 에칭 등에 의해 에칭해 감으로써, 레지스트층이 개구되어 있던 영역이 깊게(특히 레지스트 존재 영역으로부터 멀어질수록 깊게) 에칭됨으로써, 레지스트층에 따른 패턴의 오목부(34)를 형성할 수 있다.As another recess formation method, the etch back method can be employ | adopted. That is, a resist layer having a pattern for opening the region where the recess is to be formed is formed on the target layer (here, the planarization insulating layer 30), and the target layer (the planarization insulating layer 30) is subjected to dry etching or the like with the resist layer. By etching, the region where the resist layer is opened is etched deeply (particularly, the further away from the resist presence region), the concave portion 34 of the pattern along the resist layer can be formed.

또한, 도 6에 도시한 바와 같이, 오목부(34)의 측면을 테이퍼(특히 매끄러운 테이퍼) 형상으로 하기 위해서는, 디포커스 처리를 채용할 수 있다. 이 디포커스 처리에서는, 예를 들면, 일단 초점 위치에 노광 마스크를 두고 하층의 평탄화 절연층(30) 또는 상기 에치백의 경우의 레지스트층을 노광한 후, 노광 마스크의 위치를 노광 광원 방향의 초점이 흐려지는 위치측으로 이동시켜 노광함으로써, 노광 마스크를 초점 위치에서 노광한 영역 주위에 노광량이 적지만(초점이 흐려져 있으므로) 동일 노광 마스크로 노광된 영역을 형성한다. 이러한 노광 처리를 행한 후에 에칭하면, 노광량 및 노광 위치에 따른 깊이와 크기의 오목부(34)가 최종적으로 평탄화 절연층(30)에 형성되고, 이 오목부(34)의 단면에는, 하층을 향해 지름이 작아지는 완만한 테이퍼를 형성할 수 있다.In addition, as shown in FIG. 6, in order to make the side surface of the recessed part 34 into a taper (especially smooth taper) shape, a defocus process can be employ | adopted. In this defocusing process, for example, after exposing the lowering planarization insulating layer 30 or the resist layer in the case of the etchback with the exposure mask at the focal position, the position of the exposure mask is set to the focus of the exposure light source direction. By moving to the position where the position is blurred, the exposure amount is formed around the region where the exposure mask is exposed at the focal position (the focus is blurred), but the area exposed by the same exposure mask is formed. If such an etching process is performed and then etched, a concave portion 34 having a depth and a size corresponding to the exposure amount and the exposure position is finally formed in the planarization insulating layer 30, and the end face of the concave portion 34 faces the lower layer. It is possible to form a gentle taper with a smaller diameter.

오목부(34)의 테이퍼각도 θ는, 간섭의 평균화라고 하는 관점에서만 말하면, 90°로 할 수도 있지만, 평탄화 절연층(30)의 상방에 형성되는 매우 얇은 발광 소자층(120)의 피복성을 양호하게 유지하여 단선을 방지하기 위해서는, 45° 이하로 하는 것이 바람직하고, 0°에서는 의미가 없으므로, θ는 0＜θ≤45°의 범위로 하는 것이 바람직하다. 또한, 동일한 에칭 조건을 채용하면, 크기나 깊이가 다른 오목부(34)를 형성하여도 테이퍼각 θ는 일정하게 할 수 있다. 즉, 소자의 신뢰성 유지의 관점에서 테이퍼각 θ는 작아(소자의 피복성을 유지하여), 요구되는 크기나 깊이의 오목부(34)를 형성하는 것이 가능하다. 물론, 마스크나 에칭 조건을 변경하여, 테이퍼각 θ를 변경하여도 되지만, 그 경우에도 소자의 피복성을 유지할 수 있도록 하는 각도로 하는 것이 보다 바람직하다.The taper angle θ of the concave portion 34 may be set to 90 ° only from the viewpoint of averaging interference, but the coating property of the very thin light emitting element layer 120 formed above the planarization insulating layer 30. In order to maintain satisfactorily and prevent disconnection, it is preferable to set it as 45 degrees or less, and since it is meaningless at 0 degrees, it is preferable to make it into the range of 0 <(theta) <45 degrees. In addition, if the same etching conditions are adopted, the taper angle θ can be made constant even when the concave portions 34 having different sizes and depths are formed. That is, from the viewpoint of maintaining the reliability of the device, the taper angle θ is small (maintaining the covering property of the device), so that the concave portion 34 of the required size or depth can be formed. Of course, although the taper angle (theta) may be changed by changing a mask and etching conditions, it is more preferable to set it as the angle which can maintain the covering property of an element also in that case.

도 7은, 발광층(126)(광원)으로부터 사출되는 광의 진행 방법 및 본 실시 형태에 따른 작용을 설명하는 개념도이다. 도 7의 (a)는, 1 화소 영역 내에서, 발광층(126)으로부터 기판(10)까지의 광로 길이가 동일한 위치에서의 광의 진행법을 도시하고 있다. 발광층(126)에서 얻어져, 기판(10)측을 향해 진행하는 광은, 전술한 바와 같이 투명한 제1 전극(200), 평탄화 절연층(30), 파장 조정층(26)을 투과하여, TFT층에 도달한다. 여기서, 편의적으로 발광 소자층(120)의 모든 층이 동일 굴절률 nEL이라고 가정하고, 발광이 발광 소자층의 두께 dEL의 절반의 위치에서 발생 하는, 즉 발광층(126)으로부터 제1 전극(200)까지의 거리를 dEL/2로 하면, 발광층(126)으로부터 사출된 광의 TFT층까지의 광학 길이(최단 길이) L1은,FIG. 7 is a conceptual diagram illustrating a method of advancing light emitted from the light emitting layer 126 (light source) and the operation according to the present embodiment. FIG. 7A illustrates a light propagation method at a position where the optical path length from the light emitting layer 126 to the substrate 10 is the same in one pixel region. Light obtained from the light emitting layer 126 and traveling toward the substrate 10 side passes through the transparent first electrode 200, the planarization insulating layer 30, and the wavelength adjusting layer 26, as described above, and is a TFT. Reach the floor. Here, for convenience, assuming that all layers of the light emitting element layer 120 have the same refractive index n EL , light emission occurs at a position half of the thickness d EL of the light emitting element layer, that is, the first electrode 200 from the light emitting layer 126. ) the distance d EL / 2 when the optical length of the TFT of the light emitted from the light emitting layer 126 (the shortest length to) L 1 is,

Ld=nEL×dEL/2+nITO×dITO+nPLN×dPLN+nc×dc로 나타낼 수 있다. 또한, 상기 식에서, 발광층 ITO 제1 전극(200)의 굴절률 nITO, 그 두께 dITO, 평탄화 절연층(30)의 굴절률 nPLN, 그 두께 dPLN, 파장 조정층(26)의 굴절률 nc, 두께 dc이다.L d = n EL x d EL / 2 + n ITO x d ITO + n PLN x d PLN + n c x d c . In the above formula, the refractive index n ITO of the light emitting layer ITO first electrode 200, the thickness d ITO , the refractive index n PLN of the planarization insulating layer 30, the thickness d PLN , the refractive index n c of the wavelength adjusting layer 26, Thickness d c .

발광층(126)으로부터의 광은 모든 방향으로 방사되기 때문에, 이 발광층(126)으로부터 제2 전극(240)을 향해 진행한 광은, 제2 전극(240)에서 반사되어, 다시 발광층(126)쪽으로 돌아와고, 다음은 직접 기판(10)측으로 진행하는 광과 마찬가지로 TFT층까지 진행한다. 따라서, 제2 전극(240)에서 반사되어 사출되는 광의 발광층(126)으로부터 TFT층까지의 광로 길이(최단 길이) Lr은,Since the light from the light emitting layer 126 is radiated in all directions, the light traveling from the light emitting layer 126 toward the second electrode 240 is reflected by the second electrode 240 and is further directed toward the light emitting layer 126. Returning, the process then proceeds to the TFT layer similarly to the light proceeding directly to the substrate 10 side. Therefore, the optical path length (shortest length) Lr from the light emitting layer 126 to the TFT layer of light reflected and emitted from the second electrode 240 is

Lr=nEL×3dEL/2+nITO×dITO+nPLN×dPLN+nc×dc로 된다.L r = n EL x 3d EL / 2 + n ITO x d ITO + n PLN x d PLN + n c x d c .

이와 같이 광로 길이가 상이한 광이 기판(10)으로부터 사출되는 것은, 소자의 구조상, 원리적으로 피할 수 없어, 정도의 차는 있어도, 간섭에 의한 관찰면측에서의 휘도 얼룩, 혹은 색의 변동이 발생한다.In this way, light of different optical path lengths is emitted from the substrate 10 due to the structure of the device, and in principle, even if there is a degree difference, luminance unevenness or color fluctuation occurs on the observation surface side due to interference.

그러나, 도 7의 (b)에 도시하는 바와 같이, 평탄화 절연층(30)의 두께를 오목부(34)를 형성하는 등에 의해 1 화소 영역 내에서 변화시킴으로써, 상기 광로 길이 Ld와 Lr이, 적어도, 각각 2 종류씩, 즉 Ld1, Ld2, Lr1, Lr2가 존재하게 된다. 여기서, Ld1은 발광층(126)으로부터 직접 기판측에 진행하고 또한 평탄화 절연층(30) 의 볼록부(여기서는 상면 평탄부)(36)를 투과하여 TFT층에 도달하는 광의 광로 길이, Lr1은, 발광층(126)으로부터 제2 전극(240)에서 반사되고 나서 마찬가지로 평탄화 절연층(30)의 볼록부(36)를 투과하여 TFT층에 도달하는 광의 광로 길이이다. Ld2는 발광층(126)으로부터 직접 기판측으로 진행하여, 평탄화 절연층(30)의 오목부(34)의 최하부를 투과하여 TFT층에 도달하기까지 광의 광로 길이, Lr2는 발광층(126)으로부터 제2 전극(240)에서 반사되어 마찬가지로 평탄화 절연층(30)의 오목부(34)의 최하부를 투과하여 TFT층에 도달하기까지의 광의 광로 길이이다.However, as shown in FIG. 7B, the optical path lengths Ld and Lr are at least equal to each other by changing the thickness of the planarization insulating layer 30 within one pixel region by forming the concave portion 34 or the like. , Two kinds each, that is, Ld 1 , Ld 2 , Lr 1 , and Lr 2 . Here, Ld 1 travels directly from the light emitting layer 126 to the substrate side, and the optical path length of light reaching the TFT layer through the convex portion (here, the upper surface flat portion) 36 of the planarization insulating layer 30, Lr 1 is This is the optical path length of light that is reflected from the light emitting layer 126 at the second electrode 240 and then similarly passes through the convex portion 36 of the planarization insulating layer 30 and reaches the TFT layer. Ld 2 travels directly from the light emitting layer 126 to the substrate side, and passes through the bottom of the recess 34 of the planarization insulating layer 30 to reach the TFT layer, and the optical path length Lr 2 is determined from the light emitting layer 126. It is an optical path length of light reflected from the two electrodes 240 and passing through the lowermost part of the concave portion 34 of the planarization insulating layer 30 to reach the TFT layer.

이와 같이, 평탄화 절연층(30)의 두께를 변화시킴으로써, Ld1의 광로를 거쳐 사출된 광과 Lr1의 광로를 거쳐 사출된 광과의 간섭 조건 외에, Ld2의 광로를 거쳐 사출된 광과 Lr2의 광로를 거쳐 사출된 광과의 간섭 조건이 적어도 존재하게 된다. 따라서, 관찰면에서 발생하는 간섭이 평균화되게 되며, 그 결과, 본 실시 형태에서는, 휘도 얼룩이나 색의 변동을 저감시키는 것이 가능해진다. 물론, 평탄화 절연층(30)의 오목부가, 적어도 도 7의 (b) 및 전술한 도 1 단면에 도시하는 바와 같이 매끄러운 단면을 갖도록 형성되어 있는 경우에는, 평탄화 절연층(30)의 두께는 볼록부(또는 상부 평탄부)(36)에서의 두께로부터 오목부(34)의 최심부(저부)에서의 두께까지 연속적으로 변화하고 있기 때문에, 그 두께의 차이에 따라 다수의 광로 길이가 존재하여, 한층 더한 간섭의 평균을 도모할 수 있다.By changing the thickness of the planarization insulating layer 30 as described above, the light emitted through the light path of Ld 2 and the interference condition between the light emitted through the light path of Ld 1 and the light emitted through the light path of Lr 1 and There is at least an interference condition with the light emitted through the light path of Lr 2 . Therefore, the interference occurring in the observation surface is averaged, and as a result, in this embodiment, it becomes possible to reduce luminance unevenness and color variation. Of course, when the recessed part of the planarization insulating layer 30 is formed so that it may have a smooth cross section as shown to at least FIG.7 (b) and the cross section of FIG. 1 mentioned above, the thickness of the planarization insulating layer 30 is convex. Since the thickness is continuously changed from the thickness at the portion (or upper flat portion) 36 to the thickness at the deepest portion (bottom) of the concave portion 34, a plurality of optical path lengths exist depending on the difference in thickness, Further interference can be averaged.

또한, 만일, 발광층(126)으로부터 기판(10)의 소자 측면까지의 광로 내에 위 치하는 각 층의 굴절률의 차가 없다고 해도, 본 실시 형태에 따르면, 평탄화 절연층(30)의 오목부(34)의 존재에 의해, 발광층(126)도 그 오목부에 따라 움푹 패인다. 따라서, 디스플레이 관찰면인 기판(10)으로부터 본 경우, 발광층(126), 즉 광원의 위치가, 상기 오목부의 부분에서는, 볼록부의 부분보다 기판의 근처에 배치되게 되어, 이 관점에서도, 1 화소 영역 내로부터 사출되는 광의 간섭의 평균화가 가능해지고 있다. 또한, 전술한 바와 같이 발광 소자층(120) 등의 두께를 1 화소 영역 내에서 변화시키는 것은 어렵기 때문에, 평탄화 절연층(30)에 오목부(34)를 형성함으로써, 관찰점으로부터의 광원의 위치를 이 1 화소 영역 내에서 변화시키는 것은, 간섭의 평균화의 관점에서 효과가 있다.Further, even if there is no difference in the refractive index of each layer located in the optical path from the light emitting layer 126 to the element side surface of the substrate 10, according to the present embodiment, the concave portion 34 of the planarization insulating layer 30 By virtue of the light emitting layer 126, the light emitting layer 126 is also recessed along its recessed portion. Therefore, when viewed from the substrate 10, which is the display observation surface, the position of the light emitting layer 126, i.e., the light source, is arranged closer to the substrate than the portion of the convex portion at the portion of the concave portion. Averaging of the interference of the light emitted from the inside becomes possible. In addition, since it is difficult to change the thickness of the light emitting element layer 120 and the like within one pixel region as described above, the concave portion 34 is formed in the planarization insulating layer 30, so that Changing the position within this one pixel area is effective in terms of averaging interference.

TFT층에 대해 구체적으로는 후술하지만, 유기 EL 소자(100)의 형성 영역(발광 영역)에서는, TFT층은, 주로 예를 들면 SiN, SiO2 등의 절연층이다. 광 투과성의 재료라도, 서로 굴절률이 다른 층의 계면, 특히, 굴절률의 차이가 큰 층 끼리의 계면에서는, 광의 반사가 일어나기 쉽다. 예를 들면, 도 7의 (a)에는, 발광층(126)으로부터의 광이 파장 조정층(26)과, TFT층의 최상층(예를 들면 SiO2층)과의 계면에서 반사하는 예를 도시하고 있다. 발광층(126)으로부터 직접 기판측으로 진행하여 TFT층에서 반사되고, 제2 전극(240)에서 반사되어 최종적으로 기판(10)을 투과하여 외부로 광이 사출되는 경우, 그 광은, 적어도 3회, 제1 전극(200)과 평탄화 절연층(30)(존재하는 경우에는 파장 조정층(26))을 투과한다. 평탄화 절연층(30)은, TFT의 형성에 의해 요철이 발생하고 있는 경우에도, 유기 EL 소자(100) 의 형성면을 가능한 한 평탄하게 하기 위해 채용되는 것이 많고, 그 경우, 1㎛∼4㎛ 정도의 두께로 형성된다. 이러한 평탄화 절연층(30)은, 다른 층과 비교해도 매우 두껍고, 광로 길이 LrTFT에 미치는 영향도 크다.Specifically, for the TFT layer is described later,, the TFT layer formation region (light emitting region) of the organic EL element 100, is usually for example an insulating layer such as SiN, SiO 2. Even if it is a light transmissive material, the reflection of light tends to occur at an interface between layers having different refractive indices, particularly at interfaces between layers having a large difference in refractive index. For example, FIG. 7A shows an example in which light from the light emitting layer 126 reflects at the interface between the wavelength adjusting layer 26 and the uppermost layer (eg, SiO 2 layer) of the TFT layer. have. When the light proceeds directly from the light emitting layer 126 to the substrate side, is reflected by the TFT layer, is reflected by the second electrode 240, and finally passes through the substrate 10 to emit light to the outside, the light is at least three times, The first electrode 200 and the planarization insulating layer 30 (the wavelength adjusting layer 26, if present) pass through. The flattening insulating layer 30 is often employed to make the formation surface of the organic EL element 100 as flat as possible even when irregularities are generated by the formation of the TFT, and in that case, 1 µm to 4 µm It is formed to a thickness of about. Such a planarization insulating layer 30 is very thick compared with other layers, and also has a large influence on the optical path length Lr TFT .

여기서, IZO 등으로 이루어지는 제1 전극(200)의 굴절률은, 예를 들면 2.0, 광로 길이 조정부(32)를 갖고 아크릴계 수지 등으로 이루어지는 평탄화 절연층(30)의 굴절률은 1.6∼1.5, 유기 재료로 이루어지는 파장 조정층(26)의 굴절률도 평탄화 절연층(30)과 마찬가지로 1.6∼1.5이다. 또한, 파장 조정층(26)의 하층의 층간 절연층(20)의 예를 들면 SiN층은 1.9 정도, SiO2층은, 1.5 정도이다. 광이 굴절률이 다른 계면에 입사할 때에는 반사가 일어난다. 이 관점에서, 상기 적층 구조를 보면, 본 실시 형태에서는, 광로 길이 조정부(32)의 상층(제1 전극)에도 하층(SiN층)에도 평탄화 절연층(30)과의 굴절률 차이가 큰 층이 배치되어 있다. 이와 같이 굴절률 n의 차 Δn이 큰(예를 들면 Δn≥0.2) 위치에 광로 길이 조정부(32)가 형성되므로, 광로 길이 조정부(32)보다 발광층(상층)측에서 반사한 광 a1와, 반사하지 않았던 광 a2, 광로 길이 조정부(32)보다 기판(10)(하층)측에서 반사한 광 b1과 반사하지 않았던 광 b2가 존재할 가능성이 매우 높아진다. 즉, 전술한 바와 같이, 평탄화 절연층(30)을 1회만 통과하는 광, 2회, 3회, 혹은 4회 이상 통과하는 광으로 광로 길이 조정부(32)에 의해 광로 길이를 1 화소 내에서 확실히 변화시킬 수 있게 된다.Here, the refractive index of the 1st electrode 200 which consists of IZO etc. has 2.0, the optical path length adjustment part 32, and the refractive index of the planarization insulating layer 30 which consists of acrylic resin etc. is 1.6-1.5, and an organic material is used, for example. The refractive index of the wavelength adjustment layer 26 formed is also 1.6 to 1.5 similar to the planarization insulating layer 30. For example, the SiN layer is about 1.9 and the SiO 2 layer is about 1.5, for example, of the interlayer insulating layer 20 under the wavelength adjustment layer 26. When light enters an interface with different refractive indices, reflection occurs. In view of the above laminated structure, in this embodiment, a layer having a large difference in refractive index with the planarization insulating layer 30 is arranged in the upper layer (first electrode), the lower layer (SiN layer), and the lower layer (SiN layer) of the optical path length adjusting part 32. It is. Thus, since the optical path length adjusting part 32 is formed in the position where the difference Δn of the refractive index n is large (for example, Δn ≧ 0.2), the light a1 reflected from the light emitting layer (upper layer) side from the optical path length adjusting part 32 is not reflected. The possibility that there exists light b1 which reflected on the board | substrate 10 (lower layer) side, and the light b2 which did not reflect exists much more than the light a2 and the optical path length adjustment part 32 which were not. That is, as described above, the optical path length adjusting section 32 ensures that the optical path length is within one pixel by the light passing through the planarization insulating layer 30 only once, and the light passing twice, three times, or four times or more. To change.

한편, 발광 소자층(120)의 두께는 소자의 발광 특성에 미치는 영향이 커서, 동일색을 발광하는 1 화소 영역 내에서 변경하는 것은 바람직하지 않다. 또한, 진공 증착이나 잉크제트 등의 인쇄에 의해 형성하므로, 부분적으로 두께를 변화시키는 것이 용이하지 않다. 또한, 발광 소자층(120) 중, 각 화소 공통으로 형성되는 층은, 동시에 형성하는 것이 바람직하다. 이는, 단순히, 제조 공정을 간소화하는 관점뿐만 아니라, 유기 EL 소자의 유기층이, 수분이나 산소, 불순물 등에 의해 열화되기 쉽기 때문에, 적층 구조의 유기 발광 소자층(120)의 형성 시에는, 최소한의 공정수로, 또한 진공 상태를 깨지 않고 연속하여 성막하는 것이 열화를 방지하는데 있어서 매우 중요하기 때문이다. 이와 같이, 유기 EL 소자(100)의 발광의 균일성, 신뢰성을 유지하는데 있어서, 발광 소자층(120)의 두께를 1 화소 영역 내에서 변화시키는 것은 바람직하지 않다.On the other hand, the thickness of the light emitting element layer 120 has a large influence on the light emitting characteristics of the device, and it is not preferable to change the same color within one pixel area emitting light. In addition, since it is formed by printing such as vacuum deposition or ink jet, it is not easy to partially change the thickness. In addition, it is preferable to simultaneously form the layer formed in common among each pixel among the light emitting element layers 120. This is because not only the viewpoint of simplifying the manufacturing process but also the organic layer of the organic EL element tends to deteriorate due to moisture, oxygen, impurities, etc., and therefore, at the time of forming the organic light emitting element layer 120 having a laminated structure, a minimum process is required. This is because continuous film formation without breaking the water channel and the vacuum state is very important in preventing deterioration. As described above, in order to maintain uniformity and reliability of light emission of the organic EL element 100, it is not preferable to change the thickness of the light emitting element layer 120 within one pixel region.

또한, 제1 전극(200)의 두께는 이것을 변화시키면 1 화소 영역 내에서 저항이 변화되게 된다. 특히, 제1 전극(200)의 재료로서 ITO, IZO 등의 투명 도전성 금속 산화 재료를 이용한 경우, 이들 재료는 Al 등과 비교하여 저항값이 크고, 유기 EL 소자(100)에 주입하는 전하량을 균질로 하고, 또한 발열 등을 막는 관점에서 저저항으로 하고자 하는 요구가 있어, 투과율의 저하가 없는 범위에서 가능한 한 두껍게 형성하는 것이 바람직하다. 이 관점에서는, 제1 전극(200)을 국부적으로 얇게 하는 것은 바람직하지 않다.In addition, when the thickness of the first electrode 200 is changed, the resistance is changed in one pixel area. In particular, when a transparent conductive metal oxide material such as ITO or IZO is used as the material of the first electrode 200, these materials have a large resistance value compared to Al and the like, and homogeneously charge the amount of charge injected into the organic EL element 100. In addition, there is a demand for low resistance from the viewpoint of preventing heat generation and the like, and it is preferable to form as thick as possible in a range where there is no decrease in transmittance. From this point of view, it is not desirable to locally thin the first electrode 200.

이에 대해, 본 실시 형태와 같이, 두껍고, 또한 부분적으로 두께를 변화시켜도 유기 EL 소자(100)의 발광 특성 등에 미치는 영향이 작은 평탄화 절연층(30)의 두께를 1 화소 영역에서 변화시킴으로써, 유기 EL 소자(100)로부터 외부에 사출되 는 광의 광로 길이를 가장 효율적으로 조정할 수 있다.On the other hand, as in the present embodiment, the thickness of the planarization insulating layer 30 having a small influence on the light emission characteristics and the like of the organic EL element 100 even when the thickness is partially changed is changed in one pixel region, thereby making it possible to obtain the organic EL. The optical path length of the light emitted from the device 100 to the outside can be adjusted most efficiently.

TFT층에 대해 전술의 도 1과 아울러 설명하면, 기판(10)의 표면을 피복하여 기판으로부터 TFT에의 불순물 침입을 방지하기 위한 버퍼층(기판측으로부터 SiN층, SiO2층의 적층 구조)(12)이 형성되고, 이 버퍼층(12) 위에 TFT 능동층으로서, 비정질 실리콘을 레이저 어닐링에 의한 저온 다결정화에 의해 얻은 다결정 실리콘층(14)이 형성되어 있다. 다결정 실리콘층(14)을 피복하는 기판 전체 면에는, 예를 들면 다결정 실리콘층(14)측으로부터 SiO2층, SiN층이 순서대로 적층된 2층 구조의 게이트 절연층(16)이 형성된다.The TFT layer will be described with reference to Fig. 1 described above. A buffer layer (laminated structure of SiN layer and SiO 2 layer from the substrate side) 12 for covering the surface of the substrate 10 and preventing infiltration of impurities from the substrate to the TFT 12 will be described. A polycrystalline silicon layer 14 obtained by low temperature polycrystallization of amorphous silicon by laser annealing is formed on the buffer layer 12 as a TFT active layer. On the entire surface of the substrate covering the polycrystalline silicon layer 14, for example, a gate insulating layer 16 having a two-layer structure in which a SiO 2 layer and a SiN layer are sequentially stacked from the polycrystalline silicon layer 14 side is formed.

게이트 절연층(16) 위에는 게이트 전극 재료로서 Cr이나 Mo 등의 고융점 금속 재료층이 형성되고, 게이트 절연층(16)을 사이에 두고 다결정 실리콘층(14)의 채널 형성 영역의 상방에 남도록 패터닝되어, TFT의 게이트 전극(18)으로 된다. 또한, 도 2에 도시하는 게이트 라인(GL)이나, 용량 라인(SL)도 동시에 이 고융점 금속 재료층을 패터닝하여 형성되어 있다. 게이트 전극(18)을 포함하여 기판 전체 면을 피복하는 위치에는 층간 절연층(20)이 형성되어 있다.A high melting point metal material layer such as Cr or Mo is formed as the gate electrode material on the gate insulating layer 16, and is patterned so as to remain above the channel formation region of the polycrystalline silicon layer 14 with the gate insulating layer 16 interposed therebetween. It becomes the gate electrode 18 of TFT. The gate line GL and the capacitor line SL shown in FIG. 2 are also formed by patterning this high melting point metal material layer at the same time. The interlayer insulating layer 20 is formed at the position covering the entire surface of the substrate including the gate electrode 18.

이 층간 절연층(20)은, 예를 들면 기판측으로부터 SiN층, SiO2층이 순서대로 형성된 적층 구조를 구비한다. 이 층간 절연층(20) 위에는, Al 등의 저저항 재료가 이용된 데이터 라인(DL)(도 2 참조), 전원 라인(PL)이 형성되고, 층간 절연층(20) 및 게이트 절연층(16)에 형성된 컨택트홀에서 각각 대응하는 TFT1의 제1 도전 영역(도 2 참조), TFT2의 제1 도전 영역(도 1, 도 2에서는, 소스 영역(14s))에 접속되어 있다.The interlayer insulating layer 20, for example comprising a laminated structure formed in the SiN layer, SiO 2 layer in this order from the substrate side. On this interlayer insulating layer 20, a data line DL (see Fig. 2) and a power supply line PL using a low resistance material such as Al are formed, and the interlayer insulating layer 20 and the gate insulating layer 16 are formed. Are connected to the first conductive region (see Fig. 2) of the TFT1 and the first conductive region (the source region 14s in Figs. 1 and 2) of the TFT2, respectively.

기판 위에 형성된 이들 층이 기본적으로 TFT층을 구성하지만, TFT 형성 영역, 축적 용량 영역 및 배선 영역은, 통상적으로, 비발광 영역이나, 차광 영역에 배치된다(비발광 영역은, 예를 들면, 유기 EL 소자(100)의 제1 전극(200)과 제2 전극(240)이 사이에 발광 소자층(120)을 사이에 두고 직접 대향하고 있지 않은 영역에 상당). 따라서, 본 실시 형태에서 주목하는 발광 영역에서의 발광층(126)으로부터 기판(10)까지의 광로 상에는, 도 1에 도시하는 바와 같이, 제1 전극(200), 평탄화 절연층(30)(광로 길이 조정부(32)), 파장 조정층(26), 층간 절연층(20), 게이트 절연층(16), 버퍼층(12)이 존재한다.Although these layers formed on the substrate basically constitute a TFT layer, the TFT formation region, the storage capacitor region and the wiring region are usually disposed in the non-light emitting region or the light shielding region (the non-light emitting region is, for example, organic Corresponds to a region in which the first electrode 200 and the second electrode 240 of the EL element 100 do not directly face each other with the light emitting element layer 120 interposed therebetween. Therefore, on the optical path from the light emitting layer 126 to the substrate 10 in the light emitting region noted in the present embodiment, as shown in FIG. 1, the first electrode 200 and the planarization insulating layer 30 (the optical path length). The adjusting unit 32, the wavelength adjusting layer 26, the interlayer insulating layer 20, the gate insulating layer 16, and the buffer layer 12 exist.

또한, 유기 EL 소자의 발광광은, 유기 발광 분자에 기인하고 있어, R, G, B 를 구비한 컬러 표시 장치의 경우, 화소마다 발광층(126)을 개별 패턴으로 하여 R, G, B용으로 각각 서로 다른 발광 재료를 이용하는 것도 가능하다. 이 경우, 발광층(126)은, R, G, B의 화소마다, 적어도 혼색을 막기 위해, R, G, B로 분리한 패턴으로 하고, 각각 별도 공정에서 성막한다.In addition, the light emitted from the organic EL device is due to organic light emitting molecules, and in the case of a color display device having R, G, and B, the light emitting layer 126 is used as an individual pattern for each of R, G, and B pixels. It is also possible to use different light emitting materials, respectively. In this case, the light emitting layer 126 is formed into a pattern separated by R, G, and B in order to prevent mixed color at least for each pixel of R, G, and B, respectively, and is formed in a separate process.

한편, 발광층(126)으로서, 전체 화소 동일의 발광 재료를 이용하고, 또한 각 화소 모두 동일한 백색 발광층을 채용해도 된다. 이 경우, 예를 들면, 발광층(126)으로서 서로 보색 관계에 있는, 오렌지색 발광층과 청색 발광층의 적층 구조로 함으로써, 가색에 의한 백색 발광을 실현할 수 있다. 이와 같이 전체 화소에 백색 발광 EL 소자를 이용하는 경우, 유기 발광 소자층(120)의 모든 층은 전체 화소 공통으로 형성할 수 있지만, 각 화소의 발광 영역을 보다 정확하게 규정하여 콘 트라스트를 높이는 등의 목적을 위해 각 화소에서 개별의 패턴으로 할 수도 있다. 예를 들면, 백색 발광층(126)을 개별 패턴으로 하기 위해서는, 각 화소 영역에 개구부가 형성된 마스크를 이용하여 성막(예를 들면 진공 증착법)하면, 성막과 동시에 개별 패턴이 얻어진다. 또한, 다른 정공 주입층(122), 정공 수송층(124), 전자 수송층(128), 전자 주입층(130)은, 여기서는, 모두 전체 화소 공통으로 형성되고(마스크를 이용하여 원하는 크기로 화소마다 개별 패턴이라고 해도 됨), 또한 제2 전극(240)에 대해서도 각 화소 공통으로 형성되어 있다. 또한, 백색 발광 EL 소자에서, 각 화소에 대응하는 R, G, B 중 어느 하나의 파장 조정층(컬러 필터)(26)을 형성함으로써 풀 컬러 표시가 가능하지만, R, G, B 외에 파장 조정층(26)을 형성하지 않고, 백색광을 그대로 사출하는 화소를 형성하여 표시 휘도의 향상과 소비 전력의 저감을 가능하게 한 R, G, B 및 W(화이트)의 4색에 의한 풀 컬러 표시의 디스플레이어도 된다. 즉, 이러한 R, G, B, W의 각 화소(적어도 어느 하나의 색의 화소)에, 상기와 같은 광로 길이 조정부(32)를 형성함으로써 간섭의 평균화를 도모할 수 있다.On the other hand, as the light emitting layer 126, the same light emitting material as all the pixels may be used, and each pixel may employ the same white light emitting layer. In this case, for example, the light emitting layer 126 has a lamination structure of an orange light emitting layer and a blue light emitting layer having a complementary color relationship, whereby white light emission by false color can be realized. As described above, in the case where the white light emitting EL element is used for all the pixels, all the layers of the organic light emitting element layer 120 can be formed in common for all the pixels, but the purpose of increasing contrast by more precisely defining the light emitting regions of each pixel In order to achieve this, each pixel may have a separate pattern. For example, in order to make the white light emitting layer 126 into an individual pattern, film formation (for example, vacuum deposition) using a mask in which openings are formed in each pixel region is performed to form an individual pattern simultaneously with film formation. In addition, the other hole injection layer 122, the hole transport layer 124, the electron transport layer 128, and the electron injection layer 130 are all formed here in common for all the pixels (using a mask and individually for each pixel to a desired size). Patterns) and the second electrode 240 is also formed in common for each pixel. Further, in the white light emitting EL element, full color display is possible by forming the wavelength adjusting layer (color filter) 26 of any of R, G, and B corresponding to each pixel, but wavelength adjustment other than R, G, and B is possible. Full color display of four colors of R, G, B, and W (white), which form pixels that emit white light as it is, without forming the layer 26, thereby enabling display luminance to be improved and power consumption to be reduced. It may be a displayer. In other words, the above-described optical path length adjusting section 32 is formed in each of the pixels R, G, B, and W (pixels of at least one color) so that the interference can be averaged.

유기 발광 소자층(120)은, 정공 또는 전자를 수송하는 기능을 갖지만, 고저항이며, 유기 발광 소자층(120)을 사이에 두고 제1 전극(200)과 제2 전극(240)이 직접 대향하고 있는 영역만 유기 발광 소자층(120)에 전하가 주입되어, 유기 EL 소자(100)의 발광 영역은, 이 제1 전극(200)과 제2 전극(240)의 직접 대향하는 영역으로 된다. 단, 본 실시 형태에서는, 제1 전극(200)의 단부 영역은, 매우 얇은 발광 소자층(120)의 피복성을 유지하여 제2 전극(240)과 단락을 방지하기 위해 평탄 화 절연층(140)으로 피복되어 있고, 이 평탄화 절연층(140)의 제1 전극(200) 위에서의 개구 영역(제1 전극(200)의 평탄화 절연층(140)으로 피복되어 있지 않은 영역)이, 본 실시 형태에서는 유기 EL 소자(100)의 발광 영역으로 되어 있다.The organic light emitting element layer 120 has a function of transporting holes or electrons, but has a high resistance, and the first electrode 200 and the second electrode 240 directly face each other with the organic light emitting element layer 120 interposed therebetween. Charge is injected into the organic light emitting element layer 120 only in the region where it is, so that the light emitting region of the organic EL element 100 becomes a region directly facing the first electrode 200 and the second electrode 240. However, in the present embodiment, the end region of the first electrode 200 has the planarization insulating layer 140 in order to maintain the covering property of the very thin light emitting element layer 120 and prevent the short circuit with the second electrode 240. ) And an opening region (region not covered with the planarization insulating layer 140 of the first electrode 200) on the first electrode 200 of the planarization insulating layer 140 is the present embodiment. In this case, the light emitting region of the organic EL element 100 is used.

이상에서는, 본 실시 형태에서는, 각 화소에 스위치 소자를 형성하여 유기 EL 소자를 개별적으로 제어하는 이른바 액티브 매트릭스형의 유기 EL 표시 장치를 채용한 예를 설명했지만, 각 화소에 스위치 소자가 없는 이른바 패시브 매트릭스형의 표시 장치의 경우에도, 스트라이프 형상으로 복수개 나열하여 형성되는 제1 전극(200)의 하층에 평탄화 절연층(30)을 형성하고, 오목부를 형성함으로써, 마찬가지의 효과를 얻을 수 있다. 즉, 제1 전극(200)과의 사이에 발광 소자층(120)을 사이에 두고 형성되며, 또한 제1 전극(200)과 교차하는 방향으로 형성되는 스트라이프 형상으로 연장되는 제2 전극(240)과, 이 제1 전극(200)이 대향하는 영역이 1 화소 영역으로 되는데, 이 1 화소 영역 내에서 평탄화 절연층(30)에 광로 길이 조정부를 형성하면, 1 화소 내에서의 간섭의 평균화가 가능해진다. 또한, 패시브 매트릭스형의 경우, 소자가 형성되는 예를 들면 글래스 기판에, 직접 광로 길이 조정부로서 요철을 형성해도 되고, 이러한 방법을 채용하면, 간섭 평균화를 위해 층을 추가할 필요가 없어진다.As mentioned above, although the example which employ | adopted the so-called active-matrix type organic electroluminescent display apparatus which forms a switch element in each pixel and controls organic electroluminescent element separately was demonstrated, what is called passive without a switch element in each pixel. Also in the case of a matrix type display device, the same effect can be acquired by forming the planarization insulating layer 30 in the lower layer of the 1st electrode 200 arrange | positioned in stripe form, and forming a recessed part. That is, the second electrode 240 is formed between the first electrode 200 with the light emitting element layer 120 interposed therebetween, and extends in a stripe shape formed in a direction crossing the first electrode 200. The area where the first electrode 200 opposes becomes one pixel area. If the optical path length adjusting part is formed in the planarization insulating layer 30 in this one pixel area, the interference in one pixel can be averaged. Become. Further, in the case of the passive matrix type, unevenness may be formed directly on the glass substrate where the element is formed, for example, as the optical path length adjusting portion, and employing such a method eliminates the need to add a layer for averaging interference.

다음으로, 본 실시 형태와 같은 광로 길이 조정부에 의해 얻어진 광학 특성에 대해 설명한다. 우선, 도 1에 도시한 바와 같은 각 화소에서 동일한 유기 EL 소자(100)를 채용하고, 얻어지는 백색 발광(오렌지색의 광과 청색의 광의 가색으로 달성)을 컬러 필터(두께 1.5㎛)를 투과시켜 R, G, B의 광을 얻는 구성에서, 평탄화 절연층(30)에 광로 길이 조정을 위한 요철을 형성한 패널에 대해 설명한다.Next, the optical characteristic obtained by the optical path length adjustment part like this embodiment is demonstrated. First, the same organic EL element 100 is adopted in each pixel as shown in FIG. 1, and the resulting white light emission (achieved by the additive color of the orange light and the blue light) is transmitted through a color filter (thickness of 1.5 mu m) to R. The panel which provided the unevenness | corrugation for optical path length adjustment in the planarization insulating layer 30 in the structure which acquires the light of G, B is demonstrated.

도 8의 (a)∼(c)는, 이러한 패널에서 얻어진 R, G, B 광의 파장 스펙트럼을 도시하고 있다. 도면에서, 평탄화 절연층(30)에 10㎛의 피치로 깊이 1㎛의 오목부(34)를 각 화소 영역에 형성한 경우의 패널의 R, G, B 광의 파형을 실선으로 나타내고 있다. 파선은 비교예로서, 평탄화 절연층(30)의 두께를 모두 동일하게 하고, 광로 길이를 1 화소 영역 내에서 변화시키지 않은 경우의 소자의 파형이다. 비교예의 파형에서는, R, G, B 광 중 어느 것에 대해서도 복수 개소에서 강도가 높은 파장이 존재하고 있다. 이에 대해, 본 실시 형태와 같이 복수의 광로 길이를 설정함으로써, 파형은 매끄럽고 피크의 수도 줄어들어 있어, 간섭이 평균화되어 저감되어 있는 것을 알 수 있다. 또한, 복수의 파장에서 피크가 존재하는 것은, 그 미묘한 피크 어긋남 등에 의한 색의 변동을 일으키게 되지만, 본 실시 형태와 같이 함으로써 이 색 변동을 방지하는 효과도 얻어지고 있는 것을 알 수 있다.8 (a) to 8 (c) show wavelength spectra of R, G, and B lights obtained in such a panel. In the figure, waveforms of the R, G, and B light of the panel in the case where the concave portion 34 having a depth of 1 µm are formed in each pixel region at the pitch of 10 µm in the planarization insulating layer 30 are indicated by solid lines. As a comparative example, a broken line is a waveform of the element when the thickness of the planarization insulating layer 30 is made the same and the optical path length is not changed within 1 pixel area. In the waveform of a comparative example, the wavelength with high intensity exists in a plurality of places also in any of R, G, and B light. On the other hand, by setting a plurality of optical path lengths as in the present embodiment, it can be seen that the waveform is smooth and the number of peaks is reduced, and the interference is averaged and reduced. The presence of peaks at a plurality of wavelengths causes variations in color due to subtle peak shifts, etc., but it can be seen that an effect of preventing this color variation is also obtained by performing the present embodiment.

도 8의 (d)∼(f)는, 마찬가지의 소자로부터 얻어지는 R, G, B 광의 각도 의존성, 즉 관찰면의 법선 방향을 0도로 했을 때에, 관찰 각도와 휘도 변화의 관계를 나타내고 있다. 도 8의 (a)∼(c)와 마찬가지로, 파선이 광로 길이를 1 화소 영역 내에서 동일하게 한 비교예에 따른 패널의 특성, 실선이 광로 길이를 1 화소 영역 내에서 변화시킨 경우의 본 실시 형태에 따른 패널의 특성을 나타내고 있다.8 (d) to (f) show the relationship between the observation angle and the luminance change when the angle dependence of the R, G, and B light obtained from the same element, that is, when the normal direction of the observation surface is 0 degrees. As in Figs. 8A to 8C, the characteristics of the panel according to the comparative example in which the broken line equals the optical path length in one pixel area, and the present embodiment when the solid line changes the optical path length in one pixel area The characteristics of the panel according to the form are shown.

적, 녹의 광에 대해, 도 8의 (d) 및 도 8의 (e)에 도시하는 바와 같이, 실시 형태에서는 비교예와 동등하거나 그 이상의 시야각이 얻어지고 있어, 관찰 각도가 0°로부터 커짐에 따라 휘도가 변화되지만, 적 및 녹 중 어느 것에서도, 강도 변화 는 30% 이내로 억제되어 있다.As shown in FIG. 8 (d) and FIG. 8 (e) with respect to red and green light, the viewing angle equivalent to or greater than that of the comparative example is obtained in the embodiment, and the observation angle increases from 0 °. The luminance changes accordingly, but the intensity change is suppressed to within 30% in both red and green.

청에 대해, 그 강도 변화는, 비교예보다 각도 의존성이 개선되어 있어, 비교예에서는 최대 50% 정도의 저하였던 것에 대해, 실시 형태에서는 최대로 40%로 억제되어 있다. 따라서, R, G, B 중 어느 것에 대해서도 시야각이 거의 동등한 강도 변화를 나타내게 되어, 어느 위치에서 관찰하여도 정면에서 관찰한 경우와 거의 동일한 적정한 화이트 밸런스가 유지되어 있는 것을 알 수 있다. 따라서, 본 실시 형태에서는, 사출광의 색에 따른 각도 의존성이 개선되어 있어, 어떤 각도로부터 보아도 적정한 컬러 표시를 실현할 수 있다.With respect to the blue, the intensity change is improved in the angle dependency than the comparative example, and in the embodiment, the maximum change of about 50% is suppressed to 40% at maximum. Therefore, it is understood that the viewing angles of the R, G, and B are almost equal in intensity change, and that the proper white balance is maintained almost the same as when observed from the front even when viewed from any position. Therefore, in this embodiment, the angle dependence according to the color of the emitted light is improved, and proper color display can be realized even from any angle.

다음으로, R, G, B의 색마다 서로 다른 발광 재료를 구분 도포하여 패널을 구성한 경우, 즉 R, G, B마다 서로 다른 유기 EL 소자(100)를 형성한 경우(이하 구분 도포 방식)에, 본 실시 형태와 같이 1 화소 영역 내에서 광로 길이를 변화시킨 경우의 특성에 대해, 변화시키지 않은 경우를 비교예로서 대비하여 설명한다.Next, when a panel is formed by separately applying different light emitting materials for each color of R, G, and B, that is, when different organic EL elements 100 are formed for each of R, G, and B (hereinafter referred to as a coating method). As for the comparative example, the characteristics when the optical path length is changed in one pixel area as in the present embodiment will be described as a comparative example.

도 9의 (a)∼(c)는, 상기 도 8의 (a)∼(c)와 마찬가지로 R, G, B 광의 파장 스펙트럼을 도시하고 있다. 또한, 평탄화 절연층(30)에 형성한 오목부(34)에 대해서는, R, G, B 중 어느 화소에 대해서도, 깊이가 1㎛이고, 간격 10㎛로 하였다. 구분 도포 방식의 패널에서도, R, G, B 중 어느 광에 대해서도, 본 실시 형태의 패널(실선)은, 도 8과 마찬가지로, 피크의 수가 줄어들고, 또한, 매끄러운 파형이 얻어지고 있다. 이것으로부터, 간섭이 평균화되어, 작게 되어 있는 것을 알 수 있다.(A)-(c) of FIG. 9 shows the wavelength spectrum of R, G, B light similarly to said (a)-(c) of FIG. In addition, about the recessed part 34 formed in the planarization insulating layer 30, also about any pixel among R, G, and B, the depth was 1 micrometer and it set it as the space | interval 10 micrometers. Also in the panel of the division | coating application system, about the light of R, G, and B, the panel (solid line) of this embodiment reduces the number of peaks similarly to FIG. 8, and the smooth waveform is obtained. This shows that the interference is averaged and small.

도 9의 (d)∼도 9의 (f)는, 상기 도 8의 (d)∼도 8의 (f)와 마찬가지로, R, G, B의 각 색에 대한 각도 의존성을 도시하고 있다. 구분 도포 방식의 패널에 광로 길이 조정부를 형성한 본 실시 형태의 패널에서는(실선), R, G 광 중 어느 것에 대해서도, 관찰 각도의 증가 시에서의 휘도의 변화가 2% 정도∼8% 정도의 범위로 억제되어 있고, 또한 B 광에 대해서도 15% 정도로 억제되어 있어 휘도의 변화(특히 저하 방지)에 대해 현저한 개선 효과가 얻어지고 있는 것을 알 수 있다. 또한, 각 관찰 각도에서 R, G, B의 휘도가 서로 거의 동일하기 때문에, 관찰 각도에 의해 화이트 밸런스가 어긋나는 일도 방지되어 있는 것을 알 수 있다.9 (d) to 9 (f) show angle dependence for each color of R, G and B, similarly to Figs. 8 (d) to 8 (f). In the panel of the present embodiment in which the optical path length adjustment portion is formed in the panel of the division coating method (solid line), the change in luminance at the time of increasing the observation angle is about 2% to about 8% for either of the R and G light. It is suppressed in the range, and also about 15% with respect to B light, and it turns out that the remarkable improvement effect is acquired about the change of brightness | luminance (especially prevention of fall). Moreover, since the luminance of R, G, and B is substantially the same at each observation angle, it turns out that the white balance shifts by the observation angle is also prevented.

또한, 도 9의 결과로부터 알 수 있는 바와 같이, 오목부의 깊이를 전체 화소 공통으로 한 경우, 청에 대해서는, 나머지의 녹, 적과는 얻어지는 특성이 다르므로, 청만 다른 깊이를 채용해도 된다. 구체적으로는, 도 9의 예에서는, 청에 대해서는 비교예의 쪽이 휘도 변화의 각도 의존성이 작은 특성이 얻어지고 있으므로, 이러한 경우, 청에 대해서는 오목부를 형성하지 않거나, 혹은 오목부의 깊이 d를 얕게 해도 된다. 전술의 하프 노광을 채용하면, 청의 영역만 깊이를 변화시키는 것도 용이하다. 물론, 청에만 한정하지 않고, 조건에 따라 다른 색의 화소만 광로 길이 조정부(32)를 형성하거나, 형성하지 않거나, 깊이 d를 변화시키거나, 혹은, 형성 피치 등을 변화시켜도 된다. 또한, 예를 들면 화소의 배열이 Δ 배열이며 동일 색의 화소의 레이아웃이나 형상이 행마다 다른 경우, 동일 색의 화소에 대해서는, 상기 광로 길이 조정부(32)의 피치 크기 등이 서로 동일하게 되도록, 각 화소의 형상에 맞추어 조정하는 것이 보다 바람직하다. 한편, 각 화소의 디스플레이 상에서의 위치에 따라, 예를 들면 동일 색의 화소라도, 서로, 상기 광로 길이 조정 부(32)의 조건(크기, 깊이, 피치 등)을 변화시켜도 된다. 디스플레이를 임의의 시점에서 관찰하는 경우, 정면과 주변 영역에서는, 위치가 다르므로 시야 각도가 달라, 상기한 바와 같이 휘도 변화 특성이 다른 경우가 있기 때문이다.As can be seen from the result of FIG. 9, when the depth of the concave portion is made common to all the pixels, since the characteristics obtained from the remaining green and red are different with respect to the blue, a different depth may be employed. Specifically, in the example of FIG. 9, the comparative example has a characteristic that the angle dependence of the luminance change is smaller for the blue, so in this case, even if the recess is not formed or the depth d of the recess is shallow do. If the half exposure described above is adopted, it is also easy to change the depth only in the blue region. Of course, the optical path length adjusting part 32 may be formed, not formed, the depth d may be changed, or the formation pitch may be changed, not only blue but only the pixel of a different color according to conditions. For example, when the arrangement of the pixels is a Δ array and the layout and the shape of the pixels of the same color are different from row to row, for the pixels of the same color, the pitch sizes of the optical path length adjusting unit 32 are the same. It is more preferable to adjust to the shape of each pixel. On the other hand, depending on the position of each pixel on the display, for example, even pixels of the same color, the conditions (size, depth, pitch, etc.) of the optical path length adjusting part 32 may be changed. This is because when the display is observed at any point in time, the front and the peripheral areas have different viewing angles because the positions are different, and thus the luminance change characteristic may be different as described above.

또한, 오목부(34)의 형성 피치가 매우 작아지면 마찬가지로 산란 등이 일어나기 쉬워지고, 또한, 유기 EL 소자(100)의 형성면의 요철을 무시할 수 없게 되어, 발광 소자층(120) 등이 이 요철을 완전하게 피복하는 것이 어려워져 신뢰성을 해칠 가능성도 있다. 이 관점에서도, 오목부(34)의 측면에는 테이퍼가 형성되어 있는 것이 보다 바람직하다. 여기서, 도 6에 도시한 오목부(34)의 고저차(깊이) d, 오목부(34)의 측면의 테이퍼각 θ, 반경(크기, 형성 피치에 대응) s는, 각각, 이하와 같은 조건을 만족하는 것이 바람직하다. 즉, 0.1㎛≤d≤3.0㎛, 0°＜θ≤45°, 2s=2d/tanθ로 한다.In addition, when the formation pitch of the concave portion 34 becomes very small, scattering or the like is likely to occur similarly, and the unevenness of the forming surface of the organic EL element 100 cannot be ignored. It is difficult to completely coat the unevenness, which may impair reliability. Also from this viewpoint, it is more preferable that the taper is formed in the side surface of the recessed part 34. FIG. Here, the height difference (depth) d of the recessed part 34 shown in FIG. 6, the taper angle (theta) of the side surface of the recessed part 34, and the radius (size, corresponding to formation pitch) s, respectively, are as follows. It is desirable to be satisfied. That is, 0.1 micrometer <= d <= 3.0micrometer, 0 degree <(theta) <45 degree, and 2s = 2d / tan (theta).

[이온 주입에 의한 광로 길이 조정][Optical path length adjustment by ion implantation]

도 10은, 광로 길이 조정부(32)의 다른 예를 도시하고 있으며, 여기서는, 소정의 절연층, 예를 들면 TFT층 중의 층간 절연층(20)이나 게이트 절연층(16) 등에 채용되는 SiN층(SiO2층이어도 됨)에, 이온 주입 영역(314)을 형성하여, 국부적으로 굴절률을 비주입 영역(316)으로 변화시킴으로써 광로 길이를 조정하고 있다. 주입하는 이온은, 비주입부에서 굴절률에 차이가 나면 특별히 한정되지 않지만, 일례로서 K, Fe, Cu 등의 금속 이온을 들 수 있다. 또한 주입 대상으로서는, 상기와 같은 절연층에 한하지 않고, 소자가 형성되는 기판(10)이라도 된다. 전술한 바와 같 이 평탄화 절연층(30) 등에 물리적인 요철을 형성하는 것과 마찬가지로, 광로 길이를 변화시키는 기능을 하기 위해, 비주입 영역(316)과 주입 영역(314)의 굴절률의 차이를 Δn으로 하고, 주입 깊이를 d로 하면, 그 곱 Δnd가, 예를 들면 Δnd≒1.6×1000㎚=1600㎚ 정도로 되도록 주입 이온 및 깊이 d를 선택하면 된다.FIG. 10 shows another example of the optical path length adjusting unit 32. Here, a SiN layer (for example, an interlayer insulating layer 20, a gate insulating layer 16, etc. in a predetermined insulating layer, for example, a TFT layer) is employed. The optical path length is adjusted by forming an ion implantation region 314 in the SiO 2 layer, and locally changing the refractive index to the non-implantation region 316. The ion to be implanted is not particularly limited as long as there is a difference in refractive index in the non-implanted portion, and examples thereof include metal ions such as K, Fe, and Cu. In addition, the implantation object may be the substrate 10 in which the element is formed, as well as the above insulating layer. As described above, similarly to the formation of physical irregularities in the planarization insulating layer 30 or the like, in order to change the optical path length, the difference between the refractive indices of the non-injection region 316 and the injection region 314 is Δn. Then, if the implantation depth is d, the implantation ion and the depth d may be selected so that the product? Nd is, for example, about? Nd ≒ 1.6 × 1000 nm = 1600 nm.

[톱 에미션][Top emission]

이상의 설명에서는, 유기 EL 소자가 형성된 기판(제1 기판)측으로부터 광을 사출하는 이른바 보텀 에미션형의 발광 디스플레이에서의 소자와 제1 기판의 관찰측 표면과의 사이의 광로 길이 조정을 설명했지만, 제1 기판의 소자 형성면측에 밀봉 부착되는 제2 기판측으로부터 외부로 광을 사출하는 이른바 톱 에미션형의 발광 디스플레이에서도, 1 화소 영역 내에서 광로 길이가 다른 영역을 형성하기 위해 광로 길이 조정부를 형성하여도 된다. 도 11 및 도 12는, 이러한 톱 에미션형의 발광 디스플레이에서의 광로 길이 조정의 예를 도시하고 있다. 도 11에서는, 제2 기판(300) 위에 필요에 따라 파장 조정층(예를 들면 컬러 필터)(26)이 형성되고, 이 파장 조정층(26)을 피복하여 평탄화 절연층(330)을 형성하고, 이 평탄화 절연층(330)의 소자 대향면측에, 광로 길이 조정부(320)로서 오목부(340), 볼록부(360)를 형성하고 있다. 이 구성에서는, 전술의 도 1 등에 도시한 광로 길이 조정부(32)와 동등한 기능을 한다.In the above description, the optical path length adjustment between the element and the observation side surface of the first substrate in the so-called bottom emission type light emitting display that emits light from the substrate (first substrate) side on which the organic EL element is formed has been described. Even in a so-called top emission type light emitting display that emits light from the second substrate side sealed to the element formation surface side of the first substrate to the outside, an optical path length adjusting portion is formed to form regions having different optical path lengths within one pixel area. You may also do it. 11 and 12 show examples of optical path length adjustment in such a top emission type light emitting display. In FIG. 11, a wavelength adjusting layer (for example, a color filter) 26 is formed on the second substrate 300 as necessary, and the planarization insulating layer 330 is formed by covering the wavelength adjusting layer 26. The concave portion 340 and the convex portion 360 are formed on the element opposing surface side of the planarization insulating layer 330 as the optical path length adjusting portion 320. In this structure, it functions as the optical path length adjusting part 32 shown in FIG.

또한 도 12에서는, 상기 도 1 등과 마찬가지로 제1 기판(10)측의 유기 EL 소자(100) 아래에 형성된 평탄화 절연층(30)에 광로 길이 조정부(32)를 형성하고, 제2 기판(300)측에는 필요에 따라 파장 조정층(26)을 형성한다. 이 경우의 광로 길 이 조정부(32)는, 그 요철에 따른 요철을 발광 소자층에 형성함으로써, 발광층으로부터 제2 기판(300)의 관찰면측까지의 광로 길이를 변화시키는 역할을 한다.12, the optical path length adjusting part 32 is formed in the planarization insulating layer 30 formed under the organic electroluminescent element 100 by the side of the 1st board | substrate 10 similarly to the said FIG. On the side, the wavelength adjustment layer 26 is formed as needed. In this case, the optical path length adjusting unit 32 serves to change the optical path length from the light emitting layer to the observation surface side of the second substrate 300 by forming the unevenness corresponding to the unevenness in the light emitting element layer.

이상에 설명한 1 화소 영역 내에서 광로 길이 조정을 행하는 구성은, 도 1에 도시하는 바와 같은 제1 전극(200)측으로부터 발광층에서 얻어진 광을 외부에 사출하는 보텀 에미션형의 EL 디스플레이 및 상기 도 11 또는 도 12에 도시하는 바와 같은 제2 전극(제2 기판(300))측으로부터 발광층에서 얻어진 광을 외부에 사출하는 톱 에미션형의 EL 디스플레이 중 어느 것에서도, 또한, 소자 내에서 얻어진 광을 공진에 의해 증폭하는 마이크로 캐비티 기구를 구비한 디스플레이에 적용하여, 마찬가지로 효과를 얻을 수 있다. 마이크로 캐비티 기구는, 예를 들면 광 사출측에 위치하는 전극을 투명 전극이 아니라, 반투과형 전극으로 하고(투명 전극 재료층과 반사 재료층의 적층 구조이어도 됨), 반투과 전극과, 이것과 대향하는 반사 전극 사이의 광학 길이를 공진 파장에 일치하도록 설계함으로써 실현할 수 있다.The structure for adjusting the optical path length in the one-pixel region described above is a bottom emission type EL display that emits light obtained from the light emitting layer from the first electrode 200 side as shown in FIG. Alternatively, any of the top emission type EL displays that emit light obtained from the light emitting layer from the second electrode (second substrate 300) side as shown in FIG. 12 to the outside may also resonate the light obtained in the element. The effect can be similarly applied to the display provided with the micro cavity mechanism which amplifies by. The microcavity mechanism is, for example, the electrode positioned on the light exit side as a semi-transmissive electrode instead of a transparent electrode (may be a laminated structure of a transparent electrode material layer and a reflective material layer), and the semi-transmissive electrode is opposed to this. This can be achieved by designing the optical length between the reflective electrodes to match the resonant wavelength.

[다른 구체예][Other embodiments]

도 13은, 도 1에 도시하는 바와 같은 각 화소에 동일 발광색의 유기 EL 소자를 채용하고, 전술한 바와 같이 각 화소에 대응지어진 표시색에 따라 광로 길이 조정부(32)의 요철 깊이를 변경한 경우의 요부 단면 구조의 일례를 도시하고 있다. TFT(도시 생략)층 위를 피복하는 층간 절연층(20) 위에는, 각 화소에 대응지어진 표시색에 따라 R용, G용, B용의 파장 변환층(컬러 필터층)(26)이 형성되어 있다. 이 파장 변환층(26)이 형성되어 있지 않은 화소는, 백색 발광 유기 EL 소자를 채용한 경우의 백색(W) 표시용 화소이다. 즉, 각 화소에 R, G, B 표시용 외에, 백 색(W) 표시용을 형성하고, R, G, B, W의 4색으로 1 화소 단위를 구성하는 경우, W 표시용 화소에서는, 유기 EL 소자로부터의 백색광을 그대로 외부에 사출한다.FIG. 13 illustrates an organic EL element having the same emission color as each pixel as shown in FIG. 1, and the depth of concavities and convexities of the optical path length adjusting unit 32 is changed in accordance with the display color associated with each pixel as described above. An example of the principal part cross-sectional structure is shown. On the interlayer insulating layer 20 covering the TFT (not shown) layer, a wavelength conversion layer (color filter layer) 26 for R, G, and B is formed in accordance with the display color associated with each pixel. . The pixel in which this wavelength conversion layer 26 is not formed is a pixel for white (W) display in the case of employing a white light emitting organic EL element. That is, in the case of forming a white (W) display in addition to the R, G, and B displays in each pixel, and forming one pixel unit with four colors of R, G, B, and W, in the W display pixel, White light from an organic EL element is emitted to the outside as it is.

R, G, B용의 각 파장 변환층(26)은, 각각 백색광을 적색광, 녹색광, 청색광으로 하고, 이용되는 재료가 서로 다르다. 이 때문에, 각 변환층(26)의 두께는 R, G, B에서 도 13에 도시하는 바와 같이 동일하지 않은 경우가 많다. 또한, 상기와 같이 W 화소에는 변환층(26)을 형성하지 않는다. 즉, 이 경우, 이들 변환층(26)을 피복하여 형성되는 평탄화 절연층(30)은, 다른 색의 화소 영역에서 서로 그 두께가 다르다. 따라서, 각 화소 영역에서, 평탄화 절연층(30)에 형성 가능한 오목부(34)의 깊이는 색마다 다르다. 도 13에 도시하는 바와 같이, 오목부(34)의 요구 깊이가 큰 화소 영역에서, 형성되는 평탄화 절연층(30)이 두꺼운(변환층(26)이 얇은) 경우에는, 기판 전체에 형성하는 평탄화 절연층(30)의 두께를 가장 깊은 오목부(34)에 따라 두껍게 설정하지 않아도, 파장 변환층(26)을 노출시키지 않아, 각 화소 영역에 최적의 깊이의 오목부(34)를 형성하는 것이 가능해진다. 또한, 도 13에 도시하는 바와 같이 백색 표시용 화소에 대해서는, 사출광이 단일 파장은 아니기 때문에, 복수의 서로 다른 깊이의 오목부(34)를 동일 화소 영역 내에 형성함으로써, 정확한 백색광을 외부에 사출시키는 것이 가능해진다.Each wavelength conversion layer 26 for R, G, and B uses white light as red light, green light, and blue light, and the materials used are different from each other. For this reason, the thickness of each conversion layer 26 is often not the same as shown in FIG. 13 in R, G, and B. As shown in FIG. As described above, the conversion layer 26 is not formed in the W pixel. That is, in this case, the planarization insulating layer 30 formed by covering these conversion layer 26 differs in the thickness in the pixel area of a different color. Therefore, in each pixel area, the depth of the recessed part 34 which can be formed in the planarization insulating layer 30 differs for every color. As shown in FIG. 13, in the pixel area where the required depth of the recessed part 34 is large, when the planarization insulating layer 30 formed is thick (thin conversion layer 26), planarization formed in the whole board | substrate Even if the thickness of the insulating layer 30 is not set thickly along the deepest concave portion 34, the concave portion 34 having an optimal depth is formed in each pixel region without exposing the wavelength conversion layer 26. It becomes possible. Further, as shown in FIG. 13, since the emitted light is not a single wavelength for the white display pixel, a plurality of recesses 34 having different depths are formed in the same pixel area, thereby accurately emitting white light to the outside. It becomes possible.

도 14는, 광로 길이 조정부(32)의 다른 구성예를 도시한다. 도 14의 예에서는, 소정의 제1 절연층(302)에 요철을 형성한 후, 그 표면의 요철을 매립하도록, 제1 절연층(302)과 다른 굴절률을 갖는 재료로 이루어지는 제2 절연층(304)을 형성하고, 제2 절연층(304)의 상면의 평활화를 달성하고 있다. 제2 절연층(304) 위에 유기 EL 소자(100)를 형성하는 경우, 전술한 바와 같이, 소자 신뢰성 향상의 관점에서, 소자 형성면은 평탄한 쪽이 바람직하다. 도 14의 구성이면, 제2 절연층(304)의 상면인 소자 형성면은 평탄성을 유지할 수 있다. 또한 제1 절연층(302)에 요철을 형성하고, 그 요철을 제2 절연층(304)이 매립하기 때문에, 제1 절연층(302) 및 제2 절연층(304)의 두께, 즉 제1 및 제2 절연층의 각 광학 길이를 1 화소 영역 내에서 변경할 수 있다. 보다 구체적으로는, 제1 절연층(302)으로서는, 예를 들면 층간 절연층(20)에도 채용되어 있는 SiN과 SiO2의 적층체, 제2 절연층(304)으로서는 평탄화 절연층(30)을 이용할 수 있다. 전술한 바와 같이, SiN의 굴절률은 1.9 정도, SiO2의 굴절률은 1.5 정도, 평탄화 절연 재료의 굴절률은 1.6∼1.5 정도이다. 따라서, 예를 들면 제1 절연층(302)을 아래로부터 SiN/SiO2/SiN/SiO2/SiN으로 다층 구조로 하고, 각 층에 순차적으로 형성하는 개구부를 상층만큼 크게 함으로써, 오목부(341)를 구성할 수 있다. 이와 같이 하여 얻어진 오목부(341)를 평탄화 절연 재료로 이루어지는 제2 절연층(304)이 매립함으로써, 제2 절연층(304)의 표면으로부터 제1 절연층(302)의 각 SiN층 표면까지의 거리가 복수 종류 얻어져(도 14의 예에서는 3 종류), 광로 길이 조정부(32)로서 기능시킬 수 있다.14 shows another configuration example of the optical path length adjustment unit 32. In the example of FIG. 14, after the unevenness is formed in the predetermined first insulating layer 302, the second insulating layer made of a material having a refractive index different from that of the first insulating layer 302 so as to fill the unevenness of the surface thereof ( 304 is formed and smoothing of the upper surface of the 2nd insulating layer 304 is achieved. In the case of forming the organic EL element 100 on the second insulating layer 304, as described above, the element formation surface is preferably flat from the viewpoint of element reliability improvement. 14, the element formation surface which is the upper surface of the 2nd insulating layer 304 can maintain flatness. In addition, since the unevenness is formed in the first insulating layer 302 and the unevenness of the second insulating layer 304 is embedded, the thickness of the first insulating layer 302 and the second insulating layer 304, that is, the first And each optical length of the second insulating layer can be changed within one pixel region. More specifically, as the first insulating layer 302, for example, a laminate of SiN and SiO 2 employed in the interlayer insulating layer 20, and the planarizing insulating layer 30 as the second insulating layer 304 may be used. It is available. As described above, the refractive index of SiN is about 1.9, the refractive index of SiO 2 is about 1.5, and the refractive index of the planarization insulating material is about 1.6 to 1.5. Therefore, for example, the first insulating layer 302 has a multi-layered structure of SiN / SiO 2 / SiN / SiO 2 / SiN from below, and the openings formed in each layer in sequence are made as large as the upper layer, so that the concave portion 341 is formed. ) Can be configured. Thus, the recessed part 341 obtained in this way is filled with the 2nd insulating layer 304 which consists of a planarization insulating material, and is from the surface of the 2nd insulating layer 304 to the surface of each SiN layer of the 1st insulating layer 302. FIG. Two or more types of distances are obtained (three types in the example of FIG. 14), and it can function as the optical path length adjustment part 32. FIG.

도 15는, 이른바 구분 도포 방식으로, 유기 EL 소자의 적어도 발광 재료를 R, G, B의 화소로 구분 도포한 발광 디스플레이 패널의 광로 길이 조정부(32)의 다른 구성예를 도시하고 있다. 또한, 도 1과 공통되는 구성에는 동일한 부호를 부여 하고 설명은 생략한다. 구분 도포 방식의 경우, 도 1의 경우와 달리, R, G, B에서 각 화소에 파장 변환층(26)은 특별히 필요 없다. 따라서, 층간 절연층(20) 위에는, 평탄화 절연층(30)이 형성되어 있다. 그리고, 도 15의 예에서는, 이 평탄화 절연층(30)에, 이를 관통하는 깊이의 오목부(34)를 형성하고 있다. 즉, 오목부(34)의 바닥에는 하층의 층간 절연층(20)의 표면이 노출되어 있다. 또한, 오목부(34)의 테이퍼각 θ는, 이 경우라도, 상층의 유기 EL 소자의 신뢰성 유지를 위해 가능한 한 작은 것이 바람직하고(도 15에서는, 도시의 형편상 큰 각도로 나타내고 있지만), 45° 보다 작게 하는 것이 적절하다. 이 경우, 평탄화 절연층(30)이, 예를 들면 1㎛ 정도의 두께라면, 이 평탄화 절연층(30)을 관통하는 오목부(34)를 작은 테이퍼각 θ로 형성할 수 있다. 또한, 전술한 바와 같이 예를 들면 10㎛ 정도의 설치 간격으로, 깊이 1㎛ 정도의 오목부(34)를 얻을 수 있다.FIG. 15 shows another configuration example of the optical path length adjusting portion 32 of the light emitting display panel in which at least the light emitting material of the organic EL element is coated with R, G, and B pixels by a so-called division coating method. In addition, the same code | symbol is attached | subjected to the structure common to FIG. 1, and description is abbreviate | omitted. In the case of the division coating method, unlike the case of Fig. 1, the wavelength conversion layer 26 is not particularly required for each pixel in R, G, and B. Therefore, the planarization insulating layer 30 is formed on the interlayer insulating layer 20. In the example of FIG. 15, the planarization insulating layer 30 is provided with a recess 34 having a depth penetrating the same. That is, the surface of the lower interlayer insulating layer 20 is exposed at the bottom of the recess 34. Further, even in this case, the taper angle θ of the concave portion 34 is preferably as small as possible in order to maintain the reliability of the upper organic EL element (although it is represented by a large angle for convenience of illustration), 45 It is appropriate to make it smaller than °. In this case, if the planarization insulating layer 30 is about 1 micrometer thick, the recessed part 34 which penetrates this planarization insulating layer 30 can be formed with small taper angle (theta). In addition, as described above, the concave portion 34 having a depth of about 1 μm can be obtained at an installation interval of about 10 μm, for example.

이와 같이, 평탄화 절연층(30)을 관통하는 오목부(34)를 형성함으로써, 평탄화 절연층(30) 위에 형성되는 유기 EL 소자의 제1 전극(ITO)(200)은, 오목부(34)의 저부에서, 층간 절연층(20)과 접하게 된다. 여기서, 층간 절연층(20)의 최상층으로서 SiN을 채용하는 것이 바람직하다(예를 들면 TFT측으로부터 SiN/SiO2/SiN의 3층 구조로 한다). 이에 의해, 제1 전극(ITO)(200)과 층간 절연층(20)의 계면에서는, 그 굴절률의 차가 0.1 정도인데 대해(ITO 굴절률: 1.9, SiN 굴절률: 2.0), 제1 전극과 평탄화 절연층(30)의 계면에서의 굴절률의 차는 0.4 정도(ITO 굴절률: 1.9, 평탄화 절연층 굴절률: 1.5)로 큰 관계로 된다. 이 때문에, 유기 EL 소자(100)로 부터의 광의 광로 길이를 이 오목부(34)의 유무에 의해, 적극적으로 변경할 수 있다. 따라서, 평탄화 절연층(30)이, 예를 들면 1㎛ 이하의 두께의 경우라도 충분한 광로 길이의 차를 형성할 수 있다.Thus, by forming the recessed part 34 which penetrates the planarization insulating layer 30, the 1st electrode (ITO) 200 of the organic electroluminescent element formed on the planarization insulating layer 30 is the recessed part 34. As shown in FIG. At the bottom of, it comes into contact with the interlayer insulating layer 20. Here, it is preferable to employ SiN as the uppermost layer of the interlayer insulating layer 20 (for example, to have a three-layer structure of SiN / SiO 2 / SiN from the TFT side). As a result, at the interface between the first electrode (ITO) 200 and the interlayer insulating layer 20, the difference in refractive index is about 0.1 (ITO refractive index: 1.9, SiN refractive index: 2.0), but the first electrode and the planarization insulating layer The difference of the refractive index in the interface of 30 is about 0.4 (ITO refractive index: 1.9, planarization insulating layer refractive index: 1.5), and has a big relationship. For this reason, the optical path length of the light from the organic EL element 100 can be actively changed by the presence or absence of this recessed part 34. Therefore, even when the planarization insulating layer 30 is a thickness of 1 micrometer or less, sufficient difference of the optical path length can be formed.

또한, 전원 라인(PL)이나 도시하지 않은 데이터 라인(DL) 등을 형성한 후, 도 15에서 점선으로 나타내는 바와 같이, 이들을 피복하는 기판 전체 면에, 평탄화 절연층(30) 형성 전에 보호층으로서 SiN층을 형성해도 되고(이 경우 층간 절연층은, 3층 구조로 하지 않아도 됨), 오목부(34)의 바닥에 보호층이 노출된 장소와, 평탄화 절연층(30)이 존재하는 장소에서 마찬가지로, 큰 굴절률의 차를 얻을 수 있다. 따라서, 상기와 마찬가지로, 광로 길이를 보다 적극적으로 변경할 수 있어, 얇은 평탄화 절연층(30)을 채용할 수도 있다. 또한, 도 15의 구성에서, 광로 길이 조정부(32)를 구성하는 오목부(34)를 형성하는 절연층으로서, 보다 얇은 층을 채용하는 것도 가능하므로, 평탄화 절연 재료를 이용한 구성에는 한하지 않고, 예를 들면 평탄화 절연 재료와 동일한 정도의 굴절률의 SiO2 등을 이용한 절연층을 채용할 수도 있다.In addition, after forming the power supply line PL, the data line DL (not shown), etc., as shown by the dotted line in FIG. In the case where the SiN layer may be formed (in this case, the interlayer insulating layer does not have to be a three-layer structure), the protective layer is exposed at the bottom of the concave portion 34, and the place where the planarization insulating layer 30 exists. Similarly, a large difference in refractive index can be obtained. Therefore, similarly to the above, the optical path length can be changed more actively, and the thin planarization insulating layer 30 can be employed. In addition, in the structure of FIG. 15, since a thinner layer can also be used as an insulating layer which forms the recessed part 34 which comprises the optical path length adjustment part 32, it is not limited to the structure using a planarization insulating material, For example, an insulating layer using SiO 2 or the like having the same refractive index as that of the planarization insulating material may be employed.

이상에서는, 발광 소자로서 유기 EL 소자를 이용한 발광 디스플레이를 예로 들어 설명하였지만, 발광 소자는 무기 EL 소자 등의 다른 박막 발광 소자라도 효과를 얻을 수 있다.In the above, the light emitting display using the organic EL element as the light emitting element has been described as an example, but the light emitting element can be obtained even by other thin film light emitting elements such as inorganic EL elements.

각 화소에 발광 소자를 구비하는 발광 디스플레이에 이용 가능하다.It can be used for a light emitting display provided with a light emitting element in each pixel.

Claims (20)

복수의 화소를 갖고, 각 화소는, 제1 전극과 제2 전극 사이에 적어도 발광층을 포함하는 발광 소자층이 형성된 발광 소자를 갖고,It has a several pixel, Each pixel has the light emitting element in which the light emitting element layer containing the light emitting layer at least was formed between the 1st electrode and the 2nd electrode, 제1 기판 상방에 상기 발광 소자가 형성되고, 상기 발광 소자로부터의 광이 외부에 사출되는 발광 디스플레이로서,A light emitting display in which the light emitting element is formed above a first substrate, and light from the light emitting element is emitted to the outside. 상기 발광 소자와 디스플레이 관찰측 표면 사이에 절연층이 형성되고,An insulating layer is formed between the light emitting element and the display observation side surface, 상기 절연층에는, 1 이상의 화소 영역에서 요철이 형성되어, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이를 조정하는 광로 길이 조정부가 구성되고,In the insulating layer, an unevenness is formed in at least one pixel region, and an optical path length adjusting portion for adjusting the optical path length from the light emitting layer to the display observation side surface is provided. 상기 요철부의 오목부 또는 볼록부의 지름은, 약 10㎛이며,The diameter of the concave or convex portion of the uneven portion is about 10 μm, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이가, 상기 광로 길이 조정부에 의해 1 화소 영역 내에서 복수 형성되어, 복수의 간섭 발생 조건이 1 화소 영역 내에 설정되어 있는 것을 특징으로 하는 발광 디스플레이.A plurality of optical path lengths from the light emitting layer to the display observation side surface are formed in a plurality of pixel areas by the optical path length adjusting unit, and a plurality of interference generating conditions are set in one pixel area. 제1항에 있어서,The method of claim 1, 상기 광로 길이 조정부는, 각 화소 영역 내의 발광 영역에만 형성되어 있는 것을 특징으로 하는 발광 디스플레이.And the optical path length adjusting unit is formed only in the light emitting area in each pixel area. 제1항에 있어서,The method of claim 1, 상기 각 화소에는, 상기 제1 기판 상방에 형성되어 상기 발광 소자를 제어하는 1 이상의 상기 스위치 소자를 포함하는 회로 소자를 구비하는 것을 특징으로 하는 발광 디스플레이. Each pixel includes a circuit element formed above the first substrate, the circuit element including one or more of the switch elements to control the light emitting element. 제1항에 있어서,The method of claim 1, 상기 요철은, 상기 발광층과 상기 제1 기판 사이에 형성된 평탄화 절연층에 형성되는 것을 특징으로 하는 발광 디스플레이.The unevenness is formed in the planarization insulating layer formed between the light emitting layer and the first substrate. 제1항에 있어서,The method of claim 1, 상기 제1 기판의 상기 발광 소자 형성면측에는 제2 기판이 밀봉 부착되고,A second substrate is sealedly attached to the light emitting element formation surface side of the first substrate, 상기 요철은, 상기 발광층과 상기 제2 기판 사이에 형성된 절연층에 형성되고,The unevenness is formed in the insulating layer formed between the light emitting layer and the second substrate, 상기 발광 소자로부터의 광이 상기 제2 기판을 투과하여 외부에 사출되는 것을 특징으로 하는 발광 디스플레이.Wherein the light from the light emitting element passes through the second substrate and is emitted to the outside. 복수의 화소를 갖고, 발광 소자로부터의 광을 외부에 사출하는 발광 디스플레이로서,A light emitting display having a plurality of pixels and emitting light from a light emitting element to the outside, 각 화소는, 제1 전극과 제2 전극 사이에 적어도 발광층을 포함하는 발광 소자층이 형성된 상기 발광 소자와, 상기 발광 소자와 제1 기판의 층간에 형성되며, 상기 발광 소자를 화소마다 제어하기 위한 1 이상의 스위치 소자를 포함하는 회로 소자를 갖고,Each pixel is formed between a light emitting element layer having at least a light emitting layer comprising a light emitting layer between a first electrode and a second electrode, and is formed between layers of the light emitting element and the first substrate, for controlling the light emitting element for each pixel. Having a circuit element comprising at least one switch element, 상기 회로 소자와, 대응하는 상기 스위치 소자에 접속되는 상기 발광 소자와의 층간에는 절연층이 형성되고,An insulating layer is formed between the circuit element and the light emitting element connected to the corresponding switch element; 상기 절연층에는, 1 이상의 화소 영역에서, 그 화소 영역의 발광 영역 내에만 선택적으로 요철이 형성되어, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이를 조정하는 광로 길이 조정부가 구성되고,In the insulating layer, an unevenness is selectively formed only in the light emitting region of the pixel region in at least one pixel region, and an optical path length adjusting portion for adjusting the optical path length from the light emitting layer to the display observation side surface is provided. 상기 광로 길이 조정부에 의해, 상기 발광층으로부터 디스플레이 관찰측 표면까지의 광로 길이가, 1 화소 영역 내에서 복수 형성되어, 복수의 간섭 발생 조건이 1 화소 영역 내에 설정되어 있는 것을 특징으로 하는 발광 디스플레이.A plurality of optical path lengths from the light emitting layer to the display observation side surface are formed in one pixel area by the optical path length adjusting unit, and a plurality of interference generating conditions are set in one pixel area. 제6항에 있어서,The method of claim 6, 상기 절연층에 형성된 요철의 오목부 또는 볼록부는, 상기 1 화소 영역의 단변 방향을 따라 2개 이상 나열되어 형성되며, 상기 요철의 고저차는, 0㎛보다 크고 3.0㎛ 이하인 것을 특징으로 하는 발광 디스플레이.The concave or convex portions of the irregularities formed in the insulating layer are formed in two or more lines along the short side direction of the one pixel region, and the elevation difference of the irregularities is larger than 0 µm and 3.0 µm or less. 제6항에 있어서,The method of claim 6, 상기 각 화소에 대응지어진 표시색에 따라, 상기 요철을 구성하는 오목부 또는 볼록부의 크기, 또는 1 화소 영역 내에서의 총수 중 적어도 한쪽이, 다른 화소와 상이한 적어도 1개의 화소를 갖는 것을 특징으로 하는 발광 디스플레이.According to the display color corresponding to each said pixel, at least one of the magnitude | size of the recessed part or convex part which comprises the said unevenness | corrugation, or the total number in 1 pixel area | region has at least 1 pixel different from another pixel, It is characterized by the above-mentioned. Luminous display. 제6항에 있어서,The method of claim 6, 각 화소에 대응지어진 표시색에 따라, 상기 복수의 화소의 각 화소 영역에서의 상기 요철의 고저차가, 다른 화소와 상이한 적어도 1개의 화소를 갖는 것을 특징으로 하는 발광 디스플레이.A light-emitting display characterized in that the elevation difference of the unevenness in each pixel region of the plurality of pixels has at least one pixel different from the other pixels in accordance with the display color associated with each pixel. 제6항에 있어서,The method of claim 6, 상기 요철부를 구성하는 오목부 또는 볼록부의 1 화소 영역 내에서의 서로의 설치 간격은, 상기 복수의 화소 중, 적어도 동일색의 화소 영역에서 동일한 것을 특징으로 하는 발광 디스플레이.The mutually spaced intervals in one pixel region of the concave portion or convex portion constituting the uneven portion are the same in at least pixel regions of the same color among the plurality of pixels. 제6항에 있어서,The method of claim 6, 상기 요철을 구성하는 오목부의 1 화소 영역 내에서의 설치 간격은, 상기 복수 화소의 상기 디스플레이 상의 위치에 따라 다른 것을 특징으로 하는 발광 디스플레이.The installation interval in the one pixel area | region of the recessed part which comprises the said unevenness | corrugation changes with the position on the said display of the said several pixel, The light emitting display characterized by the above-mentioned. 제6항에 있어서,The method of claim 6, 상기 절연층을 피복하고 그 절연층과 다른 굴절률을 구비하는 평탄화층이 형성되고, 그 평탄화층에 의해 상기 절연층의 상기 요철에 의한 표면의 요철이 평탄화되며, 상기 평탄화층의 상방에 상기 발광 소자가 형성되어 있는 것을 특징으로 하는 발광 디스플레이.A planarization layer covering the insulating layer and having a refractive index different from that of the insulating layer is formed, and the unevenness of the surface by the unevenness of the insulating layer is flattened by the planarization layer, and the light emitting device above the planarization layer. A light emitting display, characterized in that is formed. 제6항에 있어서,The method of claim 6, 기판 평면 방향에 대한 상기 요철부를 구성하는 오목부의 저부의 테이퍼각은, 0°보다 크고 45° 이하인 것을 특징으로 하는 발광 디스플레이.The taper angle of the bottom part of the recessed part which comprises the said uneven part with respect to a board | substrate plane direction is larger than 0 degree, and is 45 degrees or less, The light emitting display characterized by the above-mentioned. 제6항에 있어서,The method of claim 6, 상기 발광층은, 상기 복수 화소의 어느 것에서도 동일 파장의 광을 발광하고,The light emitting layer emits light of the same wavelength in any of the plurality of pixels, 상기 발광 소자와 디스플레이 관찰측 표면까지의 사이에는,Between the light emitting element and the display observation side surface, 상기 복수의 화소 중의 적어도 일부의 화소에서, 각각 대응지어진 색을 얻기 위한 파장 조정층이 형성되어 있는 것을 특징으로 하는 발광 디스플레이.A light emitting display, characterized in that a wavelength adjusting layer is formed in at least some of the plurality of pixels to obtain corresponding colors, respectively. 제6항에 있어서,The method of claim 6, 상기 발광층은, 상기 복수의 화소에서, 각각 대응지어진 색의 광을 발광하고,The light emitting layer emits light of a color corresponding to each of the plurality of pixels, 상기 발광 소자로부터 사출되며, 1 화소 영역 내에서 상기 제1 기판 또는 상기 제2 기판으로부터 외부에 사출되는 광 중, 적어도, 상기 광로 길이 조정부를 통과한 광의 광로 길이가, 그 광로 길이 조정부를 통과하지 않은 광의 광로 길이와 다른 것을 특징으로 하는 발광 디스플레이.Of the light emitted from the light emitting element and emitted from the first substrate or the second substrate to the outside in one pixel region, at least, the optical path length of the light passing through the optical path length adjusting unit does not pass through the optical path length adjusting unit. A light emitting display, characterized in that it is different from the light path length of the light. 제6항에 있어서,The method of claim 6, 상기 요철이 형성되는 상기 절연층은, 평탄화 절연층인 것을 특징으로 하는 발광 디스플레이.The insulating layer on which the unevenness is formed is a flattening insulating layer. 제16항에 있어서,The method of claim 16, 상기 평탄화 절연층 위에 상기 발광 소자가 적층 형성되어 있는 것을 특징으로 하는 발광 디스플레이.A light emitting display, wherein the light emitting elements are stacked on the planarization insulating layer. 제6항에 있어서,The method of claim 6, 상기 광로 길이 조정부를 구성하는 절연층의 요철의 고저차는, 사출광의 시야 각도의 변화에 대한 U, V 좌표 (Δu′2+Δv′2)1/2로 표시되는 색차가, 0.02 미만을 만족하는 값인 것을 특징으로 하는 발광 디스플레이.As for the height difference of the unevenness | corrugation of the insulating layer which comprises the said optical path length adjustment part, the color difference represented by U, V coordinate ((DELTA) u'2 + (Delta) ' 1/2 ) 1/2 with respect to the change of the viewing angle of an emitted light satisfies less than 0.02. Light-emitting display, characterized in that the value. 제6항에 있어서,The method of claim 6, 상기 광로 길이 조정부를 구성하는 절연층의 요철의 고저차는, 사출광의 시야 각도의 변화에 대한 x, y 좌표 (Δx2+Δy2)1/2로 표시되는 색차가, 0.035 미만을 만족하는 값인 것을 특징으로 하는 발광 디스플레이.The height difference of the unevenness of the insulating layer constituting the optical path length adjusting unit is a color difference represented by the x, y coordinates (Δx2 + Δy2) 1/2 with respect to the change in the viewing angle of the emitted light is a value satisfying less than 0.035. Luminous display. 제6항에 있어서,The method of claim 6, 상기 요철의 저부의 기판 평면 방향에 대한 테이퍼각은, 상기 요철이 형성되어 있는 각 화소에서 일정한 것을 특징으로 하는 발광 디스플레이.The taper angle with respect to the board | substrate plane direction of the bottom part of the said unevenness | corrugation is constant in each pixel in which the said unevenness | corrugation is formed, The light emitting display characterized by the above-mentioned.
KR1020067025117A 2004-04-30 2005-04-27 Light-emitting display KR100776907B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067025117A KR100776907B1 (en) 2004-04-30 2005-04-27 Light-emitting display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00135968 2004-04-30
KR1020067025117A KR100776907B1 (en) 2004-04-30 2005-04-27 Light-emitting display

Publications (2)

Publication Number Publication Date
KR20070017396A KR20070017396A (en) 2007-02-09
KR100776907B1 true KR100776907B1 (en) 2007-11-19

Family

ID=41637486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067025117A KR100776907B1 (en) 2004-04-30 2005-04-27 Light-emitting display

Country Status (1)

Country Link
KR (1) KR100776907B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367136B1 (en) * 2007-07-27 2014-02-25 삼성디스플레이 주식회사 Organic light emitting device and manufacturing method thereof
KR102014885B1 (en) * 2012-12-26 2019-08-28 삼성디스플레이 주식회사 Organic light emitting display and manufacturing method thereof
TWI612689B (en) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 Light-emitting device
KR102304104B1 (en) * 2014-11-21 2021-09-23 삼성디스플레이 주식회사 Organic light emitting diode display device and method manufacturing of the same
KR102612903B1 (en) * 2015-07-02 2023-12-12 삼성디스플레이 주식회사 Organic light emitting diode display
KR101947643B1 (en) 2016-12-02 2019-02-13 엘지전자 주식회사 Display device using semiconductor light emitting device
KR102429944B1 (en) * 2017-09-27 2022-08-04 엘지디스플레이 주식회사 Electroluminescent Device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190883A (en) * 1995-12-29 1997-07-22 Nec Corp Resonating organic membrane el element
JP2000040584A (en) * 1998-07-23 2000-02-08 Toppan Printing Co Ltd Organic electroluminescence display element
JP2000284705A (en) * 1999-04-01 2000-10-13 Idemitsu Kosan Co Ltd Optical display device and production of optical display device
JP2003043953A (en) * 2001-05-01 2003-02-14 Seiko Epson Corp Electro-optic device, manufacturing method therefor, and electronic equipment
JP2003133062A (en) * 2001-10-30 2003-05-09 Idemitsu Kosan Co Ltd Organic electroluminescence emitting device
JP2004031350A (en) * 2002-06-27 2004-01-29 Eastman Kodak Co Active matrix type organic light-emitting diode display unit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190883A (en) * 1995-12-29 1997-07-22 Nec Corp Resonating organic membrane el element
JP2000040584A (en) * 1998-07-23 2000-02-08 Toppan Printing Co Ltd Organic electroluminescence display element
JP2000284705A (en) * 1999-04-01 2000-10-13 Idemitsu Kosan Co Ltd Optical display device and production of optical display device
JP2003043953A (en) * 2001-05-01 2003-02-14 Seiko Epson Corp Electro-optic device, manufacturing method therefor, and electronic equipment
JP2003133062A (en) * 2001-10-30 2003-05-09 Idemitsu Kosan Co Ltd Organic electroluminescence emitting device
JP2004031350A (en) * 2002-06-27 2004-01-29 Eastman Kodak Co Active matrix type organic light-emitting diode display unit

Also Published As

Publication number Publication date
KR20070017396A (en) 2007-02-09

Similar Documents

Publication Publication Date Title
WO2005107327A1 (en) Light-emitting display
US11081529B2 (en) Display device
US9240571B2 (en) Organic light emitting diode display device and method of manufacturing the same
US11063244B2 (en) Electroluminescent display device
JP4163567B2 (en) Light-emitting display device
KR100776907B1 (en) Light-emitting display
KR20090089151A (en) Organic light emitting diode display and method for manufacturing the same
KR20130044383A (en) Organic el display panel and oraganic el display apparatus having the same and method of manufacturing organic el display panel
KR102587398B1 (en) Organic light emitting display device
CN110649067B (en) Light emitting display device and method of manufacturing the same
JP5831100B2 (en) Organic EL display device
JP6561284B2 (en) Display device
KR20190036121A (en) Electroluminescent Display Device
JP2017152328A (en) Display device
KR20090112090A (en) Organic light emitting diode display and method for manufacturing the same
US7453201B2 (en) Display apparatus and method for manufacturing same
KR101951276B1 (en) Organic light emitting display device with light-scattering layer
KR102668651B1 (en) Display device and manufacturing method thereof
KR20220029193A (en) Light emitting display apparatus
JP6804591B2 (en) Display device
KR20070056566A (en) Organic light-emitting display apparatus and surface light source apparatus
JP2003100465A (en) Display equipment of active-matrix system
KR100683658B1 (en) Organic electro luminescence display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 12