KR100776148B1 - Method of manufacturing cmos image sensor - Google Patents

Method of manufacturing cmos image sensor Download PDF

Info

Publication number
KR100776148B1
KR100776148B1 KR1020010068962A KR20010068962A KR100776148B1 KR 100776148 B1 KR100776148 B1 KR 100776148B1 KR 1020010068962 A KR1020010068962 A KR 1020010068962A KR 20010068962 A KR20010068962 A KR 20010068962A KR 100776148 B1 KR100776148 B1 KR 100776148B1
Authority
KR
South Korea
Prior art keywords
gate
mask
region
photoresist film
image sensor
Prior art date
Application number
KR1020010068962A
Other languages
Korean (ko)
Other versions
KR20030037870A (en
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010068962A priority Critical patent/KR100776148B1/en
Publication of KR20030037870A publication Critical patent/KR20030037870A/en
Application granted granted Critical
Publication of KR100776148B1 publication Critical patent/KR100776148B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient

Abstract

본 발명은 공정시간을 단축시키면서 데드존 및 채도신호 특성을 확보할 수 있는 포토다이오드의 딥 N- 영역 프로파일을 구현할 수 있는 CMOS 이미지 센서의 제조방법을 제공한다. 본 발명에 따른 CMOS 이미지 센서의 제조방법은 트랜스퍼트랜지스터 및 포토다이오드 영역이 정의된 제 1 도전형 반도체 기판 상에 게이트 절연막 및 폴리실리콘막을 순차적으로 형성하는 단계; 폴리실리콘막 상부에 볼록형상의 마스크를 형성하는 단계; 이 마스크를 이용하여 폴리실리콘막을 식각하여 트랜스퍼트랜지스터의 게이트를 형성하는 단계; 게이트가 형성된 기판 상에 포토다이오드 영역이 노출되도록 포토레지스트막을 형성하는 단계; 및 포토레지스트막을 마스크로하여 이온주입공정으로 제 2 도전형의 저농도 불순물이온을 깊게 주입하여 게이트의 하부와 일부 오버랩하는 프로파일을 갖는 제 2 도전형의 저농도 딥 불순물영역을 형성하는 단계를 포함한다. 여기서, 볼록형상의 마스크는 하드 마스크 또는 포토레지스트막으로 형성한다. 또한, 딥 불순물영역 형성을 위한 이온주입은 볼록형상의 마스크에 의해 이온의 선택적 게이트 채널링이 일어나기에 적합한 에너지로 수행한다.The present invention provides a method of manufacturing a CMOS image sensor that can implement a deep N-region profile of a photodiode capable of securing dead zone and chroma signal characteristics while shortening processing time. A method of manufacturing a CMOS image sensor according to the present invention includes the steps of sequentially forming a gate insulating film and a polysilicon film on a first conductivity-type semiconductor substrate in which a transfer transistor and a photodiode region are defined; Forming a convex mask on the polysilicon layer; Etching the polysilicon film using the mask to form a gate of the transfer transistor; Forming a photoresist film on the substrate on which the gate is formed to expose the photodiode region; And deeply injecting low-concentration impurity ions of the second conductivity type in the ion implantation process using the photoresist film as a mask to form a low-concentration deep impurity region of the second conductivity type having a profile partially overlapping the lower portion of the gate. Here, the convex mask is formed of a hard mask or a photoresist film. In addition, ion implantation for forming a deep impurity region is performed with energy suitable for selective gate channeling of ions by a convex mask.

데드존, 채도신호, 채널링Dead Zone, Saturation Signal, Channeling

Description

씨모스 이미지 센서의 제조방법{METHOD OF MANUFACTURING CMOS IMAGE SENSOR} Manufacturing method of CMOS image sensor {METHOD OF MANUFACTURING CMOS IMAGE SENSOR}             

도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도.1A to 1E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a first embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 제 2 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도.
2A to 2C are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a second embodiment of the present invention.

※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing

10, 20 : 반도체 기판 11, 21 : 필드 절연막10, 20: semiconductor substrate 11, 21: field insulating film

12, 22 : 게이트 절연막 13, 23 : 폴리실리콘막12, 22: gate insulating film 13, 23: polysilicon film

13A, 23A : 게이트 14 : 절연막13A, 23A: Gate 14: insulating film

14A, 14B : 하드 마스크 15, 17, 24, 24A, 25 : 포토레지스트막14A, 14B: hard mask 15, 17, 24, 24A, 25: photoresist film

16 : 산화막 18, 26 : 딥 N- 영역
16: oxide film 18, 26 deep N-region

본 발명은 씨모스(complementary metal oxide semiconductor; CMOS) 이미지 센서(image sensor) 기술에 관한 것으로, 특히 데드존(deadzone) 특성을 향상시킬 수 있는 CMOS 이미지 센서의 제조방법에 관한 것이다.The present invention relates to a complementary metal oxide semiconductor (CMOS) image sensor technology, and more particularly, to a method of manufacturing a CMOS image sensor capable of improving deadzone characteristics.

일반적으로, CMOS 이미지 센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS 기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다. 또한, CMOS 이미지 센서의 단위화소는 1개의 포토다이오드와 4개의 MOS 트랜지스터, 즉 트랜스퍼트랜지스터, 리셋트랜지스터, 드라이브트랜지스터, 및 셀렉트트랜지스터로 구성된다.In general, a CMOS image sensor is a semiconductor device that converts an optical image into an electrical signal, and is composed of a light sensing part that senses light and a logic circuit part that processes the sensed light into an electrical signal to make data. It uses CMOS technology to make MOS transistors by the number of pixels and employs a switching method that uses them to detect the output in turn. In addition, the unit pixel of the CMOS image sensor is composed of one photodiode and four MOS transistors, that is, a transfer transistor, a reset transistor, a drive transistor, and a select transistor.

이러한, CMOS 이미지 센서의 특성을 결정하는 요소로서 데드존(dead zone), 다크 전류(dark current) 및 채도신호(saturation signal) 등이 있다. 이 중 데드존 특성을 향상시키기 위하여 포토다이오드의 딥 N- 영역이 트랜스퍼트랜지스터의 게이트 하부와 일부 오버랩되는 프로파일을 갖도록 하였다. 이에 대하여, 종래에는 틸트(tilt) 및 회전(rotation) 이온주입이나 트위스트(twist) 이온주입으로 상기와 같은 프로파일을 갖는 딥 N- 영역을 형성하였다.As a factor for determining the characteristics of the CMOS image sensor, there are a dead zone, a dark current and a saturation signal. In order to improve the dead zone characteristics, the deep N- region of the photodiode has a profile partially overlapping with the gate lower portion of the transfer transistor. In contrast, conventionally, a deep N-region having such a profile is formed by tilt and rotation ion implantation or twist ion implantation.

그러나, 회전이온주입을 수행하는 경우에는 회전 회수에 따라 공정시간이 길어지는 단점이 있고, 회전없이 틸트나 트위스트만으로 이온주입을 수행하게 되면 공정시간은 단축시킬 수 있으나 Rp 의 감소로 인하여 채도신호 마진이 감소하는 단 점이 있었다.However, when rotating ion implantation is performed, the process time is long depending on the number of rotations. If ion implantation is performed only by tilt or twist without rotation, the process time can be shortened, but the chroma signal margin is reduced due to the decrease of Rp. There was a downside to this decline.

이러한 문제점을 해결하기 위하여, 틸트나 트위스트 없이 2회에 걸쳐 이온주입을 수행하여 포토다이오드의 딥 N- 영역을 형성하였으나, 이러한 경우 별도의 이온주입을 한번 더 수행해야 하기 때문에, 채도신호 마진은 향상시킬 수 있더라도 공정시간을 현저하게 감소시킬 수는 없었다.
In order to solve this problem, the deep N- region of the photodiode was formed by performing ion implantation twice without tilt or twist, but in this case, the chroma signal margin is improved because a separate ion implantation has to be performed once more. Even if it can be done, the process time could not be significantly reduced.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 공정시간을 단축시키면서 데드존 및 채도신호 특성을 확보할 수 있는 포토다이오드의 딥 N- 영역 프로파일을 구현할 수 있는 CMOS 이미지 센서의 제조방법을 제공함에 그 목적이 있다.
Disclosure of Invention The present invention is to solve the conventional problems as described above, and provides a method of manufacturing a CMOS image sensor that can implement a deep N-region profile of a photodiode capable of securing dead zone and chroma signal characteristics while reducing process time. The purpose is to provide.

상기 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 CMOS 이미지 센서의 제조방법은 트랜스퍼트랜지스터 및 포토다이오드 영역이 정의된 제 1 도전형 반도체 기판 상에 게이트 절연막 및 폴리실리콘막을 순차적으로 형성하는 단계; 폴리실리콘막 상부에 볼록형상의 마스크를 형성하는 단계; 이 마스크를 이용하여 폴리실리콘막을 식각하여 트랜스퍼트랜지스터의 게이트를 형성하는 단계; 게이트가 형성된 기판 상에 포토다이오드 영역이 노출되도록 포토레지스트막을 형성하는 단계; 및 포토레지스트막을 마스크로하여 이온주입공정으로 제 2 도전형의 저농도 불순물 이온을 깊게 주입하여 게이트의 하부와 일부 오버랩하는 프로파일을 갖는 제 2 도전형의 저농도 딥 불순물영역을 형성하는 단계를 포함한다.In order to achieve the object of the present invention, a method of manufacturing a CMOS image sensor according to the present invention comprises the steps of sequentially forming a gate insulating film and a polysilicon film on a first conductive type semiconductor substrate having a transfer transistor and a photodiode region defined; Forming a convex mask on the polysilicon layer; Etching the polysilicon film using the mask to form a gate of the transfer transistor; Forming a photoresist film on the substrate on which the gate is formed to expose the photodiode region; And deeply implanting low-concentration impurity ions of the second conductivity type in the ion implantation process using the photoresist film as a mask to form a low-concentration deep impurity region of the second conductivity type having a profile partially overlapping the lower portion of the gate.

여기서, 볼록형상의 마스크는 하드 마스크 또는 포토레지스트막으로 형성한다. 또한, 딥 불순물영역 형성을 위한 이온주입은 볼록형상의 마스크에 의해 이온의 선택적 게이트 채널링이 일어나기에 적합한 에너지로 수행한다.Here, the convex mask is formed of a hard mask or a photoresist film. In addition, ion implantation for forming a deep impurity region is performed with energy suitable for selective gate channeling of ions by a convex mask.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1a 내지 도 1e는 본 발명의 제 1 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a first embodiment of the present invention.

도 1a를 참조하면, P형 반도체 기판(10) 상에 소자간 절연을 위한 필드 절연막(11)을 형성하여 트랜스퍼트랜지스터 및 포토다이오드 영역을 정의하고, 필드 절연막(11)이 형성된 기판(10) 전면에 게이트 절연막(12)을 형성한다. 그 다음, 게이트 절연막(12) 상에 게이트 물질로서 폴리실리콘막(13)을 형성하고, 그 상부에 절연막(14)을 형성한다. 이때, 게이트 물질을 텅스텐 실리사이드(WSix)를 적용하는 것 없이 폴리실리콘막(13) 만으로 형성하는 것은 이후 딥 N- 영역 형성을 위한 이온 주입시 채널링에 적합한 게이트 두께를 얻기 위함이다. 따라서, 본 실시예에서는 단위화소의 트랜지스터를 형성한 후에 폴리실리콘막(13) 상에 텅스텐 실리사이드 대신 티타늄 실리사이드(TiSi2)를 적용하며, 이 티타늄 실리사이드 형성에 대한 설명을 생략한다. Referring to FIG. 1A, a field insulating film 11 for inter-element insulation is formed on a P-type semiconductor substrate 10 to define a transfer transistor and a photodiode region, and the front surface of the substrate 10 on which the field insulating film 11 is formed. The gate insulating film 12 is formed in this. Next, a polysilicon film 13 is formed on the gate insulating film 12 as a gate material, and an insulating film 14 is formed thereon. At this time, the gate material is formed of only the polysilicon layer 13 without applying tungsten silicide (WSix) to obtain a gate thickness suitable for channeling during ion implantation for forming a deep N- region. Therefore, in the present embodiment, after forming the transistor of the unit pixel, titanium silicide (TiSi2) is applied to the polysilicon film 13 instead of tungsten silicide, and the description of the formation of the titanium silicide is omitted.

다음으로, 절연막(14) 상에 게이트의 형태로 제 1 포토레지스트막 (15)을 형성하고, 제 1 포토레지스트막(15)을 마스크로하여 절연막(14)을 식각하여, 도 1b에 도시된 바와 같이, 폴리실리콘막(13) 상에 하드 마스크(14A)를 형성한 후, 공지된 방법으로 제 1 포토레지스트막(15)을 제거한다. 그리고 나서, 블랭킹 식각공정(blanking etching process)으로 하드 마스크(14A)를 식각하여, 도 1c에 도시된 바와 같이, 볼록형상의 하드 마스크(14B)를 형성한다.Next, the first photoresist film 15 is formed on the insulating film 14 in the form of a gate, and the insulating film 14 is etched using the first photoresist film 15 as a mask, as shown in FIG. 1B. As described above, after the hard mask 14A is formed on the polysilicon film 13, the first photoresist film 15 is removed by a known method. Then, the hard mask 14A is etched by a blanking etching process to form a convex hard mask 14B, as shown in FIG. 1C.

도 1d를 참조하면, 하드 마스크(14B)를 식각 마스크로하여 폴리실리콘막(13)을 식각하여 트랜스퍼트랜지스터의 게이트(13A)를 형성한다. 그 후, 선택적 산화공정을 수행하여 게이트(13A)의 측벽에 산화막(16)을 형성한다.Referring to FIG. 1D, the polysilicon layer 13 is etched using the hard mask 14B as an etch mask to form the gate 13A of the transfer transistor. Thereafter, a selective oxidation process is performed to form an oxide film 16 on the sidewall of the gate 13A.

도 1e를 참조하면, 도 1d의 구조 상에 포토다이오드 영역이 노출되도록 제 2 포토레지스트막(17)을 형성하고, 이 제 2 포토레지스트막(17)을 마스크로하여 이온주입공정으로 N- 이온을 깊게 주입하여 포토다이오드의 딥 N-영역(18)을 형성한다. 이때, 이온주입은 틸트나 트위스트 및 회전없이 수행한다. 또한, 이온주입은 볼록형상의 하드 마스크(14B)에 의해 이온의 선택적 게이트 채널링이 일어나기에 적합한 에너지로 수행하여, 딥 N-영역(18)이 게이트(13A) 하부의 일부와 오버랩되는 프로파일을 갖도록 한다.Referring to FIG. 1E, a second photoresist film 17 is formed on the structure of FIG. 1D so that the photodiode region is exposed, and the second photoresist film 17 is used as a mask in an ion implantation process. Deeply implanted to form the deep N-region 18 of the photodiode. At this time, ion implantation is performed without tilt or twist and rotation. In addition, ion implantation is performed with energy suitable to cause selective gate channeling of ions by the convex hard mask 14B, such that the deep N-region 18 has a profile overlapping with a portion of the bottom of the gate 13A. .

그리고 나서, 도시되지는 않았지만, 제 2 포토레지스트막(17)을 제거하고 후속공정을 수행한다.Then, although not shown, the second photoresist film 17 is removed and a subsequent process is performed.

상기 제 1 실시예에 의하면, 게이트(13A) 상부의 하드 마스크(14B)를 볼록형상으로 형성함으로써, 틸트나 트위스트 및 회전없이, 1회의 이온주입공정만으로도 포토다이오드의 딥 N-영역(18)을 게이트(13A) 하부의 일부와 오버랩하는 프로파일을 갖도록 형성할 수 있게 된다. 이에 따라, 공정시간을 단축시키면서 데드존 특 성을 향상시킴과 동시에 안정적인 채도신호 마진을 확보할 수 있게 된다.According to the first embodiment, by forming the hard mask 14B on the gate 13A in a convex shape, the deep N-region 18 of the photodiode can be formed by only one ion implantation process without tilting, twisting or rotating. It can be formed to have a profile overlapping with a portion of the lower portion of the gate (13A). As a result, the dead zone characteristics can be improved while reducing the process time, and stable saturation signal margin can be secured.

한편, 상기 제 1 실시예에서는 이온의 선택적 게이트 채널링을 위하여 게이트 상부에 볼록형상의 하드 마스크를 적용하였지만, 하드 마스크 대신 포토레지스트막을 적용할 수도 있다.On the other hand, in the first embodiment, a convex hard mask is applied on the gate for selective gate channeling of ions, but a photoresist film may be applied instead of the hard mask.

도 2a 내지 도 2c는 하드 마스크 대신 포토레지스트막을 적용한 것으로, 도 2a 내지 도 2c를 참조하여 본 발명의 제 2 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명한다.2A to 2C show a photoresist film instead of a hard mask, and a method of manufacturing a CMOS image sensor according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 2A to 2C.

먼저, 도 2a를 참조하면, P형 반도체 기판(20) 상에 소자간 절연을 위한 필드 절연막(21)을 형성하여 트랜스퍼트랜지스터 및 포토다이오드 영역을 정의하고, 필드 절연막(21)이 형성된 기판(20) 전면에 게이트 절연막(22) 및 폴리실리콘막(23)을 형성한다. 그 다음, 폴리실리콘막(23) 상부에 게이트의 형태로 제 1 포토레지스트막(24)을 형성한다.First, referring to FIG. 2A, a field insulating film 21 for inter-element insulation is formed on a P-type semiconductor substrate 20 to define a transfer transistor and a photodiode region, and the substrate 20 having the field insulating film 21 formed thereon. The gate insulating film 22 and the polysilicon film 23 are formed on the front surface. Next, a first photoresist film 24 is formed on the polysilicon film 23 in the form of a gate.

그리고 나서, 블랭킹 식각공정으로 제 1 포토레지스트막(24)을 식각하여, 도 2b에 도시된 바와 같이, 볼록형상의 제 1 포토레지스트막(24A)을 형성한다. 그 다음, 이 볼록형상의 제 1 포토레지스트막(24A)를 식각 마스크로하여 폴리실리콘막 (23)을 식각하여 트랜스퍼트랜지스터의 게이트(23A)를 형성한다. Then, the first photoresist film 24 is etched by the blanking etching process to form a convex first photoresist film 24A, as shown in FIG. 2B. Next, the polysilicon film 23 is etched using this convex first photoresist film 24A as an etching mask to form the gate transistor 23A of the transfer transistor.

도 2c를 참조하면, 도 2b의 구조 상에 포토다이오드 영역이 노출되도록 제 2 포토레지스트막(25)을 형성하고, 이 제 2 포토레지스트막(25)을 마스크로하여 이온주입공정으로 N- 이온을 깊게 주입하여 포토다이오드의 딥 N-영역(26)을 형성한다. 이때, 이온주입은 틸트나 트위스트 및 회전 없이 수행한다. 또한, 이온주입은 볼 록형상의 제 1 포토레지스트막(24A)에 의해 이온의 선택적 게이트 채널링이 일어나기에 적합한 에너지로 수행하여, 딥 N-영역(26)이 게이트(23A) 하부의 일부와 오버랩되는 프로파일을 갖도록 한다.Referring to FIG. 2C, a second photoresist film 25 is formed on the structure of FIG. 2B to expose the photodiode region, and the second photoresist film 25 is used as a mask for the N-ion. Deeply implanted to form the deep N-region 26 of the photodiode. At this time, ion implantation is performed without tilt or twist and rotation. In addition, ion implantation is performed with energy suitable for selective gate channeling of ions by the convex first photoresist film 24A, so that the deep N-region 26 overlaps a part of the lower portion of the gate 23A. Have a profile

그리고 나서, 도시되지는 않았지만, 제 2 포토레지스트막(25)을 제거하고 후속공정을 수행한다.Then, although not shown, the second photoresist film 25 is removed and a subsequent process is performed.

이상에서 설명한 바와 같이, 본 발명에 의하면, 게이트 상부에 하드 마스크 또는 포토레지스트막으로 볼록 형상의 마스크를 적용함으로써, 틸트나 트위스트 및 회전없이, 1회의 이온주입공정만으로도 포토다이오드의 딥 N-영역을 게이트 하부의 일부와 오버랩하는 프로파일을 갖도록 형성할 수 있게 된다. As described above, according to the present invention, by applying a convex mask to the top of the gate as a hard mask or a photoresist film, the deep N-region of the photodiode can be formed by only one ion implantation process without tilting, twisting or rotating. It can be formed to have a profile overlapping a portion of the gate lower portion.

한편, 상기 실시예에서는 P형 기판에 PNP 형 포토다이오드를 형성하는 경우를 설명하였지만, N형 기판에 NPN형 포토다이오드를 형성하는 경우에도 적용하여 실시할 수 있다.On the other hand, in the above embodiment, the case where the PNP type photodiode is formed on the P-type substrate has been described, but it can be applied to the case where the NPN type photodiode is formed on the N-type substrate.

본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
The present invention is not limited to the above embodiments, and various modifications can be made without departing from the technical spirit of the present invention.

전술한 본 발명은 공정시간을 단축시키면서 데드존 특성을 향상시킴과 동시에 안정적인 채도신호 마진을 확보할 수 있는 효과를 얻을 수 있다.
The present invention described above can achieve the effect of improving the dead zone characteristics while securing a stable chroma signal margin while reducing the process time.

Claims (6)

트랜스퍼트랜지스터 및 포토다이오드를 갖는 CMOS 이미지 센서의 제조방법에 있어서,In the method of manufacturing a CMOS image sensor having a transfer transistor and a photodiode, 제 1 도전형 반도체 기판 상에 게이트 절연막 및 폴리실리콘막을 순차적으로 형성하는 단계;Sequentially forming a gate insulating film and a polysilicon film on the first conductivity type semiconductor substrate; 상기 폴리실리콘막 상부에 볼록형상의 마스크를 형성하는 단계;Forming a convex mask on the polysilicon layer; 상기 마스크를 이용하여 상기 폴리실리콘막을 식각하여 상기 트랜스퍼트랜지스터의 게이트를 형성하는 단계;Etching the polysilicon layer using the mask to form a gate of the transfer transistor; 상기 게이트가 형성된 기판 상에 상기 포토다이오드의 영역이 오픈된 포토레지스트막을 형성하는 단계; 및 Forming a photoresist film on which the region of the photodiode is opened on the substrate on which the gate is formed; And 상기 포토레지스트막을 마스크로하여 이온주입공정으로 제 2 도전형의 불순물이온을 주입하여, 상기 게이트의 하부와 일부 오버랩하는 프로파일을 갖는 제 2 도전형의 불순물영역을 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.Implanting impurity ions of the second conductivity type by an ion implantation process using the photoresist film as a mask to form a second conductivity type impurity region having a profile partially overlapping the lower portion of the gate; CMOS image sensor manufacturing method. 제 1 항에 있어서, The method of claim 1, 상기 볼록형상의 마스크는 하드 마스크로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And said convex mask is formed as a hard mask. 제 1 항에 있어서, The method of claim 1, 상기 볼록형상의 마스크는 포토레지스트막으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And the convex mask is formed of a photoresist film. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 제 1 도전형은 P형이고, 상기 제 2 도전형은 N형인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.And the first conductivity type is P type and the second conductivity type is N type. 제 1 항에 있어서, The method of claim 1, 상기 제 1 도전형은 N형이고, 상기 제 2 도전형은 P형인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.Wherein the first conductivity type is N-type and the second conductivity type is P-type.
KR1020010068962A 2001-11-06 2001-11-06 Method of manufacturing cmos image sensor KR100776148B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010068962A KR100776148B1 (en) 2001-11-06 2001-11-06 Method of manufacturing cmos image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010068962A KR100776148B1 (en) 2001-11-06 2001-11-06 Method of manufacturing cmos image sensor

Publications (2)

Publication Number Publication Date
KR20030037870A KR20030037870A (en) 2003-05-16
KR100776148B1 true KR100776148B1 (en) 2007-11-15

Family

ID=29568238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010068962A KR100776148B1 (en) 2001-11-06 2001-11-06 Method of manufacturing cmos image sensor

Country Status (1)

Country Link
KR (1) KR100776148B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647404B2 (en) * 2004-07-07 2011-03-09 三星電子株式会社 Manufacturing method of image sensor having photodiode self-aligned while being superimposed on transfer gate electrode
KR100570819B1 (en) 2004-07-07 2006-04-12 삼성전자주식회사 Methods of fabricating pixels of an image sensor having photo diodes self-aligned and overlapped with transfer gate electrodes and pixels of an image sensor fabricated thereby
KR100653691B1 (en) 2004-07-16 2006-12-04 삼성전자주식회사 Image sensors having a passivation layer exposing an entire surface of at least a main pixel array region and methods of fabricating the same
KR100593160B1 (en) * 2004-12-30 2006-06-26 매그나칩 반도체 유한회사 Method for fabricating cmos image sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041444A (en) * 1998-12-22 2000-07-15 김영환 Method for fabricating cmos image sensor
JP2000223687A (en) * 1999-01-28 2000-08-11 Sony Corp Fabrication of solid state image pickup
KR20010061356A (en) * 1999-12-28 2001-07-07 박종섭 method for fabricating pixel of image sensor to improved doping profile of low voltage photodiodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041444A (en) * 1998-12-22 2000-07-15 김영환 Method for fabricating cmos image sensor
JP2000223687A (en) * 1999-01-28 2000-08-11 Sony Corp Fabrication of solid state image pickup
KR20010061356A (en) * 1999-12-28 2001-07-07 박종섭 method for fabricating pixel of image sensor to improved doping profile of low voltage photodiodes

Also Published As

Publication number Publication date
KR20030037870A (en) 2003-05-16

Similar Documents

Publication Publication Date Title
JP4481609B2 (en) Manufacturing method of CMOS image sensor
US6894268B2 (en) Semiconductor photodetector of high sensitivity and small leak current
KR19990030992A (en) Semiconductor device with double spacer and method of manufacturing same
US8541825B2 (en) Image sensor with improved charge transfer efficiency and method for fabricating the same
KR20070071039A (en) Cmos image sensor and method for manufacturing the same
JP2001298176A (en) Cmos image sensor and producing method therefor
US7029942B2 (en) Method for fabricating complementary metal oxide semiconductor image sensor
US7863082B2 (en) Photo diode and related method for fabrication
JP4049218B2 (en) Manufacturing method of CMOS image sensor
JP2004080030A (en) Cmos image sensor and its manufacturing method
JP2006148118A (en) Method of manufacturing cmos image sensor
JP2006024934A (en) Manufacturing method of cmos image sensor
KR100907884B1 (en) Semiconductor photodiode and manufacturing method thereof
KR100776148B1 (en) Method of manufacturing cmos image sensor
KR100660333B1 (en) Method for fabricating cmos image sensor
US6150189A (en) Method for forming a photo diode and a CMOS transistor simultaneously
US7645652B2 (en) CMOS image sensor and method for fabricating the same
KR100748323B1 (en) A fabricating method of image sensor
KR100535911B1 (en) CMOS image sensor and its fabricating method
KR100538378B1 (en) Image sensor and method of manufacturing the same
KR20040093936A (en) Unit pixel for cmos image sensor and method of fabricatiing the same
KR100694471B1 (en) Method for fabrication of image sensor for improving optical property
KR100310173B1 (en) Method for manufacturing ldd type cmos transistor
KR100449952B1 (en) Cmos image sensor and method of manufacturing the same
KR100486084B1 (en) Method for fabricating ldd type cmos transistor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee