KR100773243B1 - Method for fabricating a semiconductor device - Google Patents

Method for fabricating a semiconductor device Download PDF

Info

Publication number
KR100773243B1
KR100773243B1 KR1020060134200A KR20060134200A KR100773243B1 KR 100773243 B1 KR100773243 B1 KR 100773243B1 KR 1020060134200 A KR1020060134200 A KR 1020060134200A KR 20060134200 A KR20060134200 A KR 20060134200A KR 100773243 B1 KR100773243 B1 KR 100773243B1
Authority
KR
South Korea
Prior art keywords
gate oxide
oxide film
ion implantation
nitrogen ion
gate
Prior art date
Application number
KR1020060134200A
Other languages
Korean (ko)
Inventor
김대영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134200A priority Critical patent/KR100773243B1/en
Application granted granted Critical
Publication of KR100773243B1 publication Critical patent/KR100773243B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

A method for manufacturing a semiconductor device is provided to improve the operation reliability of the semiconductor device by preventing boron dopants from moving toward a gate channel. A first gate oxide film(103) is formed on a semiconductor substrate(101). A first nitrogen ion implantation layer(104) is formed on the first gate oxide film. A second gate oxide film is formed on the first gate oxide film. A second nitrogen ion implantation layer is formed on the second gate oxide film. A polysilicon layer is formed on the first and the second gate oxide films, on which first and second nitrogen ion implantation layers are formed, respectively. The polysilicon layer and first and second gate oxide films are selectively removed to form a gate electrode. A source/drain dopant region is formed on a semiconductor substrate at both sides of the gate electrode.

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING A SEMICONDUCTOR DEVICE}Manufacturing method of semiconductor device {METHOD FOR FABRICATING A SEMICONDUCTOR DEVICE}

도 1a 내지 도 1f는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도.1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

본 발명에서는 반도체 소자의 제조방법에 관해 개시된다.In the present invention, a method for manufacturing a semiconductor device is disclosed.

일반적으로 반도체 소자의 고집적화 및 고속도화는 이전보다 더욱 얇은 두께의 게이트 산화막 및 높은 구동전류를 요구한다. In general, higher integration and higher speed of semiconductor devices require thinner gate oxide films and higher driving currents.

그러나 반도체 소자의 크기가 감소됨에 따라 게이트 전압도 감소되고, 또한 구동전류가 유전체의 게이트 전압에 비례하여 감소되면서, HCI(Hot Carrier Injection)로 인한 소자의 열화 현상이 발생한다. However, as the size of the semiconductor device decreases, the gate voltage decreases, and as the driving current decreases in proportion to the gate voltage of the dielectric, deterioration of the device due to hot carrier injection (HCI) occurs.

이것은 소자의 크기가 지속적으로 줄어들지만, 소자의 게이트 단에 인가되는 전압이 비례적으로 줄어들지 못하기 때문에 발생한다.This occurs because the size of the device continues to decrease, but the voltage applied to the gate stage of the device does not decrease proportionally.

이를 극복하기 위한 하나의 방법으로서, 최근 실리콘에 스트레스를 인가하여 캐리어의 이동도를 향상시키는 방법이 개발되고 있다. As one method for overcoming this problem, a method of improving carrier mobility by applying stress to silicon has recently been developed.

그 전형적인 예로서, 실리콘층 결정과 격자상수가 다른 실리콘-게르마늄층을 이용하는 방법이 널리 이용되고 있다. As a typical example, a method using a silicon-germanium layer having a different lattice constant from a silicon layer crystal is widely used.

이 방법은 채널층 아래에 실리콘-게르마늄 에피택셜층을 개입시켜 이를 통해 채널층을 이루는 상부 실리콘층에 스트레스를 인가하는 것이다. This method involves applying a stress to the upper silicon layer forming the channel layer through a silicon-germanium epitaxial layer under the channel layer.

정상적인 실리콘의 결정구조는 대략 정육면체의 꼭지점에 원자가 있는 형태인데, 변형된 실리콘은 기판은 그 표면에 평행한 방향으로 압축 응력(Compressive Stress)을 받아 직육면체의 모양으로 변형된 결정 구조를 갖게 된다. The crystal structure of normal silicon is in the form of atoms at the vertices of the cube, and the modified silicon has a crystal structure deformed into the shape of a cuboid under compressive stress in a direction parallel to the surface thereof.

이렇게 외부의 힘에 의해 원자들이 위치하는 결정의 구조가 변형되면 실리콘의 전기적 및 물리적 특성이 변하게 되고, 또한 그 안에서 이동하는 캐리어의 이동도가 높아지게 되므로, 궁극적으로 반도체 소자의 속도 성능이 향상된다.This deformation of the crystal structure in which atoms are located by external forces changes the electrical and physical properties of the silicon and also increases the mobility of carriers moving therein, thereby ultimately improving the speed performance of the semiconductor device.

그러나 CMOS 소자에서 실리콘-게르마늄층을 PMOS측에만 선택적으로 형성하기 위해서, 즉 NMOS(N-type Metal Oxide Semiconductor)측과의 소자분리를 위해서 별도의 선택 산화 공정을 행해야 하므로, 전체적인 공정이 복잡해지고 또한 소자의 제조에 고비용이 소요된다. However, in order to selectively form the silicon-germanium layer only on the PMOS side in the CMOS device, that is, to separate the element from the N-type metal oxide semiconductor (NMOS) side, a separate selective oxidation process has to be performed, thereby complicating the overall process. High cost is required to manufacture the device.

아울러, 실리콘-게르마늄층은 실리콘 채널층의 밴드갭을 감소시키므로, 소자를 동작시킬 때 누설 전류가 증가하는 문제가 야기될 수 있다.In addition, since the silicon-germanium layer reduces the band gap of the silicon channel layer, it may cause a problem of an increase in leakage current when operating the device.

또한, CMOS 소자의 PMOS 구동 시 게이트 전극에 가해지는 바이어스(bias)에 의해서 게이트 전극을 구성하는 폴리 실리콘 내부에 주입 되어진 불순물 보론(B) 이온이 게이트 채널(Gate channel) 방향으로 이동하는 현상이 일어난다.In addition, a phenomenon in which impurity boron (B) ions implanted into the polysilicon constituting the gate electrode are moved toward the gate channel direction is caused by a bias applied to the gate electrode during the PMOS driving of the CMOS device. .

이동한 보론(B) 이온은 게이트 절연막 계면 주위에 응집 되어 지고, 이는 소자 구동시 문턱전압 쉬프트(shift) 현상 및 케리어 이동도(carrier mobility) 저하 등의 악영향을 끼친다.The transferred boron (B) ions are aggregated around the gate insulating film interface, which adversely affects threshold voltage shift and carrier mobility during device driving.

한편, PMOS 소자의 제조 공정시 보론 이온의 응집을 방지하기 위해 게이트 절연막으로 SiON막을 형성 즉, 열산화막을 형성한 후 NO 열처리를 하거나 후속에 N 이온을 플라즈마 질화(plasma nitridation)하는 방법 등이 있지만, NO 열처리의 경우 장시간 열처리에 의해 N 이온의 확산으로 게이트 채널에 응집되는 결함이 있고, 플라즈마 질화의 경우는 게이트 영역이 플라즈마 어텍(attack)으로 인해 손상될 우려가 높다.On the other hand, in order to prevent agglomeration of boron ions during the manufacturing process of the PMOS device, there is a method of forming a SiON film as a gate insulating film, that is, forming a thermal oxide film, followed by NO heat treatment or subsequent plasma nitridation of N ions. In the case of NO heat treatment, there is a defect that a long time heat treatment causes the N ion to diffuse into the gate channel, and in the case of plasma nitriding, there is a high possibility that the gate region may be damaged by the plasma attack.

본 발명은 게이트 전극에 주입된 보론이 채널 영역으로 침투하는 것을 방지함으로써 소자의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for manufacturing a semiconductor device to improve the reliability of the device by preventing the boron injected into the gate electrode to penetrate the channel region.

본 발명에 따른 반도체 소자의 제조방법은 반도체 기판상에 제 1 게이트 산화막을 형성하는 단계; 상기 제 1 게이트 산화막에 제 1 질소 이온 주입층을 형성하는 단계; 상기 제 1 게이트 산화막상에 제 2 게이트 산화막을 형성하는 단계; 상기 제 2 게이트 산화막에 제 2 질소 이온 주입층을 형성하는 단계; 상기 제 1, 제 2 질소 이온 주입층이 형성된 제 1, 제 2 게이트 산화막상에 폴리 실리콘층을 형성하는 단계; 상기 폴리 실리콘층 및 제 1, 제 2 게이트 산화막을 선택적으로 제거하여 게이트 전극을 형성하는 단계; 및 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으 로 한다.A method of manufacturing a semiconductor device according to the present invention includes forming a first gate oxide film on a semiconductor substrate; Forming a first nitrogen ion implantation layer in the first gate oxide film; Forming a second gate oxide film on the first gate oxide film; Forming a second nitrogen ion implantation layer in the second gate oxide film; Forming a polysilicon layer on the first and second gate oxide layers on which the first and second nitrogen ion implantation layers are formed; Selectively removing the polysilicon layer and the first and second gate oxide layers to form a gate electrode; And forming a source / drain impurity region in a surface of the semiconductor substrate on both sides of the gate electrode.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 PMOS 소자를 형성할 때 게이트 전극용 폴리 실리콘 내에 주입된 보론(Boron) 불순물이 채널 영역으로 침투하는 현상을 막기 위해서 게이트 산화막 위에 플라즈마 질화 처리를 실시한 후 추가 산화하여 형성된 실리콘 산화 질화(SiON)막 위에 다시 플라즈마 질화 처리하여 이중의 질화 베리어층을 형성하는 방법이다.The present invention provides a silicon oxynitride (SiON) formed by performing a plasma nitridation process on a gate oxide layer and then further oxidizing it to prevent the boron impurities injected into the polysilicon for gate electrode from penetrating into the channel region when forming the PMOS device. Plasma nitriding is performed again on the film to form a double nitride barrier layer.

도 1a 내지 도 1f는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

도 1a에 도시한 바와 같이, 액티브 영역과 소자 분리 영역으로 정의된 반도체 기판(101)의 소자 분리 영역에 LOCOS 또는 STI(Shallow Trench Isolation) 공정을 통해 소자 격리막(102)을 형성한다.As shown in FIG. 1A, a device isolation layer 102 is formed in a device isolation region of a semiconductor substrate 101 defined as an active region and a device isolation region through a LOCOS or shallow trench isolation (STI) process.

이어, 상기 반도체 기판(101)상에 제 1 게이트 산화막(103)을 형성한다.Subsequently, a first gate oxide film 103 is formed on the semiconductor substrate 101.

여기서, 상기 제 1 게이트 산화막(103)은 LPCVD 방식을 이용하여 11~13Å 두께로 형성한다. 실시예에서 상기 제 1 게이트 산화막(103)은 12Å 두께로 형성된다. Here, the first gate oxide film 103 is formed to a thickness of 11 ~ 13 11 by using the LPCVD method. In an embodiment, the first gate oxide film 103 is formed to be 12 Å thick.

도 1b에 도시한 바와 같이, 상기 제 1 게이트 산화막(103)에 플라즈마 질화 공정으로 질소 이온을 주입하여 제 1 질소 이온주입층(104)을 형성한다.As shown in FIG. 1B, nitrogen ions are implanted into the first gate oxide film 103 by a plasma nitridation process to form a first nitrogen ion implantation layer 104.

여기서, 상기 제 1 게이트 산화막(103)에 주입되는 질소 도즈(dose)는 1~2E14atms/㎠ 정도로 주입한다.Herein, the nitrogen dose injected into the first gate oxide film 103 is about 1 to 2E14atms / cm 2.

도 1c에 도시한 바와 같이, 상기 제 1 질소 이온 주입층(104)이 형성된 제 1 게이트 산화막(103)상에 LPCVD 방식을 이용하여 11~13Å 두께를 갖는 제 2 게이트 산화막(105)을 형성한다. 실시예에서 상기 제 2 게이트 산화막(105)은 12Å 두께로 형성된다. As shown in FIG. 1C, a second gate oxide film 105 having a thickness of 11 to 13 占 퐉 is formed on the first gate oxide film 103 on which the first nitrogen ion implantation layer 104 is formed by using an LPCVD method. . In an embodiment, the second gate oxide film 105 is formed to be 12 Å thick.

도 1d에 도시한 바와 같이, 상기 제 2 게이트 산화막(105)에 플라즈마 질화 공정으로 질소 이온을 주입하여 제 2 질소 이온주입층(106)을 형성한다.As shown in FIG. 1D, a second nitrogen ion implantation layer 106 is formed by implanting nitrogen ions into the second gate oxide film 105 by a plasma nitridation process.

여기서, 상기 제 2 게이트 산화막(105)에 주입되는 질소 도즈(dose)는 6~8E14atms/㎠ 정도로 주입한다.Herein, the nitrogen dose injected into the second gate oxide film 105 is about 6-8E14atms / cm 2.

이어서, 상기 제 1, 제 2 질소 이온 주입층(104,106)이 형성된 반도체 기판(101)을 급속 열처리하여 표면을 안정화한다.Subsequently, the surface of the semiconductor substrate 101 on which the first and second nitrogen ion implantation layers 104 and 106 are formed is rapidly thermally stabilized.

도 1e에 도시한 바와 같이, 상기 제 1, 제 2 게이트 산화막(103,105)상에 폴리 실리콘층을 증착하고, 포토 및 식각 공정을 통해 상기 폴리 실리콘층 및 제 1, 제 2 게이트 산화막(103,105)을 선택적으로 식각하여 게이트 전극(107)을 형성한다.As shown in FIG. 1E, a polysilicon layer is deposited on the first and second gate oxide layers 103 and 105, and the polysilicon layer and the first and second gate oxide layers 103 and 105 are formed through photo and etching processes. It is selectively etched to form the gate electrode 107.

이어서, 상기 게이트 전극(107)을 마스크로 이용하여 반도체 기판(101)의 전면에 n형 또는 p형 불순물 이온을 주입하여 상기 게이트 전극(107)의 양측의 반도체 기판(101)의 표면내에 LDD(Lightly Doped Drain) 영역(108)을 형성한다.Subsequently, n-type or p-type impurity ions are implanted into the entire surface of the semiconductor substrate 101 by using the gate electrode 107 as a mask, so that LDD (in the surface of the semiconductor substrate 101 on both sides of the gate electrode 107) Lightly Doped Drain) region 108 is formed.

도 1f에 도시한 바와 같이, 상기 반도체 기판(101)의 전면에 LPCVD법으로 절연막을 증착하고, 전면에 에치백(etch back) 공정을 실시하여 상기 게이트 전 극(107)의 양측면에 절연막 측벽(109)을 형성한다.As illustrated in FIG. 1F, an insulating film is deposited on the entire surface of the semiconductor substrate 101 by an LPCVD method, and an etch back process is performed on the entire surface of the semiconductor substrate 101 to form an insulating film sidewall (on both sides of the gate electrode 107). 109).

이어, 상기 게이트 전극(107) 및 절연막 측벽(109)을 마스크로 이용하여 전면에 n형 또는 p형의 고농도 불순물 이온을 주입하여 상기 게이트 전극(107) 양측의 반도체 기판(101) 표면내에 소오스/드레인 불순물 영역(110)을 형성하고, 약 1000 ~ 1050℃의 온도에서 열처리를 실시한다.Subsequently, n-type or p-type high concentration impurity ions are implanted into the entire surface by using the gate electrode 107 and the insulating film sidewall 109 as a mask, so that the source / inside surface of the semiconductor substrate 101 on both sides of the gate electrode 107 is implanted. The drain impurity region 110 is formed, and heat treatment is performed at a temperature of about 1000 to 1050 캜.

그리고 상기 반도체 기판(101)에 금속 불순물, 유기 오염물, 자연 산화막과 같은 다양한 대상물을 제거하기 위하여 세정 공정을 실시한다.In addition, a cleaning process is performed on the semiconductor substrate 101 to remove various objects such as metal impurities, organic contaminants, and natural oxide films.

여기서, 상기 세정 공정은 통상적으로 SC1(Standard Cleaning : NH4OH와 H2O2 및 H2O가 1 : 4 : 20의 비로 혼합된 유기물) 용액과 HF 또는 DHF(Dilute HF) 용액을 이용한 화학 세정 공정이 사용된다.Here, the cleaning process is typically performed using a chemical chemistry using SC1 (standard cleaning: NH 4 OH and H 2 O 2 and H 2 O mixed in a ratio of 1: 4: 20) solution and HF or Dilute HF (DHF) solution A cleaning process is used.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 제조방법은 다음과 같은 효과가 있다.As described above, the method for manufacturing a semiconductor device according to the present invention has the following effects.

즉, 게이트 산화막에 표면에 질소 이온 주입층을 다수 층으로 형성함으로써 게이트 전극 내에 주입된 보론 불순물이 게이트 채널쪽으로 이동하는 것을 게이트 산화막으로 차단하여 소자의 신뢰성을 향상시킬 수 있다.That is, by forming a plurality of nitrogen ion implantation layers on the surface of the gate oxide film, boron impurities injected into the gate electrode can be blocked by the gate oxide film to improve the reliability of the device.

Claims (6)

반도체 기판상에 제 1 게이트 산화막을 형성하는 단계;Forming a first gate oxide film on the semiconductor substrate; 상기 제 1 게이트 산화막에 제 1 질소 이온 주입층을 형성하는 단계;Forming a first nitrogen ion implantation layer in the first gate oxide film; 상기 제 1 게이트 산화막상에 제 2 게이트 산화막을 형성하는 단계;Forming a second gate oxide film on the first gate oxide film; 상기 제 2 게이트 산화막에 제 2 질소 이온 주입층을 형성하는 단계;Forming a second nitrogen ion implantation layer in the second gate oxide film; 상기 제 1, 제 2 질소 이온 주입층이 형성된 제 1, 제 2 게이트 산화막상에 폴리 실리콘층을 형성하는 단계;Forming a polysilicon layer on the first and second gate oxide layers on which the first and second nitrogen ion implantation layers are formed; 상기 폴리 실리콘층 및 제 1, 제 2 게이트 산화막을 선택적으로 제거하여 게이트 전극을 형성하는 단계; 및Selectively removing the polysilicon layer and the first and second gate oxide layers to form a gate electrode; And 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 제조방법.And forming a source / drain impurity region in a surface of the semiconductor substrate on both sides of the gate electrode. 제 1항에 있어서, The method of claim 1, 상기 제 1, 제 2 게이트 산화막은 LPCVD 방식을 이용하여 11~13Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The first and second gate oxide film is a semiconductor device manufacturing method, characterized in that formed by 11 ~ 13Å thickness using the LPCVD method. 제 1항에 있어서, The method of claim 1, 상기 제 1 질소 이온 주입층은 상기 제 1 게이트 산화막에 질소 도즈를 1~2E14atms/㎠로 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.The first nitrogen ion implantation layer is a method for manufacturing a semiconductor device, characterized in that to inject a nitrogen dose of 1 ~ 2E14atms / ㎠ to the first gate oxide film. 제 1항에 있어서, The method of claim 1, 상기 제 2 질소 이온 주입층은 상기 제 2 게이트 산화막에 질소 도즈를 6~8E14atms/㎠로 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.The second nitrogen ion implantation layer is a method for manufacturing a semiconductor device, characterized in that to inject a nitrogen dose of 6 ~ 8E14atms / ㎠ to the second gate oxide film. 제 1항에 있어서, The method of claim 1, 상기 제 1, 제 2 질소 이온 주입층을 형성하고 표면을 안정화하기 위해 급속 열처리를 실시하는 단계를 더 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.And forming a first nitrogen ion implantation layer and performing rapid heat treatment to stabilize the surface of the first and second nitrogen ion implantation layers. 제 1항에 있어서,The method of claim 1, 상기 제 1, 제 2 질소 이온 주입층은 플라즈마 질화 공정으로 질소를 주입하여 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.The first and second nitrogen ion implantation layers may be formed by injecting nitrogen through a plasma nitridation process.
KR1020060134200A 2006-12-26 2006-12-26 Method for fabricating a semiconductor device KR100773243B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134200A KR100773243B1 (en) 2006-12-26 2006-12-26 Method for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134200A KR100773243B1 (en) 2006-12-26 2006-12-26 Method for fabricating a semiconductor device

Publications (1)

Publication Number Publication Date
KR100773243B1 true KR100773243B1 (en) 2007-11-05

Family

ID=39060781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134200A KR100773243B1 (en) 2006-12-26 2006-12-26 Method for fabricating a semiconductor device

Country Status (1)

Country Link
KR (1) KR100773243B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058591A (en) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 Transistor and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058591A (en) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 Transistor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100844933B1 (en) Transistor in semiconductor device and method for manufacturing the same
KR20120107762A (en) Methods of fabricating semiconductor devices
KR100861835B1 (en) Method for fabricating semiconductor for a dual gate cmos
US11107689B2 (en) Method for fabricating semiconductor device
US7892909B2 (en) Polysilicon gate formation by in-situ doping
JP2005340329A (en) Semiconductor device and its manufacturing method
KR100540341B1 (en) Fabricating method of semiconductor device
KR100864928B1 (en) Method of Forming ?????? Device
KR100840684B1 (en) method for manufacturing of semiconductor device
KR100588658B1 (en) Method for manufacturing mos transistor
KR100773243B1 (en) Method for fabricating a semiconductor device
US20080194072A1 (en) Polysilicon gate formation by in-situ doping
KR100897821B1 (en) Method for Manufacturing Semiconductor Device
US9514993B2 (en) Method for manufacturing semiconductor devices comprising epitaxial layers
KR100766270B1 (en) Method of manufacturing a semiconductor device
KR100607818B1 (en) Method of manufacturing a transistor in a semiconductor device
KR100945648B1 (en) Transistor in a semiconductor device and a method of manufacturing the same
JP2004186359A (en) Semiconductor integrated circuit device and its manufacturing method
KR100940440B1 (en) Method of manufacturing a semiconductor device
KR100539159B1 (en) Transistor in a semiconductor device and a method of manufacturing the same
KR100613341B1 (en) Semiconductor device and method of manufacturing the same
KR101128699B1 (en) Method for manufacturing a semiconductor device
KR100943133B1 (en) Transistor of semiconductor device and forming method thereof
KR100565755B1 (en) Method for manufacturing of semiconductor device
KR100679812B1 (en) Mos transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee