KR100772801B1 - Method of Manufacturing Semiconductor Device - Google Patents

Method of Manufacturing Semiconductor Device Download PDF

Info

Publication number
KR100772801B1
KR100772801B1 KR20060069759A KR20060069759A KR100772801B1 KR 100772801 B1 KR100772801 B1 KR 100772801B1 KR 20060069759 A KR20060069759 A KR 20060069759A KR 20060069759 A KR20060069759 A KR 20060069759A KR 100772801 B1 KR100772801 B1 KR 100772801B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
anti
pattern
etching
layer
reflection film
Prior art date
Application number
KR20060069759A
Other languages
Korean (ko)
Other versions
KR20070070035A (en )
Inventor
이성구
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 실리콘이 함유된 반사방지막을 형성한 후 0 2 플라즈마 공정을 수행함으로써 하드마스크층의 코팅 및 식각 공정은 1회만 수행하도록 하여 공정을 단순화시키며 시간 및 비용을 감소시키는 기술을 나타낸다. The present invention simplifies the process to be performed by a method of manufacturing a semiconductor device, more specifically to the coating and etching process of the hard mask layer only once by carrying out the 02 plasma process after forming the anti-reflection film of the silicon-containing sikimyeo shows a technique for reducing the time and cost.

Description

반도체 소자의 제조 방법{Method of Manufacturing Semiconductor Device} Method of manufacturing a semiconductor device {Method of Manufacturing Semiconductor Device}

도 1a 내지 도 1i는 종래 반도체 소자의 제조 방법을 도시한 공정 단면도이다. FIG. 1a to 1i is a conventional cross-sectional views showing a method of manufacturing a semiconductor device.

도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도이다. Figures 2a-2i is a sectional views showing a method of manufacturing a semiconductor device according to the invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

11, 110 : 반도체 기판, 12, 120 : 피식각층, 11, 110: semiconductor substrate, 12, 120: etching layer,

13,17,130 : 하드마스크층, 14,18,140,180 : 반사방지막, 13,17,130 as hard mask layer, 14,18,140,180: antireflection film,

15,19,150,190 : 감광막, 16,160,20,200 : 노광 마스크, 15,19,150,190: photoresist, 16,160,20,200: the exposure mask,

12',120' : 피식각층 패턴, 13',17',130' : 하드마스크 패턴, 12 ', 120': etching layer pattern 13 ', 17', 130 ': the hard mask pattern,

14',18',140',180' : 반사방지막 패턴, 14 ', 18', 140 ', 180': anti-reflection film pattern,

15',19',150',190' : 감광막 패턴, 15 ', 19', 150 ', 190': the photoresist pattern,

145 : O 2 플라즈마 처리된 SiO 2 포함 반사방지막 패턴 145: O 2 plasma treated SiO 2 contains the anti-reflection film pattern

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 공정 중 리소그래피(Lithography) 공정의 해상 한계를 뛰어 넘는 패턴 형성을 가능하게 하는 반도체 소자의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device which enables, and more particularly beyond the resolution limit of the lithographic process of semiconductor (Lithography) pattern forming process relates to a method of manufacturing a semiconductor device.

최근 반도체 소자의 제조시 노광 장비의 한계를 극복하기 위해 이중 노광 공정으로 미세 패턴을 형성하고 있으며, 그 공정 과정은 다음과 같다. Recently, to form a fine pattern by double exposure process to overcome the limitations of the exposure equipment in the manufacture of semiconductor devices, the manufacturing process is as follows.

도 1a 및 도 1b를 참조하면, 반도체 기판(11)의 피식각층(12) 상부에 제1 하드마스크층(13), 제1 반사방지막(14) 및 제1 감광막(15)을 순차적으로 형성한 후, 제1 노광마스크(16)를 이용하여 전체 표면의 제1 영역을 노광하고, 노광된 제1 감광막(15)을 현상하여 제1 감광막 패턴(15')을 형성한다. When Fig. 1a and FIG. 1b, the upper etching layer 12 of the semiconductor substrate 11, the first hard mask layer 13, the first reflecting film 14 and the first a photosensitive film 15 is formed by sequentially after that, using a first exposure mask (16) exposing a first area of ​​the entire surface, and by developing the exposed first photoresist layer (15) to form a first photoresist pattern 15 '. 이때, 상기 하드마스크층은 통상 비정질 탄소층 및 무기계 하드마스크층의 2중층으로 구성되어 있다. In this case, the hard mask layer is composed of a conventional amorphous carbon layer and a double layer of the inorganic hard mask layer.

도 1c 및 도 1d를 참조하면, 상기 제1 감광막 패턴(15')을 식각마스크로 하부 제1 반사방지막(14)을 식각하여 제1 반사방지막 패턴(14')을 형성한 후, 상기 제1 반사방지막 패턴(14')을 식각마스크로 제1 하드마스크층(13)을 식각하여 제1 하드마스크 패턴(13')을 형성한다. When FIG. 1c and FIG. 1d, wherein after forming the first photosensitive film pattern (15 ') for etching the lower first anti-reflection film 14 as an etching mask, the first anti-reflection film pattern 14', the first "the first etching of the hard mask layer 13 as an etch mask, the first hard mask pattern (13, anti-reflection film pattern 14 'to form a).

도 1e 및 도 1f를 참조하면, 제1 하드마스크 패턴(13') 상부에 제2 하드마스크층(17), 제2 반사방지막(18) 및 제2 감광막(19)을 순차적으로 형성한 후, 제2 노광마스크(20)를 이용하여 상기 제1 영역과 겹치지 않도록 교번으로 전체 표면의 제2 영역을 노광하고 상기 제2 감광막(19)을 현상하여 제2 감광막 패턴(19')을 형성한다. When Fig. 1e and FIG. 1f, the first hard mask pattern 13 'is the second hard mask layer 17 on top, after the formation of the second anti-reflection film 18 and the second photoresist layer (19) in sequence, the second exposure is by using a mask (20) exposing a second area of ​​the entire surface with alternating not to overlap with the first region and forming the second photoresist 19, the developer by the second photoresist pattern 19 '. 이때, 상기 제2 하드마스크층(17)은 제1 하드마스크층(13)과 식각선택비가 다른 물질을 사용하는 것이 바람직하다. At this time, the second hard mask layer 17. Preferably, the first hard mask layer 13 and the etching selectivity using a different material.

도 1g 및 도 1h를 참조하면, 상기 제2 감광막 패턴(19')을 식각마스크로 하부 제2 반사방지막(18)을 식각하여 제2 반사방지막 패턴(18')을 형성한 후, 상기 제2 반사방지막 패턴(18')을 식각마스크로 제2 하드마스크층(17)을 식각하여 제2 하드마스크 패턴(17')을 형성한다. When Fig. 1g and FIG. 1h, the second after 2 'is etched to the bottom of the second anti-reflection film 18 as an etching mask, the second anti-reflection film pattern (18, the photoresist pattern 19' forms a), the second 'to the second etching of the hard mask layer 17 as an etch mask, the second hard mask pattern (17, anti-reflection film pattern 18' to form a).

도 1i를 참조하면, 제1 및 제2 하드마스크 패턴(13',17')을 식각마스크로 하부 피식각층을 식각한 후, 상기 제1 및 제2 하드마스크 패턴(13',17')을 제거하여 원하는 미세패턴을 형성한다. The Referring to FIG. 1i, the first and second hard mask pattern (13 ', 17') and then etching the lower etching layer as an etch mask, the first and second hard mask pattern (13 ', 17') removed to form a desired fine pattern.

그러나, 상술한 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법의 경우, 감광막, 반사방지막 및 하드마스크층에 대하여 각각 2차례 코팅 및 식각공정을 수행하여야 하므로, 공정이 복잡하여 수율이 감소되는 문제점이 있었다. However, the fine For pattern formation, photoresist, anti-reflection film, and a problem in that it must be performed for each two-time coating and etching processes against the hard mask layer, the process is complex, the yield is reduced in the semiconductor device according to the above-described prior art there was.

상기 문제점을 해결하기 위하여, 본 발명은 실리콘이 함유된 반사방지막을 형성한 후 O 2 플라즈마 공정을 수행하여 하드마스크층의 코팅 및 식각 공정을 1회만 수행함으로써 공정을 단순화시켜 시간 및 비용을 감소시키는 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다. In order to solve the above problems, the present invention is to reduce the time and cost by simplifying the process by carrying out the coating and etching process of the hard mask layer only once to perform the O 2 plasma process after forming the film of the silicon-containing reflection to provide a method of manufacturing a semiconductor device for that purpose.

본 발명에 따른 반도체 소자의 제조 방법은 A method for manufacturing a semiconductor device according to the invention

(1) 반도체 기판 상부에 피식각층, 하드마스크층, 실리콘을 포함하는 제1 반사방지막 및 제1 감광막을 순차적으로 형성하는 단계; (1) etching layer on a semiconductor substrate, a hard mask layer, comprising: first forming the first anti-reflection film and the first photoresist layer are sequentially comprising silicon;

(2) 상기 제1 감광막을 제1 노광마스크를 이용하여 노광한 후 현상하여 제1 감광막 패턴을 형성하고, 상기 제1 감광막 패턴을 식각마스크로 상기 제1 반사방지막을 식각하여 제1 반사방지막 패턴을 형성하는 단계; (2) by etching the first anti-reflection coating the first photosensitive film pattern to form a first photosensitive film pattern and then developed to the first photosensitive film was exposed using a first exposure mask, and an etching mask, the first anti-reflection film pattern forming;

(3) 상기 제1 반사방지막 패턴에 0 2 플라즈마를 처리하는 단계; (3) treating the plasma 02 to the first anti-reflective coating pattern;

(4) 상기 결과물 상부에 제2 반사방지막 및 제2 감광막을 순차적으로 형성하고, 제2 노광마스크를 이용하여 제1 감광막 패턴과 겹치지 않는 제2 감광막 패턴을 형성하는 단계; (4) forming a second photoresist pattern not overlapping the first photoresist pattern using a second anti-reflection film and a, to form a second photosensitive film sequentially second exposure mask on top of the results;

(5) 상기 제2 감광막 패턴을 식각마스크로 제2 반사방지막을 식각한 후 상기 제2 감광막 패턴을 제거하여 제2 반사방지막 패턴을 형성하는 단계; 5 wherein after etching the second anti-reflection film as an etching mask the photoresist pattern 2 forming a second anti-reflection film pattern by removing the second photosensitive film pattern; And

(6) 상기 제1 및 제2 반사방지막 패턴을 식각마스크로 상기 하드마스크층을 식각하여 하드마스크 패턴을 형성한 후, 상기 하드마스크 패턴을 식각마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함한다. (6) forming the etching layer pattern to said first and second anti-reflection film after forming the hard mask pattern by etching the hard mask layer a pattern as an etching mask, etching the etching layer of the hard mask pattern as an etch mask and a step of.

본 발명에서는 소정 함량의 실리콘을 함유하는 반사방지막 조성물을 사용하여 제1 반사방지막 패턴을 형성하고, 이후 0 2 플라즈마를 처리하여 제1 반사방지막 패턴 내의 실리콘을 산화시킴으로써 후속 식각 공정에서 상기 제1 반사방지막 패턴이 식각되지 않도록 하여 공정 단계를 줄일 수 있다는 것을 특징으로 한다. Wherein in a subsequent etching process by the present invention, the oxidation of the first reflective silicon in the film pattern to form a first anti-reflection film pattern using the anti-reflective coating composition containing a silicone having a predetermined content, and the process after the 02 plasma first reflecting It characterized in that the film pattern is to reduce the process steps and to prevent etching. 상기에서, 실리콘은 전체 반사방지막 조성물에 대해 30 내지 40 중량%의 함량으로 포함된다. In the above, silicon is contained in content of 30 to 40% by weight of the entire anti-reflective coating composition. 또한, 상기 제2 반사방지막 조성물은 상기 제1 반사방지막 조성물과 동일하거나 또는 상이한 물질로 형성해도 무방하며, 통상적으로 사용되는 임의의 반사방 지막 조성물을 제한없이 사용할 수 있다. In addition, the second anti-reflective coating composition can be used without the first anti-reflective coating composition and any reflection room final composition that is the same or mubang be formed of different materials, commonly used restriction. 이때, '상이한 물질'이란 제1 반사방지막 조성물과는 달리 실리콘을 함유하지 않는 임의의 반사방지막 조성물을 의미하는 것으로서, 특정한 반사방지막 조성물에 한정되는 것은 아니다. At this time, "different materials" is the first anti-reflective coating composition and as is to mean any anti-reflective film composition containing no silicone otherwise, it is not limited to a particular anti-reflective coating composition.

한편, 실리콘을 함유하는 상기 반사방지막 조성물로는 종래의 유기 반사방지막 조성물과 마찬가지로 가교 결합이 이루어지도록 설계된 폴리머, 노광 광원의 파장대에서 큰 흡광도를 갖는 광흡수제 및 열산발생제를 포함하는 조성물이 제한없이 사용될 수 있다. On the other hand, in the anti-reflective coating composition containing a silicone without a composition comprising the conventional organic anti-reflective coating composition and, like the light absorbing agent and the thermal acid generation having a high absorbance in the wavelength range of the cross-linked polymer, the exposure light source designed to allow for adequate bonding the restriction It can be used. 이러한 실리콘-함유 반사방지막 조성물은 가교 반응을 활성화시키기 위해 열처리시 가교가 될 수 있는 가교제를 더 함유해도 무방하다. These silicon-containing anti-reflective coating composition is safe to further contain a crosslinking agent which can be crosslinked during the heat treatment to activate the cross-linking reaction.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다. With reference to the accompanying drawings, the present invention will be described in detail.

도 2a 내지 도 2i는 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법을 도시한 단면도들이다. Figures 2a-2i are cross-sectional views showing a fine pattern formation method of a semiconductor device according to the present invention.

도 2a 및 도 2b를 참조하면, 반도체 기판(110) 상부에 피식각층(120), 하드마스크층(130), 제1 반사방지막(140) 및 제1 감광막(150)을 순차적으로 형성한 후, 제1 노광마스크(160)를 이용하여 전체 표면의 제1 영역을 노광하고 상기 제1 감광막(150)을 현상하여 제1 감광막 패턴(150')을 형성한다. If Figures 2a and FIG. 2b, after forming the etching layer 120, hard mask layer 130, the first reflection film 140 and the first photoresist layer 150 on a semiconductor substrate 110, in sequence, first using an exposure mask 160 to expose the first area of ​​the total surface and forming the first photosensitive film a first photosensitive film pattern 150 'and the developing unit 150. 이때, 제1 반사방지막(140)은 30 내지 40 중량%의 실리콘이 함유된 물질로 형성하는 것이 바람직하며, 또한 상기 하드마스크층(130)은 비정질 탄소층 및 무기계 하드마스크층의 2중층으로 구성되어 있는 것이 바람직하다. In this case, the first anti-reflection film 140, it is preferable to form in the containing of from 30 to 40% by weight of silicone material, and constituting the hard mask layer 130 is a double layer of an amorphous carbon layer and the inorganic hard mask layer it is preferable. 아울러, 상기 노광원으로는 400 nm 이하의 파장을 가지는 모든 광원, 구체적으로는 ArF (193 nm), KrF (248 nm), EUV (Extreme Ultra Violet), VUV (Vacuum Ultra Violet, 157 nm), E-빔, X-선 및 이온빔으로 구 성된 군으로부터 선택되는 광원이 제한없이 사용될 수 있으며, 노광 공정은 사용되는 감광제의 종류에 따라 다르지만 통상적으로 70 내지 150 mJ/㎠, 바람직하게는 100 mJ/㎠의 노광에너지로 수행되는 것이 바람직하다. In addition, as the exposure light source is in all light sources, in particular having a wavelength of less than 400 nm are ArF (193 nm), KrF (248 nm), EUV (Extreme Ultra Violet), VUV (Vacuum Ultra Violet, 157 nm), E -beam, can be used without X- ray and ion beam as the light source is selected from the configured group restrictions, the exposure step may vary depending on the type of photosensitive agent used typically from 70 to 150 mJ / ㎠, preferably 100 mJ / ㎠ that of being performed by the exposure energy is preferred. 이중에서 노광원으로는 ArF, KrF 또는 VUV를 사용하는 것이 바람직하고, ArF를 사용하는 것이 더욱 바람직하다. In the double exposure light source it is preferable to use an ArF, KrF or VUV, and it is more preferred to use the ArF.

도 2c 및 도 2d를 참조하면, 제1 감광막 패턴(150')을 마스크로 제1 반사방지막(140)을 식각한 후 제1 감광막 패턴(150')을 제거하여 제1 반사방지막 패턴(140')을 형성한다. When FIG. 2c and FIG. 2d, first, and then to the mask etching of the first anti-reflection film 140, the first photoresist pattern (150 photosensitive film pattern 150 'by removing) a first anti-reflection film pattern (140' ) to form. 이후, 0 2 플라즈마 처리 공정을 수행하여 제1 반사방지막 패턴(140') 내의 실리콘을 산화시킴으로써, SiO 2 로 변형된 제1 반사방지막 패턴(145)을 형성한다. By Then, by performing the 0 2 plasma treatment process of the silicon oxide in the first anti-reflection film pattern 140 ', to form a first anti-reflection film pattern 145 transformed into SiO 2.

도 2e 및 도 2f를 참조하면, 상기 SiO 2 -포함 제1 반사방지막 패턴(145)을 포함하는 전체 표면 상부에 제2 반사방지막(180) 및 제2 감광막(190)을 형성한 후, 제2 노광마스크(200)를 이용하여 제1 반사방지막 패턴(140)과 겹치지 않도록 상호 교번적으로 전체 표면의 제2 영역을 노광 후 현상하여 제2 감광막 패턴(190')을 형성한다. When Fig. 2e and reference to Figure 2f, the SiO 2 - containing a first anti-reflection film after forming the second anti-reflection film 180 and the second photoresist layer 190 on the entire surface of the substrate having the pattern 145, the second after exposure the exposed second area of ​​the entire surface by using a mask (200) to each other alternately so as not to overlap the first anti-reflection film pattern 140 is developed to form a second photosensitive film pattern 190 '. 이때, 상기 제2 반사방지막(180)은 제1 반사방지막(140)과는 달리 실리콘을 함유하는 반사방지막 조성물을 사용하지 않아도 무방하며, 통상의 반사방지막 조성물을 제한없이 사용할 수 있다. At this time, the second anti-reflection film 180 and is not required to use the anti-reflective coating composition containing a silicon unlike the first anti-reflection film 140, it is possible to use a conventional anti-reflective coating compositions, without limitation. 한편, 상기 제1 및 제2 감광막은 통상의 감광제 조성물을 제한없이 사용해도 무방하다. On the other hand, the first and second photosensitive film is but may be used a conventional sensitizer composition without restriction.

도 2g 및 도 2h를 참조하면, 제2 감광막 패턴(190')을 마스크로 상기 제2 반 사방지막(180)을 식각한 후 제2 감광막 패턴(190')을 제거하여 제2 반사방지막 패턴(180')을 형성한다. Figure 2g and Referring to Figure 2h, a second photosensitive film pattern 190 'of the as a mask, first after the second etching the reflective film 180, a second photoresist pattern (190' by removing) a second anti-reflection film pattern ( 180 ') to form. 이때, 상기 제1 반사방지막 패턴(145)은 O 2 플라즈마 처리에 의해 내부에 포함된 실리콘이 SiO 2 로 변형되기 때문에 식각 공정시 제거되지 않고 남아 있게 된다. In this case, the anti-reflection film of claim 1, it is possible pattern 145 is the silicon contained therein by the O 2 plasma treatment remains without being removed during the etching process, since variations in SiO 2. 이후, 상기 제1 및 제2 반사방지막 패턴(145,180')을 마스크로 하드마스크층(130)을 식각한 후, 제1 및 제2 반사방지막 패턴(145,180')을 제거하여 하드마스크 패턴(130')을 형성한다. Thereafter, the first and second anti-reflection film pattern (145 180 '), and then etching the hard mask layer 130 as a mask, the first and second anti-reflection film pattern (145 180' to remove) a hard mask pattern (130 ' ) to form.

도 2i를 참조하면, 하드마스크 패턴(130')을 마스크로 피식각층(120)을 식각한 후 하드마스크 패턴(130')을 제거하여 원하는 미세패턴(120')을 형성한다. Referring to Figure 2i, to form a hard mask pattern 130 'for fine pattern 120' desired by removing (etching layer a hard mask pattern 130) after etching the (120) as a mask.

본 발명에 따른 반도체 소자의 제조 방법은 실리콘이 함유된 반사방지막을 형성한 후 0 2 플라즈마 공정을 수행함으로써 하드마스크층의 코팅 및 식각 공정을 1회만 수행하도록 하여 공정을 단순화시키며 시간 및 비용을 감소시키는 효과가 있다. A method for manufacturing a semiconductor device according to the invention reduces the time and costs, simplify the process and to carry out the coating and etching process of the hard mask layer only once by carrying out the 02 plasma process after forming the film of the silicon-containing reflection It has the effect of.

Claims (7)

  1. (1) 반도체 기판 상부에 피식각층, 하드마스크층, 실리콘을 포함하는 제1 반사방지막 및 제1 감광막을 순차적으로 형성하는 단계; (1) etching layer on a semiconductor substrate, a hard mask layer, comprising: first forming the first anti-reflection film and the first photoresist layer are sequentially comprising silicon;
    (2) 상기 제1 감광막을 제1 노광마스크를 이용하여 노광한 후 현상하여 제1 감광막 패턴을 형성하고, 상기 제1 감광막 패턴을 마스크로 상기 제1 반사방지막을 식각하여 제1 반사방지막 패턴을 형성하는 단계; (2) a first anti-reflection film pattern by etching the first anti-reflection coating the first photosensitive film pattern to form a first photosensitive film pattern and then developed to the first photosensitive film was exposed using a first exposure mask, and the mask forming;
    (3) 상기 제1 반사방지막 패턴에 0 2 플라즈마를 처리하는 단계; (3) treating the plasma 02 to the first anti-reflective coating pattern;
    (4) 상기 결과물 상부에 제2 반사방지막 및 제2 감광막을 순차적으로 형성하고, 제2 노광마스크를 이용하여 제1 감광막 패턴과 겹치지 않는 제2 감광막 패턴을 형성하는 단계; (4) forming a second photoresist pattern not overlapping the first photoresist pattern using a second anti-reflection film and a, to form a second photosensitive film sequentially second exposure mask on top of the results;
    (5) 상기 제2 감광막 패턴을 식각마스크로 제2 반사방지막을 식각한 후 상기 제2 감광막 패턴을 제거하여 제2 반사방지막 패턴을 형성하는 단계; 5 wherein after etching the second anti-reflection film as an etching mask the photoresist pattern 2 forming a second anti-reflection film pattern by removing the second photosensitive film pattern; And
    (6) 상기 제1 및 제2 반사방지막 패턴을 식각마스크로 상기 하드마스크층을 식각하여 하드마스크 패턴을 형성한 후, 상기 하드마스크 패턴을 식각마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법. (6) forming the etching layer pattern to said first and second anti-reflection film after forming the hard mask pattern by etching the hard mask layer a pattern as an etching mask, etching the etching layer of the hard mask pattern as an etch mask the method of producing a semiconductor device comprising.
  2. 제1항에 있어서, According to claim 1,
    상기 제1 반사방지막은 30 내지 40 중량% 함량의 실리콘을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device comprising the silicon of the first anti-reflection film is 30 to 40 wt.% Content.
  3. 제1항 또는 제2항에 있어서, According to claim 1 or 2,
    상기 제2 반사방지막은 상기 제1 반사방지막과 동일하거나 또는 상이한 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법. The second anti-reflection film is method of producing a semiconductor device as to form with the first anti-reflection film with the same or different materials.
  4. 제1항에 있어서, According to claim 1,
    상기 노광원은 ArF (193 nm), KrF (248 nm), EUV (Extreme Ultra Violet), VUV (Vacuum Ultra Violet, 157 nm), E-빔, X-선 및 이온빔으로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 소자의 제조 방법. The exposure light source is ArF (193 nm), KrF (248 nm), EUV (Extreme Ultra Violet), VUV (Vacuum Ultra Violet, 157 nm), being selected from the E- beam, X- ray and ion beam group consisting of the method of producing a semiconductor device according to.
  5. 제1항에 있어서, According to claim 1,
    상기 하드마스크층은 피식각층 상부에 비정질 탄소층 및 무기계 하드마스크층의 2중층으로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device, characterized in that the hard mask layer etching layer formed in the upper amorphous carbon layer and a double layer of the inorganic hard mask layer.
  6. 제1항에 있어서, According to claim 1,
    상기 제1 반사방지막 패턴 및 제2 반사방지막 패턴은 상호 교번적으로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of producing a semiconductor device characterized in that the first anti-reflection film pattern and a second anti-reflection film pattern is formed in a mutually alternately.
  7. (1) 반도체 기판 상부에 피식각층, 실리콘을 포함하는 제1 반사방지막 및 제1 감광막을 순차적으로 형성하는 단계; (1) step of etching layer, forming a first anti-reflection film and the first photoresist layer containing silicon sequentially on a semiconductor substrate;
    (2) 상기 제1 감광막을 제1 노광마스크를 이용하여 노광한 후 현상하여 제1 감광막 패턴을 형성하고, 상기 제1 감광막 패턴을 마스크로 상기 제1 반사방지막을 식각하여 제1 반사방지막 패턴을 형성하는 단계; (2) a first anti-reflection film pattern by etching the first anti-reflection coating the first photosensitive film pattern to form a first photosensitive film pattern and then developed to the first photosensitive film was exposed using a first exposure mask, and the mask forming;
    (3) 상기 제1 반사방지막 패턴에 0 2 플라즈마를 처리하는 단계; (3) treating the plasma 02 to the first anti-reflective coating pattern;
    (4) 상기 결과물 상부에 제2 반사방지막 및 제2 감광막을 순차적으로 형성한 후, 제2 노광마스크를 이용하여 제1 감광막 패턴과 겹치지 않는 제2 감광막 패턴을 형성하는 단계; (4) forming a second photosensitive pattern, the resultant that the after forming the second anti-reflection film and the second photoresist layer in order on the top, using a second exposure mask overlap the first photosensitive film pattern;
    (5) 상기 제2 감광막 패턴을 식각마스크로 제2 반사방지막을 식각한 후 상기 제2 감광막 패턴을 제거하여 제2 반사방지막 패턴을 형성하는 단계; 5 wherein after etching the second anti-reflection film as an etching mask the photoresist pattern 2 forming a second anti-reflection film pattern by removing the second photosensitive film pattern; And
    (6) 상기 제1 및 제2 반사방지막 패턴을 식각마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법. (6) The method of producing a semiconductor device including forming etching layer pattern by etching the etching layer of the first and second anti-reflection film pattern as an etch mask.
KR20060069759A 2005-12-28 2006-07-25 Method of Manufacturing Semiconductor Device KR100772801B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050132109 2005-12-28
KR20050132109 2005-12-28

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW95131540A TWI304226B (en) 2005-12-28 2006-08-28 Method for manufacturing semiconductor device
US11468080 US7807336B2 (en) 2005-12-28 2006-08-29 Method for manufacturing semiconductor device
JP2006243018A JP5174335B2 (en) 2005-12-28 2006-09-07 The method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
KR20070070035A true KR20070070035A (en) 2007-07-03
KR100772801B1 true KR100772801B1 (en) 2007-11-01

Family

ID=38214315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060069759A KR100772801B1 (en) 2005-12-28 2006-07-25 Method of Manufacturing Semiconductor Device

Country Status (2)

Country Link
KR (1) KR100772801B1 (en)
CN (1) CN100477081C (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078211A1 (en) * 2011-11-21 2013-05-30 Brewer Science Inc. Assist layers for euv lithography

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912959B1 (en) * 2006-11-09 2009-08-20 주식회사 하이닉스반도체 Method for fabricating fine pattern in semiconductor device
KR100876816B1 (en) * 2007-06-29 2009-01-07 주식회사 하이닉스반도체 Method for forming fine pattern of semiconductor device
CN103681251B (en) * 2012-09-20 2018-02-09 中国科学院微电子研究所 Hybrid optical and electron beam lithography method
CN104051241A (en) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 Manufacturing method of semiconductor device
CN103367120B (en) * 2013-07-08 2018-01-26 上海集成电路研发中心有限公司 The method of forming a high-resolution pattern grooves

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002129A (en) * 1999-06-11 2001-01-05 김영환 Method for forming fine pattern of semiconductor device
KR20010108724A (en) * 2000-05-31 2001-12-08 윤종용 Method for forming pattern in semiconductor device
KR20030070658A (en) * 2002-02-26 2003-09-02 주식회사 하이닉스반도체 A method for forming pattern of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586339B1 (en) 1999-10-28 2003-07-01 Advanced Micro Devices, Inc. Silicon barrier layer to prevent resist poisoning
US6475922B1 (en) 2000-04-25 2002-11-05 Koninklijke Philips Electronics N.V. Hard mask process to control etch profiles in a gate stack
US6534414B1 (en) 2000-06-14 2003-03-18 Integrated Device Technology, Inc. Dual-mask etch of dual-poly gate in CMOS processing
US6916749B2 (en) 2002-10-31 2005-07-12 Renesas Technology Corp. Method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002129A (en) * 1999-06-11 2001-01-05 김영환 Method for forming fine pattern of semiconductor device
KR20010108724A (en) * 2000-05-31 2001-12-08 윤종용 Method for forming pattern in semiconductor device
KR20030070658A (en) * 2002-02-26 2003-09-02 주식회사 하이닉스반도체 A method for forming pattern of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078211A1 (en) * 2011-11-21 2013-05-30 Brewer Science Inc. Assist layers for euv lithography

Also Published As

Publication number Publication date Type
CN1992156A (en) 2007-07-04 application
CN100477081C (en) 2009-04-08 grant
KR20070070035A (en) 2007-07-03 application

Similar Documents

Publication Publication Date Title
US6716571B2 (en) Selective photoresist hardening to facilitate lateral trimming
US5686223A (en) Method for reduced pitch lithography
US8323870B2 (en) Method and photoresist with zipper mechanism
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
US20080292991A1 (en) High fidelity multiple resist patterning
US20080032508A1 (en) Method and Material For Forming A Double Exposure Lithography Pattern
US7354847B2 (en) Method of trimming technology
JP2005109146A (en) Method of forming resist pattern
JP2003195502A (en) Radiation-sensitive composition, method for forming pattern and method for manufacturing semiconductor device
US20100068656A1 (en) High etch resistant material for double patterning
JPH05289307A (en) Reticle and its production
JP2003131400A (en) Resist pattern swelling material, microscopic pattern forming method using the same and method for manufacturing semiconductor device
US20070037410A1 (en) Method for forming a lithography pattern
JP2005197349A (en) Fine patterning method and fabrication process of semiconductor device
US20100273099A1 (en) Flood exposure process for dual tone development in lithographic applications
US6602794B1 (en) Silylation process for forming contacts
JP2012033534A (en) Pattern formation method and polymer alloy substrate material
JP2002260991A (en) Fine resist pattern, its forming method, and semiconductor device
US20090011374A1 (en) Method and material for forming high etch resistant double exposure patterns
JP2005055893A (en) Lithographic antireflective hardmask composition and method for manufacturing semiconductor device by using the same
JP2005292613A (en) Resist material and pattern forming method using the same
US6815359B2 (en) Process for improving the etch stability of ultra-thin photoresist
US20100273321A1 (en) Wet soluble lithography
US20020160320A1 (en) Process for forming sub-lithographic photoresist features by modification of the photoresist surface
US7160671B2 (en) Method for argon plasma induced ultraviolet light curing step for increasing silicon-containing photoresist selectivity

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee